CN108231801A - 主动元件基板及其制造方法 - Google Patents

主动元件基板及其制造方法 Download PDF

Info

Publication number
CN108231801A
CN108231801A CN201810117503.5A CN201810117503A CN108231801A CN 108231801 A CN108231801 A CN 108231801A CN 201810117503 A CN201810117503 A CN 201810117503A CN 108231801 A CN108231801 A CN 108231801A
Authority
CN
China
Prior art keywords
protrusion
electrode
semiconductor layer
layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810117503.5A
Other languages
English (en)
Other versions
CN108231801B (zh
Inventor
张吉和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN108231801A publication Critical patent/CN108231801A/zh
Application granted granted Critical
Publication of CN108231801B publication Critical patent/CN108231801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

一种主动元件基板包括基板及主动元件。主动元件包括凸起物、位于凸起物上的栅极、半导体层、位于栅极与半导体层之间的栅极绝缘层、与半导体层电性连接的第一、二电极。凸起物具有第一上表面、第二上表面、内侧面及外侧面。第二上表面与基板的距离大于第一上表面与基板的距离。内侧面与第一上表面定义凹部。内侧面、第二上表面及外侧面定义凸部。半导体层位于第一上表面、内侧面、第二上表面及外侧面。第一电极位于至少部分的外侧面。第二电极位于凸起物的凹部。凸部隔开第一电极与第二电极。此外，上述主动元件基板的制造方法也被提出。

Description

主动元件基板及其制造方法
技术领域
本发明涉及一种元件基板及其制造方法，且特别涉及一种主动元件基板及其制造方法。
背景技术
在诸多平面显示器中，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display,TFT-LCD)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因此，液晶显示器深受消费者欢迎。薄膜晶体管液晶显示器主要是由主动阵列基板、彩色滤光基板与位于两基板之间的液晶层所构成。主动阵列基板具有显示区以及周边区。主动阵列位于显示区内，而驱动电路则位于周边区内。
以主动区上的主动阵列为例，具有高通道宽度与通道长度的比值(W/L)的薄膜晶体管常被使用到。一般而言，薄膜晶体管的开启电流(Ion)与通道宽度与通道长度的比值(W/L)成正比，且满足关系式：Ion＝U*W/L*(VG-Vth)*VD，其中U为载子移动率，W为通道宽度，L为通道长度，VG为栅极电压，Vth为临界电压，而VD为漏极电压。由上述关系式可知，增加通道的宽度与通道长度的比值(W/L)可以提高开启电流(Ion)。然而，受限于现今曝光显影制程的可行技术，通道长度目前仅可缩小至约3.5微米(μm)。
为了有效提高通道宽度与通道长度的比值(W/L)，增加通道宽度则成为解决问题的另一个选择，但是通道宽度的增加往往会使元件布局面积大幅度的增加，而导致开口率的损失。因此，有人将薄膜晶体管形成于凸起物上，以提高通道宽度与通道长度的比值(W/L)且兼顾开口率。然而，在薄膜晶体管形成于凸起物上的过程中，需在基板及凸起物上形成薄光刻胶材料，并利用凸起物本身的高度使薄光刻胶材料分离成位于凸起物上表面的第一光刻胶部及位于基板及凸起物的部分外侧面上的第二光刻胶部；接着，再以第一光刻胶部及第二光刻胶部为蚀刻遮罩图案化导电层，以形成源极与漏极，进而定义薄膜晶体管的通道尺寸。薄膜晶体管的通道尺寸实质上与第一光刻胶部及第二光刻胶部之间的间隙尺寸相同。然然而，第一光刻胶部及第二光刻胶部之间的间隙尺寸与凸起物的底角(tape angle)、凸起物的高度及凸起物之间的距离等与涂布薄光刻胶材料的制程息息相关。凸起物的底角及涂布薄光刻胶材料的制程稳定均不易控制，而造成形成在同一基板上的多个薄膜晶体管的多个通道的变异大(即电气特性，例如：开启电流，的变异大)，量产不易。
发明内容
本发明提供一种主动元件基板，易量产。
本发明的主动元件基板，包括基板、位于基板上的主动元件以及与主动元件的第二电极电性连接的像素电极。主动元件包括凸起物、半导体层、栅极绝缘层、第一电极及第二电极。凸起物具有第一上表面、第二上表面、内侧面及外侧面。第二上表面与基板的距离大于第一上表面与基板的距离。内侧面连接于第一上表面与第二上表面之间。内侧面与第一上表面定义凸起物的凹部。外侧面与第二上表面相连于至少一侧边。内侧面、第二上表面及外侧面定义凸起物的凸部。栅极覆盖凸起物。半导体层位于凸起物的第一上表面、内侧面、第二上表面及外侧面。栅极绝缘层位于栅极与半导体层之间。第一电极位于凸起物的至少部分的外侧面且与半导体层电性连接。第二电极位于凸起物的凹部且与半导体层电性连接。凸起物的凸部隔开第一电极与第二电极。
基于上述，本发明一实施例的主动元件基板的制造方法包括下列步骤：形成光刻胶层，以覆盖凸起物的凹凸结构(即前述的凹部及凸部)与配置在凸起物的凹凸结构上的导电层；薄化光刻胶层，以形成暴露凸起物的凸部的图案化光刻胶层；以图案化光刻胶层做为蚀刻遮罩图案化导电层，以形成主动元件的第一电极与第二电极。换言之，第一电极与第二电极之间的间隙尺寸是由凸起物的凸部所决定的。与第一电极与第二电极之间的间隙重叠的部分半导体层可视为主动元件的通道。由于形成具有凹部及凸部的凸起物的制程成熟，而凸起物的凸部的尺寸能被精准地控制。因此，利用凸起物的凸部定义的通道尺寸也能被精准地控制。因此，主动元件基板的多个主动元件的通道尺寸变异小，而多个主动元件的电气特性较一致，主动元件基板的可量产性高。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1I为本发明一实施例的主动元件基板的制造流程的剖面示意图。
图2A为本发明一实施例的主动元件基板的上视示意图。
图2B为图2A的主动元件基板的部分显示区的放大示意图。
图3为图2A的主动元件基板的部分周边区的剖面示意图
图4为图2A的主动元件基板的部分周边区的上视示意图。
图5A至图5H为本发明另一实施例的主动元件基板的制造流程的剖面示意图。
图6为图5H的主动元件基板的上视示意图。
图7A至图7H为本发明又一实施例的主动元件基板的制造流程的剖面示意图。
图8为图7H的主动元件基板的上视示意图。
图9A至图9G为本发明再一实施例的主动元件基板的制造流程的剖面示意图。
图10A至图10G为本发明再一实施例的主动元件基板的上视示意图。
图11A至图11G为本发明一实施例的主动元件基板的制造流程的剖面示意图。
图12A至图12G为本发明一实施例的主动元件基板的上视示意图。
图13示出利用电子显微镜所拍摄的本发明一实施例的凸起物的剖面的照片。
图14示出利用激光显微镜所拍摄的本发明另一实施例的相邻的第一凸起物及第二凸起物的照片。
附图标记说明：
10：光刻胶层
12：图案化光刻胶层
100、100-1、100-2、100-3、100-4：主动元件基板
110：基板
110a：显示区
110b：周边区
120、120-1、120-2：凸起物
120a：第一上表面
120b：第二上表面
120b-1、120b-2：侧边
120c：内侧面
120d、120e：外侧面
122、162：凹部
124、164：凸部
130：栅极绝缘层
130a、152f-1、160a、160b：开口
140：半导体材料层
142、142a：半导体层
150：导电材料层
152：导电层
152a：第一电极
152b：第二电极
152c、152d、152e：导电区块
152f、182：导电图案
160：保护层
170：平坦层
180：像素电极
192：介电层
194：共用电极
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’：剖线
D1、Dh：深度
D2：厚度
DL、DL1、DL2：数据线
G：栅极
GOA：栅极驱动电路
H1、H2、H3：距离
SL：扫描线
S1：凹面
T、T-1、T-2、T-3、T-4：主动元件
T’：周边主动元件
W：宽度
具体实施方式
图1A至图1I为本发明一实施例的主动元件基板的制造流程的剖面示意图。图2A为本发明一实施例的主动元件基板的上视示意图。图2B为图2A的主动元件基板的部分显示区的放大示意图。特别是，图1I对应于图2B的剖线A-A’，且图2B省略共用电极194的绘示。
请参照图1A，首先，提供基板110。在本实施例中，基板110可具有显示区110a以及显示区110a外的周边区110b(标示于图2A)。在本实施例中，基板110的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或其它可适用的材料。若基板110的材质为导电材料时，可在基板110上覆盖绝缘层(未绘示)，以避免短路问题。
请参照图1A，接着，在基板110上形成凸起物120。凸起物120具有第一上表面120a、第二上表面120b、内侧面120c及外侧面120d。第二上表面120b与基板110的距离H2大于第一上表面120a与基板110的距离H1。内侧面120c连接于第一上表面120a与第二上表面120b之间。内侧面120c及第一上表面120a定义凸起物120的凹部122。外侧面120d与第二上表面120b相连于至少一侧边120b-2(标示于图2B)。内侧面120c、第二上表面120b及外侧面120d定义凸起物120的凸部124。第二上表面120b与第一上表面120a的高度差即为凹部122的深度D1。
请参照图1A及图2B，举例而言，在本实施例中，第二上表面120b(例如：图2B所示的ㄇ字型表面)具有相对的内侧边120b-1及外侧边120b-2。第二上表面120b的内侧边120b-1与凹部122的内侧面120c直接连接，而不直接连接于凹部122的第一上表面120a。第二上表面120b的外侧边120b-2位于第一上表面120a的面积外。凸起物120的外侧面120d直接连接于第二上表面120b的外侧边120b-2。所述外侧面120d、第二上表面120b及内侧面120c定义凸起物120的凸部124。请参照图2B，在本实施例中，位于显示区110a的凸起物120的凸部124可选择性地设计为非封闭的凸块。举例而言，在本实施例中，凸部124可设计为ㄇ字型凸块，但本发明不限于此，在其他实施例中，非封闭的凸部124也可设计为其它适当形状的凸块(例如：U字型凸块、颠倒的U字型凸块、I字型凸块、L字型凸块、颠倒的L字型凸块或其他适当型态的凸块)。此外，本发明也不限制凸部124必需是非封闭的凸块，在其他实施例中，凸部124也可为设计为封闭的凸块(例如：口字型凸块、0字型凸块、或其他适当型态的凸块)。
举例而言，在本实施例中，可利用半调式掩模(half tone mask)对设置在基板110上的凸起物材料层进行图案化制程，以形成具有凹部122及凸部124的凸起物120。上述图案化制程可包括微影及蚀刻制程，但本发明不限于此。在本实施例中，凸起物120的材料可包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、导电材料、非导电材料、或其它合适的材料、或上述的组合。在一实施例中，凸起物120完成后可再覆盖上绝缘层(未绘示)，以保护凸起物120的结构在后续制程的完整性。
请参照图1B及图2B，接着，可在基板110及凸起物120上形成栅极G。栅极G覆盖凸起物120。举例而言，在本实施例中，栅极G可完全覆盖凸起物120。栅极G可位于凸起物120的第一上表面120a、第二上表面120b、内侧面120c及外侧面120d上。在本实施例中，栅极G更可从凸起物120延伸到部分的基板110上，但本发明不以此为限。在本实施例中，于形成栅极G的同时，可一并形成扫描线SL(标示于图2B)，其中扫描线SL与栅极G电性连接。在本实施例中，栅极G可为扫描线SL的一部分。然而，本发明不限于此，在其他实施例中，栅极G也可以是由扫描线SL向外延伸的一分支。
举例而言，在本实施例中，可对配置在基板110及凸起物120上的第一导电层进行图案化制程，以同时形成栅极G及扫描线SL。上述图案化制程例如包括微影及蚀刻制程，但本发明不以此为限。在本实施例中，栅极120以及扫描线SL的材料包括金属、金属氧化物、有机导电材料或上述的组合。在本实施例中，栅极120及扫描线SL例如是单层结构，但本发明不限于此，在其他实施例中，栅极120及扫描线SL也可以是双层结构或多层堆迭结构。
接着，请参照图1C，可于基板110及栅极G上依序形成栅极绝缘层130、半导体材料层140及导电材料层150。栅极绝缘层130、半导体材料层140及导电材料层150覆盖凸起物120、栅极G与基板110。由于凸起物120具有凹部122和凸部124，覆盖凸起物120形成的膜层依凸起物120的地形形成对应的凹部162和凸部164，且凹部162的深度Dh实质上相同或略小于凹部122的深度D1。请参照图1D，接着，于导电材料层150上形成光刻胶层10。光刻胶层10覆盖凸起物120及部分导电材料层150。光刻胶层10可覆盖位于凸起物120的第一上表面120a、第二上表面120b、内侧面120c及外侧面120d上的部分导电材料层150。位于凹部122上的光刻胶层10的厚度D2超过凹部162的深度Dh，亦即位于凹部122上的光刻胶层10的厚度D2超过凹部122的深度D1。
请参照图1D及图1E，接着，以光刻胶层10为蚀刻罩幕，图案化导电材料层150及半导体材料层140，以形成导电层152及半导体层142。在本实施例中，由于导电层152与半导体层142是利用同一光刻胶层10为蚀刻罩幕所形成，因此导电层152与半导体层142实质上可切齐，但本发明不以此为限。于其他实施例中，导电层152与半导体层142例如可分开进行图案化，形成所需图案，举例而言，可先图案化半导体层142后，再形成导电材料层150，再将导电材料层150图案化。
在本实施例中，栅极绝缘层130的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。在本实施例中，半导体层142的材料可以是非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。导电层152包括金属、金属氧化物、有机导电材料或上述的组合。在本实施例中，栅极绝缘层130、半导体层142及导电层152例如是单层结构，本发明不限于此。在其他实施例中，栅极绝缘层130、半导体层142及导电层152也可以是双层结构或多层堆迭结构。
请参照图1E及图1F，接着，薄化光刻胶层10，以形成图案化光刻胶层12。图案化光刻胶层12覆盖位于凸起物120的第一上表面120a、内侧面120c及外侧面120d上的部分导电层152，而暴露位于凸起物120的第二上表面120b上的部分导电层152。举例而言，在本实施例中，通过适当地调整制程参数，可使光刻胶层10减少适当的厚度D(未标示)，其中(D2-D1)≦D<D2，以使被减薄的光刻胶层10(即图案化光刻胶层12)露出凸部124上的部分导电层152，而覆盖凹部122、外侧面120d及部分基板110上的部分导电层152。在本实施例中，可利用灰化(Ashing)工序减薄光刻胶层10以形成图案化光刻胶层12，但本发明不以此为限。请参照图1E，本实施例中，半导体层142位于凸起物120的第一上表面120a、内侧面120c、第二上表面120b及外侧面120d上。在本实施例中，半导体层142更可从凸起物120延伸到部分的基板110上。栅极绝缘层130位于栅极G与半导体层142的间。导电层152位于部分的基板110与凸起物120的第一上表面120a、内侧面120c、第二上表面120b及外侧面120d上。
请参照图1F及图1G，接着，以图案化光刻胶层12为蚀刻遮罩图案化导电层152，以去除凸部124上的部分导电层152，而在凸起物120的外侧面120d上形成第一电极152a，且在凸起物120的凹部122上形成第二电极152b。第一电极152a与第二电极152b被凸起物120的凸部124隔开。详言之，在本实施例中，第一电极152a与第二电极152b可被凸部124上的部分半导体层142a及部分栅极绝缘层130隔开，但本发明不以此为限。在本实施例中，第一电极152a覆盖凸起物120的外侧面120d，第二电极152b覆盖凸起物120的第一上表面120a及内侧面120c，而第一电极152a与第二电极152均未覆盖凸起物120的第二上表面120b。第一电极152a与数据线DL(标示于图2B)电性连接。第一电极152a与第二电极152b分别与半导体层142的不同两区域电性连接。第一电极152a与第二电极152b之间的部分半导体层142a可视为通道，第一电极152a与第二电极152b的一者(例如：第二电极152b)可视为源极，第一电极152a与第二电极152b的另一者(例如：第一电极152a)可视为漏极。至此步骤，本实施例的主动元件T已形成。
请参照图1G，在本实施例中，栅极G位于凸起物120的第一上表面120a、内侧面120c、第二上表面120b以及外侧面120d上。栅极绝缘层130覆盖栅极G。半导体层142覆盖位于凸起物120的第一上表面120a、内侧面120c、第二上表面120b以及外侧面120d上的部分栅极绝缘层130。第一电极152a设置在位于凸起物120的外侧面120d的部分半导体层142上。第二电极152b设置在位于凸起物120的第一上表面120a及内侧面120c的部分半导体层142上。在本实施例中，栅极G位于半导体层142的下方，而主动元件T例如是底部栅极型薄膜晶体管(bottom gate TFT)。然而，本发明不限于此，在其它实施例中，主动元件T也可以是顶部栅极型薄膜晶体管(top gate TFT)，或其他可能的薄膜晶体管，将于后续段落中配合其它图示举例说明之。
请参照图1G及图1H，接着，可选择性地移除图案化光刻胶层12。请参照图1H，然后，在主动元件T上形成保护层160。保护层160覆盖数据线DL(绘于图2B)、第一电极152a、位于凸起物120的第二上表面120b上的部分半导体层142a以及部分的第二电极152b。保护层160具有开口160a，开口160a于垂直基板110方向上与第二电极152b重叠。在本实施例中，保护层160的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
请参照图1I及图2B，接着，在本实施例中，可依序形成平坦层170以及像素电极180。像素电极180与主动元件T的第二电极152b电性连接。举例而言，在本实施例中，像素电极180可通过保护层160的开口160a与第二电极152b电性接触。然而，本发明不限于此，在其他实施例中，像素电极180也可采用其他方式与主动元件T的第二电极152b电性连接。
在本实施例中，平坦层170的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料(例如：聚酯类，PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料、或上述的组合)、或其它合适的材料。更进一步地说，在本实施例中，平坦层170可以选择性地是彩色滤光图案，其中彩色滤光图案与像素电极180重叠，而使主动元件阵列基板100形成彩色滤光片在阵列上(color filter on array，COA)的结构。然而，本发明不限于此，在其他实施例中，平坦层170也可以是不具颜色的透明绝缘层。在本实施例中，像素电极180可为穿透式像素电极、反射式像素电极、或半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射式像素电极的材质包括具有高反射率的金属材料。
请参照图1I，接着，在本实施例中，可选择性地依序形成介电层192及共用电极194。至此，便完成本实施例的主动元件基板100。在本实施例中，介电层192覆盖像素电极180，共用电极194配置于介电层192上且与像素电极180重叠。共用电极194可具有多个开口(未绘示)，所述开口边缘与像素电极180之间的电场可用以驱动显示介质。本实施例的主动元件阵列基板100可应用于边际场切换(fringe field switching，FFS)模式的液晶显示面板。然而，本发明不限于此，在另一实施例中，像素电极与共用电极也可选择性地设置于主动元件阵列基板100的同一表面上，而主动元件阵列基板100可应用于共面切换式(In-Plane switching，IPS)的液晶显示面板；在又一实施例中，像素电极与共用电极也可选择性地分别设置于主动元件阵列基板100及对向基板(未绘示)上，而主动元件阵列基板100可应用于扭转向列(Twisted Nematic，TN)、超级扭转向列(Super Twisted Nematic，STN)、垂直排列(Vertical Alignment，VA)、聚合物稳定配向(polymer sustained alignment，PSA)、光学补偿双折射型(Optically Compensated Birefringence，OCB)等模式或其他适当模式的液晶显示面板。需说明的是，上述虽以主动元件阵列基板100应用在液晶显示面板为例，但本发明不限于此，在其他实施例中，主动元件阵列基板100也可应用在其它种类的显示面板上，例如：有机发光二极管(Organic light emitting diode，OLED)显示面板、电泳显示面板(electro-phoretic display，EPD)、电湿润显示面板(electrowettingdisplay，EWD)等。
图1A至图1I及图2B示出图2A的主动元件基板100的显示区100a及其制造流程为范例。图3为图2A的主动元件基板100的部分周边区100b的剖面示意图。图4为图2A的主动元件基板100的部分周边区100b的上视示意图。特别是，图3对应于图4的剖线B-B’。
请参照图3及图4，在本实施例中，主动元件基板100的周边区100b上可设有与扫描线SL(绘示于图2B)电性连接的栅极驱动电路GOA(gate driver-on-array)。栅极驱动电路GOA包括多个周边主动元件T’，本实施立以三个主动元件为例，但本发明不限于此，在其他实施例中，一个、两个或两个以上周边主动元件皆可采用本发明的主动元件结构。周边主动元件T’可与位于显示区100a的主动元件T一起制作，而周边主动元件T’与位于显示区100a的主动元件T可具有相同或相似的结构。换言之，周边主动元件T’也包括凸起物120(即周边凸起物)、栅极G、栅极绝缘层130、半导体层142、第一电极152a及第二电极152b。凸起物120具有第一上表面120a、第二上表面120b、内侧面120c及外侧面120d。第二上表面120b与基板110的距离H2大于第一上表面120a与基板110的距离H1。内侧面120c连接于第一上表面120a与第二上表面120b之间。内侧面120c及第一上表面120a定义凸起物120的凹部122。外侧面120d与第二上表面120b相连于至少一侧边。内侧面120c、第二上表面120b及外侧面120d定义凸起物120的凸部124。栅极G覆盖凸起物120。半导体层142位于凸起物120的第一上表面120a、内侧面120c、第二上表面120b及外侧面120d上。栅极绝缘层130位于栅极G与半导体层142之间。第一电极152a位于凸起物120的至少部分的外侧面120d且与半导体层142电性连接。第二电极152b位于凸起物120的凹部122且与半导体层142电性连接。凸起物120的凸部124隔开第一电极152a与第二电极152b。
请参照图2B及图4，在本实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124可以选择性地设计为相同形状。举例而言，在本实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124可皆设计为非封闭的凸块(例如：ㄇ字型凸块、U字型凸块、颠倒的U字型凸块、I字型凸块、L字型凸块、颠倒的L字型凸块或其他适当型态的凸块)。然而，本发明不限于此，在另一实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124也可均设计为封闭的凸块(例如：口字型凸块、0字型凸块等)。又在另一实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124也可以部分设计为非封闭的凸块，部分设计为封闭的凸块。此外，本发明也不限制凸部124必需完全相同，例如：于一实施例中，周边主动元件T’的凸起物120的凸部124可以为U字型和颠倒的U字型依序重复排列。在其他实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124也可设计为不同的形状。举例而言，在又一实施例中，周边主动元件T’的凸起物120的凸部124与主动元件T的凸起物120的凸部124可分别设计为非封闭的凸块及或封闭的凸块，但本发明不以此为限。
请参照图3及图4，在本实施例中，周边主动元件T’的多个栅极G可彼此电性连接，周边主动元件T’的多个第一电极152a可彼此电性连接，且周边主动元件T’的多个第二电极152b可彼此电性连接。简言之，在本实施例中，多个周边主动元件T’可选择性地并联，以使栅极驱动电路GOA可提供较大的电流，但本发明不以此为限。
举例而言，在本实施例中，多个周边主动元件T’的多个栅极G为连续的导电图案，而多个周边主动元件T’的多个栅极G彼此电性连接；多个周边主动元件T’的多个第一电极152a为连续的导电图案152f(如图4所示)，多个而周边主动元件T’的多个第一电极152a彼此电性连接。包括多个第一电极152a的连续导电图案152f可具有彼此分离的多个开口152f-1，多个周边主动元件T’的多个第二电极152b可分别位于多个开口152f-1中，多个周边主动元件T’的多个第二电极152b可利用导电图案182彼此连接。在本实施例中，保护层160还可具有分别与周边主动元件T’的多个第二电极152b重叠的开口160b。请参照图1I及图3，在本实施例中，于形成位于显示区100a的像素电极180时，可同时在周边区100b的保护层160上形成导电图案182。导电图案182可通过保护层160的多个开口160b电性连接于周边主动元件T’的多个第二电极152b。
图5A至图5H为本发明另一实施例的主动元件基板的制造流程的剖面示意图。图6为图5H的主动元件基板的上视示意图。特别是，图5H对应于图6的剖线C-C’，而图6省略图5H的共用电极194的绘示。本实施例的主动元件基板100-1及其制造流程与前述主动元件基板100及其制造流程类似，因此相同或相似的元件以相同或相似的标号表示。以下主要说明两者的差异，两者相同或相似处便不再重述。
请参照图5A，首先，在基板110上形成凸起物120。接着，在凸起物120上形成半导体层142。在本实施例中，半导体层142位于凸起物120的第一上表面120a、内侧面120c、第二上表面120b及外侧面120d上。请参照图5A及图6，举例而言，在本实施例中，半导体层142可覆盖部分第一上表面120a、部分内侧面120c、部分第二上表面120b以及与所述部分第二上表面120b直接连接的部分外侧面120d，而不覆盖与第一上表面120a直接连接的外侧面120e。在本实施例中，半导体层142更可由外侧面120d延伸到基板110上，但本发明不以此为限。
请参照图5B，接着，形成导电层152，以覆盖半导体层142。在本实施例中，导电层152可覆盖半导体层142、未被半导体层142覆盖的部分第一上表面120a、外侧面120e以及未被半导体层142覆盖的部分基板110。接着，在导电材料层150上形成光刻胶层10。经图案化的光刻胶层10覆盖凸起物120、半导体层142及部分的导电材料层150。由于凸起物120具凹部122和凸部124，覆盖凸起物120形成的膜层依凸起物的地形形成对应的凹部162和凸部164，且凹部162的深度Dh和凹部122的深度D1实质上相同。位于凹部122上的光刻胶层10的厚度D2超过凹部162的深度Dh，亦即位于凹部122上的光刻胶层10的厚度D2超过凹部122的深度D1。
请参照图5B及图5C，接着，薄化光刻胶层10，以形成图案化光刻胶层12。图案化光刻胶层12覆盖位于凸起物120的第一上表面120a、内侧面120c及外侧面120d上的导电层152，而暴露位于凸起物120的第二上表面120b上的导电层152及位于凸起物120的外侧面120e上的导电层152。需说明的是，于另一实施例中，亦可以直接涂布厚度较薄的光刻胶层(厚度类似图5C的图案化光刻胶层12)，再进行图案化制程以形成图案化光刻胶层，省略光刻胶层薄化的步骤。
请参照图5C及图5D，接着，以图案化光刻胶层12为蚀刻遮罩图案化导电层152，以去除未被图案化光刻胶层12覆盖的部分导电层152，而在凸起物120的外侧面120d上形成第一电极152a，且在凸起物120的凹部122上形成第二电极152b。第一电极152a与第二电极152b被凸起物120的凸部124隔开。请参照图5D，在本实施例中，第一电极152a设置在位于凸起物120的外侧面120d的半导体层142上且与半导体层142电性连接，第二电极152b设置在位于凸起物120的第一上表面120a及内侧面120c的半导体层142上且与半导体层142电性连接。
请参照图5D及图5E，接着，可选择性地移除图案化光刻胶层12。请参照图5E，然后，形成栅极绝缘层130，以覆盖第一电极152a、位于凸起物120的第二上表面120b的半导体层142、部分第二电极152b及凸起物120的外侧面120e。在本实施例中，栅极绝缘层130可具有与第二电极152b重叠的开口130a，开口130a可位于凸起物120的凹部122上，但本发明不以此为限。
请参照图5F，接着，在本实施例中，可依序形成平坦层170及像素电极180。像素电极180与主动元件T的第二电极152b电性连接。在本实施例中，像素电极180可通过栅极绝缘层130的开口130a与第二电极152b电性连接。请参照图5G，接着，可在栅极绝缘层130上形成栅极G。至此步骤，本实施例的主动元件T-1已形成。在本实施例中，栅极G位于半导体层142的上方，而主动元件T-1例如是顶部栅极型薄膜晶体管(top gate TFT)。更进一步地说，在本实施例中，第一电极152a、第二电极152b及栅极G皆位于半导体层142的上方(或者说，皆位于半导体层142的同一侧)，而主动元件T-1可以是共平面(coplanar)的顶部栅极型薄膜晶体管。
请参照图5H，接着，在本实施例中，可选择性地依序形成介电层192及共用电极194。至此，便完成本实施例的主动元件基板100-1。介电层192覆盖像素电极180。共用电极194配置于介电层192上且与像素电极180重叠。共用电极194可具有多个开口(未绘示)，开口边缘与像素电极180之间的电场可用以驱动显示介质。本实施例的主动元件阵列基板100-1可应用于边际场切换(fringe field switching，FFS)模式的液晶显示面板。然而，本发明不限于此，包括主动元件T-1的主动元件阵列基板100-1也可应用于共面切换式、扭转向列、超级扭转向列、垂直排列、聚合物稳定配向、光学补偿双折射型等模式或其他适当模式的液晶显示面板。包括主动元件T-1的主动元件阵列基板100-1也可应用于非液晶显示面板上，例如：有机发光二极管显示面板、电泳显示面板、电湿润显示面板，或其它种类的显示面板。
图7A至图7H为本发明又一实施例的主动元件基板的制造流程的剖面示意图。图8为图7H的主动元件基板的上视示意图。特别是，图7A至图7H对应于图8的剖线D-D’。本实施例的主动元件基板100-2及其制造流程与前述主动元件基板100-1及其制造流程类似，因此相同或相似的元件以相同或相似的标号表示。以下主要说明两者的差异，两者相同或相似处便不再重述。
请参照图7A，首先，在基板110上形成凸起物120。接着，在凸起物120上形成导电层152。在本实施例中，导电层152可覆盖凸起物120的第一上表面120a、第二上表面120b、内侧面120c、外侧面120d与外侧面120e以及部分的基板110。接着，在导电层152上形成光刻胶层10。经图案化的光刻胶层10覆盖凸起物120及部分的导电层152。由于凸起物120具凹部122和凸部124，覆盖凸起物120形成的膜层依凸起物的地形形成对应的凹部162和凸部164，且凹部162的深度Dh和凹部122的深度D1实质上相同。位于凹部122上的光刻胶层10的厚度D2超过凹部162的深度Dh，亦即位于凹部122上的光刻胶层10的厚度D2超过凹部122的深度D1。
请参照图7A及图7B，接着，薄化光刻胶层10，以形成图案化光刻胶层12。图案化光刻胶层12覆盖位于凸起物120的第一上表面120a、内侧面120c及外侧面120d上的导电层152，而暴露位于凸起物120的第二上表面120b及外侧面120e上的导电层152。
请参照图7B及图7C，接着，以图案化光刻胶层12为蚀刻遮罩图案化导电层152，以去除未被图案化光刻胶层12覆盖的部分导电层152，而在凸起物120的外侧面120d上形成第一电极152a，且在凸起物120的凹部122上形成第二电极152b。第一电极152a与第二电极152b被凸起物120的凸部124隔开。在本实施例中，第一电极152a位于凸起物120的外侧面120d，第二电极152b位于凸起物120的内侧面120c及第一上表面120a。
请参照图7C及图7D，接着，移除图案化光刻胶层12。请参照图7D，然后，形成半导体层142，以覆盖部分第一电极152a、凸起物120的第二上表面120b及部分第二电极152b。半导体层142与第一电极152a及第二电极152b电性连接。请参照图7E，接着，形成栅极绝缘层130，以覆盖第一电极152a、位于凸起物120的第二上表面120b的半导体层142以及部分第二电极152b。在本实施例中，栅极绝缘层130可具有开口130a。开口130a与第二电极152b重叠。在其它实施例中，开口130a可与第二电极152b及与第二电极152b电性连接的半导体层142重叠。在本实施例中，开口130a可位于凸起物120的凹部122上，但本发明不以此为限。
请参照图7F，接着，在本实施例中，可依序形成平坦层170及像素电极180。像素电极180与主动元件T的第二电极152b电性连接。在本实施例中，像素电极180可通过栅极绝缘层130的开口130a与第二电极152b电性连接。请参照图7G，接着，可在栅极绝缘层130上形成栅极G。至此步骤，本实施例的主动元件T-2已形成。在本实施例中，栅极G可位于半导体层142的上方，而主动元件T-2例如是顶部栅极型薄膜晶体管(top gate TFT)。更进一步地说，在本实施例中，第一电极152a及第二电极152b与栅极G可分别位于半导体层142的上下两侧(或者说，位于半导体层142的不同两侧)，而主动元件T-2可以是交错型(staggered)的顶部栅极型薄膜晶体管。
请参照图7H，接着，在本实施例中，可选择性地依序形成介电层192及共用电极194。至此，便完成本实施例的主动元件基板100-2。介电层192覆盖像素电极180。共用电极194配置于介电层192上且与像素电极180重叠。共用电极194可具有多个开口(未绘示)，开口的边缘与像素电极180之间的电场可用以驱动显示介质。本实施例的主动元件阵列基板100-2可应用于边际场切换(fringe field switching，FFS)模式的液晶显示面板。然而，本发明不限于此，包括主动元件T-2的主动元件阵列基板100-2也可应用于共面切换式、扭转向列、超级扭转向列、垂直排列、聚合物稳定配向、光学补偿双折射型等模式或其他适当模式的液晶显示面板。包括主动元件T-2的主动元件阵列基板100-2也可应用在非液晶显示面板上，例如：有机发光二极管显示面板、电泳显示面板、电湿润显示面板，或其它种类的显示面板。
图9A至图9G为本发明再一实施例的主动元件基板的制造流程的剖面示意图。图10A至图10G为本发明再一实施例的主动元件基板的上视示意图。特别是，图9A至图9G分别对应于图10A至图10G的剖线E-E’。本实施例的主动元件基板100-3及其制造流程与前述主动元件基板100-2及其制造流程类似，因此相同或相似的元件以相同或相似的标号表示。以下主要说明两者的差异，两者相同或相似处便不再重述。
请参照图9A及图10A，首先，在基板110上形成相邻的第一凸起物120-1及第二凸起物120-2。第一凸起物120-1(及第二凸起物120-2)具有第一上表面120a、第二上表面120b、内侧面120c及外侧面120d。第二上表面120b与基板110的距离H2大于第一上表面120a与基板110的距离H1。内侧面120c连接于第一上表面120a与第二上表面120b之间。内侧面120c及第一上表面120a定义凹部122。外侧面120d与第二上表面120b相连于至少一侧边120b-2。内侧面120c、第二上表面120b及外侧面120d定义凸部124。在本实施例中，凸部124例如是口字型凸起，但本发明不以此为限。
图14示出利用激光显微镜所拍摄的本发明另一实施例的相邻的第一凸起物120-1及第二凸起物120-2的照片。请参照图14，在图14的实施例中，凸部124也可以是1字型的两条凸起。此外，在图9A的实施例中，第一凸起物120-1及第二凸起物120-2略为隔开；换言之，第二凸起物120-2的外侧面120d可以选择性地不与第一凸起物120-1直接连接。然而，本发明不限于此，在图14的实施例中，相邻的第一凸起物120-1的凸部124及第二凸起物120-2的凸部124隔开，但第一凸起物120-1的底部及第二凸起物120-2的底部可直接连接；亦即，彼此面对面的第一凸起物120-1的外侧面120d及第二凸起物120-2的外侧面120d可直接相连，而形成第一凸起物120-1及第二凸起物120-2共有的一凹面S1。凹面S1的最低点与基板110的距离H3小于第二上表面120b与基板110的距离H2。又在其他一实施例中，相邻的第一凸起物120-1及第二凸起物120-2完成后可再覆盖上绝缘层(未绘示)，以保护凸起物结构在后制程的完整性。
请参照图9B及图10B，接着，形成导电层152，以覆盖第一凸起物120-1、第二凸起物120-2及部分基板110。请参照图9C及图10C，接着，在导电层152上形成光刻胶层10。经图案化的光刻胶层10覆盖于导电层152的导电区块152c(之后用以形成标示于图9E及图10E的第一电极152a及第二电极152b)以及导电层152的导电区块152d及导电区块152e(之后用以形成标示于图9E及图10E的第一数据线DL1及第二数据线DL2)。特别是，在本实施例中，第一凸起物120-1上的导电区块152c在导电层152形成时是直接连接于相邻的导电区块152d及导电区块152e之间。
请参照图9D及图10D，接着，薄化光刻胶层10，以形成图案化光刻胶层12。图案化光刻胶层12覆盖位于第一凸起物120-1(及第二凸起物120-2)的第一上表面120a、内侧面120c及外侧面120d上的部分导电区块152c以及相邻凸起物120之间的导电区块152d、152e。图案化光刻胶层12暴露位于第一凸起物120-1(及第二凸起物120-2)的第二上表面120b上的部分导电区块152c-1。
请参照图9E及图10E，接着，以图案化光刻胶层12作为蚀刻遮罩图案化导电层152(绘示于图9D及图10D)，以在第一凸起物120-1(及第二凸起物120-2)的外侧面120d上形成第一电极152a，且在第一凸起物120-1(及第二凸起物120-2)的凹部122上形成第二电极152b。特别是，在形成第一电极152a及第二电极152b时，更可同时形成第一数据线DL1及第二数据线DL2。第一数据线DL1及第二数据线DL2分别与第一凸起物120-1上的第一电极152a及第二凸起物120-2上的第一电极152a电性连接。第一凸起物120-1的凸部124隔开第一凸起物120-1上的第二电极152b与第二数据线DL2。换言之，第二数据线DL2与第一凸起物120-1上的第二电极152b之间的间距可由凸部124的宽度W来决定。由于凸部124的宽度W可制作的较小(例如：约1μm)，因此第二数据线DL2与第一凸起物120-1上的第二电极152b可更加靠近，进而实现高分辨率的显示面板。
请参照图9F及图10F，接着，移除图案化光刻胶层12。然后，形成半导体层142，以覆盖第一凸起物120-1(及第二凸起物120-2)上的第一电极152a、第一凸起物120-1(及第二凸起物120-2)的第二上表面120b和第一凸起物120-1(及第二凸起物120-2)上的第二电极152b。第一凸起物120-1(及第二凸起物120-2)上的第一电极152a及第二电极152b与半导体层142电性连接。请参照图9G，在本实施例中，第一凸起物120-1的外侧面包括左侧的外侧面120d(即第一外侧面)与右侧的外侧面120d(即第二外侧面)，第一凸起物120-1上的第一电极152a以及部分的半导体层142位于第一凸起物120-1的左侧的外侧面120d上，而部分的第二数据线DL2位于第一凸起物120-1的右侧的外侧面120d上。
请参照图9G及图10G，接着，形成栅极绝缘层130，以覆盖第一电极152a、位于凸起物120的第二上表面120b的半导体层142以及第二电极152b。接着，可形成栅极G与扫描线SL，以覆盖栅极绝缘层130。至此步骤，本实施例的主动元件T-3已形成，而初步完成主动元件阵列基板100-3。类似地，也可在基板110上形成与主动元件T-3电性连接的像素电极(未绘示)及/或其他构件，本领域技术人员根据前述的说明应可实现之，于此便不再重述。
图11A至图11G为本发明一实施例的主动元件基板的制造流程的剖面示意图。图12A至图12G为本发明一实施例的主动元件基板的上视示意图。特别是，图11A至图11G分别对应于图12A至图12G的剖线F-F’。本实施例的主动元件基板100-4及其制造流程与前述主动元件基板100-3及其制造流程类似，因此相同或相似的元件以相同或相似的标号表示。两者主要差异在于，主动元件基板100-3的第一电极152a呈1字型(如图10G所示)，主动元件基板100-4的第一电极152a呈颠倒的L字型(如图12G所示)。主动元件基板100-4及其制造流程与前述的主动元件基板100-3及其制造流程类似，本领域技术人员根据前述前述主动元件基板100-3及其制造流程的说明、图11A至图11G及图12A至图12G应能实现主动元件基板100-4，于此便不再重述。另外，图9B至图9E的第一电极152a、第二电极152b及数据线DL1、DL2的施作方式亦可应用于底部栅极型薄膜晶体管(bottom gate TFT)的制程，在本领域技术人员根据图9B至图9E的第一电极152a、第二电极152b及数据线DL1、DL2的施作方式以及前述的具有底部栅极型薄膜晶体管T的主动元件基板100的部分制造流程(对应图1B至图1G)便可完成类似于图9G但其薄膜晶体管T-3置换为底部栅极型的另一种主动元件基板。
图13示出利用电子显微镜所拍摄的本发明一实施例的凸起物的剖面的照片。请参照图13，上述的凸起物120、120-1或120-2的实际剖面可如图13所示的凸起物120、120-1或120-2的剖面。需说明的是，在图13的前的图示(例如：图1A、图9A等)所绘的凸起物120、120-1或120-2的第二上表面120b的剖面是一水平线为例，以利图示的绘制。然而，实际上，如图13所示，第二上表面120b的剖面也可能不是一直线，而是一弧线。换言之，凸起物120、120-1或120-2的第二上表面120b并不限于是一平面，实际上，凸起物120、120-1或120-2的第二上表面120b也可能是一凸面。
综上所述，本发明一实施例的主动元件基板的制造方法包括下列步骤：形成光刻胶层，以覆盖凸起物的凹凸结构(即前述的凹部及凸部)与配置在凸起物的凹凸结构上的导电层；薄化光刻胶层，以形成暴露凸起物的凸部的图案化光刻胶层；以图案化光刻胶层做为蚀刻遮罩图案化导电层，以形成主动元件的第一电极与第二电极。换言之，第一电极与第二电极之间的间隙尺寸是由凸起物的凸部所决定的。与第一电极与第二电极之间的间隙重叠的部分半导体层可视为主动元件的通道。由于形成具有凹部及凸部的凸起物的制程成熟，而凸起物的凸部的尺寸能被精准地控制。因此，利用凸起物的凸部定义的通道尺寸也能被精准地控制。因此，主动元件基板的多个主动元件的通道尺寸变异小，而多个主动元件的电气特性较一致，主动元件基板的可量产性高。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (20)

1.一种主动元件基板，包括：
一基板；
至少一主动元件，位于该基板上，该主动元件包括：
一凸起物，位于该基板上且具有：
一第一上表面；
一第二上表面，该第二上表面与该基板的距离大于该第一上表面与该基板的距离；
一内侧面，连接于该第一上表面与该第二上表面之间，其中该内侧面与该第一上表面定义一凹部；以及
一外侧面，与该第二上表面相连于至少一侧边，其中该内侧面、该第二上表面及该外侧面定义一凸部；
一栅极，覆盖该凸起物；
一半导体层，位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面；
一栅极绝缘层，位于该栅极与该半导体层之间；
一第一电极，位于该凸起物的至少部分的该外侧面且与该半导体层电性连接；以及
一第二电极，位于该凸起物的该凹部且与该半导体层电性连接，其中该凸起物的该凸部隔开该第一电极与该第二电极；以及
至少一像素电极，该像素电极与对应的该主动元件的该第二电极电性连接。
2.如权利要求1所述的主动元件基板，其中该第一电极覆盖该凸起物的至少部分的该外侧面，该第二电极覆盖该凸起物的该第一上表面及该内侧面，而该第一电极与该第二电极未覆盖该凸起物的该第二上表面。
3.如权利要求1所述的主动元件基板，其中：
该栅极位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面；
该栅极绝缘层覆盖该栅极；
该半导体层覆盖位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面上的该栅极绝缘层；
该第一电极设置在位于该凸起物的该外侧面的该半导体层上；且
该第二电极设置在位于该凸起物的该第一上表面及该内侧面的该半导体层上。
4.如权利要求3所述的主动元件基板，还包括：
一保护层，覆盖该第一电极、该位于该凸起物的该第二上表面的该半导体层以及部分该第二电极，其中该像素电极与未被该保护层覆盖的另一部分该第二电极接触。
5.如权利要求1所述的主动元件基板，其中：
该第一电极位于该凸起物的该外侧面；
该第二电极位于该凸起物的该内侧面及该第一上表面；
该半导体层覆盖该第一电极、该凸起物的该第二上表面以及该第二电极；
该栅极绝缘层覆盖该半导体层；且
该栅极覆盖该栅极绝缘层。
6.如权利要求1所述的主动元件基板，其中：
该半导体层位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面；
该第一电极设置在位于该凸起物的该外侧面的该半导体层上；
该第二电极设置在位于该凸起物的该第一上表面及该内侧面的该半导体层上；
该栅极绝缘层覆盖该第一电极、位于该凸起物的该第二上表面的该半导体层以及该第二电极；且
该栅极覆盖该栅极绝缘层。
7.如权利要求1所述的主动元件基板，其中至少一该主动元件包括相邻的一第一主动元件及一第二主动元件，至少一该像素电极包括彼此分离的一第一像素电极及一第二像素电极，该第一主动元件的一第二电极及该第二主动元件的一第二电极分别与该第一像素电极及该第二像素电极电性连接，而该主动元件基板还包括：
一扫描线，与该第一主动元件的一栅极及该第二主动元件的一栅极电性连接；
一第一数据线以及一第二数据线，分别与该第一主动元件的一第一电极及该第二主动元件的一第一电极电性连接。
8.如权利要求7所述的主动元件基板，其中该第一主动元件的一凸起物的一外侧面包括相对设置的一第一外侧面及一第二外侧面，该第一主动元件的该第一电极以及部分的该半导体层位于该凸起物的该第一外侧面上，而部分的该第二数据线位于该第一主动元件的该凸起物的该第二外侧面上。
9.如权利要求1所述的主动元件基板，其中该基板具有一显示区以及该显示区外的一周边区，该主动元件基板还包括位于该周边区的多个周边主动元件，该些周边主动元件与该至少一主动元件具有相同结构，其中该些周边主动元件的多个栅极彼此电性连接，该些周边主动元件的多个第一电极彼此电性连接，且该些周边主动元件的多个第二电极彼此电性连接。
10.如权利要求9所述的主动元件基板，还包括：
一扫描线，与位于该显示区的该主动元件的该栅极电性连接；
一栅极驱动电路，位于该周边区且与该扫描线电性连接，其中该些周边主动元件为该栅极驱动电路的一部分。
11.一种主动元件基板的制造方法，包括：
形成至少一凸起物于一基板上，该凸起物具有一第一上表面、一第二上表面、一内侧面以及一外侧面，该第二上表面与该基板的距离大于该第一上表面与该基板的距离，该内侧面连接于与该第一上表面与该第二上表面之间，该内侧面与该第一上表面定义一凹部，该外侧面与该第二上表面相连于至少一侧边，该内侧面、该第二上表面以及该外侧面定义一凸部；
形成一栅极于该凸起物上；
形成一半导体层于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面上；
形成一栅极绝缘层，位于该栅极与该半导体层之间；
形成一导电层于该基板与该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面上；
形成一图案化光刻胶层，其中该图案化光刻胶层覆盖位于该凸起物的该第一上表面、该内侧面以及该外侧面上的该导电层，而暴露出位于该凸起物的该第二上表面上的该导电层；
以该图案化光刻胶层作为蚀刻遮罩图案化该导电层，以在该凸起物的该外侧面上形成一第一电极，且在该凸起物的该凹部上形成一第二电极，其中该栅极、该半导体层、该第一电极以及该第二电极形成一主动元件；以及
形成至少一像素电极，该像素电极与对应的该第二电极电性连接。
12.如权利要求11所述的主动元件基板的制造方法，其中该第一电极覆盖该凸起物的至少部分的该外侧面，该第二电极覆盖该凸起物的该第一上表面及该内侧面，而该第一电极与该第二电极未覆盖该凸起物的该第二上表面。
13.如权利要求11所述的主动元件基板的制造方法，其中：
该栅极形成于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面；
该栅极绝缘层覆盖该栅极；
该半导体层覆盖位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面上的该栅极绝缘层；
该第一电极设置在位于该凸起物的该外侧面的该半导体层上；且
该第二电极设置在位于该凸起物的该第一上表面及该内侧面的该半导体层上。
14.如权利要求13所述的主动元件基板的制造方法，于形成该第一电极与该第二电极后，还包括：
形成一保护层，以覆盖该第一电极以及该位于该凸起物的该第二上表面的该半导体层以及部分该第二电极，其中该像素电极通过保护层与未被该保护层覆盖的另一部分该第二电极接触。
15.如权利要求11所述的主动元件基板的制造方法，其中：
该第一电极位于该凸起物的该外侧面；
该第二电极位于该凸起物的该内侧面及该第一上表面；
该半导体层覆盖该第一电极、该凸起物的该第二上表面以及该第二电极；
该栅极绝缘层覆盖该半导体层；且
该栅极覆盖该栅极绝缘层。
16.如权利要求11所述的主动元件基板的制造方法，其中：
该半导体层位于该凸起物的该第一上表面、该内侧面、该第二上表面以及该外侧面；
该第一电极设置在位于该凸起物的该外侧面的该半导体层上；
该第二电极设置在位于该凸起物的该第一上表面及该内侧面的该半导体层上；
该栅极绝缘层覆盖该第一电极、位于该凸起物的该第二上表面的该半导体层以及该第二电极；且
该栅极覆盖该栅极绝缘层。
17.如权利要求11所述的主动元件基板的制造方法，其中：
形成该至少一凸起物的步骤包括：形成相邻的一第一凸起物与一第二凸起物；以及
以该图案化光刻胶层作为蚀刻遮罩图案化该导电层的步骤包括：分别在该第一凸起物与该二凸起物的一外侧面上形成一第一电极，且在该第一凸起物与该第二凸起物的一凹部上形成一第二电极，同时形成一第一数据线以及一第二数据线，
其中该第一数据线以及该第二数据线分别与该第一凸起物上的该第一电极以及该第二凸起物上的该第一电极电性连接。
18.如权利要求17所述的主动元件基板的制造方法，其中该第一凸起物的该外侧面包括相对设置的一第一外侧面及一第二外侧面，该第一凸起物上的该第一电极以及部分的该半导体层位于该第一凸起物的该第一外侧面上，而部分的该第二数据线位于该第一凸起物的该第二外侧面上。
19.如权利要求11所述的主动元件基板的制造方法，其中该基板具有一显示区以及该显示区外的一周边区，
形成该至少一凸起物的步骤包括：在该周边区上形成多个周边凸起物，以分别形成一主动元件于该些周边凸起物上，其中该些周边凸起物上的多个栅极彼此电性连接，该些周边凸起物上的多个第一电极彼此电性连接，且该些周边凸起物上的多个第二电极彼此电性连接。
20.如权利要求19所述的主动元件基板的制造方法，其中：
在形成该至少一像素电极的同时，更于该周边区上形成一导电图案，以电性连接该些周边凸起物上的多个第二电极。
CN201810117503.5A 2017-11-22 2018-02-06 主动元件基板及其制造方法 Active CN108231801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106140483A TWI646691B (zh) 2017-11-22 2017-11-22 主動元件基板及其製造方法
TW106140483 2017-11-22

Publications (2)

Publication Number Publication Date
CN108231801A true CN108231801A (zh) 2018-06-29
CN108231801B CN108231801B (zh) 2020-05-19

Family

ID=62670648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810117503.5A Active CN108231801B (zh) 2017-11-22 2018-02-06 主动元件基板及其制造方法

Country Status (3)

Country Link
US (1) US10985190B2 (zh)
CN (1) CN108231801B (zh)
TW (1) TWI646691B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法
CN111223906B (zh) * 2020-01-14 2022-09-09 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
TWI727752B (zh) * 2020-04-21 2021-05-11 友達光電股份有限公司 主動元件
DE102021109149A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Vorsprungsfeldeffekttransistor und dessen herstellungsverfahren
US11569352B2 (en) 2020-05-28 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Protrusion field-effect transistor and methods of making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675751A (zh) * 2002-08-20 2005-09-28 皇家飞利浦电子股份有限公司 薄膜晶体管
US20050236625A1 (en) * 2004-04-23 2005-10-27 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
CN105097895A (zh) * 2015-06-25 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
US20160035903A1 (en) * 2013-03-06 2016-02-04 Osaka University Thin-film transistor

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
TWI333564B (en) * 2006-11-10 2010-11-21 Au Optronics Corp Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel
JP2009054946A (ja) * 2007-08-29 2009-03-12 Seiko Instruments Inc 半導体装置とその製造方法
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
US8436353B2 (en) * 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
TW201112210A (en) * 2009-09-17 2011-04-01 Chunghwa Picture Tubes Ltd Driving circuit for liquid crystal display
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101711646B1 (ko) * 2009-12-11 2017-03-03 엘지디스플레이 주식회사 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
JP5488136B2 (ja) * 2010-04-05 2014-05-14 セイコーエプソン株式会社 電気光学装置及び電子機器並びにトランジスター
WO2011142088A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
JP2012098329A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 液晶表示装置
US8785933B2 (en) * 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013042117A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
FR3002080B1 (fr) * 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de fabrication d'un transistor
JP2014212191A (ja) * 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
CN103887261B (zh) * 2014-03-03 2016-08-31 京东方科技集团股份有限公司 一种柔性显示器及其制备方法
EP3114710A1 (en) 2014-03-06 2017-01-11 Eastman Kodak Company Vtft with polymer core
TWI523205B (zh) * 2014-03-28 2016-02-21 友達光電股份有限公司 畫素結構及顯示面板
CN104022156B (zh) * 2014-05-20 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相应的制作方法、显示装置
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN104576761B (zh) * 2015-02-06 2018-05-08 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
KR102410616B1 (ko) * 2015-06-09 2022-06-20 삼성디스플레이 주식회사 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
TWI657563B (zh) * 2015-12-15 2019-04-21 優顯科技股份有限公司 光電裝置及其製造方法
TWI578504B (zh) 2016-02-05 2017-04-11 友達光電股份有限公司 畫素結構與其製造方法
KR102611334B1 (ko) * 2016-02-22 2023-12-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN106024909B (zh) * 2016-07-27 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9859308B1 (en) * 2016-07-29 2018-01-02 Eastman Kodak Company Multiple TFTs on common vertical support element
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
US11170718B2 (en) * 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US10593707B2 (en) * 2017-10-12 2020-03-17 HKC Corporation Limited Array substrate and display panel using the same
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675751A (zh) * 2002-08-20 2005-09-28 皇家飞利浦电子股份有限公司 薄膜晶体管
US20050236625A1 (en) * 2004-04-23 2005-10-27 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
US20160035903A1 (en) * 2013-03-06 2016-02-04 Osaka University Thin-film transistor
CN105097895A (zh) * 2015-06-25 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
US20190157306A1 (en) 2019-05-23
US10985190B2 (en) 2021-04-20
TWI646691B (zh) 2019-01-01
CN108231801B (zh) 2020-05-19
TW202005089A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
CN108231801A (zh) 主动元件基板及其制造方法
TW508628B (en) Liquid crystal display device and manufacturing method thereof
TWI553837B (zh) 製作顯示面板之方法
US20170343872A1 (en) Manufacturing method of black matrix with easy recognition of alignment mark
US11257848B2 (en) Array substrate, manufacturing method thereof and display device
CN105549287B (zh) 像素结构及显示面板
WO2017101524A1 (zh) 像素结构及其制作方法、阵列基板及显示装置
CN108628030A (zh) 显示装置
TWI598670B (zh) 顯示面板之畫素結構
KR20070101923A (ko) 수평전계방식 액정표시장치 및 그 제조방법
US20150378229A1 (en) Pixel structure and liquid crystal panel
KR102130110B1 (ko) 표시 패널 및 이의 제조 방법
US20180083047A1 (en) Tft substrate and manufacture method thereof
CN105810693A (zh) 阵列基板及其制作方法、显示装置
US9865628B2 (en) Display device and manufacturing method thereof
JP2016534580A (ja) 薄膜トランジスタ配列基板の製造方法
CN111474800A (zh) 阵列基板及其制备方法、电子纸显示装置及其驱动方法
CN106024705B (zh) Tft基板的制作方法
TWI702458B (zh) 主動陣列基板及其製作方法
US9383608B2 (en) Array substrate and manufacturing method thereof
CN106873274B (zh) 像素结构
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
CN105974698B (zh) 主动元件阵列基板
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
CN105185839A (zh) Tft及其制造方法、驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant