CN106873274B - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN106873274B
CN106873274B CN201710099480.5A CN201710099480A CN106873274B CN 106873274 B CN106873274 B CN 106873274B CN 201710099480 A CN201710099480 A CN 201710099480A CN 106873274 B CN106873274 B CN 106873274B
Authority
CN
China
Prior art keywords
electrode
insulating layer
protective layer
dot structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710099480.5A
Other languages
English (en)
Other versions
CN106873274A (zh
Inventor
曾贤楷
林岱佐
张家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106873274A publication Critical patent/CN106873274A/zh
Application granted granted Critical
Publication of CN106873274B publication Critical patent/CN106873274B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种像素结构,包括共通线、第一绝缘层、第一连接电极、第二绝缘层、保护层、第一电极、第三绝缘层、第二连接电极以及与主动元件电性连接的第二电极。第一连接电极通过第一绝缘层的第一开口与共通线电性连接。第二绝缘层覆盖部分的第一连接电极。保护层位于第二绝缘层上且具有第一保护层开口。第一电极位于保护层上,且具有设置于第一保护层开口内的突出部。第三绝缘层位于第一电极上,其中第三绝缘层与第二绝缘层共同形成第一接触窗,位于第一保护层开口内。第二连接电极于第一接触窗上,且第一电极的突出部通过第二连接电极与第一连接电极电性连接。

Description

像素结构
技术领域
本发明涉及一种像素结构,且特别是有关于一种边际场切换式(Fringe FieldSwitching,FFS)的像素结构。
背景技术
随着液晶显示技术不断的提升,液晶显示面板已广泛地被应用在平面电视、笔记本电脑、手机与各类型的消费性电子产品上。为了解决现有技术液晶显示面板的视角过小的缺点,业界研发出一种水平电场型液晶显示面板来改善视角。
边缘电场切换型(fringe field switching,FFS)液晶显示面板主要特色在于将共通电极与像素电极设置于同一基板的不同平面上,并藉由共通电极与像素电极产生的电场来驱动液晶分子排列,进而达到广视角的效果。然而,在现有技术的边缘电场切换型液晶显示面板中,共通电极的材料为透明导电材料,例如为氧化铟锡,由于氧化铟锡的阻抗较大,会使得共通信号在传递时会产生衰减,因此造影响显示的品质。
发明内容
本发明提供一种像素结构,其可以提升像素结构的开口率。
本发明提供一种像素结构包括基板、共通线、第一绝缘层、第一连接电极、主动元件、第二绝缘层、保护层、第一电极、第三绝缘层、第二连接电极及第二电极。共通线设置于基板上。第一绝缘层设置于基板与共通线上,且具有对应共通线的一第一开口。第一连接电极设置于第一绝缘层上,且通过第一开口与共通线电性连接。主动元件设置于基板上。第二绝缘层设置于第一绝缘层与主动元件上,且覆盖部分的该第一连接电极。保护层设置于第二绝缘层上,其中保护层具有一第一保护层开口。第一电极设置于保护层上,其中第一电极具有至少一突出部。突出部覆盖第一保护层开口的部分侧壁,并且设置于第一保护层开口内的该第二绝缘层上。第三绝缘层位于第一电极上,其中第三绝缘层与第二绝缘层于共通线之上共同形成一第一接触窗。第一接触窗位于第一保护层开口内,且第一接触窗与第一连接电极以及突出部对应设置。第二连接电极覆盖于第一接触窗上,使得第一电极的突出部通过第二连接电极与第一连接电极电性连接。第二电极位于第三绝缘层上,且与主动元件电性连接。
基于上述,本发明一实施例的像素结构中,利用一个第一接触窗的结构,使得第一电极的突出部通过第二连接电极与共通线电性连接,以提升像素结构的开口率。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A至图8A为本发明一实施例的像素结构的制造流程的上视示意图;
图1B至图8B是根据图1A至图8A的剖面线A-A’绘示的像素结构的剖面示意图;
图1C至图8C是根据图1A至图8A的剖面线B-B’绘示的像素结构的剖面示意图;
图1D至图8D是根据图1A至图8A的剖面线C-C’绘示的像素结构的剖面示意图;
图9为本发明一实施例的2×2的像素结构的上视示意图。
其中,附图标记
10:像素结构
100:基板
110’:第一绝缘材料层
110:第一绝缘层
112:第一开口
120:半导体层
130:第一连接电极
140’:第二绝缘材料层
140:第二绝缘层
150:保护层
152:第一保护层开口
154:第二保护层开口
160:第一电极
162:第二开口
165:突出部
165E:端部
170:第三绝缘层
172:第一接触窗
172E1:第一侧壁
172E2:第二侧壁
174:第二接触窗
180:第二电极
180S:狭缝
185:第二连接电极
185S:断路结构
CL:共通线
DE:漏极
DL:数据线
GE:栅极
SE:源极
SL:扫描线
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
以下将以图式揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化图式起见,一些现有技术惯用的结构与元件在图式中将以简单示意的方式为之。
在以下详细说明中,参考了作为详细说明的一部分的附图。在附图中,类似符号通常表示类似部件,除非上下文另行指明。具体实施方式部分、附图和权利要求书中记载的示例性实施例并不是限制性的。在不脱离在此所呈现主题的精神或范围的情况下,可以利用其他实施例,且可以进行其他改变。应当理解,在此一般性记载以及附图中图示的本公开的各方案可以按照在此明确和隐含公开的多种不同配置来设置、替换、组合、分割和设计。
至于文中的用语仅是为描述特定实施例之目的,且并非意欲限制本发明。如本文中所使用的,除非本文另外有明确指示,否则单数形式「一」以及「所述」也代表包括多个的形式或至少一个的形式。而文中使用「第一」、「第二」等来描述各种元件、区、层等,但是这样的用语仅用以将一元件、区或层区别于另一元件、区或层。因此,可在不偏离本揭示所教示的情况下,将以下讨论之第一元件、零件、区域、层和/或部分称为第二元件、零件、区域、层和/或部分。此外,本文中可使用诸如“于...下”、“于...上”、“下”、“上”及其类似的空间相对用语,来描述附图中的一元件或特征与另一元件或特征的关系。应了解,空间相对用语可涵盖使用中的元件除了附图所描绘的方位以外的不同方位。举例而言,若将图中的元件翻转,则被描述为位于其他元件或特征“下方”或“之下”的元件接着将定向成位于其他元件或特征“上方”。因此,空间相对用语“于......下”可包括上方以及下方的两方位。
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反地,当元件被称为“直接在另一元件上”或“直接连接到”另一元件时,不存在中间元件。如本文所使用的,“连接”可以指物理及/或电连接。
图1A至图8A为本发明一实施例的像素结构的制造流程的上视示意图。图1B至图8B是根据图1A至图8A的剖面线A-A’绘示的像素结构的剖面示意图。图1C至图8C是根据图1A至图8A的剖面线B-B’绘示的像素结构的剖面示意图。图1D至图8D是根据图1A至图8A的剖面线C-Cv绘示的像素结构的剖面示意图。图9为本发明一实施例的2×2的像素结构的上视示意图。
请参照图1A-1D。首先,提供一基板100。基板100可为硬质基板或可挠式基板,例如玻璃基板、石英基板、蓝宝石基板、塑胶基板或其它适合的基板。接着,在基板100上形成一栅极GE、一扫描线SL以及一共通线CL。栅极GE与扫描线SL电性连接。在本实施例中,栅极GE、扫描线SL以及共通线CL一般是使用金属材料,例如使用钼(Mo)、铝(Al)等,但本发明不限于此,在其他实施例中,栅极GE、扫描线SL以及共通线CL亦可使用其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或者金属材料与其它导电材料的堆叠层。详细来说,栅极GE、扫描线SL以及共通线CL的形成方式例如是在基板100上形成一层导电层(未绘示),并藉由微影以及蚀刻的工艺对此导电层图案化以定义出栅极GE、扫描线SL以及共通线CL。
请参照图2A-2D。接着,在栅极GE、扫描线SL以及共通线CL上形成第一绝缘材料层110’。第一绝缘材料层110’覆盖栅极GE、扫描线SL、共通线CL与基板100。第一绝缘材料层110’的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料、或上述组合。且其形成方法例如是通过化学气相沉积(Chemical VaporDeposition,CVD)或是其他合适的工艺方法。然后,在第一绝缘材料层110’上形成半导体层120。半导体层120的材质可为非晶硅(Amorphous silicon)、低温多晶硅(Low TemperaturePolycrystalline Silicon)、微晶硅、单晶硅、有机半导体材料、金属氧化物半导体材料(例如:氧化铟镓锌、氧化铟锌、铟锗锌氧化物等)、或其它适当的材料。半导体层120的形成方法例如是通过化学气相沉积(Chemical Vapor Deposition,CVD)或是其他合适的工艺,先形成半导体材料(未绘示),之后再通过微影与蚀刻以定义出图案而形成半导体层120。
接着,请参照图3A-3D。对第一绝缘材料层110’进行一微影蚀刻工艺以形成第一绝缘层110,第一绝缘层110具有一第一开口112。第一开口112对应共通线CL。也就是说,第一开口112位于共通线CL的上并暴露的部份共通线CL。
请参照图4A-4D。在第一绝缘层110与半导体层120上形成数据线DL、源极SE、漏极DE以及第一连接电极130。源极SE与漏极DE分别设置于半导体层120的两侧,且源极SE电性连接的数据线DL。第一连接电极130设置于共通线CL上方的第一绝缘层110上,并通过第一开口112与共通线CL电性连接。更详细来说,第一连接电极130填入第一开口112中,并与共通线CL接触。而栅极GE、半导体层120、源极SE与漏极DE构成主动元件SW。
在本实施例中,数据线DL、源极SE、漏极DE以及第一连接电极130一般是使用金属材料,例如使用钼(Mo)、铝(Al)等,但本发明不限于此,在其他实施例中,数据线DL、源极SE、漏极DE以及第一连接电极130亦可使用其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或者金属材料与其它导电材料的堆叠层。详细来说,数据线DL、源极SE、漏极DE以及第一连接电极130的形成方式例如是在第一绝缘层110上形成一层导电层(未绘示出),并藉由微影以及蚀刻的工艺对此导电层图案化以定义出数据线DL、源极SE、漏极DE以及第一连接电极130。
需说明的是,虽然上述主动元件SW的制造方法是以底部栅极(bottom gate)型薄膜晶体管的制造方法为示例,但本发明不限于此,在其他实施例中,亦可以顶部栅极(topgate)型薄膜晶体管的制造方法形成主动元件SW。
请参照图5A-5D,接着,在主动元件SW与第一连接电极130上形成第二绝缘材料层140’。第二绝缘材料层140’覆盖主动元件SW、第一连接电极130以及第一绝缘层110。第二绝缘材料层140’的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述组合。然后,在第二绝缘材料层140’上形成保护层150。保护层150具有第一保护层开口152与第二保护层开口154。第一保护层开口152暴露出位于第一连接电极130上方的部份第二绝缘材料层140’。第二保护层开口154暴露出位于漏极DE上方的部份第二绝缘材料层140’。保护层150的材料为一般为有机材料,但不以此为限,例如也可以为无机材料与有机材料的组合。值得一提的是,保护层150若选用彩色光阻有机材料,则可以形成彩色滤光层在阵列基板(color filter on array,COA)的像素结构。
请参照图6A-6D与并请参考图9。接着,在保护层150上形成第一电极160。第一电极160具有第二开口162,第二开口162对应暴露出主动元件SW与该第一连接电极130设置,也就是说,第二开口162未覆盖主动元件SW与该第一连接电极130。第一电极160覆盖于第一保护层开口152的部分侧壁,且第一电极160具有至少一突出部165,突出部165设置于第一保护层开口152内的第二绝缘材料层140’上。在本实施例中,第一电极160具有两个突出部165,设置于第一保护层开口152内。第一电极160的材质一般为透光导电材料,但不以此为限,例如第一电极160的材质也可以为反光导电材料或透光导电材料与反光导电材料的组合。透光导电材料例如为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、上述至少二者的堆叠层或其他适当材料。反光导电材料可为金属(例如:铝等)或其他适当材料。
接着,请继续参照图7A-7D。第三绝缘材料层(未绘示)共形地(conformally)覆盖于保护层150与第一电极160上。然后,对第三绝缘材料层(未绘示)与第二绝缘材料层140’进行蚀刻工艺,以形成第二绝缘层140与第三绝缘层170。第二绝缘层140与第三绝缘层170于共通线CL之上共同形成一第一接触窗172,以及于漏极DE上共同形成一第二接触窗174。第二接触窗174暴露出漏极DE。第一接触窗172暴露出第一连接电极130和突出部165。在本实施例中,由于进行蚀刻工艺之前,突出部165被第三绝缘材料层(未绘示)覆盖,也就是说,突出部165是设置于第三绝缘材料层(未绘示)与第二绝缘材料层140’之间,因此在进行蚀刻工艺时,突出部165可以被第三绝缘层170暴露出来。第三绝缘层170的材料可为无机材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料、或上述组合。
承上所述,在本实施例中,第一保护层开口152的尺寸大于第一接触窗172的尺寸;第二保护层开口154的尺寸大于第二接触窗174的尺寸。也就是说,第一接触窗172的面积小于第一保护层开口152的面积;第二接触窗174的面积小于第二保护层开口154的面积。更详细来说,在本实施例中,第一接触窗172在垂直于基板100的投影方向Z上位于第一保护层开口152内;第二接触窗174在垂直于基板100的投影方向Z上位于第二保护层开口154内。
值得一提的是,第三绝缘层170覆盖第一保护层开口152和第二保护层开口154的侧壁。更详细来说,于第一保护层开口152处和第二保护层开口154处,第二绝缘层140与第三绝缘层170共同地包覆保护层150,因此,当前述的第三绝缘材料层(未绘示)与第二绝缘材料层140’进行蚀刻(例如干蚀刻)工艺时,可以避免保护层150受到损伤。此外,在本实施例中,由于前述的第三绝缘材料层(未绘示)与第二绝缘材料层140’的蚀刻工艺可以使用同一道光罩进行图案化,因此能够减少所需的光罩数目,以降低像素结构的制作成本。进一步来说,由于第三绝缘层170具有充分的覆盖性,所以能够防止保护层150受到侵蚀,避免保护层150产生膨润(swelling)现象。
请参照图8A-8D,接着,于第三绝缘层170上形成第二连接电极185与第二电极180。第二电极180通过第二接触窗174与漏极DE电性连接。第二连接电极185通过第一接触窗172与第一连接电极130电性连接。于此便完成了本实施例的像素结构10。详细来说,第二连接电极185覆盖于该第一接触窗172上,使得第一电极160的突出部165通过第二连接电极185与该第一连接电极130电性连接,而第一连接电极130与共通线CL电性连接。在一实施例中,第二连接电极185可以与突出部165的上表面和第一连接电极130的上表面接触。值得说明的是,第一接触窗172沿着垂直于共通线CL的延伸方向X上(即Y方向上)具有两相对的第一侧壁172E1,沿着共通线CL的延伸方向X上具有两相对的第二侧壁172E2,在本实施例中,第二连接电极185覆盖第一侧壁172E1并与第一连接电极130电性连接。此外,在本实施例的像素结构中,突出部165沿着共通线CL的延伸方向X上具有一端部165E,第二连接电极185于端部处165E具有一断路结构185S。
请再参照图8A,第二电极180与第一电极160重叠设置,在本实施例中,第一电极160可为一面状电极,而第二电极180可具有多个狭缝180S,对应于第一电极160的面积中。每一狭缝180S暴露出部分第一电极160。第一电极160与第二电极180之间的电位差可使狭缝180S与第一电极160之间形成边缘电场,进而驱动像素结构100上方的显示介质(未绘示)。换言之,本实施例的像素结构10可为边缘场切换(Fringe-Field Switching,FFS)像素结构。在本实施例中,第一电极160可电性连接至一共用电压(例如为定电位),第二电极180电性连接至主动元件SW。第二连接电极185与第二电极180可适用的材料与第一电极160可适用的材料相同,于此便不再重述。
综上所述,本发明一实施例的像素结构中,利用一个第一接触窗的结构,使得第一电极的突出部暴露出来以及与共通线电性连接的第一连接电极暴露出来,并让第一电极的突出部通过第二连接电极与第一连接电极电性连接,藉此可以降低接触窗对像素结构的开口率的影响。由于共通线的材料可以是金属材料,所以第一电极通过第一接触窗电性连接于共通线,也可以降低第一电极的电阻值,避免影响显示品质。另一方面,由于保护层藉由第二绝缘层与第三绝缘层的保护,因此可以防止保护层受到侵蚀,避免保护层产生膨润现象。再者,通过像素结构中各膜层的叠层配置设计,使得像素结构的制作光罩数目与制作成本得以降低,进而提升像素结构的开口率。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1.一种像素结构,其特征在于,包括:
一基板;
一共通线,设置于该基板上;
一第一绝缘层,设置于该基板与该共通线上,且具有对应该共通线的一第一开口;
一第一连接电极,设置于该第一绝缘层上,且通过该第一开口与该共通线电性连接;
一主动元件,设置于该基板上;
一第二绝缘层,设置于该第一绝缘层与该主动元件上,且覆盖部分的该第一连接电极;
一保护层,设置于该第二绝缘层上,其中该保护层具有一第一保护层开口;
一第一电极,设置于该保护层上,其中该第一电极具有至少一突出部,覆盖该第一保护层开口的部分侧壁,且该至少一突出部设置于该第一保护层开口内的该第二绝缘层上;
一第三绝缘层,位于该第一电极上,其中该第三绝缘层与该第二绝缘层于该共通线之上共同形成一第一接触窗,该第一接触窗位于该第一保护层开口内,且该第一接触窗与该第一连接电极以及该至少一突出部对应设置;
一第二连接电极,覆盖于该第一接触窗上,使得该第一电极的该至少一突出部通过该第二连接电极与该第一连接电极电性连接;
一第二电极,位于该第三绝缘层上,且与该主动元件电性连接。
2.如权利要求1所述的像素结构,其特征在于,该第二电极具有多个狭缝,且该第二电极与该第一电极重叠设置。
3.如权利要求2所述的像素结构,其特征在于,该多个狭缝对应于该第一电极的面积中。
4.如权利要求1所述的像素结构,其特征在于,该第二连接电极与该至少一突出部的上表面接触。
5.如权利要求1所述的像素结构,其特征在于,该第一接触窗沿着垂直于该共通线的延伸方向上具有两相对的第一侧壁,该第二连接电极覆盖该两相对的第一侧壁并与该第一连接电极电性连接。
6.如权利要求1所述的像素结构,其特征在于,该至少一突出部沿着该共通线的延伸方向上具有一端部,该第二连接电极于该端部具有一断路结构。
7.如权利要求1所述的像素结构,其特征在于,该第一保护层开口的尺寸大于该第一接触窗的尺寸。
8.如权利要求1所述的像素结构,其特征在于,该第三绝缘层覆盖该第一保护层开口的侧壁。
9.如权利要求1所述的像素结构,其特征在于,:
该主动元件包括一栅极、一半导体层、一源极以及一漏极;
该保护层具有一第二保护层开口;
该第二绝缘层与该第三绝缘层于该漏极上共同形成一第二接触窗,该第二接触窗位于该第二保护层开口内;以及
该第二电极通过该第二接触窗与该漏极电性连接。
10.如权利要求9所述的像素结构,其特征在于,更包括一扫描线与一数据线,其中该栅极与该扫描线设置于该基板上,该第一绝缘层覆盖该栅极与该扫描线,该半导体层设置于该第一绝缘层上,该源极与该漏极分别设置于该半导体层的两侧,该数据线设置于该第一绝缘层上并与该源极电性连接,并且该第二绝缘层设置于该源极、该漏极与该数据线上。
11.如权利要求9所述的像素结构,其特征在于,该第二保护层开口的尺寸大于该第二接触窗的尺寸。
12.如权利要求9所述的像素结构,其特征在于,该第三绝缘层覆盖该第二保护层开口的侧壁。
13.如权利要求1所述的像素结构,其特征在于,该保护层包含一有机材料。
14.如权利要求1所述的像素结构,其特征在于,该第一电极电性连接至一共用电压。
15.如权利要求1所述的像素结构,其特征在于,该第一电极更包含一第二开口,对应该主动元件与该第一连接电极设置。
CN201710099480.5A 2016-12-30 2017-02-23 像素结构 Expired - Fee Related CN106873274B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105144243 2016-12-30
TW105144243A TWI605284B (zh) 2016-12-30 2016-12-30 畫素結構

Publications (2)

Publication Number Publication Date
CN106873274A CN106873274A (zh) 2017-06-20
CN106873274B true CN106873274B (zh) 2019-09-17

Family

ID=59168284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710099480.5A Expired - Fee Related CN106873274B (zh) 2016-12-30 2017-02-23 像素结构

Country Status (2)

Country Link
CN (1) CN106873274B (zh)
TW (1) TWI605284B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662526B (zh) * 2018-05-02 2019-06-11 友達光電股份有限公司 半導體結構及畫素結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941106A (en) * 2008-03-19 2009-10-01 Tpo Displays Corp System for displaying images and fabrication method thereof
TW201044085A (en) * 2009-06-11 2010-12-16 Au Optronics Corp Pixel structure and method of making the same
CN102062976A (zh) * 2009-11-12 2011-05-18 海帝士科技公司 边缘场开关模式液晶显示装置及其制造方法
CN103809340A (zh) * 2012-11-13 2014-05-21 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR20150021622A (ko) * 2013-08-20 2015-03-03 삼성디스플레이 주식회사 표시패널
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI526761B (zh) * 2014-08-20 2016-03-21 友達光電股份有限公司 液晶顯示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941106A (en) * 2008-03-19 2009-10-01 Tpo Displays Corp System for displaying images and fabrication method thereof
TW201044085A (en) * 2009-06-11 2010-12-16 Au Optronics Corp Pixel structure and method of making the same
CN102062976A (zh) * 2009-11-12 2011-05-18 海帝士科技公司 边缘场开关模式液晶显示装置及其制造方法
CN103809340A (zh) * 2012-11-13 2014-05-21 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN104865762A (zh) * 2015-04-22 2015-08-26 友达光电股份有限公司 像素结构及显示面板

Also Published As

Publication number Publication date
TW201823815A (zh) 2018-07-01
CN106873274A (zh) 2017-06-20
TWI605284B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
US9613986B2 (en) Array substrate and its manufacturing method, display device
EP1394597B1 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US11844245B2 (en) Display device having power line
US10608052B2 (en) Display substrate and method of manufacturing the same
KR101414043B1 (ko) 박막 트랜지스터 기판
US9535300B2 (en) Pixel structure and liquid crystal panel
US11249351B2 (en) Array substrate and display device
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN109524419A (zh) Tft阵列基板的制作方法
US20080251797A1 (en) Array substrate and method for manufacturing the same
CN108231801A (zh) 主动元件基板及其制造方法
US9318505B2 (en) Display panel and method of manufacturing the same
CN106873274B (zh) 像素结构
CN109599363B (zh) 一种阵列基板及其制造方法
KR102356827B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP6621188B2 (ja) アレイ基板及びその製作方法
KR20170017028A (ko) 액정 표시 장치 및 그 제조방법
TWI569077B (zh) 畫素結構
CN115274702A (zh) 显示基板及其制作方法、显示装置
CN116125713A (zh) 阵列基板及其制备方法、显示装置
KR20030032242A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190917

Termination date: 20210223