CN1675751A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN1675751A CN1675751A CN03819636.0A CN03819636A CN1675751A CN 1675751 A CN1675751 A CN 1675751A CN 03819636 A CN03819636 A CN 03819636A CN 1675751 A CN1675751 A CN 1675751A
- Authority
- CN
- China
- Prior art keywords
- region
- tft
- apex region
- layer
- lateral edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 230000000873 masking effect Effects 0.000 claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012774 insulation material Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 238000001259 photo etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 241000221535 Pucciniales Species 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制造TFT的方法，包括：蚀刻衬底(1)上的基层结构(9)，使得形成具有朝向顶点区(12)延伸的斜侧边缘(4a、4b)的栅极(4)，该顶点区(12)具有半径为几纳米的尖端(13)，在该斜侧边缘和该顶点区之上淀积非晶硅沟道层(6)，在该沟道层之上淀积金属层(8)，使得覆盖该顶点区和该侧边缘，在该导电材料之上涂覆一层掩蔽材料(14)并对其进行选择性蚀刻，以便该顶点区中的金属层(8)从该掩蔽材料伸出穿过并直立，以及选择性地蚀刻该顶点区中伸出穿过该掩蔽材料(14)的金属(8)，以便提供覆盖该斜边缘、其间具有短沟道(L)的分开的自对准的源区和漏区(8a、8b)。
Description
本发明涉及例如可以在有源矩阵液晶显示器(AMLCD)或其它平板显示器中使用的薄膜晶体管(TFT)的制造。
如在本领域所公知的，在液晶和其它的平板显示器中使用TFT来控制或感测显示器中各个像素的状态。例如在美国专利US-A-5 130829中描述的，利用非晶或多晶半导体膜，可以将这些晶体管制造在廉价的绝缘基板诸如玻璃或塑料材料上。
通过连续淀积多层不同的材料形成TFT，且常规地，可生产大致水平设置的晶体管，其具有由光刻工艺限定的沟道长度。通常优选较短的沟道长度，因为它减小了杂散电容并增加了显示器的孔径比。
能够制造具有比由水平光刻和蚀刻所制造的更短沟道长度的垂直TFT。在垂直TFT的制造中，通常将沟道长度限定在与衬底基本垂直的平面中。栅极可形成在衬底上并可以淀积非晶硅层，使得从栅极的上表面沿着其垂直延伸边缘中之一向下、并水平跨越衬底而延伸。非晶硅层的向下延伸部分提供了垂直延伸的沟道，且利用准分子激光器对其覆盖栅极和衬底的部分进行退火，使得在沟道端部提供源区和漏区。引入M.Matsumura & A.Saitoh，MRS Symp.Proc.467卷(1997)，第821页作为参考。
在可选的垂直TFT的制造技术中，可使用由栅极提供的垂直台阶来防止材料的蚀刻，如由Uchida等人在Jap Jrnl.Appl.Phys.，25，1986年9月9日，ppL798-L800中描述的。还可以使用由栅极提供的台阶来用作当淀积源极和漏极电极时的遮障板，如在700IBMTechnical Disclosure Bulletin 29(1986)Oct.，No.5，NY，USA和Hansell等人的美国专利4 633 284中描述的。然而，在垂直台阶结构的制造期间产生的非均匀的工艺特征可以产生问题。再一个缺点是源极非常接近地覆盖栅极，这会引起使显示器性能退化的大的寄生电容，例如通过增加为将列充电到正确电压所需要的时间常数。
在美国专利US-A-5 340 758中描述了另一TFT。在该结构中，最先在绝缘衬底上以具有顶表面的台式形式提供栅极，从该顶表面相对设置的斜侧边缘向下朝着衬底延伸。随后在包括斜侧边缘的栅极区之上淀积提供沟道的层。然后，在所得到的结构之上淀积金属化层。然后利用光致抗蚀剂来平坦化该器件，接着使其厚度缩减直至它与栅极之上的淀积金属化层的最上平坦表面对准。这在光致抗蚀剂中产生窗口，其接着用作自对准掩模，通过该自对准掩模对该金属化层进行蚀刻，以形成覆盖栅极斜表面的单独的源区和漏区。
该器件具有的问题是它具有相当大的水平范围，其限制了可以获得的小型化的程度。
本发明的一个目的在于一种改进的TFT制造工艺，其能实现改进的短沟道长度。根据本发明，提供了一种制造TFT的方法，包括：在蚀刻衬底上的基层结构，以形成具有朝向顶点区延伸的斜侧边缘的栅极，淀积材料以在该斜侧边缘和该顶点区之上形成沟道层，在该沟道层之上淀积导电材料，使得覆盖该顶点区和该侧边缘，在该导电材料之上涂覆一层掩蔽材料，以便该顶点区中的导电材料从该掩蔽材料伸出穿过并直立，以及选择性地蚀刻顶点区中穿过该掩蔽材料伸出的导电材料，以便提供覆盖该斜边缘的单独的源区和漏区。
通过使导电材料穿过顶点区中的抗蚀剂伸出，可以以一种方式进行蚀刻来获得改进的、很短的沟道长度。
依照本发明，可对基层结构进行蚀刻，以便在顶点区中形成具有几纳米半径的尖端。该蚀刻可以产生以小于90度的角度倾斜的侧边缘。
本发明还提供了一种TFT，包括衬底、覆盖衬底并具有朝向彼此倾斜的侧边缘的栅极、覆盖栅极的沟道区、及分别覆盖所述侧边缘的源区和漏区，其中通过蚀刻工艺在衬底上形成了栅极，该蚀刻工艺包括在侧边缘之间的顶点区中形成半径为几纳米的尖端。
在施加沟道区之前可以移除该尖端，或可以以与尖锐的尖端相同的方式、但缩减蚀刻时间来形成所谓的钝的尖端，以便在顶点区中形成钝的尖端。
栅极可以由绝缘材料层覆盖，沟道层覆盖该绝缘材料，掺杂的半导体材料层覆盖该沟道层，且通过其形成所述源区和漏区的导电材料层覆盖该掺杂的半导体材料。
沟道区可包括非晶硅，绝缘层可包括氮化硅，且掺杂的半导体层可包括n掺杂硅。
为了更充分地理解本发明，现在结合附图将描述其实施例，其中：
图1示意性地示出了结合了根据本发明的TFT的AMLCD；
图2是根据本发明的TFT的剖面图；
图3A-I说明了用于制造图2中所示的TFT的一系列工艺步骤；
图4是通过参考图3描述的工艺所制造的TFT的示意性透视图；
图5是图2中所示的TFT的变型的示意性剖面图；和
图6是TFT的又一变型的示意性剖面图。
参考图1，在电绝缘衬底1上形成AMLCD面板，该绝缘衬底1可以是光学透明的，在其上以本领域本身公知的方式提供了LCD像素P的有源开关矩阵。引入了我们的EP-A-0629003作为参考。衬底还可以是半导电的，例如用于硅显示器上的液晶，或者是导电的，并在TFT和其它导电元件之下具有绝缘层以防止短路。像素Px，y以矩形的x、y阵列排列，并通过x和y驱动器电路2、3工作。
作为实例考虑像素P0，0，其包括利用TFT0，0在不同的光学透射率之间转换的液晶显示元件L0，0，该TFT0，0的栅极连接至驱动线x0，且其源极耦合至驱动线y0。通过将适当的电压施加到线x0、y0上，能够使晶体管TFT0，0接通和断开，且由此控制LCD元件L0，0的工作。可以理解，显示器的每个像素P都具有相似的结构，且可以由x和y驱动器电路2、3的操作以本身公知的方式逐行地扫描像素。
图2示出了依照本发明的TFT实例的横截面，其可以用于图1中所示的像素P。TFT包括形成于衬底1上的导电栅极区4。栅极区4包括锐利尖角的脊，其剖面为三角形，如图2所示。在栅极4之上淀积栅绝缘层5，其可包括氮化硅。非晶硅层6覆盖栅绝缘体5，以形成晶体管的沟道。n+掺杂区7覆盖非晶硅6，且金属的源极和漏电极8a、8b覆盖n掺杂硅层7。晶体管具有约20-40纳米量级的沟道长度L。对于本领域技术人员很显然，该值还取决于所淀积材料的厚度、尖端锐度和其它因素。
现在将参考图3描述制造TFT的方法。如图3A所示，将基层结构9、10涂敷到衬底1上，用于形成图2中所示的栅极4。该基层结构包括由光致抗蚀剂10覆盖的导电材料9的层。导电材料9可包括金属层9，例如Al、Al合金如Al(1％Ti)、Cr或Ta，并可淀积为～1至2微米厚。该厚度将取决于所需要的行线电阻(以及所需要的尖端高度)而变。显示器越大，行线电阻应该越低。
通过常规的光刻技术对光致抗蚀剂10进行构图，以在要形成栅极4的区域中形成矩形垫10。图3A中所示的光致抗蚀剂10的矩形区的宽度尺寸w例如为0.5-2微米，且选择它的长度(与图3A的剖面图的平面垂直)来提供足以使与其连接的LCD像素工作的电流充电路径，例如5微米。
然后蚀刻并移除除了光致抗蚀剂10的区域中以外的金属层9，在该区域中蚀刻该金属9以形成如图3B所示的锐利尖角结构，其用作栅极4。当利用各向同性蚀刻，但优选设计蚀刻条件使得横向蚀刻速率比向下的蚀刻速率慢，即蚀刻工艺是各向异性时，会形成锐利的尖角结构。对于Al(或Al合金)层10，可以在4℃的温度下使用例如正磷酸、硝酸、醋酸和水的湿法蚀刻，其比例例如为～20∶1∶1∶2。可选地，例如Cl2&BCl3以1比4的比率进行干法蚀刻。三角形剖面的结构4具有1至2微米尺寸的矩形基底11，具有相对的斜侧边缘4a、4b，其延伸到包括半径为几纳米的尖端13的顶点区12。在斜侧边缘4a、4b之间对着的角度小于90°且典型地在30°至60°的范围内。
接着，如图3B所示，以氮化硅层的形式将栅电介质5施加为40至200纳米厚。
参考图3C，利用常规的CVD技术淀积用于形成晶体管沟道的本征非晶硅层6达40至200纳米厚。然后，利用CVD施加n+掺杂的硅层7形成为40至100纳米厚。
然后，如图3E所示，利用CVD或溅射使金属层8形成为0.25至1微米厚。适用于层8的材料为Al、Al(1％Ti)、Cr、Mo和Ta。淀积该层8作为在栅极区4的斜侧边缘4a、4b之上延伸的连续层，且在此后进行处理以将连续层8分成形成单个晶体管的源极和漏极8a、8b的单独的电极。这涉及对层8进行构图的常规光刻，以定义源和漏电极的横向范围，以及它们到如图1所示的单独驱动线x、y的连接，其也可以作为该步骤的一部分淀积和构图。
同样，依照本发明，进行处理以使在源和漏电极8a、8b之间的图2中所示的沟道L开口。现在将对其进行更详细地描述。
参考图3F，将光致抗蚀剂14旋涂到该结构上，并接着利用例如氧气等离子体进行回蚀刻来露出顶点区12，如图3G所示。由此暴露出的顶点区12从环绕的光致抗蚀剂14’延伸穿过并直立。可选地，能够用UV光充满图3F中所示的整个结构，以便使由此露出的光致抗蚀剂层14显影，移除顶点区上方的较浅区以露出尖端，但留下大块的光致抗蚀剂覆盖该样品，如图3G所示。
此后，如图3H所示，蚀刻掉顶点区12以便继续移除暴露的部分层8、7和部分层6，以形成独立的源和漏电极8a、8b和在它们之间的非晶硅层6中的沟道区。这可以利用例如以HCl&SF6以4∶1的比率对非晶Si进行干法蚀刻来进行。
该工艺具有如下优点，即源和漏电极8a、8b通过不需要进一步光掩模登记(registry)的自对准蚀刻工艺形成。
然后移除剩余的光致抗蚀剂14，以便得到图3H的TFT结构，其对应于图2的结构。
在图4中以示意性的透视图示出所得到的结构，从图4中可以看到栅极延伸为具有形成在其斜侧边缘上的源和漏区8a和8b的脊状结构。
所得到的TFT的沟道长度是许多因素的函数。这些中最重要的一个是在顶点区之上移除的光致抗蚀剂的深度，即在图3F和图3G的结构之间移除的光致抗蚀剂的量。
对所描述的TFT的各种变形都在本发明的范围内。例如，如图5所示，可形成栅极区4，以便在淀积层5、6、7和8之前将其尖端13变钝。这里很可能的是，以与尖锐的尖端相同的方式形成所谓的钝的尖端。然而，缩减蚀刻时间以便不形成尖锐的尖端。可选地，通过选择性蚀刻进行钝化以提供平坦的顶区域15。这产生了与图2的器件相比更长的沟道长度L。而且，与图2中所示的尖锐的尖端相比，在工作期间在沟道区L中产生了更均匀的电场。
有利地，非晶硅层6具有低的迁移率，例如小于0.2cm2/Vs。术语“迁移率”指的是排除了TFT内的任何接触电阻的效应外，在TFT的沟道区中非晶硅的场效应迁移率。在WO 02/091475中论述了具有低迁移率的沟道区的优点，将其引入作为参考。简言之，这些优点包括减小了泄漏电流。由本发明实现的短沟道长度所引起的增加超过了开关速度的减小，该开关速度的减小是由使用具有低迁移率的半导体材料引起的。
在图6中所示的另一变形中，提供栅极的三角形剖面区由覆盖绝缘区16的金属区4’制成。这可通过设置最初的基层结构形成，以便使图3A中所示的金属层9通过绝缘层(未示出)被设置在下面，所以当蚀刻该结构时，区域16由位于栅极4’下面的绝缘层形成，如图6所示。以该方式，与图2和4中所示的器件相比，能够减小TFT的栅极与源/漏极的寄生电容量。
依照本发明的TFT已特别地应用到AMLCD器件，特别是应用于LC-TV。根据本发明的制造技术具有如下优点，只有限定栅极位置的图3A的最初步骤需要通过光刻进行，而限定源极、漏极、栅极和沟道关系的所有剩余步骤通过自对准技术完成。
从阅读本公开，其它的改变和修改对于本技术领域中熟悉技术的人员来说将是显而易见的。这种改变和修改可包括在包括TFT及其其它的半导体器件和组成部分的电子器件的设计、制造和使用中已公知的等效物和其它部件，且这些等效物和其它部件可代替已描述的部件或者除已描述部件之外，还使用这些等效物和其它部件。
Claims (21)
1.一种制造TFT的方法，包括：
蚀刻衬底(1)上的基层结构(9)，使得形成具有朝向顶点区(12)延伸的斜侧边缘(4a、4b)的栅极(4)，
淀积材料，以在该斜侧边缘和该顶点区之上形成沟道层(6)，
在该沟道层之上淀积导电材料(8)，以便覆盖该顶点区和该侧边缘，
在该导电材料(8)之上施加一层掩蔽材料(14)，以便该顶点区中的导电材料从该掩蔽材料伸出穿过并直立，以及
选择性地蚀刻该顶点区中伸出穿过该掩蔽材料的该导电材料，以便提供覆盖该斜边缘的分开的源区和漏区(8a、8b)。
2.根据权利要求1的方法，包括施加该掩蔽材料(14)来覆盖该顶点区，且接着选择性地移除该掩蔽材料，以便在该顶点区(12)中的该导电材料(8)从该掩蔽材料伸出穿过并直立。
3.根据权利要求2的方法，其中该掩蔽材料包括光致抗蚀剂(14)，且包括旋涂该衬底以用该光致抗蚀剂覆盖该导电材料。
4.根据权利要求3的方法，包括选择性地蚀刻该光致抗蚀剂(14)，以暴露出该顶点区(12)。
5.一种根据前述任意一项权利要求的方法，其中对该基层结构(9)进行蚀刻，以便在该顶点区中形成具有几纳米半径的尖端(13)。
6.一种制造TFT的方法，包括：
蚀刻衬底上的基层结构(9)，以便形成具有朝向顶点区(12)延伸的斜侧边缘(4a、4b)的基区(4)，该顶点区(12)包括半径为几纳米的尖端(13)，
淀积材料，以在顶点区和该斜侧边缘之上形成沟道层(6)，
在该沟道层之上淀积导电材料(8)，和
选择性地蚀刻该顶点区中的该导电材料，以便提供覆盖该斜边缘的分开的源区和漏区(8a、8b)，以及
在所述的基区中提供栅极(4)。
7.根据权利要求5或6的方法，包括在淀积该沟道层之前移除该尖端(13)。
8.一种根据前述任意一项权利要求的方法，包括在该栅极之上淀积电绝缘层(5)，并在该绝缘层之上淀积该沟道层(6)。
9.根据权利要求8的方法，包括在该沟道层之上淀积掺杂的半导体层(7)，并在该掺杂的半导体层之上淀积一层该导电材料。
10.一种根据前述任意一项权利要求的方法，包括对该基层结构(4)进行蚀刻，以便使该侧边缘以小于90度的角度倾斜。
11.一种根据前述任意一项权利要求的方法，其中该基层结构的蚀刻包括对该基层结构的区域进行掩蔽，并对该基层结构进行蚀刻，以便在掩蔽的区域中由基层结构形成脊状结构。
12.一种根据前述任意一项权利要求的方法，其中该基层结构包括覆盖绝缘材料层的导电材料层，并对该基层结构进行蚀刻，使得由该基层结构形成脊状结构。
13.一种由前述任意一项权利要求的方法制造的TFT。
14.一种包括根据权利要求13的TFT的器件。
15.一种AMLCD，包括由如权利要求1至13中任意一项要求的方法制造的多个TFT。
16.一种TFT，包括衬底(1)、覆盖衬底并具有朝向彼此倾斜的侧边缘(4a、4b)的栅极(4)、覆盖栅极(6)的沟道区、及分别覆盖所述侧边缘的源区和漏区(8a、8b)，其中通过蚀刻工艺在该衬底上形成了该栅极，该蚀刻工艺包括在侧边缘之间的顶点区(12)中形成半径为几纳米的尖端(13)。
17.一种根据权利要求16的TFT，其中在施加该沟道区之前移除该尖端(13)。
18.一种根据权利要求16或17的TFT，其中栅极由绝缘材料层(5)覆盖，该沟道区(6)覆盖该绝缘材料，掺杂的半导体材料层(7)覆盖该沟道区，且通过其形成所述源区和漏区的导电材料层(8)覆盖该掺杂的半导体材料。
19.一种根据权利要求16至18中任意一项的TFT，其中该沟道区(6)包括本征的非晶硅。
20.一种根据权利要求18的TFT，其中该绝缘层(5)包括氮化硅。
21.一种根据权利要求18的TFT，其中该掺杂的半导体材料(7)包括n掺杂硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0219471.0A GB0219471D0 (en) | 2002-08-20 | 2002-08-20 | Thin film transistor |
| GB0219471.0 | 2002-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1675751A true CN1675751A (zh) | 2005-09-28 |
| CN100416779C CN100416779C (zh) | 2008-09-03 |
Family
ID=9942716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038196360A Expired - Fee Related CN100416779C (zh) | 2002-08-20 | 2003-08-06 | 薄膜晶体管及其制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20060157709A1 (zh) |
| EP (1) | EP1552550A1 (zh) |
| JP (1) | JP2005536880A (zh) |
| KR (1) | KR20050052475A (zh) |
| CN (1) | CN100416779C (zh) |
| AU (1) | AU2003250453A1 (zh) |
| GB (1) | GB0219471D0 (zh) |
| TW (1) | TW200417039A (zh) |
| WO (1) | WO2004019400A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231801A (zh) * | 2017-11-22 | 2018-06-29 | 友达光电股份有限公司 | 主动元件基板及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192876B2 (en) * | 2003-05-22 | 2007-03-20 | Freescale Semiconductor, Inc. | Transistor with independent gate structures |
| JP4954497B2 (ja) * | 2004-05-21 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US7208379B2 (en) * | 2004-11-29 | 2007-04-24 | Texas Instruments Incorporated | Pitch multiplication process |
| US8592879B2 (en) * | 2010-09-13 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN105990427B (zh) * | 2015-02-17 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US11195754B2 (en) | 2018-10-09 | 2021-12-07 | International Business Machines Corporation | Transistor with reduced gate resistance and improved process margin of forming self-aligned contact |
| US11189565B2 (en) | 2020-02-19 | 2021-11-30 | Nanya Technology Corporation | Semiconductor device with programmable anti-fuse feature and method for fabricating the same |
| CN114334828B (zh) * | 2020-10-10 | 2024-10-15 | 长鑫存储技术有限公司 | 半导体器件制造方法、半导体器件及存储器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61272776A (ja) * | 1985-05-28 | 1986-12-03 | 三菱電機株式会社 | マトリクス型表示装置 |
| GB2245741A (en) * | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
| DE4192351T (zh) * | 1990-10-05 | 1992-10-08 | ||
| TW295652B (zh) * | 1994-10-24 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| US5670062A (en) * | 1996-06-07 | 1997-09-23 | Lucent Technologies Inc. | Method for producing tapered lines |
| JPH114001A (ja) * | 1997-06-11 | 1999-01-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6501094B1 (en) * | 1997-06-11 | 2002-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a bottom gate type thin film transistor |
| JP2002062665A (ja) * | 2000-08-16 | 2002-02-28 | Koninkl Philips Electronics Nv | 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置 |
-
2002
- 2002-04-29 US US10/562,293 patent/US20060157709A1/en not_active Abandoned
- 2002-08-20 GB GBGB0219471.0A patent/GB0219471D0/en not_active Ceased
-
2003
- 2003-08-06 JP JP2004530444A patent/JP2005536880A/ja active Pending
- 2003-08-06 KR KR1020057002749A patent/KR20050052475A/ko not_active Application Discontinuation
- 2003-08-06 EP EP03792565A patent/EP1552550A1/en not_active Withdrawn
- 2003-08-06 CN CNB038196360A patent/CN100416779C/zh not_active Expired - Fee Related
- 2003-08-06 AU AU2003250453A patent/AU2003250453A1/en not_active Abandoned
- 2003-08-06 WO PCT/IB2003/003477 patent/WO2004019400A1/en active Application Filing
- 2003-08-15 TW TW092122550A patent/TW200417039A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231801A (zh) * | 2017-11-22 | 2018-06-29 | 友达光电股份有限公司 | 主动元件基板及其制造方法 |
| CN108231801B (zh) * | 2017-11-22 | 2020-05-19 | 友达光电股份有限公司 | 主动元件基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003250453A1 (en) | 2004-03-11 |
| WO2004019400A1 (en) | 2004-03-04 |
| GB0219471D0 (en) | 2002-10-02 |
| US20060157709A1 (en) | 2006-07-20 |
| CN100416779C (zh) | 2008-09-03 |
| EP1552550A1 (en) | 2005-07-13 |
| JP2005536880A (ja) | 2005-12-02 |
| KR20050052475A (ko) | 2005-06-02 |
| TW200417039A (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532180A (en) | Method of fabricating a TFT with reduced channel length | |
| KR100204071B1 (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| US7507612B2 (en) | Flat panel display and fabrication method thereof | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| CN100416779C (zh) | 薄膜晶体管及其制造方法 | |
| US7101740B2 (en) | Electronic devices comprising bottom-gate TFTs and their manufacture | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| JP3005918B2 (ja) | アクティブマトリクスパネル | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPH0667203A (ja) | 液晶表示装置 | |
| JP2719252B2 (ja) | 薄膜トランジスタ | |
| JPH0720494A (ja) | アクティブマトリックス基板及びその製造方法 | |
| KR100903791B1 (ko) | 표시 장치와 그 제조 방법 | |
| KR100205523B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH11154752A (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| CN1553267A (zh) | 平面显示器及其制造方法 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| KR100916108B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| EP1048067A1 (en) | Thin film transistors and their manufacture | |
| CN118825082A (zh) | 薄膜晶体管及其制作方法与显示面板 | |
| JP2001159764A (ja) | 液晶表示素子 | |
| JPH1065173A (ja) | 薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080903 Termination date: 20090907 |