TW200417039A - Thin film transistor - Google Patents

Thin film transistor Download PDF

Info

Publication number
TW200417039A
TW200417039A TW092122550A TW92122550A TW200417039A TW 200417039 A TW200417039 A TW 200417039A TW 092122550 A TW092122550 A TW 092122550A TW 92122550 A TW92122550 A TW 92122550A TW 200417039 A TW200417039 A TW 200417039A
Authority
TW
Taiwan
Prior art keywords
layer
region
side edges
conductive material
tft
Prior art date
Application number
TW092122550A
Other languages
English (en)
Inventor
Peter William Green
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200417039A publication Critical patent/TW200417039A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200417039 玖、發明說明: 【發明所屬之技術領域】 本發明係關於製造一種薄膜電晶體(TFT),其可用於(例 如)一王動式矩陣液晶顯示器(AMLCD)或其他平板顯示器 中。 【先前技術】 如在本技術領域中吾人所熟知的,在液晶與其他平板顯 不斋中運用多個TFT以控制或感應該顯示器每一像素的狀 態。可藉由(例如)美國專利US_A-5 130 829所述使用非晶或 多晶半導體薄膜,在例如玻璃或塑膠材料之廉價的絕緣基 板上製造該等TFT。 藉由相繼沈積多層不同材料而形成TFT,且按慣例,可生 產一種通常水平放置之電晶體,其具有由微影 (photolithographic)方法界定之通道長度。一更小通道長度 通常係較佳的,因為其減少雜散電容且增加該顯示器之孔 徑比率。 可使垂直TFT具有比藉由水平微影與蝕刻方法製造之 TF丁更小的通道長度。在製造一垂直丁1^丁時,通常於一實質 上垂直該基板之平面内界定該通道長度。在該基板上可形 成一閘極,且可沈積一非晶矽層以使其自該閘極之上表面 伸展,沿其垂直伸展侧邊緣中的一個向下且水平穿過該基 板。該非晶矽層之向下伸展部分提供一垂直伸展通道,且 可藉由一準分子雷射器將其位於該閘極與該基板上之部分 退火(anneal),以在該通道末端提供源極與汲極區域。可參 87314 200417039 考 M. Matsumura & A. Saitoh 5 MRS Symp. Proc. Vol. 467 (1997) , p821 〇 在另一垂直TFT製造技術中,由該閘極提供之垂直步騾可 被用來防止如 Uchida等人,Jap. Jrnl. Appl. Phys·,25,9 Sept 1986, ppL798-L800所述之材料蝕刻。如700 IBM技術揭示公 告29 (19 86) 〇ct.,No. 5, NY,USA與Hansell等人的美國專利 4 633 284所述,當沈積源極與汲極電極時,也可將該由閘 極提供之步驟用來充當一蔭罩板。但是,由於在該垂直步 驟結構之製造過程中出現不均勻的方法特點,將可能出現 問題。另一不利條件在於該源極非常接近地位於該閘極 上,其導致一較大寄生電容,該寄生電容可(例如)藉由增加 將該行(column)充電至恰當電壓所需之時間常量而降低該 顯示器之效能。 在美國專利US-A-5 340 758中描述另一 TFT。在此組態 中,首先在一絕緣基板上提供一閘極,該閘極之形式為具 有一上表面之平臺,相身安置之傾斜側邊緣自該平臺朝該 基板方向向下伸展。隨後將提供一通道之該等層面沈積於 包括該等傾斜侧邊緣之該閘極區域上。接著將一金屬層沈 積於該所得結構上。接著藉由一光阻將該裝置平面化,該 光阻之厚度接著被減少直到其與該閘極上沈積金屬層之最 高平表面相齊。此在該光阻中產生一窗口,其接著被充當 一自對準遮罩使用,藉由該遮罩蚀刻該金屬層以形成位於 該閘極之傾斜表面上之獨立的源極與沒極區域。 該裝置之一個問題在於其具有一顯著水平延伸 200417039 (extent),其限制了可獲得之小型化之程度。 【發明内容】 本發明 <一目標係一種改良的TF 丁製造方法,其允許獲得 文良的L通道長度。根據本發明提供之一種製造tft的方 法包含·在一基板上姓刻一基層結構以形成—具有傾斜側 邊緣 < 閘極,該等傾斜側邊緣向一頂點區域伸展;沈積材 料以在該等傾斜侧邊緣與該頂點區域上形成一通道層;在 孩通道層上沈積傳導材料以覆蓋該頂點區域與該等側邊 緣;在該傳導材料上施加一層遮罩材料,使得在該頂點區 域内的該傳導材料突出穿過該遮罩材料且自該遮罩材料直 互’且有選擇地蝕刻在該頂點區域内突出穿過該遮罩材料 之傳導材料,以提供位於該等傾斜邊緣上之獨立的源極與 沒極區域。 藉由在該頂點區域使該傳導材料突出穿過該保護層 (resist),可以一方式將其蚀刻以獲得一改良的、非常短的 通道長度。 根據本發明,可執行該基層結構之蝕刻以使得在該頂點 區域形成一半徑為幾奈米之尖端。該蝕刻可產生傾斜角低 於90度之側邊緣。 本發明也提供一種TFT,其包含一基板、一位於該基板上 且具有互相傾斜之側邊緣之閘極、一位於該閘極上之通道 區域,以及分別位於該等側邊緣上之源極與沒極區域’其 中藉由一蝕刻方法在該基板上形成該問極’該蚀刻方法包 括在該等半徑為幾奈米之側邊緣之間的一頂點區域内形成 87314 200417039 一尖端。 加該通道區域之前可移除該尖端,或者可以與該銳 利大场相同〈万法形成該所謂鈍尖端,但是其具有一減少 的蚀刻時間以使得在該頂點區域形成-純尖端。 該閑極可被-層絕緣材料覆蓋,且該通道層位於該絕緣 材料上’—掺雜半導體材料層位於該通道層上,且一傳導 材料層位於該摻雜半導體材料上,該等源極與沒極區域已 形成於該傳導材料層上。
該通道區域可包含非晶⑦,該絕緣層可包含氮化秒且該 摻雜半導體層可包含n摻雜(n_doped)矽。 【實施方式】 參照圖1,在一可為光學透明之電絕緣基板丨上形成一 AMLCD面板在该基板上以本技術中本身已知之方法提供 LCD像素P之一主動開關矩陣。可參考Ep_A_〇 629 。該 基板也可為對(例如)矽顯示器上之液晶半導電,或與該等 TFT及其他傳導元件下之一絕緣層導電以防止短路。該等像 素Px,y被安排在矩形X、y陣列中且藉由X與y驅動電路2、3而 被操作。 考慮該像素Ρο,ο作為實例,其包括一液晶顯示元件LGG,藉 由TFT〇,〇而在不同光傳導(tansmisivities)間切換該液晶顯示 元件,該TFT〇,()之閘極被連接至驅動線Xg且其源極被耦接至 驅動線y〇。藉由向該等線路x〇、y〇施加合適的電壓,可將電 晶體TFT〇,〇啟動(switch on)與關閉並進而控制該LCD元件L〇,〇 之運行。吾人將暸解該顯示器之每一像素P均具有一相似結 胃8 - 87314 200417039 構且在χ與y驅動電路2、3運行過程中可以本彳已知之方式 逐列掃描該等像素。 圖2展示根據本發明之一丁 F 丁之實例的橫切面,其可被用 做如圖1展示之該等像素P。該„ 丁包含一形成於基板丨上之 傳導閘極區域4。該閘極區域4包含一如圖2所示之剖面為三 角形之銳利尖銳隆脊。將一可包含氮化矽之閘極絕緣層5沈 積於閘極4上。非晶矽層6覆蓋該閘極絕緣層5,以形成該電 晶體之通道。一η乂摻雜區域7覆蓋非晶矽層6且金屬源極與 汲極電極8a、8b位於該η-摻雜矽層7上。該電晶體具有一大 約為20至40奈米之通道長度]1。該數值也將视該等沈積材料 之尽度、銳度及熟知此項技術者熟知的其他因素而定。 現在參照圖3描述一種製造該TFT之方法。如圖3Α展示, 將一基層結構9、10施加於該基板}上以形成如圖2所示之閘 極4。該基層結構包含一覆蓋有光阻1〇之傳導材料層9。該 傳導材料9可包含一金屬層9,該金屬層可為(例如)A1、例 如Al(l%Ti)之A1合金、Cr或Ta,且其可被沈積至〜微 米之厚度。該厚度可視所需列線之電阻(也可係所需之尖端 高度)而定。該顯示器越大該列線電阻越低。 藉由習知微影技術圖案化該光阻1 〇以在待形成該閘極4 之區域形成一矩形襯蟄(pad)lO。如圖3A所示,光阻1〇之該 矩形區域之該寬度w的一實例係〇·5至2微米且選擇其長度 (垂直於圖3A之剖面圖之平面)(例如)為5微米,以提供一足 夠操作連接至其之該LCD像素之一電流充電路徑。 接著蚀刻且移除該金屬層9,光阻10之區域除外,在該區 87314 -9- 200417039 域中姓刻金屬層9以形成一如圖3B所示之銳利尖銳結構,其 充當閘極4。當使用一各向同性蝕刻時,可發生該銳利尖銳 結構之形成,但較佳設計該等蝕刻條件以使得該側面蝕刻 率比該向下姓刻率低,意即,該蝕刻方法係各向異性的。 對一 A1 (或A1合金)層面10而言,可使用例如正磷酸、氮酸 與酷酸及水在攝氏40度下以(例如)〜20:1:1:2之比例合成之 濕式姓刻。或者,可執行一例如CL與BCh以1:4之比例合成 《乾式姓刻。該三角形剖面結構4具有一尺寸為1至2微米之 矩形基底11 ’其具有相對地傾斜側邊緣4a、4b,其伸展至 包括一半徑為幾奈米之尖端〗3之頂點區域12。相對的該等 傾斜側邊緣4a、4b間之角度小於90度且通常在3〇度至6〇度 範圍内。 接著,如圖3B所示,以一氮化矽層形式塗覆該閘極介電5 直到40至200奈米之厚度。 參照圖3C,藉由習知CVD技術將用來形成該電晶體之通 道之内在非晶矽層6沈積至40奈米至2〇〇奈米之厚度。接著, 藉由CVD將該n+-摻雜矽層面7塗覆至4〇至1〇〇奈米之厚度。 接著,如圖3E所示,藉由CVD或濺鍍將金屬層8塗覆至 0.25至1微米之厚度。層面8之合適材料係a卜ai (i% Ti)、 Cr、Mo與Ta。將該層面8沈積充當一在該閘極區域4之傾斜 側邊緣4a、4b上伸展之連續層面,且其後執行一方法將該 連續層面8分離成獨立電極,該等電極形成該獨立電晶體之 該源極與汲極8a、8b。此包括該層面8之習知微影圖案化, 以界定該等源極與汲極電極之側面伸展以及他們至如圖i 87314 -10- 200417039 所不之獨乂驅動線X、y之連接,也可沈積與圖案化該等源 極與汲極電極以充當該步驟之一部分。 另外,根據本發明,執行一方法以在該等源極與汲極電 極8a、8b間打開(open)如圖2所示之通道L。現在將更詳細地 描述此方法。 參照圖3F,一光阻14被旋塗(spun)至該結構上且接著使用 (例如)氧電漿將其向回蝕刻以露出如圖3(3所示之頂點區域 12。该曝露的頂點區域12因此伸展穿過該周圍光阻14,且自 该周圍光阻14’直立。或者,可用uv光照射如圖3F所示的整_ 個結構以使得在形成藉此曝露的光阻層14時,移除頂點區 域上的該較淺區域以露出該尖端,但是如圖3G所示留下大 邵分的光阻覆蓋該樣本。 其後,如圖3H所示,蝕刻掉該頂點區域12以連續移除層 面8、7心孩曝露邵分與層面6之部分,以形成個別的源極與 汲極電極8a、8b及在非晶矽層6内此兩者間之一通遒區域。 此可藉由在該非晶si上使用乾式蝕刻(例如比例為4:丨之Hci 與S F 6)而執行。 鲁 該方法具有此優勢,即藉由一不需要對齊(registry)另一 光罩之自對準蝕刻方法形成該等源極與汲極電極8a、8b。 接著移除該剩餘光阻14以產生圖3H之該TFT結構,其對 應於圖2之組態。 在圖4中以一示意透視圖展示該所得結構,自圖4可看到 該閘極充當一隆脊結構而伸展,該等源極與汲極區域仏、 8b形成於該隆脊結構之傾斜側邊緣上。 87314 -11- 200417039 忒TFT之所得通道長度係具有若干係數的函數。其中最重 要的一個係在該頂點區域上之光阻移除之深度,意即,在 圖3F與圖3G之組態之間被移除的光阻總量。 所描述TFT之各種修改均處於本發明之範圍内。例如,如 圖5所示,可形成該閘極區域4以使得其尖端13在層面5、6、 7與8沈積前被鈍化。此處,較可能以與該銳利尖端相同的 方法形成所謂的鈍尖端。但是,該蝕刻時間被減少了,使 得不會形成該銳利尖端。另外也可藉由選擇性蝕刻執行該 純化以提供一平坦頂邵區域1 5。此引起一比圖2之裝置更長 之通道長度L。此外,其在運行過程中在該通道區域l内引 起一比圖2之銳利尖端更均勻之電場。 該非晶矽層6最好可具有一低移動性(m〇bility),(例如)低 於0.2 cm /Vs之。該術語’’移動性”(m〇bility)指在該TFT之通 道區域内之該非晶矽之場效移動性,該丁FT内之任何接觸電 阻效應除外。希望獲得在所參考之w〇02/091475中所討論 的具有低移動性之通道區域之優點。簡言之,該等優點包 括泄漏電流的減少。由使用具有一低移動性之半導體材料 導致的開關速度之減少,其重要性被由本發明所達成的短 通道長度導致的移動性增加超過。 在如圖6所示之另一修改中,提供閘極之該三角剖面區域 係由位於一絕緣區域16上的一金屬區域4,組成。此可藉由組 態該初始基層結構形成以使得圖3A所示的金屬層9被一絕 緣層(未圖π )覆盍,使得當蝕刻該結構時,該區域16係由位 於如圖6所示的閘極4f下面的絕緣層形成。以此方式,與圖2 87314 -12 - 200417039 及圖4之裝置相比,可減少該TFT之閘極至汲極/源極寄生電 容。 根據本發明之TFT可特別應用於AMLCD裝置,尤其對於 LC-TV之應用。根據本發明之製造技術具有此優勢,即藉 由微影法執行時僅要求圖3 A之界定該閘極位置之初始步 騾,且所有界定該源極、汲極、閘極與通道間之關係之剩 餘步驟可藉由自對準技術達成。 藉由閱讀本揭示,熟知此項技術者將明瞭其他變化與修 改。該等變化與修改將包括同等與其他特徵,該等特徵在 包含TFT與其他半導體裝置及其元件部分之電子裝置之設 計、製造、與使用中均已知,可用該等元件部分來代替或 添加本文已描述之特徵。 【圖式簡單說明】 為更充分地瞭解本發明,參照附帶之該等圖式,現在將 描述其實施例,具體圖式如下: 圖1係根據本發明之一種結合TFT之AMLCD之圖解說明; 圖2係根據本發明之一 TFT剖面圖; 圖3 A-Ι示範製造如圖2所示之TFT之一系列步騾; 圖4係藉由參照圖3之方法製造的TFT之示意透視圖; 圖5係如圖2所示之TFT之一變體的示意剖面圖;及 圖6係該TFT之另一變體的示意剖面圖。 【圖式代表符號說明】 4 閘極 4A 傾斜側邊緣 87314 -13 - 200417039 4B 傾斜側邊緣 5 閘極絕緣層 6 非晶矽層 7 η-摻雜矽層/摻雜半導體材料層/傳導材料層 8Α 沒極 8Β 汲極 9 基層結構/傳導材料層/金屬層 10 光阻/矩形襯墊 12 頂點區域 13 尖端 14 光阻/遮罩材料 14’ 周圍光阻 15 頂部區域
87314 -14-

Claims (1)

  1. 200417039 拾、申請專利範圍: 1· 一種製造一 TFT的方法包含: 在一基板(1)上蝕刻一基層結構(9)以形成一具有傾斜側 邊緣(4a,4b)之閘極(4),該等傾斜側邊緣向一頂點區域(12) 伸展, 沈積材料以在該等傾斜側邊緣與該頂點區域上形成一 通道層(6), 在該通道層上沈積傳導材料(8)以覆蓋該頂點區域與該 等側邊緣, 在遠傳導材料(8)上施加一層遮罩材料(14),以使得在該 頂點區域内的該傳導材料突出穿過該遮罩材料且自該遮 罩材料直立,且 有選擇地蝕刻在該頂點區域突出穿過該遮罩材料之傳 導材料以提供位於該等傾斜邊緣上之獨立的源極與汲極 區域(8a,8b)。 2. 如申請專利範圍第1項之方法,包括施加該遮罩材料(14 ) 以覆蓋該頂點區域,且接著有選擇地移除該遮罩材料以 使得在該頂點區域(12)内的該傳導材料(8)突出穿過該遮 罩材料且自該遮罩材料直立。 3. 如申請專利範圍第2項之方法,其中該遮罩材料包含一光 阻(14),且包括旋塗該基板以用該光阻覆蓋該傳導材料。 4·如申請專利範圍第3項之方法,包括有選擇性地蝕刻該光 阻(14)以曝露該頂點區域(12)。 5 ·如申請專利範圍第1項之方法,其中執行該基層結構(9) 87314 200417039 之姓刻以使仔在该頂點區域内形成一半徑為幾各米之尖 端(13)。 6· —種製造一 TFT的方法包括: 在一基板上蝕刻一基層結構(9)以形成一具有向一頂點 區域(12)伸展的傾斜側邊緣(4a,4b)之基極區域,該頂 點區域(12)包括一半徑為幾奈米之尖端(13), 沈積材料以在頂點區域與該等傾斜側邊緣上形成一通 道層(6), 在該通道層上沈積傳導材料(8),且 在該頂點區域内有選擇性地蝕刻該傳導材料以提供位 於該等傾斜邊緣上之獨立的源極與汲極區域(8a,8b),及 在該基極區域内提供一閘極(4)。 7·如申請專利範圍第5項或第6項之方法,包括在沈積該通 道層之前移除該尖端(13)。 8.如申請專利範圍第1項至第6項中任何一項之方法,包括 在該閘極上沈積一電絕緣層,且在該絕緣層上沈積該 通道層(6)。 9 ·如申清專利範圍第8項之方法,包括在該通道層上沈積一 摻雜半導體層(7),且在該摻雜半導體層上沈積一層該傳 導材料。 10 ·如申請專利範圍第1項至第6項中任何一項之方法’包栝 執行該基層結構(4)之蝕刻以使得該等側邊緣以低於9〇度 之角度傾斜。 11.如申請專利範圍第1項至第6項中任何一項之方法,其中 87314 -2- ^0417039 該基層結構之蝕刻包括遮蔽該基層結構之—區域,且蝕 刻孩基層結構以使得自該遮罩區域内之該基層結構形成 一隆脊結構。 12·如申請專利範園第丨項至第6項中任何一項之方法,其中 該基層結構包含-位於―絕緣材料層±之傳導材料層, 且執行該基層結構之蝕刻以自該基層結構形成一隆脊結 構。 13· 一種藉由申請專利範圍第丨項至第6項中任何一項之方法 製造的TFT。 14· 一種包括一如申請專利範圍第13項之tFT的裝置。 15· 一種包括藉由如申請專利範圍第1項至第6項中任何一項 之方法製造的複數個TFT的AMLCD。 16· —種TFT,其包含一基板(1)、一位於該基板上且具有互 相傾斜的側邊緣(4a,4b)之閘極(4)、一位於該閘極上之通 道區域(6)、及分別位於該等側邊緣上的源極與汲極區域 (8a,8b),其中藉由一蝕刻方法在該基板上形成該閘極, 該蝕刻方法包括在半徑為幾奈米之側邊緣間之一頂點區 域(12)内形成一尖端(13)。 1 ?·如申請專利範圍第16項之TFT,其中在施加該通道區域之 前移除該尖端(13)。 18·如申請專利範圍第16項或第17項之TFT,其中該閘極被一 絕緣材料層(5)覆蓋,該通道區域(6)位於該絕緣材料上, 一摻雜半導體材料層(7)位於該通道區域上,且一傳導材 料層(8)位於該摻雜半導體材料上,該等源極與沒極區域 87314 200417039 由該傳導材料層形成。 I9·如申請專利範圍第16項或第17項之TFT,其中該通道區域 (6)包含内在非晶矽。 2〇·如申請專利範圍第1S項之TFT,其中該絕緣層(5)包厶片 其中該摻雜半導體材料(7) 21·如中請專利範圍第18項之丁FT, 包含η摻雜砂。 87314
TW092122550A 2002-08-20 2003-08-15 Thin film transistor TW200417039A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0219471.0A GB0219471D0 (en) 2002-08-20 2002-08-20 Thin film transistor

Publications (1)

Publication Number Publication Date
TW200417039A true TW200417039A (en) 2004-09-01

Family

ID=9942716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122550A TW200417039A (en) 2002-08-20 2003-08-15 Thin film transistor

Country Status (9)

Country Link
US (1) US20060157709A1 (zh)
EP (1) EP1552550A1 (zh)
JP (1) JP2005536880A (zh)
KR (1) KR20050052475A (zh)
CN (1) CN100416779C (zh)
AU (1) AU2003250453A1 (zh)
GB (1) GB0219471D0 (zh)
TW (1) TW200417039A (zh)
WO (1) WO2004019400A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
JP4954497B2 (ja) * 2004-05-21 2012-06-13 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US7208379B2 (en) * 2004-11-29 2007-04-24 Texas Instruments Incorporated Pitch multiplication process
US8592879B2 (en) * 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105990427B (zh) * 2015-02-17 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US11195754B2 (en) 2018-10-09 2021-12-07 International Business Machines Corporation Transistor with reduced gate resistance and improved process margin of forming self-aligned contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61272776A (ja) * 1985-05-28 1986-12-03 三菱電機株式会社 マトリクス型表示装置
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
WO1992006490A1 (en) * 1990-10-05 1992-04-16 General Electric Company Device self-alignment by propagation of a reference structure's topography
TW295652B (zh) * 1994-10-24 1997-01-11 Handotai Energy Kenkyusho Kk
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JPH114001A (ja) * 1997-06-11 1999-01-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002062665A (ja) * 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
US11735520B2 (en) 2020-02-19 2023-08-22 Nanya Technology Corporation Method for fabricating semiconductor device with programmable anti-fuse feature

Also Published As

Publication number Publication date
GB0219471D0 (en) 2002-10-02
WO2004019400A1 (en) 2004-03-04
KR20050052475A (ko) 2005-06-02
JP2005536880A (ja) 2005-12-02
CN100416779C (zh) 2008-09-03
AU2003250453A1 (en) 2004-03-11
CN1675751A (zh) 2005-09-28
US20060157709A1 (en) 2006-07-20
EP1552550A1 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
US7507612B2 (en) Flat panel display and fabrication method thereof
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6537890B2 (en) Poly-silicon thin film transistor having back bias effects and fabrication method thereof
US5371025A (en) Method of making thin film transistors
US20060125025A1 (en) Vertical field effect transistor and method for fabricating the same
TW575963B (en) Method of manufacturing an electronic device including a thin film transistor
JP2007294908A (ja) ナノワイヤトランジスタ及びその製造方法
JPH09181303A (ja) Mosパターン用ゲート電極の製造方法
US6124153A (en) Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
TW200417039A (en) Thin film transistor
JP3270674B2 (ja) 半導体集積回路の作製方法
KR20090089475A (ko) 전자 디바이스를 제조하는 방법
JP3005918B2 (ja) アクティブマトリクスパネル
US20060071352A1 (en) Thin film transistors and methods of manufacture thereof
TWI244211B (en) Thin film transistor and method of manufacturing the same and display apparatus using the transistor
JPH08330593A (ja) 薄膜トランジスタの製造方法
TW400653B (en) Thin film transistor, LCD having thin film transistors, and method for making TFT array board
JP2621619B2 (ja) 薄膜トランジスタの製造方法
JPH08330599A (ja) 薄膜トランジスタ、その製造方法及び表示装置
JPH09139508A (ja) 薄膜トランジスタの製造方法
TW459399B (en) Thin film transistor structure and the forming method thereof
KR20020055990A (ko) 폴리실리콘형 박막트랜지스터의 제조방법
JPH0878697A (ja) 薄膜トランジスタおよびその製造方法
JPH04315475A (ja) 薄膜トランジスタ
JPH0210743A (ja) 薄膜トランジスタとその製造方法