CN111474800A - 阵列基板及其制备方法、电子纸显示装置及其驱动方法 - Google Patents

阵列基板及其制备方法、电子纸显示装置及其驱动方法 Download PDF

Info

Publication number
CN111474800A
CN111474800A CN202010435839.3A CN202010435839A CN111474800A CN 111474800 A CN111474800 A CN 111474800A CN 202010435839 A CN202010435839 A CN 202010435839A CN 111474800 A CN111474800 A CN 111474800A
Authority
CN
China
Prior art keywords
pixel electrode
transistor
electrode
substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010435839.3A
Other languages
English (en)
Other versions
CN111474800B (zh
Inventor
华刚
田超
王敏
王冬
王哲
李少波
樊鹏凯
胡锦堂
龚猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010435839.3A priority Critical patent/CN111474800B/zh
Publication of CN111474800A publication Critical patent/CN111474800A/zh
Priority to US17/770,020 priority patent/US20220399382A1/en
Priority to PCT/CN2021/087164 priority patent/WO2021233022A1/zh
Application granted granted Critical
Publication of CN111474800B publication Critical patent/CN111474800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16766—Electrodes for active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本公开实施例公开了一种阵列基板及其制备方法、电子纸显示装置及其驱动方法，涉及显示技术领域，用于改善电子纸显示装置的高温画面模糊现象以及低温网格现象。该阵列基板，具有多个子像素区域。所述阵列基板包括：衬底；设置在所述衬底的一侧、且位于每个子像素区域内的第一晶体管和第二晶体管；以及，设置在所述衬底的一侧、且位于所述子像素区域内的第一像素电极和第二像素电极。其中，所述第一像素电极和所述第二像素电极相互绝缘；所述第一像素电极与所述第一晶体管电连接，所述第二像素电极与所述第二晶体管电连接。本公开提供的阵列基板及其制备方法、电子纸显示装置及其驱动方法用于进行显示。

Description

阵列基板及其制备方法、电子纸显示装置及其驱动方法
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、电子纸显示装置及其驱动方法。
背景技术
电子纸显示装置因具有轻薄、可柔性显示以及节能等特点，已在显示领域得到广泛应用。示例性的，电子纸显示装置可以应用于便携式产品或动态显示要求较低的产品中，例如广告牌、公告牌、标签、手表、手机、电子纸阅读器或柔性显示装置等。
发明内容
本公开实施例的目的在于提供一种阵列基板及其制备方法、电子纸显示装置及其驱动方法，用于改善电子纸显示装置的高温画面模糊现象以及低温网格现象。
为达到上述目的，本公开实施例提供了如下技术方案：
本公开实施例的一方面提供了一种阵列基板。所述阵列基板具有多个子像素区域。所述阵列基板包括：衬底；设置在所述衬底的一侧、且位于每个子像素区域内的第一晶体管和第二晶体管；以及，设置在所述衬底的一侧、且位于所述子像素区域内的第一像素电极和第二像素电极。其中，所述第一像素电极和所述第二像素电极相互绝缘；所述第一像素电极与所述第一晶体管电连接，所述第二像素电极与所述第二晶体管电连接。
本公开实施例提供的阵列基板，通过在每个子像素区域中设置第一晶体管和第二晶体管，并设置分别与第一晶体管和第二晶体管电连接的第一像素电极和第二像素电极，可以实现对第一像素电极和第二像素电极的独立控制。
这样在应用有上述阵列基板的电子纸显示装置处于较高温度的环境中时，可以仅使得第一晶体管和第二晶体管中的一者导通，对相应的像素电极充电，使得该像素电极与电子纸显示装置中的对置基板之间能够形成具有较小面积的电场，以在能够驱动相应子像素区域中的带电粒子的移动的同时，又能够避免对相邻子像素区域中的带电粒子形成干扰，有效改善高温画面模糊的现象。在电子纸显示装置处于较低温度的环境中时，可以使得第一晶体管和第二晶体管均导通，对第一像素电极和第二像素电极充电，使得第一像素电极和第二像素电极与对置基板之间能够形成具有较大面积的电场，以能够驱动相应子像素区域中的全部带电粒子移动，有效改善电子纸显示装置的低温网格现象。
在一些实施例中，所述第一像素电极与所述第二像素电极同层设置。所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
在一些实施例中，所述第一像素电极设置在所述第二像素电极远离所述衬底的一侧。所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影部分重叠；或者，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者的部分边界相切。
在一些实施例中，所述第一像素电极在所述衬底上的正投影的面积，大于所述第二像素电极在所述衬底上的正投影的面积。
在一些实施例中，所述第二像素电极相对于所述第一像素电极靠近所述子像素区域的边缘，且位于所述第一像素电极的至少一侧。
在一些实施例中，所述阵列基板，还包括：沿第一方向延伸的多条数据线。所述第一晶体管的源极和漏极中的一者与所述第一像素电极电连接，另一者与一条数据线电连接；所述第二晶体管的源极和漏极中的一者与所述第一像素电极或所述数据线电连接，另一者与所述第二像素电极电连接。
在一些实施例中，所述阵列基板，还包括：设置在所述衬底的一侧、且位于所述子像素区域内的第三晶体管，所述第三晶体管的源极和漏极中的一者与所述第二像素电极电连接；以及，沿第二方向延伸的多条公共电极线，所述第三晶体管的源极和漏极中的另一者与一条公共电极线电连接。
在一些实施例中，所述公共电极线与所述第一晶体管的栅极、所述第二晶体管的栅极及所述第三晶体管的栅极同层设置。
在一些实施例中，所述阵列基板，还包括：位于所述子像素区域内的第一电极，所述第一电极与所述公共电极线同层设置且电连接；以及，位于所述子像素区域内的第二电极，所述第二电极与所述第一晶体管的源极和漏极同层设置。所述第一晶体管的源极和漏极中与所述第一像素电极电连接的一者，还与所述第二电极电连接。其中，所述第一电极和所述第二电极构成第一存储电容。
在一些实施例中，所述阵列基板，还包括：位于所述子像素区域内的第三电极，所述第三电极与所述公共电极线同层设置且电连接；以及，位于所述子像素区域内的第四电极，所述第四电极与所述第二晶体管的源极和漏极同层设置。所述第二晶体管的源极和漏极中与所述第二像素电极电连接的一者，还与所述第四电极电连接。其中，所述第三电极和所述第四电极构成第二存储电容。
在一些实施例中，所述阵列基板，还包括：与所述第三晶体管的栅极同层设置、且沿第二方向延伸的多条第一栅线、多条第二栅线和多条第三栅线；以及，设置于每个所述子像素区域内的至少一个连接部，所述至少一个连接部与所述第三晶体管的源极和漏极、所述第一像素电极或所述第二像素电极同层设置。所述第一晶体管的栅极与一条第一栅线电连接，所述第二晶体管的栅极与一条第二栅线电连接，所述第三晶体管的栅极与一条第三栅线电连接。所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的同一侧，或者分别设置于所述第一像素电极的相对两侧。其中，在所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的同一侧的情况下，相对远离所述第一像素电极的两条栅线分别通过一个连接部与对应的晶体管的栅极电连接。在所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的相对两侧的情况下，设置于其中一侧的两条栅线中，相对远离所述第一像素电极的一条栅线通过所述连接部与对应的晶体管的栅极电连接。
在一些实施例中，所述阵列基板，还包括：设置在所述第一像素电极和所述第二像素电极之间的钝化层。所述钝化层中覆盖所述第二像素电极的部分设置有开口。所述开口在所述衬底上的正投影与所述第一像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
另一方面，提供一种阵列基板的制备方法。所述阵列基板的制备方法，包括：提供衬底；所述衬底具有多个子像素区域；在所述衬底的每个子像素区域内形成第一晶体管和第二晶体管；在所述子像素区域内形成第一像素电极和第二像素电极。其中，所述第一像素电极和所述第二像素电极相互绝缘；所述第一像素电极与所述第一晶体管电连接，所述第二像素电极与所述第二晶体管电连接。
本公开实施例提供的阵列基板的制备方法所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
在一些实施例中，所述在所述子像素区域内形成第一像素电极和第二像素电极，包括：采用同一次构图工艺，在所述第一晶体管和所述第二晶体管远离所述衬底的一侧形成所述第一像素电极和所述第二像素电极。其中，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
在一些实施例中，所述在所述子像素区域内形成第一像素电极和第二像素电极，包括：在所述第一晶体管和所述第二晶体管远离所述衬底的一侧形成第二像素电极；在所述第二像素电极远离所述衬底的一侧形成第一像素电极。其中，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影部分重叠；或者，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者的部分边界相切。
在一些实施例中，所述在所述衬底的每个子像素区域内形成第一晶体管和第二晶体管，包括：在所述衬底的一侧形成栅导电层；所述栅导电层包括位于每个子像素区域内的所述第一晶体管的栅极和所述第二晶体管的栅极；在所述栅导电层远离所述衬底的一侧形成源漏导电层；所述源漏导电层包括位于每个子像素区域内的所述第一晶体管的源极和漏极、所述第二晶体管的源极和漏极及沿第一方向延伸的多条数据线。其中，所述第一晶体管的源极和漏极中的一者与所述第一像素电极电连接，另一者与一条数据线电连接。所述第二晶体管的源极和漏极中的一者与所述第一像素电极或所述数据线电连接，另一者与所述第二像素电极电连接。
在一些实施例中，所述阵列基板的制备方法，还包括：在形成所述第一晶体管和所述第二晶体管的过程中，在每个所述子像素区域内同步形成第三晶体管。其中，所述源漏导电层还包括：位于每个所述子像素区域内的所述第三晶体管的源极和漏极。所述栅导电层还包括：沿第二方向延伸的多条公共电极线以及位于每个所述子像素区域内的所述第三晶体管的栅极。所述第三晶体管的源极和漏极中的一者与所述第二像素电极电连接，另一者与一条公共电极线电连接。
又一方面，提供一种电子纸显示装置。所述电子纸显示装置，包括：如上述一些实施例中所述的阵列基板；与所述阵列基板相对设置的对置基板；以及，设置在所述阵列基板和所述对置基板之间的多个带电粒子。
本公开实施例提供的电子纸显示装置所能实现的有益效果，与上述技术方案提供的显示基板所能达到的有益效果相同，在此不做赘述。
又一方面，提供一种如上述一些实施例中提供的电子纸显示装置的驱动方法。所述驱动方法，包括：在第一温度下，控制所述电子纸显示装置的阵列基板中的第一晶体管打开，对所述阵列基板中的第一像素电极充电，并控制所述阵列基板中的第二晶体管关断。在第二温度下，控制所述第一晶体管和所述第二晶体管打开，对所述第一像素电极和所述阵列基板中的第二像素电极充电。其中，所述第一温度大于所述第二温度。
本公开实施例提供的电子纸显示装置的驱动方法所能实现的有益效果，与上述技术方案提供的显示基板所能达到的有益效果相同，在此不做赘述。
在一些实施例中，在所述阵列基板包括第三晶体管、数据线、第一栅线、第二栅线、第三栅线和公共电极线的情况下，所述驱动方法包括：在所述第一温度下，通过所述第一栅线向所述第一晶体管传输第一控制信号，控制所述第一晶体管打开；通过所述数据线将数据电压传输至所述第一像素电极，对所述第一像素电极充电。通过所述第二栅线向所述第二晶体管传输第二控制信号，控制所述第二晶体管关断。通过所述第三栅线向所述第三晶体管传输第三控制信号，控制所述第三晶体管打开；通过所述公共电极线将公共电压传输至所述第二像素电极，对所述第二像素电极充电。在所述第二温度下，通过所述第一栅线向所述第一晶体管传输第一控制信号，控制所述第一晶体管打开；通过所述第二栅线向所述第二晶体管传输第四控制信号，控制所述第二晶体管打开；通过所述数据线将数据电压传输至所述第一像素电极和所述第二像素电极，对所述第一像素电极和所述第二像素电极充电。通过所述第三栅线向所述第三晶体管传输第五控制信号，控制所述第三晶体管关断。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。
图1为根据本公开一些实施例中的一种阵列基板的结构图；
图2为根据本公开一些实施例中的另一种阵列基板的结构图；
图3为根据本公开一些实施例中的又一种阵列基板的结构图；
图4为根据本公开一些实施例中的又一种阵列基板的结构图；
图5为根据本公开一些实施例中的又一种阵列基板的结构图；
图6为图1所示阵列基板的一种沿M-M＇向的剖视图；
图7a为图5所示阵列基板的等效电路图；
图7b为图1所示阵列基板的一个子像素区域内的等效电路图；
图8为根据本公开一些实施例中的一种阵列基板的制备方法的流程图；
图9为图8所示流程图中S200的一种制备方法的流程图；
图10为图8所示流程图中S300的一种制备方法的流程图；
图11为图8所示流程图中S300的另一种制备方法的流程图；
图12为根据本公开一些实施例中的一种阵列基板的制备方法的步骤图；
图13为根据本公开一些实施例中的一种电子纸显示装置的结构图；
图14为根据本公开一些实施例中的另一种电子纸显示装置的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
在相关技术中，电子纸显示装置包括多个带电粒子，该带电粒子能够在电场的作用下发生电泳，使得电子纸显示装置实现画面显示。其中，带电粒子具有对温度较为敏感的特性，也即在较高温度(例如50℃)下带电粒子的活性较强，在较低温度(例如0℃)下带电粒子的活性较低。
在电子纸显示装置处于较高温度的环境中时，电子纸显示装置中某子像素中的带电粒子容易受到相邻子像素的电场的干扰而发生移动，导致电子纸显示装置出现所显示的画面模糊的现象。这样就需要使得相邻子像素中用于形成电场的电极之间的间距较大，以使得每个子像素中所形成的电场面积较小。然而，在电子纸显示装置处于较低温度的环境中时，又需要使得相邻子像素中用于形成电场的电极之间的间距较小，以使得每个子像素中所形成的电场面积较大，进而驱动子像素中的全部带电粒子移动，否则容易在所显示的画面中出现网格。
相关技术中，难以在改善电子纸显示装置的高温画面模糊的现象的同时，又改善电子纸显示装置的低温网格现象。
基于此，本公开的一些实施例提供了一种电子纸显示装置1000。如图13和图14所示，该电子纸显示装置1000包括阵列基板100，与阵列基板100相对设置的对置基板200，以及设置在阵列基板100和对置基板200之间的多个带电粒子300。
在一些实施例中，阵列基板100和对置基板200之间能够产生电场，以驱动上述多个带电粒子300向靠近阵列基板100的方向移动，和/或，向靠近对置基板200的方向移动，使得电子纸显示装置1000能够通过该多个带电粒子300实现画面显示。
下面结合附图对本公开的一些实施例提供的电子纸显示装置1000的结构进行示意性说明。
如图1所示，本公开的一些实施例提供了一种阵列基板100。阵列基板100具有多个子像素区域S。其中，电子纸显示装置1000包括多个子像素，上述多个子像素区域S与该多个子像素一一对应。
在一些示例中，如图1～图6所示，阵列基板100包括：衬底1。
上述衬底1的结构包括多种，具体可以根据实际需要选择设置。例如，衬底1为空白的衬底基板。又如，衬底1包括空白的衬底基板以及设置在该空白的衬底基板上的至少一层功能薄膜(例如绝缘层和/或缓冲层)。
上述空白的衬底基板的类型包括多种，具体可以根据实际需要选择设置。
例如，空白的衬底基板可以为刚性衬底基板。该刚性衬底基板例如可以为玻璃衬底基板或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底基板。
又如，空白的衬底基板可以为柔性衬底基板。该柔性衬底基板例如可以为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底基板、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底基板或PI(Polyimide，聚酰亚胺)衬底基板。
在一些示例中，如图1～图7b所示，阵列基板100还包括：设置在衬底1的一侧、且位于每个子像素区域S内的第一晶体管2和第二晶体管3。
此处，在衬底1包括空白的衬底基板以及设置在该空白的衬底基板上的至少一层功能薄膜的情况下，第一晶体管2和第二晶体管3可以设置在该至少一层功能薄膜远离空白的衬底基板的一侧。
在一些示例中，如图1～图7b所示，阵列基板100还包括：设置在衬底1的一侧、且位于每个子像素区域S内的第一像素电极4和第二像素电极5。
示例性的，在同一子像素区域S中，第一像素电极4和第二像素电极5位于第一晶体管2和第二晶体管3远离衬底1的一侧，也即，第一像素电极4和第二像素电极5相比于第一晶体管2和第二晶体管3在后制备形成。
在一些示例中，第一像素电极4和第二像素电极5相互绝缘，且第一像素电极4与第一晶体管2电连接，第二像素电极5与第二晶体管3电连接。
在电子纸显示装置1000处于较高温度的环境中时，可以使得第一晶体管2和第二晶体管3中的一者导通，另一者关断。以第一晶体管2导通为例，这样可以仅对第一像素电极4充电，使得每个子像素区域S中阵列基板100与对置基板200之间的电场具有较小的面积，该较小面积的电场既能够驱动相应子像素区域S中的带电粒子300的移动，又能够避免对相邻子像素区域S中的带电粒子300形成干扰。
在电子纸显示装置1000处于较低温度的环境中时，可以使得第一晶体管2和第二晶体管3均导通。这样可以使得每个子像素区域S中阵列基板100与对置基板200之间的电场具有较大的面积，该较大面积的电场既能够有效驱动相应子像素区域S中的带电粒子300的移动，避免出现部分带电粒子300未有效移动的情况。
由此，本公开实施例提供的阵列基板100，通过在每个子像素区域S中设置第一晶体管2和第二晶体管3，并设置分别与第一晶体管2和第二晶体管3电连接的第一像素电极4和第二像素电极5，可以实现对第一像素电极4和第二像素电极5的独立控制。
这样在电子纸显示装置1000处于较高温度的环境中时，可以仅使得第一晶体管2和第二晶体管3中的一者导通，对相应的像素电极充电，使得该像素电极与对置基板200之间能够形成具有较小面积的电场，以在能够驱动相应子像素区域S中的带电粒子300的移动的同时，又能够避免对相邻子像素区域S中的带电粒子300形成干扰，有效改善高温画面模糊的现象。在电子纸显示装置1000处于较低温度的环境中时，可以使得第一晶体管2和第二晶体管3均导通，对第一像素电极4和第二像素电极5充电，使得第一像素电极4和第二像素电极5与对置基板200之间能够形成具有较大面积的电场，以能够驱动相应子像素区域S中的全部带电粒子300移动，有效改善电子纸显示装置1000的低温网格现象。
上述第一像素电极4和第二像素电极5的设置方式包括多种，具体可以根据实际需要选择设置。
在一些实施例中，如图4和图5所示，第一像素电极4与第二像素电极5同层设置。
此处，需要说明的是，本文中提及的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。这样一来，上述第一像素电极4和第二像素电极5可以同步制备形成，有利于简化阵列基板100的制备工艺。
在一些示例中，如图4和图5所示，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影无交叠，且二者之间具有间隙。这样可以确保第一像素电极4与第二像素电极5之间处于相互绝缘的状态，避免第一像素电极4和第二像素电极5形成短接，有效避免显示装置1000出现高温画面模糊的现象。
此处，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影之间的间隙尺寸，可以根据实际需要选择设置。
在另一些实施例中，如图1～图3及图6所示，第一像素电极4与第二像素电极5位于不同层。
此处，本公开实施例以第一像素电极4设置在第二像素电极5远离衬底1的一侧为例，对阵列基板100的结构进行示意性说明。
在一些示例中，如图1～图3及图6所示，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影部分重叠；或者，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影无交叠，且二者的部分边界相切。
这样不仅可以确保在低温环境中每个子像素区域S内的电场能够具有较大的面积，又可以确保在较高温度环境中每个子像素区域S内的电场能够具有较小的面积，从而可以在有效改善电子纸显示装置1000的高温画面模糊的现象的同时，有效改善电子纸显示装置1000的低温网格现象。而且，在电子纸显示装置1000处于较低温度的环境中时，还可以利用上述较大面积的电场，确保电子纸显示装置1000具有较大的开口率。
此处，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影部分重叠的区域的尺寸，可以根据实际需要选择设置。
当然，考虑到制备形成第一像素电极4和第二像素电极5的工艺误差，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影，也可以无交叠且二者之间具有间隙。
在一些实施例中，如图1～图6所示，第一像素电极4在衬底1上的正投影的面积和第二像素电极5在衬底1上的正投影的面积中，一者的面积较大，另一者的面积较小。这样便于确保在有效改善高温画面模糊现象的同时，确保在高温环境中每个子像素区域S内的电场具有较大的面积，以能够驱动该子像素区域S内的全部带电粒子300的移动，避免出现高温网格现象；并且，还便于确保在有效改善低温网格现象的同时，确保在低温环境中每个子像素区域S内的电场具有较小的面积，以避免对相邻子像素区域S中的带电粒子300产生干扰，避免出现低温画面模糊现象。
在一些示例中，如图1～图6所示，第一像素电极4在衬底1上的正投影的面积，大于第二像素电极5在衬底1上的正投影的面积。
这样在第一像素电极4设置在第二像素电极5远离衬底1的一侧的情况下，可以减小具有较大面积的第一像素电极4和对置基板200之间的距离。在电子纸显示装置1000处于较高温度环境中时，可以确保第一像素电极4和对置基板200之间产生的电场的良好能力，进而确保该电场对带电粒子300的良好驱动效果。
在一些示例中，第一像素电极4在衬底1上的正投影的面积的大小以及第二像素电极5在衬底1上的正投影的面积的大小，可以根据子像素区域S的面积的大小选择设置。
此处，第一像素电极4和第二像素电极5的位置关系包括多种，可以根据实际需要选择设置。
在一些示例中，如图1～图5所示，第二像素电极5相对于第一像素电极4靠近子像素区域S的边缘，且位于第一像素电极4的至少一侧。也即，第二像素电极5位于靠近子像素区域S的边缘的位置，第一像素电极4基本位于子像素区域S的中部位置。这样在电子纸显示装置1000处于较高温度环境中时，可以使得第一像素电极4和对置基板200之间产生的电场，尽量位于子像素区域S的中部位置，以便于确保该电场对带电粒子300的驱动效果。
示例性的，第二像素电极5位于第一像素电极4的至少一侧，例如为第二像素电极5位于第一像素电极4的一侧(如图5所示)、两侧(如图4所示)、三侧或周侧(如图1～图3所示)。
此处，在第一像素电极4与第二像素电极5同层设置的情况下，可以避免将第二像素电极5设置在第一像素电极4的周侧，以对第一像素电极4与第一晶体管2连接的位置形成规避，避免出现第一像素电极4与第二像素电极5短接的情况。
在一些实施例中，第一晶体管2和第二晶体管3的类型包括多种。例如，第一晶体管2和第二晶体管3中的至少一者为顶栅型薄膜晶体管(也即栅极位于有源层远离衬底的一侧)。又如，第一晶体管2和第二晶体管3中的至少一者为底栅型薄膜晶体管(也即栅极位于有源层靠近衬底的一侧)。
在一些示例中，第一晶体管2和第二晶体管3的类型相同，也即，第一晶体管2和第二晶体管3均为顶栅型薄膜晶体管；或者第一晶体管2和第二晶体管3均为底栅型薄膜晶体管。这样有利于简化阵列基板100的制备工艺。
下面，如图1～图6所示，本公开实施例以第一晶体管2和第二晶体管3均为底栅型薄膜晶体管为例，对阵列基板100的结构进行示意性说明。
在一些实施例中，如图3～图6所示，第一晶体管2包括：第一晶体管2的栅极21、第一晶体管2的有源层22、第一晶体管2的源极23和第一晶体管2的漏极24。其中，第一晶体管2的有源层22位于第一晶体管2的栅极21远离衬底1的一侧，第一晶体管2的源极23和第一晶体管2的漏极24同层设置，且位于第一晶体管2的有源层22远离衬底1的一侧。如图3～图6所示，第二晶体管3包括：第二晶体管3的栅极31、第二晶体管3的有源层32、第二晶体管3的源极33和第二晶体管3的漏极34。其中，第二晶体管3的有源层32位于第二晶体3的栅极31远离衬底1的一侧，第二晶体管3的源极33和第二晶体管3的漏极34同层设置，且位于第二晶体管3的有源层32远离衬底1的一侧。
在一些实施例中，如图1～图5所示，阵列基板100还包括：沿第一方向X延伸的多条数据线DL。其中，第一晶体管2的源极23和第一晶体管2的漏极24中的一者与第一像素电极4电连接，另一者与一条数据线DL电连接。第二晶体管3的源极33和第二晶体管3的漏极34中的一者与第一像素电极4或数据线DL电连接，另一者与第二像素电极5电连接。
此处，如图3～图5所示，以第一晶体管2的源极23与一条数据线DL电连接、第一晶体管2的漏极24与第一像素电极4电连接、第二晶体管3的源极33与第一像素电极4或数据线DL电连接，第二晶体管3的漏极34与第二像素电极5电连接为例，对电子纸显示装置1000的工作过程进行示意性说明。
在电子纸显示装置1000处于较高温度环境中时，第一晶体管2处于导通状态，第二晶体管3处于关断状态。此时，数据线DL中的数据电压可以依次通过第一晶体管2的源极23和第一晶体管2的漏极24传输至第一像素电极4，对第一像素电极4进行充电，使得第一像素电极4与对置基板200之间产生电场，进而驱动两者之间的带电粒子300移动。
在电子纸显示装置1000处于较低温度环境中时，第一晶体管2和第二晶体管3均处于导通状态。在第二晶体管3的源极33与第一像素电极4电连接的情况下，数据线DL中的数据电压可以依次通过第一晶体管2的源极23和第一晶体管2的漏极24传输至第一像素电极4，对第一像素电极4进行充电，并在传输至第一像素电极4后，通过第二晶体管3的源极33及第二晶体管3的漏极34传输至第二像素电极5，对第二像素电极5进行充电，使得第一像素电极4与对置基板200之间及第二像素电极5与对置基板200之间产生电场，进而驱动两者之间的带电粒子300移动。在第二晶体管3的源极33与数据线DL电连接的情况下，数据线DL中的数据电压可以同步通过第一晶体管2和第二晶体管3对第一像素电极4和第二相似电极5进行充电，进而驱动带电粒子300移动。
在一些示例中，第一晶体管2的源极23、第一晶体管2的漏极24、第二晶体管3的源极33、第二晶体管3的漏极34以及上述多条数据线DL同层设置。这样有利于简化阵列基板100的制备工艺。
在一些实施例中，如图1和图2所示，阵列基板100还包括：设置在衬底1的一侧、且位于每个子像素区域S内的第三晶体管6，以及沿第二方向Y延伸的多条公共电极线VL。
此处，第三晶体管6可以与第一晶体管2、第二晶体管3采用相同的结构，以便于简化阵列基板100的制备工艺。
在一些示例中，如图6所示，第三晶体管6包括：第三晶体管6的栅极61、第三晶体管6的有源层62、第三晶体管6的源极63和第三晶体管6的漏极64。其中，第三晶体管6的有源层62位于第三晶体管6的栅极61远离衬底1的一侧，第三晶体管6的源极63和第三晶体管6的漏极64同层设置，且位于第三晶体管6的有源层62远离衬底1的一侧。
在一些示例中，如图6所示，第三晶体管6的源极63和第三晶体管6的漏极64中的一者与第二像素电极5电连接，另一者与一条公共电极线VL电连接。
此处，如图6所示，以第三晶体管6的源极63与公共电极线VL电连接、第三晶体管6的漏极64与第二像素电极5电连接为例，对阵列基板100的结构进行示意性说明。
在电子纸显示装置1000处于较高温度环境中时，第一晶体管2处于导通状态，第二晶体管3处于关断状态，第三晶体管6处于导通状态。此时，数据线DL中的数据电压可以依次通过第一晶体管2的源极23和第一晶体管2的漏极24传输至第一像素电极4，对第一像素电极4进行充电，使得第一像素电极4与对置基板200之间产生电场，进而驱动两者之间的带电粒子300移动。公共电极线VL中的公共电压可以依次通过第三晶体管6的源极63和第三晶体管6的漏极64传输至第二像素电极5，对第二像素电极5进行充电(此处，对置基板100中的电压也为公共电压)。这样可以避免第二像素电极5处于悬浮状态，避免第二像素电极5的电位受到干扰，进而避免对带电粒子300的移动产生干扰。
在电子纸显示装置1000处于较低温度环境中时，第一晶体管2和第二晶体管3均处于导通状态，第三晶体管6处于关断状态。其中，数据线DL中的数据电压的走向可以参照上述一些示例中，电子纸显示装置1000处于较低温度环境中、且第一晶体管2和第二晶体管3均处于导通状态时数据线DL中的数据电压的走向，此处不再赘述。
在一些示例中，如图1和图6所示，上述多条公共电极线VL与第一晶体管2的栅极21、第二晶体管3的栅极31及第三晶体管6的栅极61同层设置。这样可以在一次构图工艺中形成上述多条公共电极线VL、每个子像素区域S内的第一晶体管2的栅极21、第二晶体管3的栅极31及第三晶体管6的栅极61，有效简化阵列基板100的制备工艺。
在一些实施例中，如图1、图2和图6所示，阵列基板100还包括：位于每个子像素区域S内的第一存储电容7，该第一存储电容7包括：第一电极71和第二电极72。
在一些示例中，如图6所示，第一电极71与上述多条公共电极线VL同层设置，且与一条公共电极线VL电连接；第二电极72与第一晶体管2的源极23和第一晶体管2的漏极24同层设置，且第一晶体管2的源极23和第一晶体管2的漏极24中与第一像素电极4电连接的一者，还与第二电极72电连接。这样可以利用第一存储电容7作为桥梁，对数据线DL中的数据电压和公共电极线VL中的公共电压进行传输。
通过将第一电极71与上述多条公共电极线VL同层设置，将第二电极72与第一晶体管2的源极23和第一晶体管2的漏极24同层设置，有利于简化阵列基板100的制备工艺。
在一些示例中，第一电极71和第二电极72的面积较大，这样可以利用第一存储电容7提高第一像素电极4和/或第二像素电极5中电压的稳定性，维持应用有阵列基板100的显示装置的画面稳定性。
在一些实施例中，如图2所示，阵列基板100还包括：位于每个子像素区域S内的第二存储电容8，该第二存储电容8包括：第三电极81和第四电极82。
在一些示例中，如图2所示，第三电极81与上述多条公共电极线VL同层设置，且与一条公共电极线VL(该条公共电极线VL例如为与第一电极71电连接的公共电极线VL)电连接。第四电极82与第二晶体管3的源极33和第二晶体管3的漏极34同层设置，且第二晶体管3的源极33和第二晶体管3的漏极34中与第二像素电极5电连接的一者，还与第四电极82电连接。
这样在电子纸显示装置1000处于较低温度环境中时，可以对第二存储电容8进行充电，在电子纸显示装置1000处于较高温度环境中时，不在公共电极线VL中传输公共电压，而利用第二存储电容8进行放电，对第二像素电极5进行充电，使得第二像素电极5中的电压保持为公共电压，改善电子纸显示装置1000的高温画面模糊现象。
通过将第三电极81与上述多条公共电极线VL同层设置，将第四电极82与第二晶体管3的源极33和第二晶体管3的漏极34同层设置同层设置，有利于简化阵列基板100的制备工艺。
在一些实施例中，如图1图2所示，阵列基板100还包括：与第三晶体管6的栅极61同层设置、且沿第二方向Y延伸的多条第一栅线GL1、多条第二栅线GL2和多条第三栅线GL3。其中，每个第一晶体管2的栅极21与一条第一栅线GL1电连接，每个第二晶体管3的栅极31与一条第二栅线GL2电连接，每个第三晶体管6的栅极61与一条第三栅线GL3电连接。
在一些示例中，阵列基板所具有的多个子像素区域S例如可以呈阵列状排布。可以把沿第二方向Y排列成一行的子像素区域S称为同一行子像素区域S，此时，如图1所示，同一行子像素区域S中的各第一晶体管2可以与同一条第一栅线GL1电连接，同一行子像素区域S中的各第二晶体管3可以与同一条第二栅线GL2电连接，同一行子像素区域S中的各第三晶体管6可以与同一条第三栅线GL3电连接。
此外，如图1所示，可以把沿第一方向X排列成一列的子像素区域S称为同一列子像素区域S，同一列子像素区域S中的第一晶体管2可以与一条数据线DL电连接。当然，在每个子像素区域S内的第二晶体管3也与一条数据线DL电连接的情况下，同一列子像素区域S中的第一晶体管2和第二晶体管3可以与同一条数据线DL电连接。
在一些示例中，同一行子像素区域S所对应的第一栅线GL1、第二栅线GL2和第三栅线GL3具有多种设置方式，可以根据实际需要选择设置。
示例性的，如图2所示，同一行子像素区域S所对应的第一栅线GL1、第二栅线GL2和第三栅线GL3设置于第一像素电极4的同一侧。
示例性的，如图1所示，同一行子像素区域S所对应的第一栅线GL1、第二栅线GL2和第三栅线GL3分别设置于第一像素电极4的相对两侧。此时，第一像素电极4的一侧可以设置有三者中的一者，相对的另一侧设置有三者中的另两者。例如，如图1所示，第一像素电极4的一侧可以设置有第一栅线GL1，相对的另一侧设置有第二栅线GL2和第三栅线GL3。
基于此，如图1和图2所示，阵列基板100还包括：设置于每个子像素区域S内的至少一个连接部9。
示例性的，在第一栅线GL1、第二栅线GL2和第三栅线GL3设置于第一像素电极4的同一侧的情况下，相对远离第一像素电极4的两条栅线分别通过一个连接部9与对应的晶体管的栅极电连接。也即，在此情况下，每个子像素区域S内可以设置有两个连接部9。
例如，以第一栅线GL1、第二栅线GL2和第三栅线GL3按照如图2所示的方式设置，此时，每个子像素区域S内的第二晶体管3可以通过一个连接部9与对应的第二栅线GL2电连接，每个子像素区域S内的第三晶体管6可以通过一个连接部9与对应的第三栅线GL3电连接。这样可以避免第二栅线GL2和第三栅线GL3与第一栅线GL1形成短接，确保每条栅线中的信号的正常传输。
示例性的，在第一栅线GL1、第二栅线GL2和第三栅线GL3设置于第一像素电极4的相对两侧的情况下，设置于其中一侧两条栅线中，相对远离第一像素电极4的一条栅线通过连接部9与对应的晶体管的栅极电连接。也即，在此情况下，每个子像素区域S内可以设置有一个连接部9。
例如，以第一栅线GL1、第二栅线GL2和第三栅线GL3按照如图1所示的方式设置，此时，每个子像素区域S内的第三晶体管6可以通过连接部9与对应的第三栅线GL3电连接。这样可以避免第二栅线GL2与第三栅线GL3形成短接，确保每条栅线中的信号的正常传输。
此处，连接部9可以有多种设置方式，具体可以根据实际需要选择设置。示例性的，每个子像素区域S内的至少一个连接部9可以与第三晶体管6的源极63和第三晶体管6的漏极64、第一像素电极4或第二像素电极5同层设置。这样有利于简化阵列基板100的制备工艺。
在一些实施例中，如图6所示，在第一像素电极4设置在第二像素电极5远离衬底1的一侧的情况下，阵列基板100还包括：设置在第一像素电极4和第二像素电极5之间的钝化层10。该钝化层10可以使得第一像素电极4和第二像素电极5之间处于绝缘状态。
在一些示例中，如图6所示，钝化层10中覆盖第二像素电极5的部分设置有开口K。该开口K在衬底1上的正投影与第一像素电极4在衬底1上的正投影无交叠，且二者之间具有间隙。也即，开口K暴露第二像素电极5远离衬底1的一侧表面，且仍使得第一像素电极4和第二像素电极5之间处于绝缘状态，避免第一像素电极4和第二像素电极5形成短接。
通过在钝化层10中覆盖第二像素电极5的部分设置开口K，可以增大第二像素电极5与对置基板200之间所产生的电场，提升该电场对带电粒子300的驱动效果。
此处，钝化层10的厚度可以根据实际需要选择设置，能够避免第一像素电极4和第二像素电极5形成短接即可。
在一些示例中，钝化层10的厚度例如为
Figure BDA0002502221700000161
或
Figure BDA0002502221700000162
等。通过采用较小厚度的钝化层10，可以减小第一像素电极4和第二像素电极5与对置基板200之间的距离，增强第一像素电极4与对置基板200之间所产生的电场以及第二像素电极5与对置基板200之间所产生的电场。
此外，需要说明的是，第一晶体管2、第二晶体管3和第三晶体管6的类型包括多种，本实施例对此不做限定。示例性的，第一晶体管2可以采用双栅晶体管，第二晶体管3和第三晶体管6可以均为单栅晶体管。
本公开的一些实施例提供了一种电子纸显示装置1000。如图13和图14所示，该电子纸显示装置1000所包括的对置基板200，包括对置衬底1＇以及设置在对置衬底1＇靠近阵列基板100一侧的公共电极层2＇。公共电极层2＇能够与阵列基板100中各第一像素电极4之间产生电场，或能够与阵列基板100中各第一像素电极4及各第二像素电极5之间产生电场，以驱动带电粒子300的移动，进而使得电子纸显示装置1000实现显示。
上述公共电极层2＇可以为由整层薄膜构成的结构。或者，公共电极层2＇包括多个公共电极图案，该多个公共电极图案例如可以与多个子像素区域S一一对应。
在一些示例中，电子纸显示装置1000所包括的多个带电粒子300的类型包括多种，具体可以根据实际需要选择设置。示例性的，上述多个带电粒子300包括多个黑色带电粒子、多个白色带电粒子和多个红色带电粒子中的至少一种。当然，上述多个带电粒子300还可以包括其他颜色的带电粒子，本公开实施例对此不做限定。
在一些示例中，上述多个带电粒子300为反光粒子，也即上述多个带电粒子300能够对照射至其自身的光线进行反射。这样可以利用自然光作为电子纸显示装置1000进行显示所需的光源，有利于降低电子纸显示装置1000显示所需功耗。
上述电子纸显示装置1000所包括的阵列基板100，具有与上述一些实施例中提供的阵列基板100相同的结构和有益效果，此处不再赘述。
上述多个带电粒子300在阵列基板100和对置基板200之间的设置方式包括多种，可以根据实际需要选择设置。
在一些示例中，如图13所示，阵列基板100和对置基板200之间设置有多个微胶囊400。每个子像素区域S内可以设置有至少一个微胶囊400。
上述多个带电粒子300位于上述多个微胶囊400内，每个微胶囊400内设置有若干个带电粒子300。
在另一些示例中，如图14所示，阵列基板100和对置基板200之间设置有多个微杯结构500。每个子像素区域S内可以设置有至少一个微杯结构500。
上述多个带电粒子300位于上述多个微杯结构500内，每个微杯结构500内设置有若干个带电粒子300。
本公开的一些实施例提供了一种如上述一些实施例中所述的电子纸显示装置的驱动方法。该驱动方法被配置为在第一温度或第二温度下，对电子纸显示装置进行驱动，以使得电子纸显示装置进行显示。
在一些示例中，第一温度大于第二温度。其中，第一温度可以为上述一些实施例中提及的较高温度的环境中的温度，该温度例如为50℃左右；第二温度可以为上述一些实施例中提及的较低温度的环境中的温度，该温度例如为0℃左右。
在一些示例中，如图7a所示，在第一温度下，上述驱动方法包括：控制电子纸显示装置的阵列基板中的第一晶体管2打开，对阵列基板中的第一像素电极4充电，并控制阵列基板中的第二晶体管3关断。此时，阵列基板中，第二像素电极5中未充电，仅有第一像素电极4可以和对置基板中的公共电极层相互配合，使得两者之间产生电场，进而驱动阵列基板和对置基板之间的多个带电粒子的移动，使得电子纸显示装置实现显示。
这样在较高温度的环境中，可以使得电子纸显示装置中的每个子像素区域内形成的电场的面积较小，能够有效避免对相邻子像素区域内的带电粒子形成干扰，进而避免电子纸显示装置出现高温画面模糊现象。
在另一些示例中，如图7a所示，在第二温度下，上述驱动方法还包括：控制第一晶体管2和第二晶体管3打开，对第一像素电极4和阵列基板中的第二像素电极5充电。此时，第一像素电极4和第二像素电极5均可以和对置基板中的公共电极相互配合，使得第一像素电极4和该公共电极之间、第二像素电极5和公共电极层之间均产生电场，进而驱动阵列基板和对置基板之间的多个带电粒子的移动，使得电子纸显示装置实现显示。
这样在较低温度的环境中，可以使得电子纸显示装置中的每个子像素区域内形成的电场的面积较大，确保该较大面积的电场既能够有效驱动相应子像素区域中的带电粒子的移动，避免出现部分带电粒子未有效移动的情况，进而避免电子纸显示装置出现低温网格现象。
在一些实施例中，如图7b所示，阵列基板还包括第三晶体管6、数据线DL、第一栅线GL1、第二栅线GL2、第三栅线GL3和公共电极线VL。在此情况下，上述电子纸显示装置的驱动方法如下所示。
在一些示例中，在第一温度下，上述驱动方法包括：通过第一栅线GL1向第一晶体管2传输第一控制信号，控制第一晶体管2打开；通过数据线DL将数据电压传输至第一像素电极4，对第一像素电极4充电。通过第二栅线GL2向第二晶体管3传输第二控制信号，控制第二晶体管3关断。通过第三栅线GL3向第三晶体管6传输第三控制信号，控制第三晶体管6打开；通过公共电极线VL将公共电压传输至第二像素电极5，对第二像素电极5充电。
此时，由于对置基板的公共电极层和第二像素电极5中的公共电压之间无电压差，两者之间未形成电场，而第一像素电极4和公共电极层之间具有电压差，两者之间可以形成电场，这样可以利用该电场驱动阵列基板和对置基板之间的多个带电粒子的移动，使得电子纸显示装置实现显示。
这样在较高温度的环境中，可以使得电子纸显示装置中的每个子像素区域内形成的电场的面积较小，能够有效避免对相邻子像素区域内的带电粒子形成干扰，进而避免电子纸显示装置出现高温画面模糊现象。而且，通过在第二像素电极5中设置公共电压，可以避免第二像素电极5处于悬浮状态，避免第二像素电极5的电位受到干扰，进而避免对带电粒子的移动产生干扰。
此处，第一控制信号为控制第一晶体管2打开的控制信号，第二控制信号为控制第二晶体管3关断的控制信号，第三控制信号为控制第三晶体管6打开的控制信号。
在另一些示例中，在第二温度下，上述驱动方法包括：通过第一栅线GL1向第一晶体管2传输第一控制信号，控制第一晶体管2打开；通过第二栅线GL2向第二晶体管3传输第四控制信号，控制第二晶体管3打开；通过数据线DL将数据电压传输至第一像素电极4和第二像素电极5，对第一像素电极4和第二像素电极5充电。通过第三栅线GL4向第三晶体管6传输第三控制信号，控制第三晶体管6关断。
此时，第一像素电极4和公共电极层之间、第二像素电极5和公共电极层之间均具有电压差，第一像素电极4和公共电极层之间以及第二像素电极5和公共电极层之间均可以形成电场，这样可以利用该电场驱动阵列基板和对置基板之间的多个带电粒子的移动，使得电子纸显示装置实现显示。
这样在较低温度的环境中，可以使得电子纸显示装置中的每个子像素区域内形成的电场的面积较大，确保该较大面积的电场既能够有效驱动相应子像素区域中的带电粒子的移动，避免出现部分带电粒子未有效移动的情况，进而避免电子纸显示装置出现低温网格现象。
此处，第四晶体管为控制第二晶体管3打开的控制信号，第五控制信号为控制第三晶体管6关断的控制信号，
此外，在电子纸显示装置中可以设置有温度检测结构。这样上述驱动方法中，不同温度下的驱动模式，便可以根据该温度检测结构所检测的温度而切换。
本公开的一些实施例提供了一种阵列基板的制备方法。如图8所示，该阵列基板的制备方法，包括S100～S300。
S100，如图12中(a)所示，提供衬底1。衬底1具有多个子像素区域S。该多个子像素区域S例如呈阵列状排布。
此处，衬底1的类型和结构等，可以参照上述一些实施例中对衬底1的类型和结构等的说明，此处不再赘述。
S200，如图12中(c)所示，在衬底1的每个子像素区域S内形成第一晶体管2和第二晶体管3。
下面以第一晶体管2和第二晶体管3均采用底栅型薄膜晶体管为例，对形成第一晶体管2和第二晶体管3的过程进行示意性说明。
在一些示例中，如图9所示，在上述S200中，在衬底1的每个子像素区域S内形成第一晶体管2和第二晶体管3，包括S210和S240。
S210，如图12中(b)所示，在衬底1的一侧形成栅导电层。栅导电层包括位于每个子像素区域S内的第一晶体管2的栅极21和第二晶体管3的栅极31。
示例性的，可以采用溅射工艺在衬底1的一侧形成第一导电薄膜，然后可以采用光刻工艺或湿刻工艺等对第一导电薄膜进行刻蚀，得到栅导电层。
S240，如图12中(c)所示，在栅导电层远离衬底1的一侧形成源漏导电层。源漏导电层包括位于每个子像素区域S内的第一晶体管2的源极23和第一晶体管2的漏极24、第二晶体管3的源极33和第二晶体管3的漏极34及沿第一方向X延伸的多条数据线DL。
示例性的，可以采用溅射工艺在栅导电层远离衬底1的一侧形成第二导电薄膜，然后可以采用光刻工艺或湿刻工艺等对第二导电薄膜进行刻蚀，得到源漏导电层。
在一些示例中，第一晶体管2的源极23和第一晶体管2的漏极24中的一者与第一像素电极4电连接，另一者与一条数据线DL电连接。第二晶体管3的源极33和第二晶体管3的漏极34中的一者与第一像素电极4或数据线DL电连接，另一者与第二像素电极5电连接。
此处，第一晶体管2的源极23和第一晶体管2的漏极24中与一条数据线DL电连接的一者，例如可以为一体结构。第二晶体管3的源极33和第二晶体管3的漏极34中与数据线DL电连接电连接的一者，例如可以为一体结构。
在一些示例中，在上述S210之后及上述S240之前，上述S200还包括S220和S230。
S220，如图12中(c)所示，在栅导电层远离衬底1的一侧形成栅绝缘层。
S230，如图12中(c)所示，在栅绝缘层远离衬底1的一侧形成有源图案层。该有源图案层包括位于每个子像素区域S内的第一晶体管2的有源层22和第二晶体管3的有源层32。
后续形成的源漏导电层中，第一晶体管2的源极23和第一晶体管2的漏极24分别与第一晶体管2的有源层22连接，第二晶体管3的源极33和第二晶体管3的漏极34分别与第二晶体管3的有源层32连接。
S300，如图12中(e)所示，在每个子像素区域S内形成第一像素电极4和第二像素电极5。其中，第一像素电极4和第二像素电极5相互绝缘；第一像素电极4与第一晶体管2电连接，第二像素电极5与第二晶体管3电连接。
在一些示例中，第一像素电极4和第二像素电极5可以采用透明的导电材料制备形成。示例性的，第一像素电极4和第二像素电极5的材料可以为氧化铟锡(Indium TinOxide，简称ITO)、氧化铟锌(Indium Zinc Oxide，简称IZO)、掺铝氧化锌(Aluminum dopedZinc Oxide，简称AZO)、掺氟氧化锡(Fluorine doped Tin Oxide，简称FTO)或掺锑氧化锡(Antimony doped Tin Oxide，简称ATO)等。
本公开的一些实施例所提供的阵列基板的制备方法所能实现的有益效果，与上述一些实施例中所提供的阵列基板所能实现的有益效果相同，此处不再赘述。
上述S300中，形成第一像素电极4和第二像素电极5的制备方法包括多种，可以根据第一像素电极4和第二像素电极5的设置方式而选择设置。
在一些实施例中，第一像素电极4与第二像素电极5同层设置。此时，如图10所示，上述S300中，在每个子像素区域S内形成第一像素电极4和第二像素电极5，包括S310a。
S310a，采用同一次构图工艺，在第一晶体管2和第二晶体管3远离衬底1的一侧形成第一像素电极4和第二像素电极5。其中，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影无交叠，且二者之间具有间隙。
示例性的，可以采用溅射工艺在第一晶体管2和第二晶体管3远离衬底1的一侧形成第一透明导电薄膜，然后采用光刻工艺或湿刻工艺对该第一透明导电薄膜进行图案化，得到第一像素电极4和第二像素电极5。
在另一些实施例中，第一像素电极4与第二像素电极5位于不同层。以第一像素电极4设置在第二像素电极5远离衬底1的一侧为例，如图11所示，上述S300中，在每个子像素区域S内形成第一像素电极4和第二像素电极5，包括S310b～S320b。
S310b，如图12中(d)所示，在第一晶体管2和第二晶体管3远离衬底1的一侧形成第二像素电极5。
示例性的，可以采用溅射工艺在第一晶体管2和第二晶体管3远离衬底1的一侧形成第二透明导电薄膜，然后采用光刻工艺或湿刻工艺对该第二透明导电薄膜进行图案化，得到第二像素电极5。
S320b，如图12中(e)所示，在第二像素电极5远离衬底1的一侧形成第一像素电极4。其中，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影部分重叠；或者，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影无交叠，且二者的部分边界相切。
示例性的，示例性的，可以采用溅射工艺在第一晶体管2和第二晶体管3远离衬底1的一侧形成第三透明导电薄膜，然后采用光刻工艺或湿刻工艺对该第三透明导电薄膜进行图案化，得到第一像素电极4。其中，第二透明导电薄膜和第三透明导电薄膜的材料可以相同，也可以不同。
此处，考虑到图案化第一像素电极4和第二像素电极5的工艺的误差，第一像素电极4在衬底1上的正投影与第二像素电极5在衬底1上的正投影在无交叠的情况下，二者之间也可以具有间隙。
在一些实施例中，如图12中(b)和(c)所示，上述阵列基板的制备方法，还包括：在上述S200中，形成第一晶体管2和第二晶体管3的过程中，在每个子像素区域S内同步形成第三晶体管6。
也就是说，在上述S210中所形成的栅导电层，还包括：位于每个子像素区域S内的第三晶体管6的栅极61。在上述S230中所形成的有源图案层，还包括：位于每个子像素区域S内的第三晶体管6的有源层62。在上述S2:40中所形成的源漏导电层，还包括：位于每个子像素区域S内的第三晶体管6的源极63和第三晶体管6的漏极64。其中，第三晶体管6的源极63和第三晶体管6的漏极64中的一者与第二像素电极5电连接。
在一些示例中，如图1所示，栅导电层还包括：沿第二方向Y延伸的多条公共电极线VL。第三晶体管6的源极63和第三晶体管6的漏极64中的另一者与一条公共电极线VL电连接。
在一些实施例中，如图1所示，上述栅导电层还包括：沿第二方向Y延伸的多条第一栅线GL1、多条第二栅线GL2和多条第三栅线GL3。其中，每个第一晶体管2的栅极21与一条第一栅线GL1电连接，每个第二晶体管3的栅极31与一条第二栅线GL2电连接，每个第三晶体管6的栅极61与一条第三栅线GL3电连接。这样可以利用上述多条第一栅线GL1、多条第二栅线GL2和多条第三栅线GL3，控制相应的第一晶体管2、第二晶体管3和第三晶体管6的导通或关断状态。
由上，同一行子像素区域S中各子像素区域S内的第一晶体管2可以与同一条第一栅线GL1电连接，同一行子像素区域S中各子像素区域S内的第二晶体管3可以与同一条第二栅线GL2电连接，同一行子像素区域S中各子像素区域S内的第三晶体管6可以与同一条第散栅线GL3电连接。
考虑到栅导电层中各个图案的排布，其中，第一栅线GL1、第二栅线GL2和第三栅线GL3可以有多种设置方式。
示例性的，第一栅线GL1、第二栅线GL2和第三栅线GL3可以设置于第一像素电极4的同一侧，或者分别设置于第一像素电极4的相对两侧。
在一些示例中，在第一栅线GL1、第二栅线GL2和第三栅线GL3设置于第一像素电极4的同一侧的情况下，阵列基板100中的每个子像素区域S内设置有两个连接部9。其中，相对远离第一像素电极4的两条栅线分别通过一个连接部9与对应的晶体管的栅极电连接。这样可以避免出现短接的现象。
在另一些示例中，在第一栅线GL1、第二栅线GL2和第三栅线GL3分别设置于第一像素电极4的相对两侧的情况下，阵列基板100中的每个子像素区域S内设置有一个连接部9。其中，设置于其中一侧两条栅线中，相对远离第一像素电极4的一条栅线通过该连接部9与对应的晶体管的栅极电连接，。以避免出现短接的现象。
基于此，在一些示例中，阵列基板的制备方法，还包括：在每个子像素区域S内形成至少一个连接部9。
此处，在每个子像素区域S内形成至少一个连接部9的方式包括多种，可以根据实际需要选择设置。
示例性的，在形成第一晶体管2的源极23、第一晶体管2的源极23漏极24、第二晶体管3的源极33、第二晶体管3的漏极34、第三晶体管6的源极63和第三晶体管6的漏极64的过程中，同步形成位于每个子像素区域S内的至少一个连接部9。也即，在形成源漏导电层时，便可以形成该至少一个连接部9。
示例性的，在形成第二像素电极5的过程中，同步形成位于每个子像素区域S内的至少一个连接部9。也即，该至少一个连接部9可以与第二像素电极5在一次构图工艺中制备形成。
示例性的，在形成第一像素电极4的过程中，同步形成位于每个子像素区域S内的至少一个连接部9。也即，该至少一个连接部9可以与第一像素电极4在一次构图工艺中制备形成。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种阵列基板，其特征在于，具有多个子像素区域；所述阵列基板包括：
衬底；
设置在所述衬底的一侧、且位于每个子像素区域内的第一晶体管和第二晶体管；以及，
设置在所述衬底的一侧、且位于所述子像素区域内的第一像素电极和第二像素电极；
其中，所述第一像素电极和所述第二像素电极相互绝缘；所述第一像素电极与所述第一晶体管电连接，所述第二像素电极与所述第二晶体管电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极与所述第二像素电极同层设置；
所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一像素电极设置在所述第二像素电极远离所述衬底的一侧；
所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影部分重叠；或者，
所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者的部分边界相切。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述第一像素电极在所述衬底上的正投影的面积，大于所述第二像素电极在所述衬底上的正投影的面积。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二像素电极相对于所述第一像素电极靠近所述子像素区域的边缘，且位于所述第一像素电极的至少一侧。
6.根据权利要求1所述的阵列基板，其特征在于，还包括：沿第一方向延伸的多条数据线；
所述第一晶体管的源极和漏极中的一者与所述第一像素电极电连接，另一者与一条数据线电连接；
所述第二晶体管的源极和漏极中的一者与所述第一像素电极或所述数据线电连接，另一者与所述第二像素电极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，还包括：
设置在所述衬底的一侧、且位于所述子像素区域内的第三晶体管，所述第三晶体管的源极和漏极中的一者与所述第二像素电极电连接；以及，
沿第二方向延伸的多条公共电极线，所述第三晶体管的源极和漏极中的另一者与一条公共电极线电连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述公共电极线与所述第一晶体管的栅极、所述第二晶体管的栅极及所述第三晶体管的栅极同层设置。
9.根据权利要求7所述的阵列基板，其特征在于，还包括：
位于所述子像素区域内的第一电极，所述第一电极与所述公共电极线同层设置且电连接；以及，
位于所述子像素区域内的第二电极，所述第二电极与所述第一晶体管的源极和漏极同层设置；所述第一晶体管的源极和漏极中与所述第一像素电极电连接的一者，还与所述第二电极电连接；
其中，所述第一电极和所述第二电极构成第一存储电容。
10.根据权利要求7所述的阵列基板，其特征在于，还包括：
位于所述子像素区域内的第三电极，所述第三电极与所述公共电极线同层设置且电连接；以及，
位于所述子像素区域内的第四电极，所述第四电极与所述第二晶体管的源极和漏极同层设置；所述第二晶体管的源极和漏极中与所述第二像素电极电连接的一者，还与所述第四电极电连接；
其中，所述第三电极和所述第四电极构成第二存储电容。
11.根据权利要求7所述的阵列基板，其特征在于，还包括：
与所述第三晶体管的栅极同层设置、且沿第二方向延伸的多条第一栅线、多条第二栅线和多条第三栅线；所述第一晶体管的栅极与一条第一栅线电连接，所述第二晶体管的栅极与一条第二栅线电连接，所述第三晶体管的栅极与一条第三栅线电连接；所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的同一侧，或者分别设置于所述第一像素电极的相对两侧；以及，
设置于每个所述子像素区域内的至少一个连接部，所述至少一个连接部与所述第三晶体管的源极和漏极、所述第一像素电极或所述第二像素电极同层设置；
其中，在所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的同一侧的情况下，相对远离所述第一像素电极的两条栅线分别通过一个连接部与对应的晶体管的栅极电连接；
在所述第一栅线、所述第二栅线和所述第三栅线设置于所述第一像素电极的相对两侧的情况下，设置于其中一侧的两条栅线中，相对远离所述第一像素电极的一条栅线通过所述连接部与对应的晶体管的栅极电连接。
12.根据权利要求7～11中任一项所述的阵列基板，其特征在于，还包括：设置在所述第一像素电极和所述第二像素电极之间的钝化层；
所述钝化层中覆盖所述第二像素电极的部分设置有开口；
所述开口在所述衬底上的正投影与所述第一像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
13.一种阵列基板的制备方法，其特征在于，包括：
提供衬底；所述衬底具有多个子像素区域；
在所述衬底的每个子像素区域内形成第一晶体管和第二晶体管；
在所述子像素区域内形成第一像素电极和第二像素电极；
其中，所述第一像素电极和所述第二像素电极相互绝缘；所述第一像素电极与所述第一晶体管电连接，所述第二像素电极与所述第二晶体管电连接。
14.根据权利要求13所述的阵列基板的制备方法，其特征在于，所述在所述子像素区域内形成第一像素电极和第二像素电极，包括：
采用同一次构图工艺，在所述第一晶体管和所述第二晶体管远离所述衬底的一侧形成所述第一像素电极和所述第二像素电极；
其中，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者之间具有间隙。
15.根据权利要求13所述的阵列基板的制备方法，其特征在于，所述在所述子像素区域内形成第一像素电极和第二像素电极，包括：
在所述第一晶体管和所述第二晶体管远离所述衬底的一侧形成第二像素电极；
在所述第二像素电极远离所述衬底的一侧形成第一像素电极；
其中，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影部分重叠；或者，所述第一像素电极在所述衬底上的正投影与所述第二像素电极在所述衬底上的正投影无交叠，且二者的部分边界相切。
16.根据权利要求14或15所述的阵列基板的制备方法，其特征在于，所述在所述衬底的每个子像素区域内形成第一晶体管和第二晶体管，包括：
在所述衬底的一侧形成栅导电层；所述栅导电层包括位于每个子像素区域内的所述第一晶体管的栅极和所述第二晶体管的栅极；
在所述栅导电层远离所述衬底的一侧形成源漏导电层；所述源漏导电层包括位于每个子像素区域内的所述第一晶体管的源极和漏极、所述第二晶体管的源极和漏极及沿第一方向延伸的多条数据线；
其中，所述第一晶体管的源极和漏极中的一者与所述第一像素电极电连接，另一者与一条数据线电连接；
所述第二晶体管的源极和漏极中的一者与所述第一像素电极或所述数据线电连接，另一者与所述第二像素电极电连接。
17.根据权利要求16所述的阵列基板的制备方法，其特征在于，还包括：
在形成所述第一晶体管和所述第二晶体管的过程中，在每个所述子像素区域内同步形成第三晶体管；
其中，所述源漏导电层还包括：位于每个所述子像素区域内的所述第三晶体管的源极和漏极；所述栅导电层还包括：沿第二方向延伸的多条公共电极线以及位于每个所述子像素区域内的所述第三晶体管的栅极；所述第三晶体管的源极和漏极中的一者与所述第二像素电极电连接，另一者与一条公共电极线电连接。
18.一种电子纸显示装置，其特征在于，包括：
如权利要求1～12中任一项所述的阵列基板；
与所述阵列基板相对设置的对置基板；以及，
设置在所述阵列基板和所述对置基板之间的多个带电粒子。
19.一种如权利要求18所述的电子纸显示装置的驱动方法，其特征在于，包括：
在第一温度下，控制所述电子纸显示装置的阵列基板中的第一晶体管打开，对所述阵列基板中的第一像素电极充电，并控制所述阵列基板中的第二晶体管关断；
在第二温度下，控制所述第一晶体管和所述第二晶体管打开，对所述第一像素电极和所述阵列基板中的第二像素电极充电；
其中，所述第一温度大于所述第二温度。
20.根据权利要求19所述的驱动方法，其特征在于，在所述阵列基板包括第三晶体管、数据线、第一栅线、第二栅线、第三栅线和公共电极线的情况下，
所述驱动方法包括：
在所述第一温度下，通过所述第一栅线向所述第一晶体管传输第一控制信号，控制所述第一晶体管打开；通过所述数据线将数据电压传输至所述第一像素电极，对所述第一像素电极充电；
通过所述第二栅线向所述第二晶体管传输第二控制信号，控制所述第二晶体管关断；
通过所述第三栅线向所述第三晶体管传输第三控制信号，控制所述第三晶体管打开；通过所述公共电极线将公共电压传输至所述第二像素电极，对所述第二像素电极充电；
在所述第二温度下，通过所述第一栅线向所述第一晶体管传输第一控制信号，控制所述第一晶体管打开；通过所述第二栅线向所述第二晶体管传输第四控制信号，控制所述第二晶体管打开；通过所述数据线将数据电压传输至所述第一像素电极和所述第二像素电极，对所述第一像素电极和所述第二像素电极充电；
通过所述第三栅线向所述第三晶体管传输第五控制信号，控制所述第三晶体管关断。
CN202010435839.3A 2020-05-21 2020-05-21 阵列基板及其制备方法、电子纸显示装置及其驱动方法 Active CN111474800B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010435839.3A CN111474800B (zh) 2020-05-21 2020-05-21 阵列基板及其制备方法、电子纸显示装置及其驱动方法
US17/770,020 US20220399382A1 (en) 2020-05-21 2021-04-14 Array substrate and manufacturing method therefor, electronic paper display apparatus and driving method therefor
PCT/CN2021/087164 WO2021233022A1 (zh) 2020-05-21 2021-04-14 阵列基板及其制备方法、电子纸显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010435839.3A CN111474800B (zh) 2020-05-21 2020-05-21 阵列基板及其制备方法、电子纸显示装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN111474800A true CN111474800A (zh) 2020-07-31
CN111474800B CN111474800B (zh) 2024-01-19

Family

ID=71764578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010435839.3A Active CN111474800B (zh) 2020-05-21 2020-05-21 阵列基板及其制备方法、电子纸显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US20220399382A1 (zh)
CN (1) CN111474800B (zh)
WO (1) WO2021233022A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021233022A1 (zh) * 2020-05-21 2021-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法、电子纸显示装置及其驱动方法
CN114460782A (zh) * 2020-10-30 2022-05-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2022193239A1 (zh) * 2021-03-18 2022-09-22 京东方科技集团股份有限公司 电子纸及其制作方法、显示装置
WO2023226626A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示基板、显示装置及制作方法
WO2024197878A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449317A (zh) * 2006-05-17 2009-06-03 皇家飞利浦电子股份有限公司 改进的显示设备
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
CN108132570A (zh) * 2016-12-01 2018-06-08 元太科技工业股份有限公司 显示装置及电子纸显示装置
US20190019815A1 (en) * 2016-03-31 2019-01-17 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
US20190361314A1 (en) * 2018-05-22 2019-11-28 Japan Display Inc. Display device and array substrate
CN112309337A (zh) * 2019-07-30 2021-02-02 思电子系统意象公司 电子纸装置及其驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4690079B2 (ja) * 2005-03-04 2011-06-01 セイコーエプソン株式会社 電気泳動装置とその駆動方法、及び電子機器
JP5200700B2 (ja) * 2008-07-02 2013-06-05 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
KR20100038920A (ko) * 2008-10-07 2010-04-15 엘지디스플레이 주식회사 전기 영동 표시장치
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
TWI472799B (zh) * 2012-09-21 2015-02-11 Au Optronics Corp 顯示面板
CN111474800B (zh) * 2020-05-21 2024-01-19 京东方科技集团股份有限公司 阵列基板及其制备方法、电子纸显示装置及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449317A (zh) * 2006-05-17 2009-06-03 皇家飞利浦电子股份有限公司 改进的显示设备
US20190019815A1 (en) * 2016-03-31 2019-01-17 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, and display apparatus
CN108132570A (zh) * 2016-12-01 2018-06-08 元太科技工业股份有限公司 显示装置及电子纸显示装置
CN106873264A (zh) * 2017-04-27 2017-06-20 厦门天马微电子有限公司 阵列基板、液晶显示面板、显示装置和像素充电方法
US20190361314A1 (en) * 2018-05-22 2019-11-28 Japan Display Inc. Display device and array substrate
CN112309337A (zh) * 2019-07-30 2021-02-02 思电子系统意象公司 电子纸装置及其驱动方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021233022A1 (zh) * 2020-05-21 2021-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法、电子纸显示装置及其驱动方法
CN114460782A (zh) * 2020-10-30 2022-05-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN114460782B (zh) * 2020-10-30 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
WO2022193239A1 (zh) * 2021-03-18 2022-09-22 京东方科技集团股份有限公司 电子纸及其制作方法、显示装置
WO2023226626A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示基板、显示装置及制作方法
WO2024197878A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20220399382A1 (en) 2022-12-15
CN111474800B (zh) 2024-01-19
WO2021233022A1 (zh) 2021-11-25

Similar Documents

Publication Publication Date Title
CN111474800A (zh) 阵列基板及其制备方法、电子纸显示装置及其驱动方法
EP3355110B1 (en) Array substrate, manufacturing method thereof, and display device
US10615181B2 (en) Array substrate, display panel, manufacturing method, and display device
KR101305071B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US9285647B2 (en) TFT array substrate, E-paper display panel and method for manufacturing the same
EP4095595B1 (en) Array substrate and display device
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
US20240234437A9 (en) Array substrate and control method thereof, manufacturing method thereof and electronic paper display device
CN105223726B (zh) 彩色滤光片基板及制作方法和液晶显示装置及驱动方法
CN102998862B (zh) 阵列基板及液晶显示面板
CN113534561B (zh) 显示基板及其制造方法、显示装置
US10712594B2 (en) Flat display panel and method of manufacturing the same
CN215895193U (zh) 显示面板和显示装置
CN204719374U (zh) 一种阵列基板及显示装置
US20070228379A1 (en) E-ink display panel and active device array substrate thereof
EP3690537A1 (en) Array substrate and manufacturing method thereof, and display device
US11480832B2 (en) Array substrate and display panel
KR100433209B1 (ko) 액정표시장치의 어래이 기판 및 그 제조방법
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN110992835B (zh) 阵列基板、显示装置及其驱动方法
CN113299666A (zh) 显示面板及其驱动方法、显示装置
TWM578396U (zh) 電致變色顯示器
US20230123019A1 (en) Display substrate, manufacturing method thereof and display apparatus
CN221508181U (zh) 一种低成本高开口率的tft阵列基板
US8461054B2 (en) Method of manufacturing liquid crystal display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant