CN221508181U - 一种低成本高开口率的tft阵列基板 - Google Patents
一种低成本高开口率的tft阵列基板 Download PDFInfo
- Publication number
- CN221508181U CN221508181U CN202320344023.9U CN202320344023U CN221508181U CN 221508181 U CN221508181 U CN 221508181U CN 202320344023 U CN202320344023 U CN 202320344023U CN 221508181 U CN221508181 U CN 221508181U
- Authority
- CN
- China
- Prior art keywords
- gip
- plane
- layer
- hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 290
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 7
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 13
- 238000007747 plating Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型涉及显示器技术领域，提供一种低成本高开口率的TFT阵列基板，包括：玻璃衬底，分为GIP电路区与面内电路区；第一栅绝缘层开设有第一GIP挖孔、第二GIP挖孔与第一面内挖孔；第二金属层，形成第一GIP导电层与第二GIP导电层、面内导电层与TP走线；第二栅绝缘层开设有第三GIP挖孔、第四GIP挖孔与第二面内挖孔；公共电极，穿过第二面内挖孔与TP走线连接；有源层，固定设置在第二栅绝缘层；面内漏极与TP走线交错叠加。本实用新型的优点在于：公共电极与TP走线之间的挖孔与第一GIP挖孔、第二GIP挖孔在同一道工序完成，降低生产成本，增大面内栅极与面内漏极之间的距离，减小栅极与漏极之间的寄生电容，将漏极设置在TP走线的上方，提高开口率。
Description
技术领域
本实用新型涉及显示器技术领域，具体地涉及一种低成本高开口率的TFT阵列基板。
背景技术
TFT-LCD显示器发展至今，在显示技术的不断的得到发展，有很多的优点，比如可视面积大、显示信息量大、可实现大容量高清晰度显示、平板型结构、低功耗低电压、与大规模集成电路相匹配、无辐射等。但是随着产品低功耗、高亮度的需求，以及液晶显示器不断向高品质、高画质方向发展，对画面品质的改善就是液晶显示的发展重要方向之一。影响液晶显示器画面品质的因素有很多，比如开口率、分辨率、对比度、亮度、色温、色域等。
当光线经由背光板发射出来时，并不是所有的光线都能穿过面板，比如给LCD的源极驱动芯片及栅极驱动芯片用的信号走线，以及TFT本身，还有储存电压用的储存电容等等，这些地方除了不完全透光外,也由于经过这些地方的光线并不受到电压的控制，而无法显示正确的灰阶，所以都需利用black matrix加以遮蔽，以免干扰到其它透光区域的正确亮度；而有效的透光区域与全部面积的比例就称之为开口率。
参阅图1与图2，图1为传统的TFT阵列基板的结构示意图；图2是与图1对应的阵列基板电路简图。(1)图1的阵列基板分为GIP电路区与面内电路区，这里采用的是阵列基板行驱动技术，该技术是利用薄膜晶体管阵列制程将栅极扫描驱动电路制作在TFT阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。阵列基板的面内电路区有很多行像素，一行像素的TFT器件公用一个栅极，也对应了该行GIP电路区的第一TFT器件和第二TFT器件。结合图2，其中像素TFT器件主要包括面内栅极(Vg)、面内源极(Vs)与面内漏极(Vd)；第一TFT器件主要包括第一GIP栅极(Vg1)、第一GIP源极(Vs1)与第一GIP漏极(Vd1)；第二TFT器件主要包括第二GIP栅极(Vg2)、第二GIP源极(Vs2)与第二GIP漏极(Vd2)；第一TFT器件的第一GIP源极(Vs1)连接的是FW讯号，FW讯号是持续的高电平讯号，当第一TFT器件打开时，FW讯号通过第一TFT器件输出给第二TFT器件的第二GIP栅极(Vg2)；第二TFT器件的第二GIP源极(Vs2)连接的是CK讯号，当第二TFT器件打开时，CK讯号通过第二TFT器件输出给像素TFT的面内栅极(Vg)；图2中C是GIP电路区的GIP电容，Cgd是面内栅极与面内漏极之间的寄生电容，V画素是画素电极，Vcom是公共电极，Cst是液晶，Data是输给画素电极的数据信号。
逐行扫描的大致原理：当一行像素开始扫描时，此时该行GIP电路区的第二TFT器件的第二GIP源极由低电位切换为高电位，在第二TFT器件打开时，第二GIP源极的高电位传递给第二GIP漏极，第二GIP漏极输出分为两部分：一部分是通过一个GIP挖孔传给面内栅极，从而面内该行所有像素的TFT打开，数据信号由面内源极经过面内漏极写入到对应像素的画素电极，另一部分传给下一行像素对应的GIP电路区第一TFT器件的第一GIP栅极，从而使此行的第一TFT器件打开，第一GIP漏极变为高电位，并通过另一个GIP挖孔传到第二GIP栅极，GIP电容开始充电。也就是说这一行像素信号的写入与下一行像素对应的GIP电路区的GIP电容充电是同步开始和结束的。其中GIP电容有两个极板，一个极板与第二GIP栅极(也是第一GIP漏极)连接，另一个极板与第二GIP漏极连接，GIP电容的作用就是通过第二GIP漏极的电位由低变高时，耦合给第二GIP栅极，从而提高第二GIP栅极的电位，这样第二TFT器件在高电位输出阶段能够打开得更充分。当这一行的第二TFT器件的高电位输出结束，即第二GIP源极由高电位切换为低电位，相应地第二GIP漏极输出由高电位变成低电位，也就是该行面内所有像素的信号写入结束，下一行像素对应的GIP电路区的GIP电容的充电结束，此时下一行GIP电路区的第二TFT器件的第二GIP源极切换为高电位，对应的该行面内所以像素的TFT打开，数据信号开始写入到画素电极，再下一行GIP电路区的GIP电容开始充电。
在图1的TFT阵列基板的制作过程中，是先在栅绝缘层开设第一GIP漏极与第二GIP栅极之间的挖孔、第二GIP漏极与面内栅极之间的挖孔，再进行画素电极与漏极之间的挖孔，最后进行公共电极与TP走线之间的挖孔，开设挖孔的工序较多，从而成本较高。
(2)对于TFT-LCD显示器而言，一般把与画素电极相连的TFT一侧叫做漏极，漏极与栅极金属之间形成的电容叫做寄生电容。在面内电路区，在像素的TFT关闭的瞬间，由于寄生电容的存在，寄生电容之间的耦合作用会造成在正极性帧和负极性帧时画素电极的电压同时被下拉一个跳变量，此时原先理想状态下的公共电极Vcom点位就会偏离中心位置，导致液晶在正负极性状态下的两端电压不一样，这样就会造成正负极性下通光量不一样，造成画面的闪烁。
(3)图1中TP走线与源极漏极在相同层即都在栅绝缘层的上表面，其中TP走线用于给公共电极提供电压信号，公共电极用于跟液晶的一端连接，画素电极用于跟液晶的另一端连接，液晶显示屏的透光区域为像素显示区，由于TP走线的位置不透光，图1中的TP走线经过像素显示区，从而降低显示屏的开口率。
所以降低生产成本、减小寄生电容以及提高开口率是目前本领域应该解决的问题。
实用新型内容
本实用新型要解决的技术问题，在于提供一种低成本高开口率的TFT阵列基板，公共电极与TP走线之间的挖孔、第一GIP漏极与第二GIP导电层之间的挖孔、第二GIP漏极与面内导电层之间的挖孔是在同一道工序完成，降低生产成本，增大面内栅极与面内漏极之间的距离，减小栅极与漏极之间的寄生电容，将漏极设置在TP走线的上方，提高开口率。
本实用新型是这样实现的：
一种低成本高开口率的TFT阵列基板，包括：
玻璃衬底，分为GIP电路区与面内电路区；
第一金属层，固定设置在所述玻璃衬底的上表面，在所述GIP电路区形成间隔分布的第一GIP栅极与第二GIP栅极，在所述面内电路区形成面内栅极；
第一栅绝缘层，固定设置在所述第一GIP栅极、第二GIP栅极、面内栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一GIP挖孔、第二GIP挖孔与第一面内挖孔；
第二金属层，固定设置在所述第一栅绝缘层的上表面，在所述GIP电路区形成间隔分布的第一GIP导电层与第二GIP导电层，在所述面内电路区形成间隔分布的面内导电层与TP走线，所述第一GIP导电层位于所述第一GIP栅极的正上方，还穿过所述第一GIP挖孔与所述第一GIP栅极连接，所述第二GIP导电层位于所述第二GIP栅极的正上方，还穿过所述第二GIP挖孔与所述第二GIP栅极连接，所述面内导电层位于所述面内栅极的正上方，还穿过所述第一面内挖孔与所述面内栅极连接；
第二栅绝缘层，固定设置在所述第一GIP导电层、第二GIP导电层、TP走线、面内导电层与第一栅绝缘层的上表面，所述第二栅绝缘层开设有第三GIP挖孔、第四GIP挖孔与第二面内挖孔；
公共电极，固定设置在所述第二栅绝缘层的上表面，还穿过所述第二面内挖孔与所述TP走线连接；
有源层，固定设置在所述第二栅绝缘层的上表面，在所述GIP电路区形成间隔分布的第一GIP有源层与第二GIP有源层，在所述面内电路区形成面内有源层，所述第一GIP有源层位于所述第一GIP导电层的正上方，所述第二GIP有源层位于所述第二GIP导电层的正上方，所述面内有源层位于所述面内导电层的正上方；
第三金属层，固定设置在所述第二栅绝缘层的上表面，在所述GIP电路区形成第一GIP源极、第一GIP漏极、第二GIP源极、第二GIP漏极与GIP电容，在所述面内电路区形成面内源极与面内漏极，所述第一GIP源极与所述第一GIP有源层的左端连接，所述第一GIP漏极与所述第一GIP有源层的右端连接，所述第一GIP漏极还穿过所述第三GIP挖孔与所述第二GIP导电层连接，所述第二GIP源极与所述第二GIP有源层的左端连接，所述第二GIP漏极与所述第二GIP有源层的右端连接，所述第二GIP漏极还穿过所述第四GIP挖孔与所述面内导电层连接，所述GIP电容的一个极板与所述第一GIP漏极连接，所述GIP电容的另一个极板与所述第二GIP漏极连接，所述面内源极与所述面内有源层的左端连接，所述面内漏极与所述面内有源层的右端连接，所述面内漏极与所述TP走线交错叠加；
钝化层，固定设置在所述第一GIP源极、第一GIP漏极、第二GIP源极、第二GIP漏极、GIP电容、面内源极、面内漏极、第一GIP有源层、第二GIP有源层、面内有源层与第二栅绝缘层的上表面，所述钝化层开设有第三面内挖孔；
画素电极，固定设置在所述钝化层的上表面，还穿过所述第三面内挖孔与所述面内漏极连接。
进一步地，所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
进一步地，所述第一栅绝缘层、第二栅绝缘层、钝化层、介质绝缘层都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
进一步地，所述有源层是IGZO材料，所述画素电极与所述公共电极都是ITO材料。
进一步地，所述第一面内挖孔的位置是靠近所述面内源极，所述第一GIP挖孔的位置是靠近所述第一GIP源极，所述第二GIP挖孔的位置是靠近所述第二GIP源极。
进一步地，所述第一面内挖孔、第二面内挖孔、第三面内挖孔、第一GIP挖孔、第二GIP挖孔、第三GIP挖孔、第四GIP挖孔都是倒锥形。
进一步地，还包括液晶，所述液晶的一端与所述画素电极连接，所述液晶的另一端与所述公共电极连接，所述TP走线还位于所述液晶的左方。
本实用新型的优点在于：1、与背景技术相比，本实用新型的公共电极与TP走线之间的挖孔、第一GIP漏极与第二GIP导电层之间的挖孔、第二GIP漏极与面内导电层之间的挖孔是在同一道工序完成，这样可以节省光罩，降低生产成本；2、在面内栅极与面内有源层之间设置一个面内导电层，面内栅极通过面内导电层对面内有源层进行控制，在不影响对面内有源层的控制能力的前提下，通过第一栅绝缘层与第二栅绝缘层增大面内栅极与面内漏极之间的距离，降低面内栅极与面内漏极之间的寄生电容，同理降低第一GIP栅极与第一GIP漏极之间的寄生电容，降低第二GIP栅极与第二GIP漏极之间的寄生电容；3、TP走线与面内导电层设置在相同层，面内漏极设置在TP走线的上方，面内漏极位置与TP走线位置都是不透光，有效地利用面内漏极下方增大的空间，这样TP走线不用经过像素显示区，提高TFT阵列基板的开口率。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是背景技术中传统的TFT阵列基板的结构示意图。
图2是背景技术中传统的TFT阵列基板的电路简图。
图3是本实用新型的低成本高开口率的TFT阵列基板的结构示意图。
图4是本实用新型的低成本高开口率的TFT阵列基板的制作流程图一。
图5是本实用新型的低成本高开口率的TFT阵列基板的制作流程图二。
图6是本实用新型的低成本高开口率的TFT阵列基板的制作流程图三。
图7是本实用新型的低成本高开口率的TFT阵列基板的制作流程图四。
图8是本实用新型的低成本高开口率的TFT阵列基板的制作流程图五。
图9是本实用新型的低成本高开口率的TFT阵列基板的制作流程图六。
图10是本实用新型的低成本高开口率的TFT阵列基板的制作流程图七。
图11是本实用新型的低成本高开口率的TFT阵列基板的制作流程图八。
图12是本实用新型的低成本高开口率的TFT阵列基板的制作流程图九。
附图标记：玻璃衬底1；GIP电路区11；第一GIP栅极111；第一GIP有源层112；第一GIP源极113；第一GIP漏极114；第二GIP栅极115；第二GIP有源层116；第二GIP源极117；第二GIP漏极118；电容119；面内电路区12；面内栅极121；面内有源层122；面内源极123；面内漏极124；栅绝缘层2；第一栅绝缘层21；第一GIP挖孔211；第二GIP挖孔212；第一面内挖孔213；GIP挖孔214；第二栅绝缘层22；第三GIP挖孔221；第四GIP挖孔222；第二面内挖孔223；第一GIP导电层3；第二GIP导电层4；面内导电层5；TP走线6；公共电极7；钝化层8；第三面内挖孔81；画素电极9。
具体实施方式
本实用新型实施例通过提供一种低成本高开口率的TFT阵列基板，解决了背景技术中TFT阵列基板开设挖孔的工序较多，存在寄生电容造成画面闪烁以及TP走线经过像素显示区从而降低开口率的缺点，实现了降低生产成本、提高开口率、降低寄生电容的技术效果。
本实用新型实施例中的技术方案为解决上述缺点，总体思路如下：
相较于背景技术中传统的TFT阵列基板，本实用新型的改进点是公共电极与TP走线之间的挖孔、第一GIP漏极与第二GIP导电层之间的挖孔、第二GIP漏极与面内导电层之间的挖孔是在同一道工序完成，减少挖孔工序，这样可以节省光罩，降低生产成本；通过第一栅绝缘层与第二栅绝缘层增大面内栅极与面内漏极之间的距离，从而降低面内栅极与面内漏极之间的寄生电容，并在面内栅极与面内有源层之间设置一个面内导电层，面内导电层也在第一栅绝缘层与第二栅绝缘层之间，面内栅极通过面内导电层对面内有源层进行控制，在不影响对面内有源层的控制能力的前提下，达到降低面内栅极与面内漏极之间的寄生电容的目的，将TP走线与面内导电层设置在相同层，面内漏极设置在TP走线的上方，由于面内漏极位置与TP走线位置都是不透光的，相当于用面内漏极遮住TP走线，形成面内漏极与TP走线交错叠加，有利地利用面内漏极下方增大的空间，这样TP走线不用经过像素显示区，原先TP走线的位置就可以让位于像素显示区，提高TFT阵列基板的开口率。
为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参阅图1至图12，本实用新型的优选实施例。
一种低成本高开口率的TFT阵列基板，包括：
玻璃衬底1，分为GIP电路区11与面内电路区12；
第一金属层，固定设置在所述玻璃衬底1的上表面，在所述GIP电路区11形成间隔分布的第一GIP栅极111与第二GIP栅极115，在所述面内电路区12形成面内栅极121；
第一栅绝缘层21，固定设置在所述第一GIP栅极111、第二GIP栅极115、面内栅极121与玻璃衬底1的上表面，所述第一栅绝缘层21开设有第一GIP挖孔211、第二GIP挖孔212与第一面内挖孔213；
第二金属层，固定设置在所述第一栅绝缘层21的上表面，在所述GIP电路区11形成间隔分布的第一GIP导电层3与第二GIP导电层4，在所述面内电路区12形成间隔分布的面内导电层5与TP走线6，所述第一GIP导电层3位于所述第一GIP栅极111的正上方，还穿过所述第一GIP挖孔211与所述第一GIP栅极111连接，所述第二GIP导电层4位于所述第二GIP栅极115的正上方，还穿过所述第二GIP挖孔212与所述第二GIP栅极115连接，所述面内导电层5位于所述面内栅极121的正上方，还穿过所述第一面内挖孔213与所述面内栅极121连接；
第二栅绝缘层22，固定设置在所述第一GIP导电层3、第二GIP导电层4、TP走线6、面内导电层5与第一栅绝缘层21的上表面，所述第二栅绝缘层22开设有第三GIP挖孔221、第四GIP挖孔222与第二面内挖孔223；
公共电极7，固定设置在所述第二栅绝缘层22的上表面，还穿过所述第二面内挖孔223与所述TP走线6连接；
有源层，固定设置在所述第二栅绝缘层22的上表面，在所述GIP电路区11形成间隔分布的第一GIP有源层112与第二GIP有源层116，在所述面内电路区12形成面内有源层122，所述第一GIP有源层112位于所述第一GIP导电层3的正上方，所述第二GIP有源层116位于所述第二GIP导电层4的正上方，所述面内有源层122位于所述面内导电层5的正上方；
第三金属层，固定设置在所述第二栅绝缘层22的上表面，在所述GIP电路区11形成第一GIP源极113、第一GIP漏极114、第二GIP源极117、第二GIP漏极118与GIP电容119，在所述面内电路区12形成面内源极123与面内漏极124，所述第一GIP源极113与所述第一GIP有源层112的左端连接，所述第一GIP漏极114与所述第一GIP有源层112的右端连接，所述第一GIP漏极114还穿过所述第三GIP挖孔221与所述第二GIP导电层4连接，所述第二GIP源极117与所述第二GIP有源层116的左端连接，所述第二GIP漏极118与所述第二GIP有源层116的右端连接，所述第二GIP漏极118还穿过所述第四GIP挖孔222与所述面内导电层5连接，所述GIP电容119的一个极板与所述第一GIP漏极114连接，所述GIP电容119的另一个极板与所述第二GIP漏极118连接，所述面内源极123与所述面内有源层122的左端连接，所述面内漏极124与所述面内有源层122的右端连接，所述面内漏极124与所述TP走线6交错叠加；
钝化层8，固定设置在所述第一GIP源极113、第一GIP漏极114、第二GIP源极117、第二GIP漏极118、GIP电容119、面内源极123、面内漏极124、第一GIP有源层112、第二GIP有源层116、面内有源层122与第二栅绝缘层22的上表面，所述钝化层8开设有第三面内挖孔81；
画素电极9，固定设置在所述钝化层8的上表面，还穿过所述第三面内挖孔81与所述面内漏极124连接。
该阵列基板的设计特点有三个，特点一是在面内栅极121和面内有源层122中间的栅绝缘层中加入一个导电层，并在通过挖孔的方式将导电层与面内栅极121连接，这样面内栅极121就可以通过导电层对面内有源层122进行控制；导电层与面内有源层122之间的距离与背景技术中传统的TFT阵列基板的面内栅极121与面内有源层122之间的距离相等，这样就不影响对面内有源层122的控制能力，由于增大的面内栅极121与面内漏极124之间的距离，从而降低了面内栅极121与面内漏极124之间的寄生电容119。特点二是TP走线6制作在面内漏极124下方，有效地利用面内漏极124下方增大的距离空间；相较于背景技术中TP走线6与面内漏极124制作在相同层，TP走线6的位置不透光，在TP走线6经过像素显示区时就降低了开口率，本实用新型将TP走线6的位置调整到面内漏极124的下方，TP走线6不用经过像素显示区，TP走线6是与面内漏极124交错叠加，原先TP走线6的位置就可以让位于像素显示区，这样提高TFT阵列基板的开口率。特点三是公共电极7和TP走线6之间小孔和GIP电路区11的第一GIP挖孔211与第二GIP挖孔212在同一道工艺完成，这样可以节省光罩，减少生产成本。
所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
所述第一栅绝缘层21、第二栅绝缘层22、钝化层8、介质绝缘层都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
所述有源层是IGZO材料，所述画素电极9与所述公共电极7都是ITO材料。
所述第一面内挖孔213的位置是靠近所述面内源极123，所述第一GIP挖孔211的位置是靠近所述第一GIP源极113，所述第二GIP挖孔212的位置是靠近所述第二GIP源极117。第一GIP导电层3不在第一GIP漏极114的正下方，第二GIP导电层4不在第一GIP漏极114的正下方，面内导电层5不在面内漏极124的正下方。
所述第一面内挖孔213、第二面内挖孔223、第三面内挖孔81、第一GIP挖孔211、第二GIP挖孔212、第三GIP挖孔221、第四GIP挖孔222都是倒锥形。便于将材料沉积固定在挖孔。
还包括液晶，所述液晶的一端与所述画素电极9连接，所述液晶的另一端与所述公共电极7连接，所述TP走线6还位于所述液晶的左方。TP走线6的全称是Touch Panel SenserLine；TP走线6是给公共电极7提供电压信号。由于将TP走线6的位置调整在面内漏极124下方增大的距离空间，原先TP走线6的位置变为透光区域，就可以将更大尺寸的液晶覆盖原先TP走线6的位置，增加液晶显示屏的透光区域，从而提高开口率。
结合图4至图12，一种低成本高开口率的TFT阵列基板的制作方法，包括以下步骤：
S1、将玻璃衬底1分为GIP电路区11与面内电路区12，将第一金属层镀在玻璃衬底1的上表面，在所述GIP电路区11形成间隔分布的第一GIP栅极111与第二GIP栅极115，在所述面内电路区12形成面内栅极121；
第一金属层的材料可以选择MO/AL/MO三层结构、Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S2、将第一栅绝缘层21镀在所述第一GIP栅极111、第二GIP栅极115、面内栅极121与玻璃衬底1的上表面，所述第一栅绝缘层21开设有第一GIP挖孔211、第二GIP挖孔212与第一面内挖孔213，所述第一GIP栅极111露出于所述第一GIP挖孔211，所述第二GIP栅极115露出于所述第二GIP挖孔212，所述面内栅极121露出于所述第一面内挖孔213；
第一栅绝缘层21的材质用SiOx单层，SiNx单层或者SiNx/SiOx双层，CVD成膜，通过干式蚀刻在栅极上方开出小孔，用于导电层与栅极连接。
S3、将第二金属层镀在所述第一栅绝缘层21的上表面，在所述GIP电路区11形成间隔分布的第一GIP导电层3与第二GIP导电层4，在所述面内电路区12形成间隔分布的面内导电层5与TP走线6，所述第一GIP导电层3位于所述第一GIP栅极111的正上方，还穿过所述第一GIP挖孔211与所述第一GIP栅极111连接，所述第二GIP导电层4位于所述第二GIP栅极115的正上方，还穿过所述第二GIP挖孔212与所述第二GIP栅极115连接，所述面内导电层5位于所述面内栅极121的正上方，还穿过所述第一面内挖孔213与所述面内栅极121连接；
第二金属层材料可以选择MO/AL/MO叠层、Ti/AL/Ti叠层，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S4、将第二栅绝缘层22镀在所述第一GIP导电层3、第二GIP导电层4、TP走线6、面内导电层5与第一栅绝缘层21的上表面，所述第二栅绝缘层22开设有第三GIP挖孔221、第四GIP挖孔222与第二面内挖孔223，所述第二GIP导电层4露出于所述第三GIP挖孔221，所述面内导电层5露出于所述第四GIP挖孔222，所述TP走线6露出于所述第二面内挖孔223；
第二栅绝缘层22的材质用SiOx单层或者SiNx/SiOx双层，CVD成膜，通过干式蚀刻掉TP走线6上方的第二栅绝缘层22，开出第二面内挖孔223，用于TP走线6和公共电极7连接。
S5、将公共电极7镀在所述第二栅绝缘层22的上表面，所述公共电极7还穿过所述第二面内挖孔223与所述TP走线6连接；
公共电极7材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。
S6、将有源层镀在所述第二栅绝缘层22的上表面，在所述GIP电路区11形成间隔分布的第一GIP有源层112与第二GIP有源层116，在所述面内电路区12形成面内有源层122，所述第一GIP有源层112位于所述第一GIP导电支的正上方，所述第二GIP有源层116位于所述第二GIP导电层4的正上方，所述面内有源层122位于所述面内导电层5的正上方；
有源层的材料选择为IGZO等金属氧化物半导体，PVD成膜，蚀刻方式为湿刻。
S7、将第三金属层镀在所述第二栅绝缘层22的上表面，在所述GIP电路区11形成第一GIP源极113、第一GIP漏极114、第二GIP源极117、第二GIP漏极118与GIP电容119，在所述面内电路区12形成面内源极123与面内漏极124，所述第一GIP源极113与所述第一GIP有源层112的左端连接，所述第一GIP漏极114与所述第一GIP有源层112的右端连接，所述第一GIP漏极114还穿过所述第三GIP挖孔221与所述第二GIP导电层4连接，所述第二GIP源极117与所述第二GIP有源层116的左端连接，所述第二GIP漏极118与所述第二GIP有源层116的右端连接，所述第二GIP漏极118还穿过所述第四GIP挖孔222与所述面内导电层5连接，所述GIP电容119的一个极板与所述第一GIP漏极114连接，所述GIP电容119的另一个极板与所述第二GIP漏极118连接，所述面内源极123与所述面内有源层122的左端连接，所述面内漏极124与所述面内有源层122的右端连接，所述面内漏极124与所述TP走线6交错叠加；
第三金属层的材料可以选择MO/AL/MO三层结构或者Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S8、将钝化层8镀在所述第一GIP源极113、第一GIP漏极114、第二GIP源极117、第二GIP漏极118、GIP电容119、面内源极123、面内漏极124、第一GIP有源层112、第二GIP有源层116、面内有源层122与第二栅绝缘层22的上表面，所述钝化层8开设有第三面内挖孔81，所述面内漏极124露出于所述第三面内挖孔81；
钝化层8的作用是充当绝缘介质，材质用SiOx单层或者SiOx/SiNOx双层结构，CVD成膜，通过干式蚀刻在漏极上方蚀刻掉钝化层8开出小孔，用于漏极和画素电极9连接。
S9、将画素电极9镀在所述钝化层8的上表面，所述画素电极9还穿过所述第三面内挖孔81与所述面内漏极124连接。
画素电极9的材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (7)
1.一种低成本高开口率的TFT阵列基板，其特征在于，包括：
玻璃衬底，分为GIP电路区与面内电路区；
第一金属层，固定设置在所述玻璃衬底的上表面，在所述GIP电路区形成间隔分布的第一GIP栅极与第二GIP栅极，在所述面内电路区形成面内栅极；
第一栅绝缘层，固定设置在所述第一GIP栅极、第二GIP栅极、面内栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一GIP挖孔、第二GIP挖孔与第一面内挖孔；
第二金属层，固定设置在所述第一栅绝缘层的上表面，在所述GIP电路区形成间隔分布的第一GIP导电层与第二GIP导电层，在所述面内电路区形成间隔分布的面内导电层与TP走线，所述第一GIP导电层位于所述第一GIP栅极的正上方，还穿过所述第一GIP挖孔与所述第一GIP栅极连接，所述第二GIP导电层位于所述第二GIP栅极的正上方，还穿过所述第二GIP挖孔与所述第二GIP栅极连接，所述面内导电层位于所述面内栅极的正上方，还穿过所述第一面内挖孔与所述面内栅极连接；
第二栅绝缘层，固定设置在所述第一GIP导电层、第二GIP导电层、TP走线、面内导电层与第一栅绝缘层的上表面，所述第二栅绝缘层开设有第三GIP挖孔、第四GIP挖孔与第二面内挖孔；
公共电极，固定设置在所述第二栅绝缘层的上表面，还穿过所述第二面内挖孔与所述TP走线连接；
有源层，固定设置在所述第二栅绝缘层的上表面，在所述GIP电路区形成间隔分布的第一GIP有源层与第二GIP有源层，在所述面内电路区形成面内有源层，所述第一GIP有源层位于所述第一GIP导电层的正上方，所述第二GIP有源层位于所述第二GIP导电层的正上方，所述面内有源层位于所述面内导电层的正上方；
第三金属层，固定设置在所述第二栅绝缘层的上表面，在所述GIP电路区形成第一GIP源极、第一GIP漏极、第二GIP源极、第二GIP漏极与GIP电容，在所述面内电路区形成面内源极与面内漏极，所述第一GIP源极与所述第一GIP有源层的左端连接，所述第一GIP漏极与所述第一GIP有源层的右端连接，所述第一GIP漏极还穿过所述第三GIP挖孔与所述第二GIP导电层连接，所述第二GIP源极与所述第二GIP有源层的左端连接，所述第二GIP漏极与所述第二GIP有源层的右端连接，所述第二GIP漏极还穿过所述第四GIP挖孔与所述面内导电层连接，所述GIP电容的一个极板与所述第一GIP漏极连接，所述GIP电容的另一个极板与所述第二GIP漏极连接，所述面内源极与所述面内有源层的左端连接，所述面内漏极与所述面内有源层的右端连接，所述面内漏极与所述TP走线交错叠加；
钝化层，固定设置在所述第一GIP源极、第一GIP漏极、第二GIP源极、第二GIP漏极、GIP电容、面内源极、面内漏极、第一GIP有源层、第二GIP有源层、面内有源层与第二栅绝缘层的上表面，所述钝化层开设有第三面内挖孔；
画素电极，固定设置在所述钝化层的上表面，还穿过所述第三面内挖孔与所述面内漏极连接。
2.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
3.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，所述第一栅绝缘层、第二栅绝缘层、钝化层、介质绝缘层都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
4.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，所述有源层是IGZO材料，所述画素电极与所述公共电极都是ITO材料。
5.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，所述第一面内挖孔的位置是靠近所述面内源极，所述第一GIP挖孔的位置是靠近所述第一GIP源极，所述第二GIP挖孔的位置是靠近所述第二GIP源极。
6.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，所述第一面内挖孔、第二面内挖孔、第三面内挖孔、第一GIP挖孔、第二GIP挖孔、第三GIP挖孔、第四GIP挖孔都是倒锥形。
7.根据权利要求1所述的一种低成本高开口率的TFT阵列基板，其特征在于，还包括液晶，所述液晶的一端与所述画素电极连接，所述液晶的另一端与所述公共电极连接，所述TP走线还位于所述液晶的左方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320344023.9U CN221508181U (zh) | 2023-02-28 | 2023-02-28 | 一种低成本高开口率的tft阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320344023.9U CN221508181U (zh) | 2023-02-28 | 2023-02-28 | 一种低成本高开口率的tft阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN221508181U true CN221508181U (zh) | 2024-08-09 |
Family
ID=92127263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320344023.9U Active CN221508181U (zh) | 2023-02-28 | 2023-02-28 | 一种低成本高开口率的tft阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN221508181U (zh) |
-
2023
- 2023-02-28 CN CN202320344023.9U patent/CN221508181U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469254B2 (en) | Array substrate and manufacturing method thereof, display panel and electronic device | |
| KR100437825B1 (ko) | 액정표시장치용 어레이기판 | |
| CN101706637B (zh) | 高显示质量的画素电极结构 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| CN101750809B (zh) | 液晶显示面板 | |
| US20200241369A1 (en) | Pixel structure and manufacturing method thereof, array substrate and display device | |
| JP2014056237A (ja) | アレイ基板およびその製造方法、表示装置 | |
| US20230369347A1 (en) | Array substrate, method for manufacturing array substrate and display device | |
| US20220115407A1 (en) | Array substrate and display panel | |
| CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 | |
| CN221508181U (zh) | 一种低成本高开口率的tft阵列基板 | |
| CN116207108A (zh) | 一种低成本高开口率的tft阵列基板与制作方法 | |
| CN110992835B (zh) | 阵列基板、显示装置及其驱动方法 | |
| CN116190390A (zh) | 一种提高开口率的低寄生电容tft阵列基板与制作方法 | |
| CN221508183U (zh) | 一种提升存储电容容量的阵列基板 | |
| CN221201180U (zh) | 一种边缘器件区优化设计的tft阵列基板 | |
| CN221379371U (zh) | 一种高分辨率的tft-lcd阵列基板 | |
| CN102023427B (zh) | Tft-lcd阵列基板及其制造和驱动方法 | |
| CN219286412U (zh) | 一种减小Feedthrough电压的高开口率阵列基板 | |
| CN219267655U (zh) | 一种减小寄生电容couple影响的阵列基板 | |
| CN219267656U (zh) | 一种减小Feedthrough电压的阵列基板 | |
| CN117995848A (zh) | 一种提升存储电容容量的阵列基板及其制作方法 | |
| US12044943B2 (en) | Active matrix substrate and liquid crystal display device | |
| CN219267658U (zh) | 一种维持画素电极电势准位的阵列基板 | |
| CN215932330U (zh) | 像素结构以及包括此的显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |