CN116190390A - 一种提高开口率的低寄生电容tft阵列基板与制作方法 - Google Patents
一种提高开口率的低寄生电容tft阵列基板与制作方法 Download PDFInfo
- Publication number
- CN116190390A CN116190390A CN202310179028.5A CN202310179028A CN116190390A CN 116190390 A CN116190390 A CN 116190390A CN 202310179028 A CN202310179028 A CN 202310179028A CN 116190390 A CN116190390 A CN 116190390A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- electrode
- gate insulating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000011521 glass Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 262
- 238000007747 plating Methods 0.000 claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示器技术领域，提供一种提高开口率的低寄生电容TFT阵列基板与制作方法，包括：玻璃衬底；第一金属层，形成栅极；第一栅绝缘层，固定设置在栅极与玻璃衬底的上表面；第二金属层，形成间隔分布的导电层与TP走线；第二栅绝缘层，固定设置在TP走线、导电层与第一栅绝缘层的上表面；有源层；第三金属层，形成间隔分布的源极与漏极；钝化层；公共电极，固定设置在钝化层的上表面；介质绝缘层；画素电极，固定设置在介质绝缘层的上表面。本发明的优点在于：在不影响对有源层的控制能力的前提下，增大栅极与漏极之间的距离，降低栅极与漏极之间的寄生电容，漏极设置在TP走线的上方，提高TFT阵列基板的开口率。
Description
技术领域
本发明涉及显示器技术领域，具体地涉及一种提高开口率的低寄生电容TFT阵列基板与制作方法。
背景技术
TFT-LCD显示器发展至今，在显示技术的不断的得到发展，有很多的优点，比如可视面积大、显示信息量大、可实现大容量高清晰度显示、平板型结构、低功耗低电压、与大规模集成电路相匹配、无辐射等。但是随着产品低功耗、高亮度的需求，以及液晶显示器不断向高品质、高画质方向发展，对画面品质的改善就是液晶显示的发展重要方向之一。影响液晶显示器画面品质的因素有很多，比如开口率、分辨率、对比度、亮度、色温、色域等。
当光线经由背光板发射出来时，并不是所有的光线都能穿过面板，比如给LCD的源极驱动芯片及栅极驱动芯片用的信号走线，以及TFT本身，还有储存电压用的储存电容等等，这些地方除了不完全透光外,也由于经过这些地方的光线并不受到电压的控制，而无法显示正确的灰阶，所以都需利用black matrix加以遮蔽，以免干扰到其它透光区域的正确亮度；而有效的透光区域与全部面积的比例就称之为开口率。
对于TFT-LCD显示器而言，一般把与画素电极相连的TFT一侧叫做漏极，漏极与栅极金属之间形成的电容叫做寄生电容。如图1所示，为传统的TFT阵列基板的结构示意图；在TFT关闭的瞬间，由于寄生电容的存在，电容之间的耦合作用会造成在正极性帧和负极性帧时画素电极的电压同时被下拉一个跳变量，此时原先理想状态下的公共电极Vcom点位就会偏离中心位置，导致液晶在正负极性状态下的两端电压不一样，这样就会造成正负极性下通光量不一样，造成画面的闪烁；图1中TP走线与源极漏极在相同层即都在栅绝缘层的上表面，TP走线用于给公共电极提供电压信号，液晶的一端与公共电极连接，液晶的另一端与画素电极连接，液晶显示屏的透光区域为像素显示区，由于TP走线的位置不透光，图1中的TP走线经过像素显示区，从而降低显示屏的开口率。所以提高开口率以及降低寄生电容是目前应该解决的问题。
发明内容
本发明要解决的技术问题，在于提供一种提高开口率的低寄生电容TFT阵列基板与制作方法，增大栅极与漏极之间的距离，降低栅极与漏极之间的寄生电容，漏极设置在TP走线的上方，提高开口率。
本发明是这样实现的：
一种提高开口率的低寄生电容TFT阵列基板，包括：
玻璃衬底；
第一金属层，固定设置在所述玻璃衬底的上表面，形成栅极；
第一栅绝缘层，固定设置在所述栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一挖孔；
第二金属层，固定设置在所述第一栅绝缘层的上表面，形成间隔分布的导电层与TP走线，所述导电层位于所述栅极的正上方，还穿过所述第一挖孔与所述栅极连接；
第二栅绝缘层，固定设置在所述TP走线、导电层与第一栅绝缘层的上表面；
有源层，固定设置在所述第二栅绝缘层的上表面，还位于所述导电层的正上方；
第三金属层，固定设置在所述第二栅绝缘层的上表面，形成间隔分布的源极与漏极，所述源极与所述导电层的左端连接，所述漏极与所述导电层的右端连接，所述漏极还与所述TP走线交错叠加；
钝化层，固定设置在所述源极、漏极、有源层与第二栅绝缘层的上表面，所述钝化层开设有第二挖孔，所述第二挖孔向下穿透所述第二栅绝缘层；
公共电极，固定设置在所述钝化层的上表面，还穿过所述第二挖孔与所述TP走线连接；
介质绝缘层，固定设置在所述公共电极与钝化层的上表面，所述介质绝缘层还开设有第三挖孔，所述第三挖孔向下穿透所述钝化层；
画素电极，固定设置在所述介质绝缘层的上表面，还穿过所述第三挖孔与所述漏极连接。
进一步地，所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
进一步地，所述第一栅绝缘层、第二栅绝缘层、钝化层、介质绝缘层都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
进一步地，所述有源层是IGZO材料，所述画素电极与所述公共电极都是ITO材料。
进一步地，所述第一挖孔的位置是靠近所述源极。
进一步地，所述第一挖孔、第二挖孔、第三挖孔都是倒锥形。
进一步地，还包括液晶，所述液晶的一端与所述画素电极连接，所述液晶的另一端与所述公共电极连接，所述TP走线还位于所述液晶的左方。
一种提高开口率的低寄生电容TFT阵列基板的制作方法，包括以下步骤：
S1、将第一金属层镀在玻璃衬底的上表面，形成栅极；
S2、将第一栅绝缘层镀在所述栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一挖孔，所述栅极露出于所述第一挖孔；
S3、将第二金属层镀在所述第一栅绝缘层的上表面，形成间隔分布的导电层与TP走线，所述导电层位于所述栅极的正上方，还穿过所述第一挖孔与所述栅极连接；
S4、将第二栅绝缘层镀在所述TP走线、导电层与第一栅绝缘层的上表面；
S5、将有源层镀在所述第二栅绝缘层的上表面，所述有源层位于所述导电层的正上方；
S6、将第三金属层镀在所述第二栅绝缘层的上表面，形成间隔分布的源极与漏极，所述源极与所述导电层的左端连接，所述漏极与所述导电层的右部连接，所述漏极还与所述TP走线交错叠加；
S7、将钝化层镀在所述源极、漏极、有源层与第二栅绝缘层的上表面，所述钝化层开设有第二挖孔，所述第二挖孔向下穿透所述第二栅绝缘层，所述TP走线露出于所述第二挖孔；
S8、将公共电极镀在所述钝化层的上表面，所述公共电极还穿过所述第二挖孔与所述TP走线连接；
S9、将介质绝缘层镀在所述公共电极与钝化层的上表面，所述介质绝缘层还开设有第三挖孔，所述第三挖孔向下穿透所述钝化层，所述漏极露出于所述第三挖孔；
S10、将画素电极镀在所述介质绝缘层的上表面，所述画素电极还穿过所述第三挖孔与所述漏极连接。
本发明的优点在于：在栅极与有源层之间设置一个导电层，栅极通过导电层对有源层进行控制，在不影响对有源层的控制能力的前提下，通过第一栅绝缘层与第二栅绝缘层增大栅极与漏极之间的距离，降低栅极与漏极之间的寄生电容，并且TP走线与导电层设置在相同层，漏极设置在TP走线的上方，漏极位置与TP走线位置都是不透光，有效地利用漏极下方增大的空间，这样TP走线不用经过像素显示区，提高TFT阵列基板的开口率。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是背景技术中传统TFT阵列基板的结构示意图。
图2是本发明的提高开口率的低寄生电容TFT阵列基板的结构示意图。
图3是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图一。
图4是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图二。
图5是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图三。
图6是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图四。
图7是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图五。
图8是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图六。
图9是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图七。
图10是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图八。
图11是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图九。
图12是本发明的提高开口率的低寄生电容TFT阵列基板制作流程图十。
附图标记：玻璃衬底1；栅极2；栅绝缘层3；第一栅绝缘层31；第一挖孔311；第二栅绝缘层32；导电层4；TP走线5；有源层6；源极7；漏极8；钝化层9；第二挖孔91；公共电极10；介质绝缘层20；第三挖孔201；画素电极30。
具体实施方式
本发明实施例通过提供一种提高开口率的低寄生电容TFT阵列基板与制作方法，解决了背景技术中TFT阵列基板存在寄生电容造成画面闪烁以及TP走线经过像素显示区从而降低开口率的缺点，实现了提高开口率与降低寄生电容的技术效果。
本发明实施例中的技术方案为解决上述缺点，总体思路如下：
相较于背景技术中传统的TFT阵列基板，本发明的改进点是通过第一栅绝缘层与第二栅绝缘层增大栅极与漏极之间的距离，从而降低栅极与漏极之间的寄生电容，并在栅极与有源层之间设置一个导电层，导电层也在第一栅绝缘层与第二栅绝缘层之间，栅极通过导电层对有源层进行控制，在不影响对有源层的控制能力的前提下，达到降低栅极与漏极之间的寄生电容的目的，将TP走线与导电层设置在相同层，漏极设置在TP走线的上方，由于漏极位置与TP走线位置都是不透光的，相当于用漏极遮住TP走线，形成漏极与TP走线交错叠加，有利地利用漏极下方增大的空间，这样TP走线不用经过像素显示区，原先TP走线的位置就可以让位于像素显示区，提高TFT阵列基板的开口率。
为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参阅图1至图12，本发明的优选实施例。
一种提高开口率的低寄生电容TFT阵列基板，包括：
玻璃衬底1；
第一金属层，固定设置在所述玻璃衬底1的上表面，形成栅极2；
第一栅绝缘层31，固定设置在所述栅极2与玻璃衬底1的上表面，所述第一栅绝缘层31开设有第一挖孔311；
第二金属层，固定设置在所述第一栅绝缘层31的上表面，形成间隔分布的导电层4与TP走线5，所述导电层4位于所述栅极2的正上方，还穿过所述第一挖孔311与所述栅极2连接；
第二栅绝缘层32，固定设置在所述TP走线5、导电层4与第一栅绝缘层31的上表面；
有源层6，固定设置在所述第二栅绝缘层32的上表面，还位于所述导电层4的正上方；
第三金属层，固定设置在所述第二栅绝缘层32的上表面，形成间隔分布的源极7与漏极8，所述源极7与所述导电层4的左端连接，所述漏极8与所述导电层4的右端连接，所述漏极8还与所述TP走线5交错叠加；
钝化层9，固定设置在所述源极7、漏极8、有源层6与第二栅绝缘层32的上表面，所述钝化层9开设有第二挖孔91，所述第二挖孔91向下穿透所述第二栅绝缘层32；
公共电极10，固定设置在所述钝化层9的上表面，还穿过所述第二挖孔91与所述TP走线5连接；
介质绝缘层20，固定设置在所述公共电极10与钝化层9的上表面，所述介质绝缘层20还开设有第三挖孔201，所述第三挖孔201向下穿透所述钝化层9；
画素电极30，固定设置在所述介质绝缘层20的上表面，还穿过所述第三挖孔201与所述漏极8连接。
本发明的TFT阵列基板的特点有两个，特点一是在栅极2和有源层6中间的栅绝缘层中加入一个导电层4，并通过挖孔的方式将导电层4与栅极2连接，这样栅极2就可以通过导电层4对有源层6进行控制；导电层4与有源层6之间的距离与背景技术中传统的TFT阵列基板的栅极2与有源层6之间的距离相等，这样就不影响对有源层6的控制能力，由于增大的栅极2与漏极8之间的距离，从而降低了栅极2与漏极8之间的寄生电容。特点二是TP走线5制作在漏极8下方，有效地利用漏极8下方增大的距离空间；相较于背景技术中TP走线5与漏极8制作在相同层，TP走线5的位置不透光，在TP走线5经过像素显示区时就降低了开口率，本发明将TP走线5的位置调整到漏极8的下方，TP走线5不用经过像素显示区，TP走线5是与漏极8交错叠加，原先TP走线5的位置就可以让位于像素显示区，这样提高TFT阵列基板的开口率。
所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
所述第一栅绝缘层31、第二栅绝缘层32、钝化层9、介质绝缘层20都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
所述有源层6是IGZO材料，所述画素电极30与所述公共电极10都是ITO材料。
所述第一挖孔311的位置是靠近所述源极7。导电层4不在漏极8的正下方。
所述第一挖孔311、第二挖孔91、第三挖孔201都是倒锥形。便于将材料沉积固定在挖孔。
还包括液晶，所述液晶的一端与所述画素电极30连接，所述液晶的另一端与所述公共电极10连接，所述TP走线5还位于所述液晶的左方。TP走线5的全称是Touch PanelSenser Line；TP走线5是给公共电极10提供电压信号。由于将TP走线5的位置调整在漏极8下方增大的距离空间，原先TP走线5的位置变为透光区域，就可以将更大尺寸的液晶覆盖原先TP走线5的位置，增加液晶显示屏的透光区域，从而提高开口率。
一种提高开口率的低寄生电容TFT阵列基板的制作方法，包括以下步骤：
S1、结合图3，将第一金属层镀在玻璃衬底1的上表面，形成栅极2；
第一金属层的材料可以选择MO/AL/MO三层结构或者Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S2、结合图4，将第一栅绝缘层31镀在所述栅极2与玻璃衬底1的上表面，所述第一栅绝缘层31开设有第一挖孔311，所述栅极2露出于所述第一挖孔311；
第一栅绝缘层31的材料用SiOx单层结构，SiNx单层结构或者SiNx/SiOx双层结构，CVD成膜，通过干式蚀刻在栅极2上方开出第一挖孔311，用于导电层4与栅极2连接。
S3、结合图5，将第二金属层镀在所述第一栅绝缘层31的上表面，形成间隔分布的导电层4与TP走线5，所述导电层4位于所述栅极2的正上方，还穿过所述第一挖孔311与所述栅极2连接；
第二金属层的材料可以选择MO/AL/MO三层结构或者Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S4、结合图6，将第二栅绝缘层32镀在所述TP走线5、导电层4与第一栅绝缘层31的上表面；
第二栅绝缘层32的材料用SiOx单层结构或者SiNx/SiOx双层结构，CVD成膜。
S5、结合图7，将有源层6镀在所述第二栅绝缘层32的上表面，所述有源层6位于所述导电层4的正上方；
有源层6的材料选择为IGZO等金属氧化物半导体，PVD成膜，蚀刻方式为湿刻。
S6、结合图8，将第三金属层镀在所述第二栅绝缘层32的上表面，形成间隔分布的源极7与漏极8，所述源极7与所述导电层4的左端连接，所述漏极8与所述导电层4的右部连接，所述漏极8还与所述TP走线5交错叠加；
第三金属层的材料可以选择MO/AL/MO三层结构或者Ti/AL/Ti三层结构，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变过大，也可以防止AL的氧化。
S7、结合图9，将钝化层9镀在所述源极7、漏极8、有源层6与第二栅绝缘层32的上表面，所述钝化层9开设有第二挖孔91，所述第二挖孔91向下穿透所述第二栅绝缘层32，所述TP走线5露出于所述第二挖孔91；
钝化层9的材料用SiOx单层结构或者SiOx/SiNOx双层结构，CVD成膜，通过干式蚀刻在TP走线5上方蚀刻掉钝化层9和第二栅绝缘层32开出第二挖孔91，用于TP走线5和公共电极10连接。
S8、结合图10，将公共电极10镀在所述钝化层9的上表面，所述公共电极10还穿过所述第二挖孔91与所述TP走线5连接；
公共电极10的材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。
S9、结合图11，将介质绝缘层20镀在所述公共电极10与钝化层9的上表面，所述介质绝缘层20还开设有第三挖孔201，所述第三挖孔201向下穿透所述钝化层9，所述漏极8露出于所述第三挖孔201；
介质绝缘层20作用是充当画素电极30与公共电极10之间的电容介质，材质用SiOx单层结构或者SiOx/SiNOx双层结构，CVD成膜，通过干式蚀刻在漏极8上方蚀刻掉介质绝缘层20和钝化层9开出第三挖孔201，用于漏极8和画素电极30连接。
S10、结合图12，将画素电极30镀在所述介质绝缘层20的上表面，所述画素电极30还穿过所述第三挖孔201与所述漏极8连接。
画素电极30的材料选择为ITO,主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (8)
1.一种提高开口率的低寄生电容TFT阵列基板，其特征在于，包括：
玻璃衬底；
第一金属层，固定设置在所述玻璃衬底的上表面，形成栅极；
第一栅绝缘层，固定设置在所述栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一挖孔；
第二金属层，固定设置在所述第一栅绝缘层的上表面，形成间隔分布的导电层与TP走线，所述导电层位于所述栅极的正上方，还穿过所述第一挖孔与所述栅极连接；
第二栅绝缘层，固定设置在所述TP走线、导电层与第一栅绝缘层的上表面；
有源层，固定设置在所述第二栅绝缘层的上表面，还位于所述导电层的正上方；
第三金属层，固定设置在所述第二栅绝缘层的上表面，形成间隔分布的源极与漏极，所述源极与所述导电层的左端连接，所述漏极与所述导电层的右端连接，所述漏极还与所述TP走线交错叠加；
钝化层，固定设置在所述源极、漏极、有源层与第二栅绝缘层的上表面，所述钝化层开设有第二挖孔，所述第二挖孔向下穿透所述第二栅绝缘层；
公共电极，固定设置在所述钝化层的上表面，还穿过所述第二挖孔与所述TP走线连接；
介质绝缘层，固定设置在所述公共电极与钝化层的上表面，所述介质绝缘层还开设有第三挖孔，所述第三挖孔向下穿透所述钝化层；
画素电极，固定设置在所述介质绝缘层的上表面，还穿过所述第三挖孔与所述漏极连接。
2.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，所述第一金属层、第二金属层、第三金属层都是材料为MO/AL/MO或者Ti/AL/Ti的三层结构。
3.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，所述第一栅绝缘层、第二栅绝缘层、钝化层、介质绝缘层都是材料为SiOx单层结构或者SiNx/SiOx双层结构。
4.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，所述有源层是IGZO材料，所述画素电极与所述公共电极都是ITO材料。
5.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，所述第一挖孔的位置是靠近所述源极。
6.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，所述第一挖孔、第二挖孔、第三挖孔都是倒锥形。
7.根据权利要求1所述的一种提高开口率的低寄生电容TFT阵列基板，其特征在于，还包括液晶，所述液晶的一端与所述画素电极连接，所述液晶的另一端与所述公共电极连接，所述TP走线还位于所述液晶的左方。
8.一种提高开口率的低寄生电容TFT阵列基板的制作方法，其特征在于，包括以下步骤：
S1、将第一金属层镀在玻璃衬底的上表面，形成栅极；
S2、将第一栅绝缘层镀在所述栅极与玻璃衬底的上表面，所述第一栅绝缘层开设有第一挖孔，所述栅极露出于所述第一挖孔；
S3、将第二金属层镀在所述第一栅绝缘层的上表面，形成间隔分布的导电层与TP走线，所述导电层位于所述栅极的正上方，还穿过所述第一挖孔与所述栅极连接；
S4、将第二栅绝缘层镀在所述TP走线、导电层与第一栅绝缘层的上表面；
S5、将有源层镀在所述第二栅绝缘层的上表面，所述有源层位于所述导电层的正上方；
S6、将第三金属层镀在所述第二栅绝缘层的上表面，形成间隔分布的源极与漏极，所述源极与所述导电层的左端连接，所述漏极与所述导电层的右部连接，所述漏极还与所述TP走线交错叠加；
S7、将钝化层镀在所述源极、漏极、有源层与第二栅绝缘层的上表面，所述钝化层开设有第二挖孔，所述第二挖孔向下穿透所述第二栅绝缘层，所述TP走线露出于所述第二挖孔；
S8、将公共电极镀在所述钝化层的上表面，所述公共电极还穿过所述第二挖孔与所述TP走线连接；
S9、将介质绝缘层镀在所述公共电极与钝化层的上表面，所述介质绝缘层还开设有第三挖孔，所述第三挖孔向下穿透所述钝化层，所述漏极露出于所述第三挖孔；
S10、将画素电极镀在所述介质绝缘层的上表面，所述画素电极还穿过所述第三挖孔与所述漏极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310179028.5A CN116190390A (zh) | 2023-02-28 | 2023-02-28 | 一种提高开口率的低寄生电容tft阵列基板与制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310179028.5A CN116190390A (zh) | 2023-02-28 | 2023-02-28 | 一种提高开口率的低寄生电容tft阵列基板与制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116190390A true CN116190390A (zh) | 2023-05-30 |
Family
ID=86438080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310179028.5A Pending CN116190390A (zh) | 2023-02-28 | 2023-02-28 | 一种提高开口率的低寄生电容tft阵列基板与制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116190390A (zh) |
-
2023
- 2023-02-28 CN CN202310179028.5A patent/CN116190390A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437825B1 (ko) | 액정표시장치용 어레이기판 | |
| US7061565B2 (en) | Array substrate having double-layered metal patterns and method of fabricating the same | |
| US20190312065A1 (en) | Switching Element, Manufacturing Method Thereof, Array Substrate and Display Device | |
| JPH0566412A (ja) | ハーフトーン・グレイスケール液晶デイスプレイ | |
| US6924864B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
| WO2022193692A1 (zh) | 显示面板与显示装置 | |
| WO2020220532A1 (zh) | 阵列基板及其制作方法 | |
| CN104035250A (zh) | 主动元件阵列基板 | |
| US20130161612A1 (en) | Display device and image display system employing the same | |
| CN103278986A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN111474790A (zh) | 阵列基板和液晶显示面板 | |
| EP2261733A1 (en) | Pixel designs of improving the aperture ratio in an LCD | |
| WO2018120995A1 (zh) | 像素结构 | |
| CN102608816A (zh) | 液晶显示面板以及其制造方法 | |
| CN105572981B (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| CN116190390A (zh) | 一种提高开口率的低寄生电容tft阵列基板与制作方法 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| CN110992835B (zh) | 阵列基板、显示装置及其驱动方法 | |
| US20020047948A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| CN116207108A (zh) | 一种低成本高开口率的tft阵列基板与制作方法 | |
| CN219286412U (zh) | 一种减小Feedthrough电压的高开口率阵列基板 | |
| CN221201180U (zh) | 一种边缘器件区优化设计的tft阵列基板 | |
| WO2020220529A1 (zh) | Tft 阵列基板及其制作方法 | |
| CN219267655U (zh) | 一种减小寄生电容couple影响的阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |