CN108231775A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108231775A
CN108231775A CN201711327054.9A CN201711327054A CN108231775A CN 108231775 A CN108231775 A CN 108231775A CN 201711327054 A CN201711327054 A CN 201711327054A CN 108231775 A CN108231775 A CN 108231775A
Authority
CN
China
Prior art keywords
semiconductor devices
support construction
opening
lower electrode
opening portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711327054.9A
Other languages
English (en)
Other versions
CN108231775B (zh
Inventor
金智熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202110376032.1A priority Critical patent/CN113224059B/zh
Publication of CN108231775A publication Critical patent/CN108231775A/zh
Application granted granted Critical
Publication of CN108231775B publication Critical patent/CN108231775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件包括：在第一方向和第二方向上布置在衬底上的多个下电极，第一方向平行于衬底的主表面，第二方向平行于衬底的主表面且垂直于第一方向；以及支撑结构图案，其在衬底上被构造为将所述多个下电极彼此连接以支撑所述多个下电极，并且包括多个开口部分。所述多个开口部分具有在第二方向上比在第一方向上延伸得更长的形状，并且当从所述多个开口部分的内侧被观察时，所述多个开口部分在第一方向上凸出并且在第二方向上凹入。

Description

半导体器件
技术领域
本发明构思的示例实施方式涉及半导体器件。例如，至少一些示例实施方式涉及包括减小电容器的下电极倒塌的可能性(或者防止电容器的下电极倒塌)的支撑结构图案的半导体器件。
背景技术
近期，由于存储器产品的集成已经由于小型化的半导体工艺技术的快速发展而加速，所以已经显著减小了单位单元的面积。例如，由于诸如动态随机存取存储器(DRAM)的半导体器件的集成度已增加，因此器件所占据的面积已减小，因而电容器的下电极的高宽比显著增加。结果，下电极可能在电介质层形成之前倒塌或断裂。
发明内容
本发明构思的至少一些示例实施方式提供了包括支撑结构图案的半导体器件，该支撑结构图案可以减小电容器的下电极倒塌的可能性(或者，防止电容器的下电极倒塌)并且用于容易地形成电介质层和上电极。
根据本发明构思的一示例实施方式，一种半导体器件可以包括：在第一方向和第二方向上布置在衬底上的多个下电极，第一方向平行于衬底的主表面，第二方向平行于衬底的主表面并且垂直于第一方向；以及支撑结构图案，其被构造为将所述多个下电极彼此连接，并且在衬底上支撑所述多个下电极，支撑结构图案在其中具有多个开口部分，所述多个开口部分具有在第二方向上比在第一方向上更进一步延伸的形状，当从所述多个开口部分的内侧被观察时，所述多个开口部分在第一方向上凸出并且在第二方向上凹入。
根据本发明构思的另一示例实施方式，一种半导体器件可以包括：在第一方向和第二方向上布置在衬底上的多个下电极，第一方向平行于衬底的主表面，第二方向平行于衬底的主表面并且交叉第一方向，所述多个下电极包括多个第一下电极和多个第二下电极；以及支撑结构图案，其被构造为将所述多个下电极彼此连接，并且在衬底上支撑所述多个下电极，支撑结构图案在其中具有多个开口部分，所述多个开口部分的每个暴露所述多个第一下电极中的两个并且暴露所述多个第二下电极中的两个，其中所述多个第一下电极的剖面面积小于所述多个第二下电极的剖面面积。
根据本发明构思的另一示例实施方式，一种半导体器件可以包括：支撑结构图案，其被构造为在衬底上支撑多个下电极，支撑结构图案包括第一支撑结构图案和第二支撑结构图案，在其之间具有多个下电极，第一支撑结构图案和第二支撑结构图案分别在其中具有多个第一开口和多个第二开口，所述多个第一开口与所述多个第二开口对准，使得所述多个第一开口中的各第一开口和所述多个第二开口中的各第二开口在所述多个下电极中的四个之间在垂直于衬底的方向上延伸。
附图说明
本发明构思的示例实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1A是根据一示例实施方式的半导体器件的示意透视图；
图1B是用于说明根据一示例实施方式的半导体器件的第二支撑结构图案的俯视图；
图1C是根据一示例实施方式的半导体器件的沿图1A的线X-X'和线Y-Y'截取的剖视图；
图2A是根据一示例实施方式的半导体器件的示意透视图；
图2B是用于说明根据一示例实施方式的半导体器件的第二支撑结构图案的俯视图；
图2C是根据一示例实施方式的半导体器件的沿图2A的线X-X'和Y-Y'截取的剖视图；
图3A、4A、5A、……、10A是用于说明形成根据示例实施方式的图1A至1C的半导体器件的工艺的顶视图；
图3B、4B、5B、……、10B是沿图3A、4A、5A、……、10A的线X-X'和线Y-Y'顺序截取的剖视图；
图11是根据一示例实施方式的半导体器件的示意透视图；以及
图12是包括根据一示例实施方式的半导体器件的系统的框图。
具体实施方式
图1A是根据一示例实施方式的半导体器件100的示意透视图。图1B是用于说明根据一示例实施方式的半导体器件100的第二支撑结构图案140的俯视图。图1C是根据一示例实施方式的半导体器件100的沿图1A的线X-X'和线Y-Y'截取的剖视图。图1C是另外地示出图1A中未示出的电介质层150和上电极160的剖视图。
参照图1A至1C，半导体器件100可以包括衬底110、层间绝缘层113、蚀刻停止图案115、多个下电极120、第一支撑结构图案130和第二支撑结构图案140。电介质层150和上电极160可以形成在下电极120、第一支撑结构图案130和第二支撑结构图案140上。
衬底110可以包括例如硅(Si)、锗(Ge)、SiGe等的半导体材料，并且还可以包括外延层、绝缘体上硅(SOI)层、绝缘体上锗(GOI)层、绝缘体上半导体(SeOI)层等。衬底110可以包括半导体衬底和半导体器件。例如，半导体器件可以包括金属氧化物半导体(MOS)晶体管、二极管和电阻器。栅线和位线可以在半导体衬底上。
层间绝缘层113可以包括高密度等离子体(HDP)氧化物层、原硅酸四乙酯(TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)、O3-原硅酸四乙酯(OS-TEOS)、无掺杂硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氟化物硅酸盐玻璃(FSG)、旋涂玻璃(SOG)、东燃硅氮烷(Tonen SilaZene)(TOSZ)或其组合。此外，层间绝缘层113可以包括硅氮化物、硅氮氧化物或具有低介电常数的材料，例如具有比硅氧化物更低的介电常数的材料。
蚀刻停止图案115可以包括对于被平坦化的层间绝缘层113具有蚀刻选择性的材料。例如，蚀刻停止图案115可以包括硅氮化物或硅氮氧化物。
下电极120可以每个包括金属材料、金属氮化物和金属硅化物中的至少一种。例如，下电极120可以包括诸如钴(Co)、钛(Ti)、镍(Ni)、钨(W)和钼(Mo)的难熔金属材料。作为另一示例，下电极120可以包括诸如钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)或钨氮化物(WN)的金属氮化物。此外，下电极120可以包括包含选自由铂(Pt)、钌(Ru)和铱(Ir)组成的组的材料的贵金属层。下电极120可以包括贵金属导电氧化物层。
在衬底110上，下电极120可以具有在与平行于衬底100的主表面的第一方向(x方向)和第二方向(y方向)两者垂直的方向上延伸的薄且长的形状。下电极120可以沿着第一方向(x方向)和第二方向(y方向)布置以形成多个行和列。在这种情况下，为了确保下电极120之间的空间，任何一行上的下电极120可以相对于另一相邻行上的下电极120未对准。由于下电极120相对于彼此未对准，因此可以确保下电极120之间相对较大的空间，并且可以有助于电介质材料在诸如电介质材料沉积工艺的后续工艺中的沉积。
在一示例实施方式中，下电极120可以具有其中下电极120布置在六边形的顶点和中心点处的蜂窝结构。因为下电极120布置成蜂窝形状，所以下电极120以规则的间隔彼此隔开，因此电介质材料和上电极材料在后续工艺期间被均匀地沉积，从而实现包括具有均匀性能的电容器的半导体器件。详细地，下电极120可以以下面的方式布置：六边形的六个顶点分别成为六个相邻六边形的中心点并且该中心点由所述六个相邻六边形共用。
下电极120可以具有柱型结构，下电极120的剖面可以是圆形或椭圆形。然而，本发明构思的示例实施方式不限于此。稍后将参照图2A至2C描述下电极120的圆筒型结构，并且稍后将参照图11描述下电极120具有柱形结构和圆筒型结构的情况。
在一示例实施方式中，下电极120可以具有其为高度与宽度的比值的且范围从约10到约35的高宽比。当下电极120的高宽比增大时，下电极120可能倒塌或断裂。因此，半导体器件100还可以包括第一支撑结构图案130和第二支撑结构图案140，以减小下电极120倒塌的可能性(或者，防止下电极120倒塌)。在这种情况下，第一支撑结构图案130和第二支撑结构图案140可以包括氮化物，但材料不限于此。半导体器件100包括两个第一支撑结构图案130和两个第二支撑结构图案140。然而，本发明构思的示例实施方式不限于此。半导体器件100可以仅包括第二支撑结构图案140，并且取决于下电极120的高宽比，半导体器件100还可以包括支撑结构图案。
第一支撑结构图案130可以是包括多个第一开口部分OP1的一体型，第二支撑结构图案140可以是包括多个第二开口部分OP2的一体型。就是说，第一支撑结构图案130和第二支撑结构图案140可以每个具有其全部部分被连接的结构。第一支撑结构图案130和第二支撑结构图案140可以在离衬底110的主表面一定高度处具有平行于衬底110的主表面的平坦形状。
第一支撑结构图案130相对于衬底110的主表面可以在比第二支撑结构图案140更低的水平处。因此，第一开口部分OP1和第二开口部分OP2可以在垂直于衬底110的主表面的方向上彼此重叠。在这种情况下，每个第一开口部分OP1的剖面面积可以小于每个第二开口部分OP2的剖面面积。这将稍后参照图9A和9B进行描述。
第一开口部分OP1和第二开口部分OP2可以分别沿着第一方向(x方向)和第二方向(y方向)布置。根据需要，第一开口部分OP1和第二开口部分OP2可以根据一定的规则布置。例如，第一开口部分OP1和第二开口部分OP2可以在衬底110上具有蜂窝结构，其中第一开口部分OP1和第二开口部分OP2分别布置在六边形的顶点和中心点处。
第一开口部分OP1和第二开口部分OP2可以分别具有在第一方向(x方向)和第二方向(y方向)上长的形状。因此，第一开口部分OP1和第二开口部分OP2可以暴露第一方向(x方向)上的多个第一下电极120_1和第二方向(y方向)上的第二下电极120_2。在一示例实施方式中，第一开口部分OP1和第二开口部分OP2可以每个暴露四个下电极120的部分，因此，第一开口部分OP1或第二开口部分OP2可以暴露所有下电极120。
第一开口部分OP1和第二开口部分OP2暴露下电极120的事实表示电介质层150和上电极160的沉积之前第一支撑结构图案130和第二支撑结构图案140的结构。在电介质层150和上电极160被形成之后，下电极120被电介质层150和上电极160覆盖，因此下电极120可以不被第一开口部分OP1和第二开口部分OP2暴露。因此，第一开口部分OP1和第二开口部分OP2可以被理解为如下区域：在该区域中，第一支撑结构图案130在离衬底110的主表面在形成第一支撑结构图案130和第二支撑结构图案140的水平处不接触第二支撑结构图案140，并且电介质层150和上电极160被形成。
下电极120可以包括相对于第一开口部分OP1和第二开口部分OP2布置在第一方向(x方向)上的第一下电极120_1、以及相对于第一开口部分OP1和第二开口部分OP2布置在第二方向(y方向)上的第二下电极120_2。在这种情况下，第一下电极120_1和第二下电极120_2可以具有拥有不同形状的剖面。第一下电极120_1和第二下电极120_2的剖面表示在形成第一支撑结构图案130或第二支撑结构图案140的水平处的剖面。剖面之间的差异在如参照图6A至6B详细描述的半导体器件的制造期间被形成。
第一开口部分OP1和第二开口部分OP2在第一方向(x方向)上的长度L1可以小于其在第二方向(y方向)上的长度L2。当从第一开口部分OP1和第二开口部分OP2的内侧被观察时，第一开口部分OP1和第二开口部分OP2在第一方向(x方向)上的侧表面(其中第一下电极120_1被暴露)可以从第一开口部分OP1和第二开口部分OP2的中央部分凸出，第一开口部分OP1和第二开口部分OP2在第二方向(y方向)上的侧表面(其中第二下电极120_2被暴露)可以从中央部分凹入。因此，从第一下电极120_1的剖面的中央部分O1到第一开口部分OP1或第二开口部分OP2的最小距离D1可以小于从第二下电极120_2的剖面的中央部分O2到第一开口部分OP1或第二开口部分OP2的最小距离D2。
例如，第二下电极120_2的剖面是圆形的，但是第一下电极120_1的剖面可以具有拥有被部分去除的侧部的形状。因此，第一下电极120_1的剖面面积W1可以小于第二下电极120_2的剖面面积W2。此外，第一下电极120_1在第一方向(x方向)上的宽度R1可以小于第一下电极120_1在第二方向(y方向)上的宽度R2。
由于由形成在支撑结构图案中的开口部分暴露的下电极的数量少，因此执行后续工艺所花费的时间增加，并且后续工艺可能被不均匀地执行。相反，在根据一示例实施方式的半导体器件100中，由第一支撑结构图案130和第二支撑结构图案140中的开口部分暴露(即暴露于外部)的下电极120的数量增加，因此可以顺畅且均匀地执行后续工艺，诸如电介质材料沉积工艺和用于形成上电极的导电材料沉积工艺。
电介质层150可以是例如选自由诸如HfO2、ZrO2、Al2O3、La2O3、Ta2O3、或TiO2的金属氧化物以及具有钙钛矿结构的例如SrTiO3(STO)、BaTiO3、PZT或PLZT的电介质材料组成的组或其组合中的任意一个层。上电极160可以包括掺杂有杂质的硅、金属材料、金属氮化物和金属硅化物中的至少一种。上电极160可以包括与下电极120相同的材料。然而，上电极160的材料不限于此。
由于第一支撑结构图案130和第二支撑结构图案140，根据一示例实施方式的半导体器件100可以减小下电极120在后续工艺中倒塌的可能性(或者防止下电极120在后续工艺中倒塌)。此外，由于根据一示例实施方式的半导体器件100包括包含第一开口部分OP1的第一支撑结构图案130和包含第二开口部分OP2的第二支撑结构图案140，所以由第一开口部分OP1和第二开口部分OP2暴露的下电极120的数量可以增加，此外，根据一示例实施方式的半导体器件100中的第一开口部分OP1和第二开口部分OP2可以暴露所有下电极120。因此，可以顺畅地执行后续工艺，并且电介质层150和上电极160被均匀地形成使得可以提高电容器和半导体器件100的性能。
图2A是根据一示例实施方式的半导体器件200的示意透视图。图2B是用于说明根据一示例实施方式的半导体器件200的第二支撑结构图案140的俯视图。图2C是根据一示例实施方式的半导体器件200的沿图2A的线X-X'和Y-Y'截取的剖视图。图2C是另外地示出图2A中未示出的电介质层150和上电极160的剖视图。图1A至1C中相同的附图标记表示相同的元件，并且为了方便，省略对重复元件的详细描述。
参照图2A至2C，半导体器件200可以包括衬底110、层间绝缘层113、蚀刻停止图案115、多个下电极220、第一支撑结构图案130和第二支撑结构图案140。电介质层150和上电极160可以在下电极220、第一支撑结构图案130和第二支撑结构图案140上。
下电极220在衬底110上可以具有在与平行于衬底110的主表面的第一方向(x方向)和第二方向(y方向)垂直的方向上延伸的长且薄的形状。例如，下电极220可以具有其中下电极220布置在六边形的各顶点和中心点处的蜂窝结构。下电极220可以具有圆筒型结构。
下电极220相对于多个第一开口部分OP1和多个第二开口部分OP2可以包括布置在第一方向(x方向)上的第一下电极220_1和布置在第二方向(y方向)上的第二下电极220_2。
在一示例实施方式中，第二下电极220_2的剖面是环形的，但是第一下电极220_1的剖面可以具有拥有被部分去除的侧部的环形形状。因此，第一下电极220_1的剖面面积可以小于第二下电极220_2的剖面面积。此外，第一下电极220_1在第一方向(x方向)上的宽度可以小于第一下电极220_1在第二方向(y方向)上的宽度。此外，从第一下电极220_1的剖面的中心到第一开口部分OP1或第二开口部分OP2的最小距离可以小于从第二下电极220_2的剖面的中心到第一开口部分OP1或第二开口部分OP2的最小距离。
当包括具有圆筒型结构的下电极220的电容器被形成时，该电容器可以具有比仅包括具有柱型结构且离衬底110具有相同高度的下电极的电容器更高的电容。此外，与仅包括具有柱型结构的下电极的电容器相比，即使下电极220的高度减小，包括具有圆筒型结构的下电极220的电容器的电容也可以与仅包括具有柱型结构的下电极的电容器的电容相同。因此，下电极220的倒塌的可能性可以减小。
由于根据一示例实施方式的半导体器件200可以包括包含第一开口部分OP1的第一支撑结构图案130以及包含第二开口部分OP2的第二支撑结构图案140，所以由第一开口部分OP1和第二开口部分OP2暴露的下电极220的数量增加，并且下电极220可以在后续工艺中被有效地支撑。因此，后续工艺可以被顺畅地执行，并且可以提高电容器的性能使得可以改善半导体器件200。
图3A、4A、5A、……、和10A是用于说明形成根据实施方式的图1A至1C的半导体器件100的工艺的顶视图。图3B、4B、5B、……、10B是沿图3A、4A、5A、……、10A的线X-X'和线Y-Y'顺序截取的剖视图。附图中相同的附图标记表示相同的元件，并且为了方便，省略对重复元件的详细描述。
参照图3A和3B，多个接触插塞111形成在衬底110上的层间绝缘层113中。蚀刻停止层115L在层间绝缘层113和接触插塞111上之后，第一模制层161L在蚀刻停止层115L上。
衬底110可以包括半导体衬底和多个半导体器件。多个栅线和多个位线可以在半导体衬底上，并且接触插塞111可以连接到衬底110中包括的金属氧化物半导体(MOS)晶体管的源电极/漏电极。
蚀刻停止层115L可以包括对于平坦的层间绝缘层113和第一模制层161L具有蚀刻选择性的材料。例如，蚀刻停止层115L可以是硅氮化物层或硅氮氧化物层。第一模制层161L可以是氧化物层。例如，第一模制层161L可以是诸如BPSG、SOD、PSG、LPTEOS或PE-TEOS的氧化物层。
第一支撑层130L可以在第一模制层161L上。第一支撑层130L可以减小多个下电极在随后的湿蚀刻工艺期间倒塌的可能性(或者，防止多个下电极在随后的湿蚀刻工艺期间倒塌)。例如，第一支撑层130L可以是氮化物层。第一缓冲层可以被进一步形成在第一模制层161L与第一支撑层130L之间。在这种情况下，第一缓冲层可以包括对于第一模制层161L和第一支撑层130L具有蚀刻选择性的材料。第一缓冲层可以在蚀刻第一支撑层130L的工艺中用作蚀刻停止层，并且可以减小第一模制层161L在后续工艺中损坏的可能性(或者，防止第一模制层161L在后续工艺中的损坏)。
由于第二模制层163L和第二支撑层140L可以顺序地形成在第一支撑层130L上。第二模制层163L和第二支撑层140L可以包括分别与第一模制层161L和第一支撑层130L相同的材料。然而，本发明构思的示例实施方式不限于此。第二模制层163L和第二支撑层140L可以包括不同的材料。第二缓冲层可以进一步形成在第二模制层163L与第二支撑层140L之间。
然而，本发明构思的示例实施方式不限于此。第一支撑层130L可以不形成在衬底110上，并且第二支撑层140L可以仅形成在衬底110上。或者，仅第三模制层可以另外地在第二支撑层140L上，或者第三支撑层可以另外地形成在第三模制层上。
第一掩模图案M1可以形成在第二支撑层140L上，第一掩模图案M1包括多个第一开孔MH1。第一开孔MH1可以是圆形的，并且可以具有第一开孔MH1在衬底110上布置于六边形的顶点和中心点处的蜂窝结构。第一掩模图案M1可以暴露第二支撑层140L的一些部分。当仅第三模制层另外地形成在第二支撑层140L上时，第一掩模图案M1可以暴露第三模制层的一些部分。
在一示例实施方式中，第一掩模图案M1可以包括层，并且所述层可以包括对于第一模制层161L、第一支撑层130L、第二模制层163L和第二支撑层140L具有蚀刻选择性的材料。
参照图3A、3B、4A和4B，包括第一开孔MH1的第一掩模图案M1用作蚀刻掩模，并且第二支撑层140L、第二模制层163L、第一支撑层130L和第一模制层161L被顺序地蚀刻，从而形成多个下电极孔120H。接触插塞111的上表面可以通过下电极孔120H暴露。通过该蚀刻工艺，第二支撑层140L、第二模制层163L、第一支撑层130L和第一模制层161L可以分别是第二初始支撑结构图案140P、第二模制图案163、第一初始支撑结构图案130P和第一模制图案161。在下电极孔120H最终形成之后，第一掩模图案M1可以被去除。
在一示例实施方式中，形成下电极孔120H的工艺可以包括通过各向异性等离子体蚀刻第二支撑层140L暴露第二模制层163L、通过各向异性等离子体蚀刻第二模制层163L暴露第一支撑层130L、通过各向异性等离子体蚀刻第一支撑层130L暴露第一模制层161L、以及各向异性等离子体蚀刻第一模制层161L。在这种情况下，当第一支撑层130L在各向异性等离子体刻蚀第二模制层163L之后被各向异性地蚀刻时，用于蚀刻第一支撑层130L的蚀刻气体会损害第二模制层163L的暴露的侧壁或者会产生聚合物。因此，在各向异性蚀刻第一支撑层130L之前，钝化层可以进一步形成在第二模制层163L的侧壁上。
下电极孔120H可以布置在平行于衬底110的主表面的第一方向(x方向)和第二方向(y方向)上。例如，下电极孔120H可以具有下电极孔120H在衬底110上布置于六边形的顶点和中心点处的蜂窝结构。
参照图4A、4B、5A和5B，将要用作下电极的导电层被沉积在下电极孔120H中，因而多个下电极120可以被形成。形成下电极120可以包括在下电极孔120H中沉积导电层、以及通过经由执行平坦化工艺去除沉积在第二初始支撑结构图案140P上的导电层而使下电极120彼此分开。
下电极120可以通过以台阶覆盖特性较大的方式经由化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)而沉积导电层被形成。导电层可以以等于或大于下电极孔120H的宽度的一半的厚度被沉积，因而可以完全填充下电极孔120H。因此，如图中所示，具有柱型结构的下电极120可以被形成。根据另一实施方式，导电层可以以小于或等于下电极孔120H的宽度的一半的厚度共形地覆盖下电极孔120H的内壁。在这种情况下，在沉积导电层之后，填充下电极孔120H的牺牲层可以形成在导电层上，并且如图2A中所示，具有圆筒型结构的下电极220可以被形成。此外，如图11中所示，包括圆筒型结构和柱型结构两者的多个下电极结构320可以被形成。
导电层可以包括金属材料、金属氮化物和金属硅化物中的至少一种。例如，导电层可以包括诸如Co、Ti、Ni、W和Mo的难熔金属材料。作为另一示例，导电层可以包括诸如TiN、TiSiN、TiAlN、TaN、TaSiN、TaAlN、或WN的金属氮化物。此外，导电层可以包括选自由Pt、Ru和Ir组成的组的至少一种贵金属层。
在导电层沉积在下电极孔120H中之后，用于去除在导电层的沉积期间产生的杂质的等离子体处理工艺和热处理工艺可以被另外地执行。在等离子体处理工艺期间，可以使用氮等离子体和氧等离子体。在导电层的沉积之后执行的平坦化工艺可以是例如化学机械抛光工艺或干回蚀刻工艺。
参照图5A、5B、6A和6B，包括多个第二开孔MH2的第二掩模图案M2可以形成在下电极120和第二初始支撑结构图案140P上。例如，第二掩模图案M2可以包括诸如TEOS、BPSG、PSG、USG、SOD或HDP的氧化物层。然而，本发明构思的示例实施方式不限于此。
第二开孔MH2可以是圆形的或椭圆形的，并且下电极120中的一些可以被第二开孔MH2暴露。例如，第一下电极120_1的在第一方向(x方向)上邻近于第二开孔MH2的一些部分可以被第二开孔MH2暴露。在第二方向(y方向)上邻近于第二开孔MH2的第二下电极120_2可以不被第二开孔MH2暴露。
通过经由使用第二掩模图案M2作为蚀刻掩模而蚀刻第二初始支撑结构图案140P的部分，包括多个第二开口部分OP2的第二支撑结构图案140可以被形成。等离子体蚀刻工艺可以作为用于形成第二支撑结构图案140的各向异性蚀刻工艺被执行。例如，当第二初始支撑结构图案140P包括硅氮化物层时，可以使用基于碳氟化合物(CxFy)的蚀刻气体或基于氢氟碳化合物(CxHyFz)的蚀刻气体。
在这种情况下，第一下电极120_1的部分可以被第二开孔MH2暴露，并且第一下电极120_1的暴露部分可以与第二初始支撑结构图案140P的部分一起被蚀刻然后被去除。因此，第一下电极120_1的剖面在第一方向(x方向)上的宽度可以小于第一下电极120_1的剖面在第二方向(y方向)上的宽度。此外，从第一下电极120_1的剖面的中心到第一开口部分OP1或第二开口部分OP2的最小距离可以小于从第二下电极120_2的剖面的中心到第一开口部分OP1或第二开口部分OP2的最小距离。
相反，第二下电极120_2可以不被第二开孔MH2暴露，因而可以不被蚀刻，并且第二下电极120_2的侧表面可以由第二支撑结构图案140围绕。
参照图6A、6B、7A和7B，第二模制图案163可以通过湿蚀刻工艺被完全去除。例如，当第二模制图案163包括氧化物时，湿蚀刻工艺可以通过使用湿蚀刻剂被执行。湿蚀刻剂可以通过第二支撑结构图案140的第二开口部分OP2接触第二模制图案163，并且第二模制图案163可以通过湿蚀刻剂被去除。
例如，湿蚀刻工艺可以是使用包括氟化氢(HF)的LAL液体的LAL剥离工艺。湿蚀刻剂可以流过第二支撑结构图案140的第二开口部分OP2，因而可以用于蚀刻和去除第二模制图案163。第二支撑结构图案140可以牢固地固定下电极120以减小下电极120在第二模制图案163被蚀刻和去除的同时倒塌的可能性(或者，防止下电极120在第二模制图案163被蚀刻和去除的同时倒塌)。
在第二模制图案163被蚀刻和去除的同时，第二支撑结构图案140的暴露部分也可以被蚀刻和去除。因此，第二支撑结构图案140的第二开口部分OP2的剖面面积可以在平行于衬底110的主表面的方向上增大。例如，当第二模制图案163包括氧化物时，第二支撑结构图案140可以包括氮化物，但是第二模制图案163的氧化物与第二支撑结构图案140的氮化物的蚀刻选择性比率相对较低。因此，第二开口部分OP2的面积可以在第二模制图案163被蚀刻和去除的同时增加。在第二模制图案163被蚀刻和去除的同时，下电极120可以不被蚀刻并且可以被保持，与蚀刻第二模制图案163和第二支撑结构图案140的速率相比，下电极120的蚀刻速率可以较低。因此，下电极120可以几乎不被损坏。
参照图7A、7B、8A和8B，包括多个第一开口部分OP1的第一支撑结构图案130可以通过经由使用第二掩模图案M2作为蚀刻掩模蚀刻第一初始支撑结构图案130P的部分而形成。例如，形成第一支撑结构图案130的各向异性蚀刻工艺可以是与形成第二支撑结构图案140的工艺相同的等离子体蚀刻工艺。第一开口部分OP1形成为允许湿蚀刻剂在随后的湿蚀刻工艺期间通过第一支撑结构图案130的第一开口部分OP1接触第一模制图案161。
在包括第一开口部分OP1的第一支撑结构图案130形成之后，第二掩模图案M2可以通过灰化工艺被去除。
参照图8A、8B、9A和9B，第一模制图案161可以通过湿蚀刻工艺被完全去除。去除第一模制图案161的工艺可以与去除第二模制图案163的工艺相同。去除第一模制图案163的湿蚀刻工艺期间使用的湿蚀刻剂可以通过第一支撑结构图案130的第一开口部分OP1流到第一模制图案161中，因而第一模制图案161可以被蚀刻和去除。在湿蚀刻工艺期间，第一支撑结构图案130和第二支撑结构图案140可以牢固地固定下电极120以减小下电极120倒塌的可能性(或者，防止下电极120倒塌)。
在第一模制图案161被蚀刻和去除的同时，第一支撑结构图案130和第二支撑结构图案140的暴露部分也可以被蚀刻和去除。因此，第一支撑结构图案130的第一开口部分OP1的剖面面积和第二支撑结构图案140的第二开口部分OP2的剖面面积可以在平行于衬底110的主表面的方向上增大。随着第一开口部分OP1和第二开口部分OP2的剖面面积逐渐增大，通过第一开口部分OP1和第二开口部分OP2暴露于外部即敞开的下电极120的数量可以增加。具体地，由第一开口部分OP1和第二开口部分OP2暴露的第二下电极120_2的数量可以增加。在一示例实施方式中，所有下电极120可以由第一开口部分OP1和第二开口部分OP2暴露于外部。为了暴露第一下电极120_1和第二下电极120_2，第一开口部分OP1和第二开口部分OP2在第二方向(y方向)上的长度可以大于在第一方向(x方向)上的长度。
依照制造根据一示例实施方式的半导体器件100的工艺，虽然第二掩模图案M2的第二开孔MH2之间的间隙并未窄到足以使所有下电极120敞开，但是第一开口部分OP1和第二开口部分OP2的面积可以在后续工艺中增加，因而下电极120可以被有效地暴露。因此，电介质材料和导电材料流到第一开口部分OP1和第二开口部分OP2中，并且电介质层和上电极可以在下电极120、第一支撑结构图案130和第二支撑结构图案140上均匀地形成。
在这种情况下，第一支撑结构图案130的第一开口部分OP1的剖面面积可以小于第二支撑结构图案140的第二开口部分OP2的剖面面积。如图6B和7B中所示，第二支撑结构图案140的部分在第二模制图案163和第一模制图案161被去除的同时保持被蚀刻，因而第二开口部分OP2的剖面面积可以比第一开口部分OP1的剖面面积相对更大。
在第二模制图案163和第一模制图案161被蚀刻和去除的同时，下电极120可以不被蚀刻并被保持，或者与蚀刻第一支撑结构图案130和第二支撑结构图案140的速率相比，蚀刻下电极120的速率可以较低。因此，在第一支撑结构图案130和第二支撑结构图案140被蚀刻的同时，下电极120可以几乎不被损坏。因此，当从第一开口部分OP1和第二开口部分OP2的内侧被观察时，第一开口部分OP1和第二开口部分OP2在第一方向(x方向)上的侧表面(其中第一开口部分OP1被暴露)可以从其中央部分凸出，并且第一开口部分OP1和第二开口部分OP2在第二方向(y方向)上的侧表面(其中第二开口部分OP2被暴露)可以从中央部分凹入。
参照图9A、9B、10A和10B，电介质层150可以在下电极120上。电介质层150可以以台阶覆盖特性较大的方式通过CVD、PVD、ALD等被沉积。
在电介质层150被形成之后，上电极160可以如图1A至1C中所示地在电介质层150上。在上电极160形成之后，用于去除在上导电层的沉积期间产生的杂质的等离子体处理工艺或热处理工艺可以被执行。在等离子体处理工艺期间，可以使用氮等离子体或氢等离子体。
依照制造根据一示例实施方式的半导体器件100的方法，当用于支撑下电极120的第一支撑结构图案130和第二支撑结构图案140被形成时，由第一开口部分OP1和第二开口部分OP2暴露的下电极120的数量可以增加。因此，根据制造半导体器件100的方法，形成电介质层150和上电极160的工艺可以被顺畅地执行。就是说，根据一示例实施方式的半导体器件100可以包括具有改善的性能的电容器，因为由于第一支撑结构图案130和第二支撑结构图案140可以减小下电极120的倒塌的可能性(或者，可以防止下电极120倒塌)，并且电介质层150和上电极160被均匀地形成。
参照图3A至10A和图3B至10B，已经描述了制造包括具有柱型结构的多个下电极120的半导体器件100的工艺。然而，本发明构思的示例实施方式不限于此。如图2A至2C中所示，制造包括具有圆筒型结构的多个下电极220的半导体器件200的工艺可以与制造半导体器件100的工艺相同。或者，如图11中所示，制造包括具有柱型结构和圆筒型结构两者的多个下电极结构320的半导体器件300的工艺可以与上述工艺相同。此外，制造图3A至10A和图3B至10B中所示的半导体器件100的工艺不限于半导体器件100包括第一支撑结构图案130和第二支撑结构图案140的情况。例如，所述工艺可以应用于仅第二支撑结构图案140被形成的情况以及第三支撑结构图案被另外地形成的情况。
图11是根据一示例实施方式的半导体器件的示意透视图。图1A、2A和11中的相同的附图标记表示相同的元件，并且为了方便，将省略其重复描述。
参照图11，半导体器件300可以包括衬底110、层间绝缘层113、蚀刻停止图案115、多个下电极结构320、第一支撑结构图案130和第二支撑结构图案140。电介质层和上电极可以在下电极结构320、第一支撑结构图案130和第二支撑结构图案140上。
在衬底110上，下电极结构320可以具有在与平行于衬底110的主表面的第一方向(x方向)和第二方向(y方向)垂直的方向上延伸的长且薄的形状。例如，下电极结构320可以具有基于六边形的各顶点和中心点布置的蜂窝结构。下电极结构320可以包括具有柱型结构的下电极320A和具有圆筒型结构的下电极320B。
具体地，多个下电极结构320可以具有其中具有柱型结构的多个下电极320A和具有圆筒型结构的多个下电极320B被堆叠的双层结构。具有柱型结构的下电极320A的下侧可以由蚀刻停止图案115支撑。
具有柱型结构的下电极320A的剖面的宽度可以大于具有圆筒型结构的下电极320B的剖面的宽度。在一些情况下，具有柱型结构的下电极320A的剖面的宽度可以等于或小于具有圆筒型结构的下电极320B的剖面的宽度。
具有圆筒型结构的下电极320B可以以如下方式堆叠在具有柱型结构的下电极320A上：凹槽形成在具有柱型结构的下电极320A的上表面中并且具有圆筒型结构的下电极320B的下侧在凹槽中。然而，本发明构思的示例实施方式不限于此。或者，具有圆筒型结构的下电极320B可以在具有柱型结构的下电极320A上而没有任何凹槽。具有柱型结构的下电极320A的高度以及具有圆筒型结构的下电极320B的高度可以彼此相等，或者它们中的一个可以低于另一个。下电极结构320可以包括与图1A的下电极120和图2A的下电极220相同的材料。
当包括包含具有柱型结构的下电极320A和具有圆筒型结构的下电极320B的下电极结构320的电容器被形成时，该电容器可以具有比仅包括具有柱型结构且相对于衬底110的主表面具有与下电极结构320相同高度的下电极的电容器更大的电容。此外，与仅包括具有柱型结构的下电极的电容器相比，即使下电极结构320的高度减小，包括下电极结构320的电容器也可以具有与包括具有柱型结构的下电极的电容器相同的电容，使得可以减小下电极结构320的倒塌的可能性(或者，可以防止下电极结构320的倒塌)。
图12是包括根据一示例实施方式的半导体器件的系统1000的框图。
系统1000包括控制器1010、输入/输出(I/O)装置1020、存储器1030和接口1040。系统1000可以是移动系统或接收或发送信息的系统。在一些实施方式中，移动系统可以是个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器或存储卡。控制器1010用于控制系统1000中执行的程序，并且可以是微处理器、数字信号处理器、微控制器等。I/O装置1020可以用于输入或输出系统1000的数据。系统1000可以连接到例如个人计算机(PC)或网络的外部设备，或者可以通过使用I/O装置1020与外部设备交换数据。I/O装置1020可以是例如小键盘、键盘或显示器。
存储器1030可以存储用于控制器1010的操作的代码和/或数据，或者可以存储由控制器1010处理的数据。存储器1030可以包括根据一示例实施方式的包含鳍型场效应晶体管(FET)的半导体器件。例如，存储器1030可以包括图1A、2A和11中所示的半导体器件100、200和300中的至少一个。
接口1040可以是数据经由其在系统1000与外部设备之间交换的数据传输路径。控制器1010、I/O装置1020、存储器1030和接口1040可以经由总线1050彼此通信。系统1000可以被包括在移动电话、MP3播放器、导航设备、便携式多媒体播放器(PMP)、固态盘(SSD)或家用电器中。
虽然已经参照本发明构思的一些示例实施方式具体示出和描述了本发明构思的示例实施方式，但是将理解，可以在其中进行在形式和细节上的各种改变而不背离所附权利要求的精神和范围。
本申请要求享有2016年12月14日在韩国知识产权局提交的韩国专利申请第10-2016-0170413号的权益，其公开通过引用全文合并于此。

Claims (20)

1.一种半导体器件，包括：
在第一方向和第二方向上布置在衬底上的多个下电极，所述第一方向平行于所述衬底的主表面，所述第二方向平行于所述衬底的所述主表面且垂直于所述第一方向；以及
支撑结构图案，其被构造为将所述多个下电极彼此连接，并在所述衬底上支撑所述多个下电极，所述支撑结构图案在其中具有多个开口部分，所述多个开口部分具有在所述第二方向上比在所述第一方向上更进一步延伸的形状，当从所述多个开口部分的内侧被观察时，所述多个开口部分在所述第一方向上凸出并且在所述第二方向上凹入。
2.根据权利要求1所述的半导体器件，其中所述支撑结构图案包括：
第一支撑结构图案，其包括多个第一开口部分；以及
第二支撑结构图案，其包括多个第二开口部分，其中
所述第一支撑结构图案相对于所述衬底的所述主表面在比所述第二支撑结构图案更低的水平处。
3.根据权利要求2所述的半导体器件，其中所述多个第一开口部分的每个的剖面面积小于所述多个第二开口部分的每个的剖面面积。
4.根据权利要求2所述的半导体器件，其中所述多个第一开口部分和所述多个第二开口部分在垂直于所述衬底的所述主表面的方向上彼此重叠。
5.根据权利要求1所述的半导体器件，其中
所述多个开口部分的每个暴露所述多个下电极中的四个的部分，以及
所述多个开口部分在所述第一方向和所述第二方向上暴露所述多个下电极的部分。
6.根据权利要求1所述的半导体器件，其中所述多个开口部分具有蜂窝结构，使得所述多个开口部分在所述衬底上的六边形的顶点处以及在所述六边形的中心点处。
7.根据权利要求1所述的半导体器件，其中所述多个开口部分暴露所述多个下电极的全部。
8.根据权利要求1所述的半导体器件，其中所述多个下电极包括：
具有柱型结构的多个下电极。
9.一种半导体器件，包括：
在第一方向和第二方向上布置在衬底上的多个下电极，所述第一方向平行于所述衬底的主表面，所述第二方向平行于所述衬底的所述主表面并且交叉所述第一方向，所述多个下电极包括多个第一下电极和多个第二下电极；以及
支撑结构图案，其被构造为将所述多个下电极彼此连接，并且在所述衬底上支撑所述多个下电极，所述支撑结构图案在其中具有多个开口部分，所述多个开口部分的每个暴露所述多个第一下电极中的两个并且暴露所述多个第二下电极中的两个，其中
所述多个第一下电极的剖面面积小于所述多个第二下电极的剖面面积。
10.根据权利要求9所述的半导体器件，其中所述多个下电极包括：
具有圆筒型结构的多个下电极。
11.根据权利要求9所述的半导体器件，其中从所述多个第一下电极的所述剖面的中央部分到所述多个开口部分的最小距离小于从所述多个第二下电极的所述剖面的中央部分到所述多个开口部分的最小距离。
12.根据权利要求9所述的半导体器件，其中所述多个开口部分布置在所述第一方向和所述第二方向上。
13.根据权利要求9所述的半导体器件，其中
所述第一方向垂直于所述第二方向，
所述多个第一下电极布置在所述第一方向上，以及
所述多个第二下电极布置在所述第二方向上。
14.根据权利要求9所述的半导体器件，其中所述多个开口部分的每个具有在所述第二方向上比在所述第一方向上更长的形状。
15.根据权利要求9所述的半导体器件，其中所述多个第一下电极的所述剖面在所述第一方向上的宽度小于所述多个第一下电极的所述剖面在所述第二方向上的宽度。
16.一种半导体器件，包括：
支撑结构图案，其被构造为在衬底上支撑多个下电极，所述支撑结构图案包括第一支撑结构图案和第二支撑结构图案，在其之间具有所述多个下电极，所述第一支撑结构图案和所述第二支撑结构图案分别在其中具有多个第一开口和多个第二开口，所述多个第一开口与所述多个第二开口对准，使得所述多个第一开口中的各第一开口和所述多个第二开口中的各第二开口在所述多个下电极中的四个之间在垂直于所述衬底的方向上延伸，
其中所述第一支撑结构图案相对于所述衬底在比所述第二支撑结构图案更低的水平处，以及
所述多个第一开口的每个的剖面面积小于所述多个第二开口的每个的剖面面积。
17.根据权利要求16所述的半导体器件，其中所述多个第一开口的每个在平行于所述衬底的方向上的剖面面积小于所述多个第二开口的每个在平行于所述衬底的所述方向上的剖面面积。
18.根据权利要求16所述的半导体器件，其中所述多个第一开口和所述多个第二开口具有蜂窝结构，使得所述多个第一开口和所述多个第二开口在所述衬底上的六边形的顶点处以及在所述六边形的中心点处。
19.根据权利要求16所述的半导体器件，其中
所述多个下电极包括多个第一下电极和多个第二下电极，以及
所述多个第一开口和所述多个第二开口中的相应的第一开口和第二开口每个暴露所述多个第一下电极中的相同两个的暴露部分以及所述多个第二下电极中的相同两个的暴露部分。
20.根据权利要求19所述的半导体器件，还包括：
电介质层，其在所述多个第一下电极的所述暴露部分上以及在所述多个第二下电极的所述暴露部分上，使得所述电介质层的厚度是均匀的。
CN201711327054.9A 2016-12-14 2017-12-13 半导体器件 Active CN108231775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110376032.1A CN113224059B (zh) 2016-12-14 2017-12-13 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0170413 2016-12-14
KR1020160170413A KR20180068584A (ko) 2016-12-14 2016-12-14 반도체 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110376032.1A Division CN113224059B (zh) 2016-12-14 2017-12-13 半导体器件

Publications (2)

Publication Number Publication Date
CN108231775A true CN108231775A (zh) 2018-06-29
CN108231775B CN108231775B (zh) 2021-07-13

Family

ID=62490250

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711327054.9A Active CN108231775B (zh) 2016-12-14 2017-12-13 半导体器件
CN202110376032.1A Active CN113224059B (zh) 2016-12-14 2017-12-13 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110376032.1A Active CN113224059B (zh) 2016-12-14 2017-12-13 半导体器件

Country Status (3)

Country Link
US (2) US10685877B2 (zh)
KR (1) KR20180068584A (zh)
CN (2) CN108231775B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900165A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
CN112563238A (zh) * 2019-09-26 2021-03-26 南亚科技股份有限公司 半导体装置
CN112928030A (zh) * 2021-01-28 2021-06-08 长鑫存储技术有限公司 电容结构的处理方法及半导体结构
CN113161356A (zh) * 2021-03-04 2021-07-23 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
WO2023000391A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构和半导体存储器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102623547B1 (ko) * 2016-12-08 2024-01-10 삼성전자주식회사 반도체 소자
KR20180068584A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 반도체 소자
KR102557019B1 (ko) * 2018-07-02 2023-07-20 삼성전자주식회사 반도체 메모리 소자
KR102515421B1 (ko) * 2018-12-20 2023-03-28 삼성전자주식회사 반도체 장치의 제조 방법
US11245001B2 (en) 2019-03-21 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor device having supporter pattern
KR20210014490A (ko) * 2019-07-30 2021-02-09 삼성전자주식회사 커패시터 형성 방법, 반도체 소자의 제조 방법, 반도체 소자, 및 그를 포함하는 반도체 메모리 장치
KR20210027635A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210047739A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11869932B2 (en) * 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
CN112908936B (zh) * 2021-01-27 2023-04-07 长鑫存储技术有限公司 半导体结构及其形成方法
US11869931B2 (en) * 2021-01-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and method of forming the same
KR20230017465A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 소자
US11818880B2 (en) * 2022-03-29 2023-11-14 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure including capacitor and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130230961A1 (en) * 2012-03-02 2013-09-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
CN103681676A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 包括用于电极的支撑件的半导体器件及其形成方法
US20150041973A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor devices including unitary supports
US20150091069A1 (en) * 2013-10-02 2015-04-02 Jung-Hwan Oh Semiconductor device and fabricating method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545866B1 (ko) * 2004-04-27 2006-01-24 삼성전자주식회사 커패시터 및 그 제조 방법
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7727837B2 (en) 2007-01-31 2010-06-01 Qimonda Ag Method of producing an integrated circuit having a capacitor with a supporting layer
KR101357303B1 (ko) * 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
KR101022670B1 (ko) * 2008-07-18 2011-03-22 주식회사 하이닉스반도체 다층의 필라형 전하저장전극을 구비한 반도체장치 및 그제조 방법
JP5679628B2 (ja) * 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2010262989A (ja) * 2009-04-30 2010-11-18 Elpida Memory Inc 半導体装置の製造方法
JP2010287716A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
JP2011061067A (ja) * 2009-09-11 2011-03-24 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101179265B1 (ko) 2009-09-14 2012-09-03 에스케이하이닉스 주식회사 반도체 소자의 스토리지노드 전극 형성방법
JP2012104551A (ja) * 2010-11-08 2012-05-31 Elpida Memory Inc 半導体記憶装置及びその製造方法
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20130023994A (ko) * 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조방법
KR101876996B1 (ko) * 2011-12-07 2018-08-10 삼성전자 주식회사 반도체 소자
US8921977B2 (en) * 2011-12-21 2014-12-30 Nan Ya Technology Corporation Capacitor array and method of fabricating the same
KR101893193B1 (ko) * 2012-03-28 2018-08-29 삼성전자주식회사 반도체 소자
US9184167B2 (en) 2012-08-21 2015-11-10 Micron Technology, Inc. Memory cell support lattice
KR102367394B1 (ko) * 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
KR102516880B1 (ko) * 2016-07-12 2023-03-31 삼성전자주식회사 반도체 기억 소자
KR20180068584A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130230961A1 (en) * 2012-03-02 2013-09-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of forming the same
CN103681676A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 包括用于电极的支撑件的半导体器件及其形成方法
US20150041973A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Semiconductor devices including unitary supports
US20150091069A1 (en) * 2013-10-02 2015-04-02 Jung-Hwan Oh Semiconductor device and fabricating method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563238A (zh) * 2019-09-26 2021-03-26 南亚科技股份有限公司 半导体装置
CN111900165A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
CN112928030A (zh) * 2021-01-28 2021-06-08 长鑫存储技术有限公司 电容结构的处理方法及半导体结构
CN113161356A (zh) * 2021-03-04 2021-07-23 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
CN113161356B (zh) * 2021-03-04 2022-03-22 长鑫存储技术有限公司 存储器件、半导体结构及其形成方法
WO2023000391A1 (zh) * 2021-07-20 2023-01-26 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构和半导体存储器

Also Published As

Publication number Publication date
US20200273744A1 (en) 2020-08-27
US11069569B2 (en) 2021-07-20
US20180166320A1 (en) 2018-06-14
US10685877B2 (en) 2020-06-16
CN113224059A (zh) 2021-08-06
CN108231775B (zh) 2021-07-13
CN113224059B (zh) 2024-04-05
KR20180068584A (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108231775A (zh) 半导体器件
KR102473658B1 (ko) 반도체 소자
KR101934093B1 (ko) 반도체 장치 및 그 제조 방법
US9263536B2 (en) Methods of fabricating semiconductor devices with electrode support patterns
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
KR102656866B1 (ko) 반도체 장치
TWI520191B (zh) 堆疊式電容器結構及其製造方法
KR101935395B1 (ko) 캐패시터를 포함하는 반도체 장치의 제조 방법
KR20160044141A (ko) 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
JP6943922B2 (ja) 半導体メモリ素子
US9484219B2 (en) Methods of fabricating memory devices using wet etching and dry etching
WO2022022048A1 (zh) 电容器结构及其制作方法、存储器
CN111009491A (zh) 半导体装置及其制造方法
US9875932B2 (en) Methods of forming contact holes using pillar masks and mask bridges
US20240015946A1 (en) Integrated circuit device and method of manufacturing the same
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
KR100575883B1 (ko) 반도체 소자의 캐패시터 형성방법
TW202418946A (zh) 製造積體電路元件的方法
TW202410397A (zh) 製造積體電路元件的方法
CN114678324A (zh) 一种在半导体器件中形成接触孔的方法、电容器制造方法
KR20240097440A (ko) 반도체 장치 및 그 제조 방법
TW202239010A (zh) 半導體元件及其製造方法
CN114447221A (zh) 电容器的制备方法
CN116133384A (zh) 半导体结构及其形成方法
CN118042833A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant