CN107527651A - 数据检测装置 - Google Patents

数据检测装置 Download PDF

Info

Publication number
CN107527651A
CN107527651A CN201710069141.2A CN201710069141A CN107527651A CN 107527651 A CN107527651 A CN 107527651A CN 201710069141 A CN201710069141 A CN 201710069141A CN 107527651 A CN107527651 A CN 107527651A
Authority
CN
China
Prior art keywords
transistor
current
coupled
storage element
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710069141.2A
Other languages
English (en)
Other versions
CN107527651B (zh
Inventor
林纪舜
张雅廸
柳德铉
林小峰
黄科颕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN107527651A publication Critical patent/CN107527651A/zh
Application granted granted Critical
Publication of CN107527651B publication Critical patent/CN107527651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种适用于检测储存器装置的读出数据的数据检测装置包括检测参考电压产生器、检测参考电流产生器以及检测放大器。检测参考电压产生器接收参考电压，根据参考电压及与控制信号产生参考电流，并根据参考电流产生检测参考电压。检测参考电流产生器接收检测参考电压，并根据检测参考电压与控制信号产生检测参考电流。检测放大器接收检测参考电流以及来自所选择的储存单元的读出电流，并根据所检测的检测参考电流与读出电流之间的电流差以产生读出数据。

Description

数据检测装置
技术领域
本发明涉及一种适用于储存器装置的数据检测装置，且特别涉及一种用来提供可调式参考电压给储存器装置以检测读出数据的数据检测装置。
背景技术
近年来，非易失性储存器装置在电子装置中变的更加重要。因此，推出了电阻式随机存取储存器(Resistive Random Access Memory,RRAM)。
在现有的技术中，用于RRAM的检测数据装置提供了在固定电压准位的检测参考电压。检测参考电流可以根据检测参考电压而产生，且检测数据装置的检测放大器可以检测到检测参考电流以及来自所选择的电阻式随机存取储存单元(RRAM Cell)的读出电流以获得读出数据。由于RRAM的读取边缘(Margin Read)准确率取决于检测参考电压的偏压状况，例如，通过使用固定电压准位的检测参考电压，读取边缘在读出电流位于第一个电流范围内时状况良好，但是在读出电流位于第二个电流范围内时却失效了。
发明内容
本发明是关于多种数据检测装置，这些装置提供动态的检测参考电压以箝住所选择的储存单元的读取电压。
本发明提供一种适用于检测储存器装置的读出数据的数据检测装置。数据检测装置包括检测参考电压产生器、检测参考电流产生器以及检测放大器。检测参考电压产生器接收参考电压，根据参考电压及与控制信号产生参考电流，并根据参考电流产生检测参考电压。检测参考电流产生器耦接于检测参考电压产生器，接收检测参考电压，并根据检测参考电压与控制信号产生检测参考电流。检测放大器具有第一输入端及第二输入端，第一输入端耦接于检测参考电流产生器，第二输入端耦接于储存器装置中所选择的储存单元。检测放大器接收检测参考电流以及来自选中储存单元的读出电流，并根据所检测的参考电流与读出电流之间的电流差以产生读出数据。
本发明提供另一种适用于检测储存器装置的读出数据的数据检测装置。数据检测装置包括运算放大器、第一晶体管、第二晶体管、可变电阻、检测放大器以及第三晶体管。运算放大器具有第一输入端以接收参考电压，且具有输出端以提供检测参考电压。第一晶体管具有第一晶体管以接收电源电压，且具有第二端以耦接于第一晶体管的控制端。第二晶体管具有第一端以耦接于第一晶体管的第二端，且具有控制端以直接接收检测参考电压，且具有第二端以耦接于运算放大器的第二输入端。可变电阻耦接于第二晶体管的第二端与参考接地端之间，其中可变电阻的电阻值是根据控制信号决定，并根据检测参考电压与可变电阻的电阻值产生检测参考电流。检测放大器具有第一输入端以及输出端，第一输入端耦接于第一晶体管的第二端以检测检测参考电流，输出端用以产生读出数据。第三晶体管具有第一端以耦接于检测放大器的第二输入端，且具有控制端以直接接收检测参考电压，且具有第二端以耦接于选中储存单元。
基于上述，检测参考电压可以被动态地调整，且检测参考电压可以针对储存器装置在进行读取边缘及设定验证/重设验证读取准位时，在一检测参考电流准位上，进行偏压的自调节。此外，在本发明中，参考电流以及检测参考电流是根据二个匹配电路而产生。如此，可以确保储存器装置的读取边缘准确率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1显示依据本发明的一实施例数据检测装置的电路图；
图2显示依据本发明的另一实施例数据检测装置的电路图；
图3显示依据本发明的另一实施例数据检测装置的电路图；
图4显示依据本发明的另一实施例数据检测装置的电路图；
图5显示依据本发明的另一实施例数据检测装置的电路图。
[附图标记说明]
100、200、300、400、500：数据检测装置；
110、210、310、410：检测参考电压产生器；
120、220、320、420：检测参考电流产生器；
211、221、311、321、510：可变电阻；
411、421：可变电流产生器；
430：输入电流产生器；
SA：检测放大器；
VREF：参考电压；
OPT：控制信号；
VSAREF：检测参考电压；
ISAREF：检测参考电流；
SMC：选中储存单元；
SAOUT：读出数据；
TN1、TN2、TP1、TC1、M21-M23、M24-M26、M41-M43、ET1、ET2、M51-M53：晶体管；
OP1、OP2、OP3：运算放大器；
D1、D2：二极管；
YMUX：选择信号；
VDD：电源电压；
WL：字符线信号；
DYMUX：虚拟选择信号；
SW11-SW14、SW41-SW43、SWA1-SWA4：开关；
R1、R11-R14、R21-R24、R31-R34、R41-R44、R51-R54：电阻；
OPT<0>-OPT<3>：控制信号的二进制位；
GND：参考接地端；
IREF：参考电流；
CS41-CS43、ECS1、CS51-CS53：电流源；
RU：单元电阻。
具体实施方式
参考图1，图1显示依据本发明的一实施例数据检测装置的电路图。数据检测装置100是用来检测储存器装置的读出数据。数据检测装置100包括检测参考电压产生器110、检测参考电流产生器120以及检测放大器SA。检测参考电压产生器110接收参考电压VREF，根据参考电压VREF与控制信号OPT产生参考电流，并根据参考电流产生检测参考电压VSAREF。检测参考电流产生器120耦接于检测参考电压产生器110。检测参考电流产生器120接收检测参考电压VSAREF，并根据检测参考电压VSAREF与所述控制信号OPT产生检测参考电流ISAREF。检测放大器SA具有第一输入端及第二输入端，第一输入端耦接于检测参考电流产生器120以接收检测参考电流ISAREF，且第二输入端耦接于选中储存单元SMC以接收来自选中储存单元SMC的读出电流，检测放大器SA接收检测参考电流ISAREF以及来自选中储存单元SMC的读出电流。检测放大器SA根据检测检测参考电流ISAREF与读出电流之间的电流差产生读出数据SAOUT。
需注意的是，此实施例中，检测参考电压VSAREF的电压准位并非固定的。检测参考电压VSAREF的电压准位是根据由检测参考电压产生器110所产生的参考电流而决定，且检测参考电压产生器110所产生的参考电流的电流准位可根据控制信号OPT而决定。此外，检测参考电压VSAREF被传输到检测参考电流产生器120，且检测参考电流产生器120通过检测参考电压VSAREF进行偏压，并根据控制信号OPT产生检测参考电流ISAREF。
提供给检测参考电压产生器110与检测参考电流产生器120的控制信号OPT是一样的，且产生参考电流与检测参考电流ISAREF的电路结构是一样的。也就是说，检测参考电压VSAREF是可自我调节的，且检测参考电流ISAREF可良好追踪读取边缘参考电流。横跨所有的读出电流范围中可以获得较佳的读取边缘。
此外，检测放大器SA可经由晶体管TN1及TN2耦接至选中储存单元SMC。晶体管TN1耦接于检测放大器SA的第二输入端与晶体管TN2之间，且晶体管TN1是由检测参考电压VSAREF所控制。晶体管TN2耦接于晶体管TN1与选中储存单元SMC之间，且是由选择信号YMUX所控制。当选中储存单元SMC被选择以进行数据读取操作时，选择信号YMUX导通晶体管TN2，且读出电流可被传输至检测放大器SA的第二输入端。此外，晶体管TP1耦接于电源电压VDD与检测放大器SA的第二输入端之间。晶体管TP1的控制端与第二端连接在一起，且晶体管TP1的第一端接收电源电压VDD。
此实施例中，选中储存单元SMC可以是电阻式储存单元(ReRAM)，且选中储存单元SMC可包括受字符线信号WL控制的电阻R1以及晶体管TC1(1T1R储存单元)。当然，选中储存单元SMC并不限于1T1R储存单元，选中储存单元SMC还可以是任何一种本领域技术人员熟知的电阻式储存单元。选中储存单元SMC可以是，例如，1R(一电阻)、1D1R(一二极管及一电阻)、1S1R(一选择器及一电阻)、1BJT1R(一双极性晶体管及一电阻)或互补式电阻开关(CRS)储存单元。
此外，在另一实施例中，选中储存单元SMC也可以是任何其他种类的电阻式储存单元，如相变化储存单元(PCM)、磁电阻式随机存取储存单元(MRAM)、铁电式随机存取储存单元(FRAM)或电导桥式随机存取储存单元(CBRAM)。
除此之外，选中储存单元SMC也可以不是电阻式储存单元。在一些实施例中，选中储存单元SMC也可以是任何种类的非易失性储存单元。
参考图2，图2依据本发明的另一实施例显示数据检测装置的电路图。数据检测装置200包括检测参考电压产生器210、检测参考电流产生器220以及检测放大器SA。检测参考电压产生器210包括运算放大器OP1、晶体管M21-M23以及可变电阻211。运算放大器OP1具有负输入端以接收参考电压VREF，且具有正输入端以耦接于晶体管M22构成的二极管D1。运算放大器OP1的输出端耦接于晶体管M21的控制端。晶体管M21的第一端接收电源电压VDD，且晶体管M21的第二端耦接于二极管D1的阳极。二极管D1的阳极产生检测参考电压VSAREF。二极管D1的阴极耦接于晶体管M23，晶体管M23的第二端耦接于可变电阻211，且晶体管M23的控制端接收虚拟选择信号DYMUX。可变电阻211包括开关SW11-SW14以及电阻R11-R14。开关SW11-SW14串联于晶体管M23与参考接地端GND之间，且电阻R11-R14也串联于晶体管M23与参考接地端GND之间。开关SW11-SW14分别与电阻R11-R14并联，且开关SW11-SW14分别由控制信号的多个二进制位OPT<0>-OPT<3>所控制。其中，开关SW11-SW14可通过N型晶体管实现。
可变电阻211的电阻值是通过开关SW11-SW14的导通或断开状态所决定。例如，若所有的开关SW11-SW14都截止了，可变电阻211的电阻值等于电阻R11-R14的等效电阻值。若开关SW11-SW12导通，而开关SW13-SW14断开的话，可变电阻211的电阻值等于电阻R13-R14的等效电阻值。
另一方面，检测参考电流产生器220包括晶体管M24-M26以及可变电阻211。晶体管M24的第一端接收电源电压VDD，且第二端及控制端共同耦接于晶体管M25的第一端及检测放大器SA的第一输入端。晶体管M25的第二端耦接于晶体管M26且晶体管M25的控制端接收检测参考电压VSAREF。晶体管M26耦接于晶体管M25与可变电阻211之间，并由虚拟选择信号DYMUX所控制。可变电阻211与可变电阻221的电路组态相似。可变电阻221包括开关SW21-SW24以及电阻R21-R24。开关SW21-SW24串联于晶体管M26与参考接地端GND之间，且电阻R21-R24也串联于晶体管M26与参考接地端GND之间。开关SW21-SW24分别与电阻R21-R24并联，且开关SW21-SW24分别由控制信号的多个二进制位OPT<0>-OPT<3>所控制。
此实施例中，电阻R11-R14的电阻值分别等同电阻R21-R24的电阻值，且可变电阻211与可变电阻212提供的电阻值也可相同。
在数据检测装置210的详细操作中，二极管D1的阴极通过检测放大器OP1被偏压于参考电压VREF，且参考电流IREF是通过可变电阻211的电阻值对参考电压VREF进行分压而产生(晶体管M23导通)。如此，参考电流IREF可被二极管D1接收，且检测参考电压VSAREF可产生于二极管D1的阳极。可以简单地看出，检测参考电压VSAREF的电压准位可以通过改变开关SW11-SW14中的至少其中之一的导通或断开状态来进行调整。
检测参考电压VSAREF被提供以偏压晶体管M25，且晶体管M25可据以在其第二端提供一偏压。如此一来，检测参考电流ISAREF可根据上述的偏压以及可变电阻221的电阻值来产生。
也就是说，本发明中，检测参考电压VSAREF可以被动态地调整，且检测参考电流ISAREF可以根据建立读取边缘电流步骤或设定或重设验证电流准位而调整。
此外，在图2中，晶体管M23及M26被提供来与晶体管TN2进行电路匹配，且晶体管M23、M26及TN2可在相同的时期被导通。
参考图3，图3显示依据本发明的另一实施例数据检测装置的电路图。数据检测装置300包括检测参考电压产生器310、检测参考电流产生器320以及检测放大器SA。不同于数据检测装置200，各个电阻R31-R34及R41-R44可由一或多个单元电阻RU实现。详细来说，电阻R31及R41个别由四个单元电阻RU并联实现，电阻R32及R42个别由二个单元电阻RU并联实现，电阻R33及R43个别由一个单元电阻RU实现，且电阻R34及R44个别由二个单元电阻RU串联实现，其中所有单元电阻的电阻值相同。也就是说，电阻R31-R34之间的电阻值比率可以是1：2：4：8，且电阻R41-R44之间的电阻值比率可以是1：2：4：8。
单元电阻可以是多晶硅电阻、重形成电阻式随机存取储存单元(RRAM)、普通设定或重设电阻式随机存取储存单元或传统型非易失性储存单元(non-volatile memory,NVM)。
此实施例中，可变电阻311及321可分别选择电阻R31-R34及电阻R41-R44的其中之一以提供电阻值给可变电阻311及321。也就是说，多个读取边缘电流步骤，或设定或重设验证准位可被建立。
参考图4，图4显示依据本发明的另一实施例数据检测装置的电路图。数据检测装置400包括检测参考电压产生器410、检测参考电流产生器420以及检测放大器SA。检测参考电压产生器410包括运算放大器OP2、晶体管M41-M43以及可变电流产生器411。运算放大器OP2具有负输入端以接收参考电压VREF，且具有正输入端以耦接于晶体管M42构成的二极管D2。运算放大器OP2的输出端耦接于晶体管M41的控制端。晶体管M41的第一端接收电源电压VDD，且晶体管M41的第二端耦接于二极管D2的阳极。二极管D2的阳极通过接收参考电流IREF产生检测参考电压VSAREF，其中参考电流IREF是由可变电流产生器411所产生。二极管D2的阴极耦接于晶体管M43，晶体管M43的第二端耦接于可变电流产生器411，且晶体管M43的控制端接收虚拟选择信号DYMUX。可变电流产生器411耦接于晶体管M43与参考接地端GND之间。可变电流产生器411包括多个电流源CS41-CS43以及多个开关SW41-SW43。电流源CS41-CS43分别串联于开关SW41-SW43，且电流源CS41-CS43及开关SW41-SW43可个别通过多个晶体管实现。
开关SW41-SW43分别由控制信号的多个二进制位OPT<0>-OPT<2>所控制。参考电流IREF的电流准位通过开关SW41-SW43的导通或断开状态决定。例如，若只有开关SW41导通的话，参考电流IREF的电流准位等于电流源CS41的电流准位。若只有开关SW42导通的话，参考电流IREF的电流准位等于电流源CS42的电流准位。且若只有开关SW43导通的话，参考电流IREF的电流准位等于电流源CS43的电流准位。
另一方面，检测参考电流产生器420包括晶体管M44-M46以及可变电流产生器421。晶体管M44的第一端接收电源电压VDD，且晶体管M44的第二端及控制端一起耦接于晶体管M45的第一端及检测放大器SA的第一输入端。晶体管M45的第二端耦接于晶体管M46且晶体管M45的控制端接收检测参考电压VSAREF。晶体管M46耦接于晶体管M45与可变电流产生器421之间，并由虚拟选择信号DYMUX所控制。可变电流产生器411与421的电路组态相似。可变电流产生器421包括开关SW51-SW53以及电流源CS51-CS53。开关SW51-SW54分别与电流源CS51-CS53串联于晶体管M45与参考接地端GND之间，且开关SW51-SW53分别由控制信号的多个二进制位OPT<0>-OPT<2>所控制。检测参考电流ISAREF的电流准位通过开关SW51-SW53的导通或断开状态决定。
需注意的是，电流源CS41-CS43及CS51-CS53通过镜射输入电流以分别产生多条电流。输入电流可由输入电流产生器430提供。电流产生器430包括电流源ECS1、晶体管ET1及ET2。电流源ECS1接收电源电压VDD并提供输入电流给晶体管ET1。晶体管ET1的第一端及控制端耦接至一起以接收电流源ECS1产生的输入电流。晶体管ET1的第二端耦接于晶体管ET2。晶体管ET2耦接于晶体管ET1与参考接地端GND之间，且受致能信号EN控制以导通或断开。
在一些实施例中，电流源CS41-CS43所提供的电流准位可不相同，且电流源CS41-CS43的电流准位比率可以是1：2：4。并且，电流源CS51-CS53所提供的电流准位可不相同，且电流源CS51-CS53的电流准位比率可以是1：2：4。其中，电流源CS41与CS51提供的电流准位可与输入电流的电流准位相同。
参考图5，图5依据本发明的另一实施例显示数据检测装置的电路图。数据检测装置500包括运算放大器OP3、晶体管M51-M53、可变电阻510以及检测放大器SA。运算放大器OP3具有第一输入端以接收参考电压VREF，且具有输出端以提供检测参考电压VSAREF。晶体管M51具有第一端以接收电源电压VDD，且具有第二端耦接于其控制端。晶体管M52具有第一端以耦接于晶体管M51的第二端，且具有控制端以直接接收检测参考电压VSAREF，且具有第二端以耦接于运算放大器OP3的第二输入端及第三晶体管M53的第一端。晶体管M53具有控制端以直接接收虚拟选择信号DYMUX，且具有第二端以耦接于可变电阻510。可变电阻510耦接于晶体管M53的第二端与参考接地端GND之间，其中可变电阻510的电阻值是由控制信号OPT<0>-OPT<3>的多个二进制位所控制，且检测参考电流ISAREF是根据检测参考电压VSAREF以及可变电阻510的电阻值而产生。检测放大器SA具有第一输入端以耦接于晶体管M51的第二端以检测检测参考电流ISAREF，且具有输出端用以产生读出数据SAOUT。此外，检测放大器SA的第二输入端经由晶体管TN1及TN2耦接于选中储存单元SMC。晶体管TN1的控制端直接接收检测参考电压VSAREF，且来自选中储存单元SMC的读出电流可经由晶体管TN1传输，且读出电流可被运算放大器SA的第二输入端检测。
可变电阻510包括多个开关SWA1-SWA4以及多个电阻R51-R54。开关SWA1-SWA4串联于晶体管M53与参考接地端GND之间。电阻R51-R54串联于晶体管M53与参考接地端GND之间。开关SWA1-SWA4分别与电阻R51-R54并联。
各个电阻R51-R54可由一或多个单元电阻RU实现。此实施例中，电阻R51由四个单元电阻RU并联实现，电阻R52由二个单元电阻RU并联实现，电阻R53由一个单元电阻RU实现，且电阻R54由二个单元电阻RU串联实现。图5中，所有单元电阻RU的电阻值相同，且电阻R51-R54的电阻值比率为1：2：4：8。
可变电阻510的电阻值可以通过断开至少一开关SWA1-SWA4来决定，且可根据检测参考电压VSAREF产生检测参考电流ISAREF的电流准位。
综上所述，本发明提供检测参考电压产生器以产生检测参考电压，且检测参考电压可以被动态地调整，且检测参考电压可以针对储存器装置在进行读取边缘及设定验证/重设验证读取准位时，在一检测参考电流准位上，进行偏压的自调节。如此，可以确保储存器装置的读取边缘准确率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (17)

1.一种数据检测装置，适用于检测储存器装置的读出数据，其特征在于，包括：
检测参考电压产生器，接收参考电压，根据所述参考电压与控制信号产生参考电流，并根据所述参考电流产生检测参考电压；
检测参考电流产生器，耦接于所述检测参考电压产生器，接收所述检测参考电压，并根据所述检测参考电压与所述控制信号产生检测参考电流；以及
检测放大器，具有第一输入端及第二输入端，所述检测放大器的第一输入端耦接于所述检测参考电流产生器，所述检测放大器的第二输入端耦接所述储存器装置所选择的储存单元，所述检测放大器接收所述检测参考电流以及来自所选择的储存单元的读出电流，并根据检测所述检测参考电流与所述读出电流之间的电流差以产生所述读出数据，
所述检测参考电压产生器包括：
运算放大器，具有第一输入端以接收所述参考电压；
第一晶体管，具有第一端以接收电源电压，且具有耦接于所述运算放大器的输出端的控制端；
二极管，具有阳极及阴极，其中所述二极管的阳极耦接于所述第一晶体管的第二端，所述二极管的阴极耦接于所述运算放大器的第二端，其中所述检测参考电压产生于所述二极管的阳极；以及
第一可变电阻，耦接于所述二极管的阴极与参考接地端之间，其中所述第一可变电阻的电阻值根据所述控制信号来决定。
2.根据权利要求1所述的数据检测装置，其特征在于，所述第一可变电阻包括：
多个开关及多个电阻，其中所述多个开关串联于所述二极管的所述阴极与所述参考接地端之间，所述多个电阻串联于所述二极管的所述阴极与所述参考接地端之间，且所述多个开关分别与所述多个电阻并联，
其中，所述多个开关分别由所述控制信号的多个二进制位所控制。
3.根据权利要求1所述的数据检测装置，其特征在于，所述检测参考电流产生器包括：
第二晶体管，具有第一端以接收所述电源电压，且所述第二晶体管的第二端耦接于所述第二晶体管的控制端；
第三晶体管，具有第一端以耦接于所述第二晶体管的第二端，所述第三晶体管的控制端接收所述检测参考电压；以及
第二可变电阻，耦接于所述第三晶体管的第二端与所述参考接地端之间，其中所述第二可变电阻的电阻值根据所述控制信号决定，且所述第一可变电阻与所述第二可变电阻的电阻值实质上相等。
4.根据权利要求3所述的数据检测装置，其特征在于，所述第二可变电阻包括：
多个开关及多个电阻，其中所述多个开关串联于所述第三晶体管的第二端与所述参考接地端之间，所述多个电阻串联于所述第三晶体管的第二端与所述参考接地端之间，且所述多个开关分别与所述多个电阻并联，
其中，所述多个开关分别受控于所述控制信号的多个二进制位。
5.根据权利要求1所述的数据检测装置，其特征在于，所述检测参考电压产生器包括：
运算放大器，具有第一输入端以接收所述参考电压；
第一晶体管，具有第一端以接收电源电压，且具有耦接于所述运算放大器的输出端的控制端；
二极管，具有阳极及阴极，其中所述二极管的阳极耦接于所述第一晶体管的第二端，所述二极管的阴极耦接于所述运算放大器的第二输入端，其中所述检测参考电压产生于所述二极管的阳极；以及
第一可变电流产生器，耦接于所述二极管的阴极与参考接地端之间，其中所述第一可变电流产生器根据所述控制信号及输入电流以产生所述参考电流。
6.根据权利要求5所述的数据检测装置，其特征在于，所述第一可变电流产生器包括：
多个开关；以及
多个电流源，
其中所述多个开关分别与所述多个电流源串联于所述二极管的阴极与所述参考接地端之间，所述多个电流源通过映射所述输入电流分别产生多条电流，且所述多个开关分别受控于所述控制信号的多个二进制位。
7.根据权利要求5所述的数据检测装置，其特征在于，所述检测参考电流产生器包括：
第二晶体管，具有第一端以接收电源电压，且所述第二晶体管的第二端耦接于所述第二晶体管的控制端；
第三晶体管，具有第一端以耦接于所述第二晶体管的第二端，且所述第三晶体管的控制端接收所述检测参考电压；以及
第二可变电流产生器，耦接于所述第三晶体管的第二端与所述参考接地端之间，其中所述第二可变电流产生器根据所述控制信号及所述输入电流以产生所述检测参考电流，
其中所述参考电流与所述检测参考电流的电流值实质上相等。
8.根据权利要求7所述的数据检测装置，其特征在于，所述第二可变电流产生器包括：
多个开关；以及
多个电流源，
其中所述多个开关分别与所述多个电流源串联于所述第三晶体管的第二端与所述参考接地端之间，所述多个电流源通过镜射所述输入电流以分别产生多条电流，且所述多个开关分别受控于所述控制信号的多个二进制位。
9.根据权利要求5所述的数据检测装置，其特征在于，还包括：
输入电流产生器，耦接于参考电流产生器及检测参考电流产生器，其中所述电流产生器包括：
电流源；
第二晶体管，具有第一端以耦接于所述电流源，且具有控制端以耦接于所述第二晶体管的第一端，其中所述输入电流产生于所述第二晶体管的控制端；以及
致能开关，耦接于所述第二晶体管的第二端与所述参考接地端之间，且受控于致能信号。
10.根据权利要求1所述的数据检测装置，其特征在于，所选择的储存单元为非易失性储存单元。
11.根据权利要求1所述的数据检测装置，其特征在于，所选择的储存单元为电阻式储存单元、相变化储存单元、磁电阻式随机存取储存单元、铁电式随机存取储存单元或电导桥式随机存取储存单元。
12.根据权利要求11所述的数据检测装置，其特征在于，若所选择的储存单元为电阻式储存单元，则所选择的储存单元为一电阻式储存单元、一二极管及一电阻式储存单元、一选择器及一电阻式储存单元、一双极性晶体管及一电阻式储存单元或一互补式电阻开关储存单元。
13.一种数据检测装置，其特征在于，包括：
运算放大器，具有第一输入端以接收参考电压，且具有输出端以提供检测参考电压；
第一晶体管，具有第一端以接收电源电压，且具有第二端以耦接于所述第一晶体管的控制端；
第二晶体管，具有第一端以耦接于所述第一晶体管的第二端，具有控制端以直接接收所述检测参考电压，且具有第二端以耦接于所述运算放大器的第二输入端；
可变电阻，所述可变电阻的第一端耦接于所述第二晶体管的第二端，所述可变电阻的第二端耦接于参考接地端，其中所述可变电阻的电阻值是根据控制信号所决定，并根据所述检测参考电压与所述可变电阻的电阻值以产生检测参考电流；
检测放大器，具有第一输入端、第二输入端以及输出端，所述第一输入端耦接于所述第一晶体管的第二端以检测所述检测参考电流，所述第二输入端耦接于选中储存单元以检测来自所选择的储存单元的读出电流，所述输出端用以产生读出数据；以及
第三晶体管，具有第一端以耦接于所述检测放大器的第二输入端，且具有控制端以直接接收所述检测参考电压，且具有第二端以耦接于选中储存单元。
14.根据权利要求13所述的数据检测装置，其特征在于，所述可变电阻包括：
多个开关及多个电阻，其中所述多个开关串联于所述第二晶体管的第二端与所述参考接地端之间，所述多个电阻串联于所述第二晶体管的第二端与所述参考接地端之间，且所述多个开关分别与所述多个电阻并联，
其中，所述多个开关分别由所述控制信号的多个二进制位所控制。
15.根据权利要求13所述的数据检测装置，其特征在于，所选择的储存单元为非易失性储存单元。
16.根据权利要求13所述的数据检测装置，其特征在于，所选择的储存单元为电阻式储存单元、相变化储存单元、磁电阻式随机存取储存单元、铁电式随机存取储存单元或电导桥式随机存取储存单元。
17.根据权利要求13所述的数据检测装置，其特征在于，若所选择的储存单元为电阻式储存单元，则所选择的储存单元为一电阻式储存单元、一二极管及一电阻式储存单元、一选择器及一电阻式储存单元、一双极性晶体管及一电阻式储存单元或一互补式电阻开关储存单元。
CN201710069141.2A 2016-06-17 2017-02-08 数据检测装置 Active CN107527651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/185,037 2016-06-17
US15/185,037 US9859000B1 (en) 2016-06-17 2016-06-17 Apparatus for providing adjustable reference voltage for sensing read-out data for memory

Publications (2)

Publication Number Publication Date
CN107527651A true CN107527651A (zh) 2017-12-29
CN107527651B CN107527651B (zh) 2020-07-17

Family

ID=60660357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710069141.2A Active CN107527651B (zh) 2016-06-17 2017-02-08 数据检测装置

Country Status (3)

Country Link
US (1) US9859000B1 (zh)
CN (1) CN107527651B (zh)
TW (1) TWI611412B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259140A (zh) * 2020-09-24 2021-01-22 浙江驰拓科技有限公司 读出电路、存储芯片的读出电路的调试方法及装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180044582A (ko) * 2016-10-24 2018-05-03 에스케이하이닉스 주식회사 전자 장치
KR20180046580A (ko) * 2016-10-28 2018-05-09 에스케이하이닉스 주식회사 전자 장치
JP2018147533A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置、情報処理装置及びリファレンス電位設定方法
KR102409791B1 (ko) * 2017-12-27 2022-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP6501325B1 (ja) * 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11133064B2 (en) * 2019-07-17 2021-09-28 Stmicroelectronics S.R.L. Latch-type sense amplifier for a non-volatile memory with reduced margin between supply voltage and bitline-selection voltage
JP2021043786A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置および電圧供給方法
US10971213B1 (en) * 2019-09-24 2021-04-06 Macronix International Co., Ltd. Data sensing device and data sensing method thereof
CN113284537A (zh) 2020-01-31 2021-08-20 台湾积体电路制造股份有限公司 用于rram单元的混合式自跟踪参考电路
US11495294B2 (en) * 2020-01-31 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid self-tracking reference circuit for RRAM cells
TWI712040B (zh) * 2020-05-12 2020-12-01 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關讀取控制方法
US11615820B1 (en) 2021-09-30 2023-03-28 Stmicroelectronics S.R.L. Regulator of a sense amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825909A (zh) * 2009-03-03 2010-09-08 旺玖科技股份有限公司 电压稳压电路
US20130307504A1 (en) * 2012-05-21 2013-11-21 Fujitsu Semiconductor Limited Voltage generation circuit

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487045A (en) * 1994-09-16 1996-01-23 Philips Electroics North America Corporation Sense amplifier having variable sensing load for non-volatile memory
US6445170B1 (en) * 2000-10-24 2002-09-03 Intel Corporation Current source with internal variable resistance and control loop for reduced process sensitivity
JP2002251890A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 信号増幅回路およびそれを備える半導体記憶装置
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
KR100599217B1 (ko) * 2005-03-08 2006-07-12 삼성전자주식회사 전류 모드 버스 인터페이스 시스템과 이를 위한 모드 전환방법 및 모드 제어신호 발생회로
ITRM20050353A1 (it) * 2005-07-04 2007-01-05 Micron Technology Inc Amplificatore di rilevazione di piu' bit a bassa potenza.
US7405988B2 (en) * 2005-09-26 2008-07-29 Silicon Storage Technology, Inc. Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
JP4843472B2 (ja) * 2006-03-13 2011-12-21 株式会社東芝 電圧発生回路
US7286409B1 (en) * 2006-05-09 2007-10-23 Macronix International Co., Ltd. Method and apparatus to improve nonvolatile memory data retention
US7619464B2 (en) * 2006-07-28 2009-11-17 Freescale Semiconductor, Inc. Current comparison based voltage bias generator for electronic data storage devices
TW200837705A (en) * 2007-03-09 2008-09-16 Novatek Microelectronics Corp Analog source driving apparatus
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
KR100888483B1 (ko) * 2007-05-16 2009-03-12 삼성전자주식회사 공정 변동을 보상하는 기준 바이어스 회로
US20090251981A1 (en) * 2008-04-08 2009-10-08 Po-Hao Huang Memory with a fast stable sensing amplifier
JP5284225B2 (ja) * 2009-09-01 2013-09-11 株式会社東芝 不揮発性半導体記憶装置とその読み出し方法
TWI428055B (zh) * 2009-10-02 2014-02-21 Optromax Electronics Co Ltd 電子裝置
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
US8717802B2 (en) * 2010-09-13 2014-05-06 International Business Machines Corporation Reconfigurable multi-level sensing scheme for semiconductor memories
TWI448671B (zh) * 2011-05-05 2014-08-11 Sunplus Technology Co Ltd 溫度感測裝置
KR101868920B1 (ko) * 2011-06-09 2018-06-19 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법
US8693272B2 (en) * 2011-06-30 2014-04-08 Qualcomm Incorporated Sensing circuit
US8884601B2 (en) * 2011-12-29 2014-11-11 Stmicroelectronics International N.V. System and method for a low voltage bandgap reference
KR20130090642A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 불휘발성 반도체 메모리 장치의 센스앰프 회로
KR101983274B1 (ko) * 2012-05-18 2019-05-30 삼성전자주식회사 상변화 랜덤 액세스 메모리 장치 및 센싱 방법
KR101998076B1 (ko) * 2012-05-30 2019-07-09 삼성전자 주식회사 집적 회로 및 이를 포함하는 장치들
US9070424B2 (en) * 2012-06-29 2015-06-30 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9018933B2 (en) * 2012-07-19 2015-04-28 Macronix International Co., Ltd. Voltage buffer apparatus
US8953384B2 (en) * 2012-07-31 2015-02-10 Winbond Electronics Corporation Sense amplifier for flash memory
JP5801271B2 (ja) * 2012-09-24 2015-10-28 株式会社東芝 基準電圧生成回路
JP2014078302A (ja) * 2012-10-11 2014-05-01 Panasonic Corp クロスポイント型抵抗変化不揮発性記憶装置及びクロスポイント型抵抗変化不揮発性記憶装置の読み出し方法
US8994387B2 (en) * 2012-11-04 2015-03-31 Winbond Electronics Corp. Semiconductor device and detection method thereof
US9437257B2 (en) * 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
US8723595B1 (en) * 2013-02-19 2014-05-13 Issc Technologies Corp. Voltage generator
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
KR102020975B1 (ko) * 2013-07-30 2019-10-18 삼성전자주식회사 반도체 메모리 장치의 전류 센스앰프 회로
US8729959B1 (en) * 2013-08-09 2014-05-20 Issc Technologies Corp. Voltage generating apparatus
US9214203B2 (en) 2014-02-12 2015-12-15 Ememory Technology Inc. Sensing apparatus and data sensing method thereof
KR102157357B1 (ko) * 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102219293B1 (ko) * 2014-07-28 2021-02-23 삼성전자 주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US9799385B2 (en) * 2014-09-08 2017-10-24 Toshiba Memory Corporation Resistance change memory
US20160078915A1 (en) * 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
US9543028B2 (en) * 2014-09-19 2017-01-10 Sandisk Technologies Llc Word line dependent temperature compensation scheme during sensing to counteract cross-temperature effect
KR102245129B1 (ko) * 2014-11-24 2021-04-28 삼성전자 주식회사 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
US9312001B1 (en) * 2015-02-17 2016-04-12 Winbond Electronics Corp. Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory
US9576652B1 (en) * 2016-01-11 2017-02-21 Winbond Electronics Corp. Resistive random access memory apparatus with forward and reverse reading modes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825909A (zh) * 2009-03-03 2010-09-08 旺玖科技股份有限公司 电压稳压电路
US20130307504A1 (en) * 2012-05-21 2013-11-21 Fujitsu Semiconductor Limited Voltage generation circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JONG-MIN BANG 等: "Adaptive Read Voltage Control for Improvement of Read Disturbance and Power Consumption in Cross-point ReRAM", 《PROCEEDINGS OF THE 19TH INTERNATIONAL CONFERENCE ON CIRCUITS, CSCC 2015》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259140A (zh) * 2020-09-24 2021-01-22 浙江驰拓科技有限公司 读出电路、存储芯片的读出电路的调试方法及装置

Also Published As

Publication number Publication date
TWI611412B (zh) 2018-01-11
TW201801090A (zh) 2018-01-01
US20170365336A1 (en) 2017-12-21
US9859000B1 (en) 2018-01-02
CN107527651B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN107527651A (zh) 数据检测装置
CN108140410A (zh) 用于监控关联电子开关的电路和方法
CN104681078B (zh) 穿隧式磁阻的感测装置及其感测方法
US20140104933A1 (en) Semiconductor memory
CN106062881B (zh) 非易失性半导体存储装置
CN107101718B (zh) 一种基于反向串联忆阻器的曝光量传感器
CN104900261B (zh) 可变电阻式存储器及其写入方法
US20220115051A1 (en) Memory device and reference circuit thereof
TWI600009B (zh) 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
CN109584932A (zh) 记忆体装置及其操作方法
JP2017126393A (ja) 抵抗変化型ランダムアクセスメモリ装置
US8526252B2 (en) Quiescent testing of non-volatile memory array
CN107076569B (zh) 用于感测的装置和方法
CN107764431B (zh) 芯片内核温度检测电路
US9153316B1 (en) Circuits and read methods of RRAM
CN105097021B (zh) 电阻式存储器的形成以及测试方法
TWI830640B (zh) 記憶體電路及其操作方法
CN104934068B (zh) 一种nand型闪存存储器读取操作时的字线电压生成电路
CN110352458A (zh) 半导体存储装置和信息处理设备
TWI529716B (zh) 電阻式隨機存取記憶體電路以及讀取方法
CN103943144A (zh) 参考电阻优化的相变存储器读电路及参考电阻优选方法
TWI493548B (zh) 可組態邏輯區塊及其操作方法
CN108694976A (zh) 存储器系统
KR20210062249A (ko) 온도 감지 회로를 포함하는 반도체 장치
TW201913670A (zh) 資料讀取方法以及使用此方法的非揮發性記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant