CN107016959B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN107016959B
CN107016959B CN201710061670.8A CN201710061670A CN107016959B CN 107016959 B CN107016959 B CN 107016959B CN 201710061670 A CN201710061670 A CN 201710061670A CN 107016959 B CN107016959 B CN 107016959B
Authority
CN
China
Prior art keywords
line
transistor
data
display device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061670.8A
Other languages
English (en)
Other versions
CN107016959A (zh
Inventor
蔡世秉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202110912215.0A priority Critical patent/CN113644101B/zh
Publication of CN107016959A publication Critical patent/CN107016959A/zh
Application granted granted Critical
Publication of CN107016959B publication Critical patent/CN107016959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Abstract

一种显示设备包括：在第一方向上延伸的扫描线；在与第一方向交叉的第二方向上延伸的第一数据线和第二数据线；在第一数据线与第二数据线之间在第二方向上延伸并且被配置为接收固定电压的固定电压线；位于固定电压线与第一数据线和第二数据线之一之间的辅助线，其中固定电压被施加到辅助线；包括联接至扫描线和第一数据线的第二晶体管以及联接至第二晶体管和固定电压线的第一晶体管的晶体管电路；以及联接至晶体管电路的发光器件，其中晶体管电路的至少一部分位于固定电压线与辅助线之间。

Description

显示设备
相关申请的交叉引用
此申请要求2016年1月28日提交到韩国知识产权局的韩国专利申请第10-2016-0010849号的优先权和权益，其全部内容通过引用被整体合并于此。
技术领域
本发明的示例性实施例的各方面涉及显示设备。
背景技术
有机发光器件可以包括两个电极以及位于这两个电极之间的有机发光层。从两个电极之一注入的电子和从另一个电极注入的空穴可以结合以形成激子，激子可以发射能量，从而发射光。
有机发光器件可以包括多个像素，像素包括自发光器件。线以及用于驱动有机发光二极管的多个薄膜晶体管可以形成在像素中的每一个上。
寄生电容可能发生在布线与薄膜晶体管之间，这可能降低显示质量。
在此背景技术部分中公开的上述信息是为了增强对本发明的背景的理解，因此它可能包含不构成现有技术的信息。
发明内容
本发明的示例性实施例的方面涉及显示设备以及包括发光器件的显示设备。
本发明的示例性实施例的方面包括通过防止或减少寄生电容的情况可以具有相对提高的显示质量的显示设备。
根据本发明的一些示例性实施例，一种显示设备包括：在第一方向上延伸的扫描线；在与第一方向交叉的第二方向上延伸的第一数据线和第二数据线；在第一数据线与第二数据线之间在第二方向上延伸并且被配置为接收固定电压的固定电压线；位于固定电压线与第一数据线和第二数据线之一之间的辅助线，其中固定电压被施加到辅助线；包括联接至扫描线和第一数据线的第二晶体管以及联接至第二晶体管和固定电压线的第一晶体管的晶体管电路；以及联接至晶体管电路的发光器件，其中晶体管电路的至少一部分位于固定电压线与辅助线之间。
根据一些实施例，辅助线被配置为接收具有与固定电压线相同的电平的固定电压，并且辅助线联接至固定电压线。
根据一些实施例，辅助线具有与固定电压线一起围绕晶体管电路的至少一部分并且当在平面中观看时具有开口端的开环形状。
根据一些实施例，辅助线当在平面中观看时具有与固定电压线一起围绕晶体管电路的至少一部分的闭环形状。
根据一些实施例，辅助线与固定电压线以及第一数据线和第二数据线位于同一层上。
根据一些实施例，固定电压线是在第二方向上延伸的电源线。
根据一些实施例，辅助线与电源线以及第一数据线和第二数据线位于同一层上。
根据一些实施例，辅助线包括在第二方向上延伸的主体部分。
根据一些实施例，主体部分位于第一数据线和第二数据线之一与第一晶体管的栅电极之间。
根据一些实施例，主体部分在平面中观察时以最短距离横跨连接在第一晶体管的栅电极与第一数据线和第二数据线之一之间的假想线。
附图说明
在下文中参考附图描述了一些示例性实施例的方面。然而，本系统和方法不应被解释为限于这些实施例。相反，提供这些实施例是为了便于本领域普通技术人员理解。
在图中，为了清楚起见，附图的尺寸可能被放大了。应当理解，当一元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或多个中间元件，除非另有说明。相同的附图标记始终表示相同的元件。
图1是示出了根据本发明的一些示例性实施例的显示设备的图。
图2是示出了图1所示的显示设备的示例性配置的解复用器和像素单元的详细图。
图3是示出了包括在图1和图2中的像素的配置的电路图。
图4A是示出了图3所示的像素的平面图，图4B是沿图4A的线I-I'截取的剖视图。
图5是示出了根据本发明的一些示例性实施例的用于检查在显示设备中是否出现串扰的串扰测试图案的图。
图6是示出了图3所示的像素的另一实施例的平面图。
图7是示出了根据本发明的一些示例性实施例的显示设备的图。
图8是示出了图7所示的显示设备的示例性配置的解复用器和像素单元的详细视图。
图9是示出了图7和图8所示的像素的实施例的视图。
图10是示出了驱动图8所示的解复用器和图9所示的像素的方法的波形图。
图11是图9所示的像素的实施方式并示出了根据本发明的一些示例性实施例的每个晶体管的位置的平面图。
图12A是图11所示的像素的详细平面图，图12B是沿图12A的线II-II'截取的剖视图，图12C是沿图12A的线III-III'截取的剖视图。
图13是仅示出了图12A所示的第一数据线、第二数据线、电源线和辅助线的平面图。
图14是图9所示的像素的另一实施方式的平面图。
图15是示出了图14所示的第一数据线、第二数据线、电源线和辅助线的平面图。
图16是示出了图9所示的像素的另一实施方式的平面图。
图17是仅示出了图16所示的第一数据线、第二数据线、电源线和辅助线的平面图。
具体实施方式
虽然参考附图描述了本发明的一些示例性实施例的方面，但是应当理解，可以在不脱离本发明的精神和范围的情况下对本发明进行各种改变和修改。此外，应当理解，本发明不限于其具体实施例，并且可以在不脱离本发明的范围和精神的情况下进行各种改变、等同和替换。
在全部图中，相同的附图标记表示相同的元件。在附图中，为了本发明的清楚起见，元件的尺寸可能被放大了。虽然在本文中使用了术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明的范围的情况下，第一元件可以被指定为第二元件。类似地，第二元件可以被指定为第一元件。此外，单数形式“一”包括复数指称，除非上下文另有明确指示。
在本文中，应当理解术语“包括”或“具有”包括特征、数字、步骤、操作、元件、部件或其组合，但不排除一个或多个不同的特征、数字、步骤、操作、元件、部件或其组合。此外，当诸如层、膜、区域或板的元件被称为在另一元件“上”时，它可以直接在另一元件上，或在另一元件上而其间具有一个或多个中间元件。此外，当诸如层、膜、区域或板的元件被称为在另一元件“下方”时，它可以在另一元件的正下方，或在另一元件下方而其间具有一个或多个中间元件。在此公开中，术语“基本上”包括在一些应用下以及根据本领域技术人员的完全、几乎完全或任何显著程度的含义。此外，“形成在……上”也可以表示“形成在……上方”。
本文使用的术语仅用于描述特定的实施例，并不旨在限制本发明。如本文所用，单数形式的“一”旨在也包括复数形式，除非上下文另有明确说明。将进一步理解的是，当在此说明书中使用时，术语“包括”和“包含”表明存在所陈述的特征、整数、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。如本文所用，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有组合。当诸如“……中的至少一个”的表述放在一列元件之后时修饰的是整列元件，而不是修饰该列中的单独元件。
如本文所用，术语“基本上”、“大约”和类似术语被用作近似的术语，而不是作为程度的术语，并且旨在包括本领域普通技术人员公认的在测量或计算的值中的固有公差。此外，当描述本发明的实施例时，使用“可以”指的是“本发明的一个或多个实施例”。如本文所用，术语“使用”和“被使用”可以被认为分别和术语“利用”和“被利用”同义。此外，术语“示例性”意指示例或例示。
在下文中将参考附图更详细地描述一些示例性实施例的方面。
图1是示出了根据本发明的一些示例性实施例的显示设备的图。
参考图1，根据一些实施例的显示设备可以包括扫描驱动器110、数据驱动器120、像素单元130、时序控制器150、解复用器160和解复用器控制器170。
像素单元130可以包括像素PXL。在本实施例中，像素PXL可以位于由扫描线SL1至SLn和数据线DL1至DLm划分的区域中。图1示出了包括m×n个像素PXL的像素单元130。像素PXL可以从外部器件接收第一电源ELVDD和第二电源ELVSS。根据一个实施例，第二电源ELVSS可以被设置为比第一电源ELVDD低的电压。像素PXL可以响应于被供给到扫描线SL1至SLn的扫描信号以水平线为单位被选择并接收数据信号。接收数据信号的每个像素PXL可以响应于接收到的数据信号控制经由发光器件OLED从第一电源ELVDD流向第二电源ELVSS的电流的量，并且产生具有预定亮度的光。图1所示的像素单元130中的像素PXL中的每一个可以是包括在图2所示的单元像素UPX中的子像素。换句话说，像素PXL中的每一个可以是显示红光、绿光和蓝光中的一种的子像素。
扫描驱动器110可以响应于时序控制器150的控制而产生扫描信号，并将产生的扫描信号供给到扫描线SL1至SLn。例如，扫描驱动器110可以顺序地将扫描信号供给到扫描线SL1至SLn。
数据驱动器120可以顺序地将多个数据信号供给到数据输出线MD1至MDp中的每一条。例如，数据驱动器120可以在每个水平周期顺序地将两个数据信号供给到数据输出线MD1至MDp中的每一条。
解复用器160可以联接至数据输出线MD1至MDp中的每一条。另外，解复用器160可以联接至数据线DL1至DLm。根据一个实施例，解复用器160可以是4:1解复用器，数据线DL1至DLm的数量可以是数据输出线MD1至MDp的数量的四倍。解复用器160的结构、数据线DL1至DLm的数量和数据输出线MD1至MDp的数量可以根据实施例而变化。
就图1所示的像素单元130中的像素PXL而言，两条数据线可以联接至单条垂直线。联接至解复用器160的数据线DL1至DLm中的第一数据线DL1和第三数据线DL3可以联接至位于奇数水平线的像素PXL，并且第二数据线DL2和第四数据线DL4可以联接至位于偶数水平线的像素PXL。另外，第五数据线DL5和第七数据线DL7可以联接至位于偶数水平线的像素PXL，并且第六数据线DL6和第八数据线DL8可以联接至位于奇数水平线的像素PXL。另外，彼此相邻的奇数数据线和偶数数据线可以交替地联接至位于同一垂直线中的像素PXL。例如，第一数据线DL1和第二数据线DL2可以交替地联接至位于第一垂直线中的像素PXL。像素PXL的连接结构仅是根据本发明的实施例的一个示例，并且各种其它连接结构是可能的。
解复用器160可以响应于来自解复用器控制器170的控制信号，在一个水平周期(例如，预定水平周期)顺序地将数据信号供给到奇数数据线并且在下一个水平周期顺序地将数据信号供给到偶数数据线。
解复用器控制器170可以将多个控制信号供给到解复用器160。解复用器控制器170可以控制控制信号的供给，使得数据信号可以以水平线为单位来供给。例如，解复用器控制器170可以控制控制信号的供给，使得在每个水平周期，奇数数据线(DL1、DL3、DL5、...、DLm-1)和偶数数据线(DL2、DL4、DL6、...、DLm)可以交替地联接至数据输出线MD1至MDp。
时序控制器150可以响应于从外部器件供给的同步信号控制扫描驱动器110、数据驱动器120和解复用器控制器170。另外，时序控制器150可以响应于从解复用器控制器170供给的控制信号而将外部供给的数据重新排列并供给到数据驱动器120。
图2是图1所示的显示设备的示例性配置的解复用器和像素单元的详细视图。为了便于说明，图2示出了联接至第一数据输出线MD1至第四数据输出线MD4的解复用器。另外，图2仅示出了数据线DL1至DLm中的第一数据线DL1至第十六数据线DL16。
参考图2，根据一个实施例的解复用器160可以包括第一开关SW1至第十六开关SW16。包括在解复用器160中的第一开关SW1至第十六开关SW16中的每一个可以联接在对应的数据输出线与对应的数据线之间。另外，像素单元的像素PXL中的每一个可以是红色R像素、蓝色B像素、第一绿色G1像素和第二绿色G2像素中的一个。如上面参考图2所描述的，红色R像素、蓝色B像素、第一绿色G1像素和第二绿色G2像素可以形成单个单元像素UPX。根据一个实施例，相同的像素数据可以被施加到包括在单个单元像素UPX中的第一绿色G1像素和第二绿色G2像素，或者不同的像素数据可以被施加到其上。然而，单元像素UPX的绿色可以由第一绿色G1像素和第二绿色G2像素显示。
根据图2所示的实施例，第一开关SW1至第十六开关SW16可以分别联接至第一数据线DL1至第十六数据线DL16。另外，同一垂直线中的像素中的每一个可以不联接至与相邻像素联接的同一数据线。换句话说，与单条垂直线相对应的两条数据线可以交替地联接至包括在对应垂直线中的像素。
第一开关SW1、第五开关SW5、第九开关SW9和第十三开关SW13可以联接至第一数据输出线MD1。因此，第一数据线DL1、第五数据线DL5、第九数据线DL9和第十三数据线DL13可以从第一数据输出线MD1接收数据信号。
第二开关SW2、第六开关SW6、第十开关SW10和第十四开关SW14可以联接至第三数据输出线MD3。因此，第二数据线DL2、第六数据线DL6、第十数据线DL10和第十四数据线DL14可以从第三数据输出线MD3接收数据信号。
第三开关SW3、第七开关SW7、第十一开关SW11和第十五开关SW15可以联接至第二数据输出线MD2。因此，第三数据线DL3、第七数据线DL7、第十一数据线DL11和第十五数据线DL15可以从第二数据输出线MD2接收数据信号。
第四开关SW4、第八开关SW8、第十二开关SW12和第十六开关SW16可以联接至第四数据输出线MD4。因此，第四数据线DL4、第八数据线DL8、第十二数据线DL12和第十六数据线DL16可以从第四数据输出线MD4接收数据信号。
第一开关SW1、第三开关SW3、第六开关SW6和第八开关SW8可以响应于第一控制信号CS1而导通。另外，第九开关SW9、第十一开关SW11、第十四开关SW14和第十六开关SW16可以响应于第二控制信号CS2而导通。另外，第二开关SW2、第四开关SW4、第五开关SW5和第七开关SW7可以响应于第三控制信号CS3而导通。最后，第十开关SW10、第十二开关SW12、第十三开关SW13和第十五开关SW15可以响应于第四控制信号CS4而导通。
可以分别通过第一扫描线SL1至第n扫描线SLn顺序地施加第一扫描信号S1至第n扫描信号Sn。
当施加第一控制信号CS1和第一扫描信号S1时，可以将数据施加到位于第一水平线的最左边的四个像素PXL。另外，当施加第二控制信号CS2和第一扫描信号S1时，可以将数据施加到第一水平线的第五至第八像素PXL。
当施加第三控制信号CS3和第二扫描信号S2时，可以将数据施加到位于第二水平线的最左边的四个像素PXL。另外，当施加第四控制信号CS4和第二扫描信号S2时，可以将数据施加到第二水平线的第五至第八像素PXL。
换句话说，在施加第一扫描信号S1的水平周期期间，可以顺序地施加第一控制信号CS1和第二控制信号CS2，并且在施加第二扫描信号S2的水平周期期间，可以顺序地施加第三控制信号CS3和第四控制信号CS4。
数据信号可以通过第一数据输出线MD1被施加到红色R像素，并且数据信号可以通过第三数据输出线MD3被施加到蓝色B像素。另外，数据信号可以通过第二数据输出线MD2被施加到第一绿色G1像素，数据信号可以通过第四数据输出线MD4被施加到第二绿色G2像素。
图3是示出了包括在图1和图2中的像素PXL之一的结构的电路图。
参考图3，像素PXL可以被实现为包括第一晶体管T1、第二晶体管T2、存储电容器Cst和发光器件OLED的电路。例如，图3示出了位于第i行(其中i是小于n的自然数)和第j列(j是小于m的自然数)的像素PXL。像素PXL可以从对应的数据线DLj和对应的扫描线SLi接收信号，并从第一电源ELVDD和第二电源ELVSS接收电源电压。根据一个实施例，第二电源ELVSS的电压可以被设置为低于第一电源ELVDD的电压。根据一个示例性实施例，第二电源ELVSS可以接地。
第二晶体管T2的栅电极可以联接至扫描线SLi。第二晶体管T2可以响应于从扫描线SLi施加的扫描信号而导通。当第二晶体管T2导通时，存储电容器Cst可以充入与被施加到数据线DLj的数据信号相对应的电压。第一晶体管T1可以基于存储电容器Cst的两端处的电压来控制流过发光器件OLED的电流的量。因此，发光器件OLED可以发射具有与被施加到数据线DLj的数据信号相对应的亮度的光。
图4A是图3所示的像素的实施方式的平面图，图4B是沿图4A的线I-I'截取的剖视图。图4A和图4B示出了联接至位于第i行和第j列的一个像素的扫描线和两条相邻数据线。为了便于说明，在图4A和图4B中，第i行中的扫描线可以被称为“扫描线SL”，第j数据线和第(j+1)数据线可以被分别称为“第一数据线DL1”和“第二数据线DL2”。
如图4A和图4B所示，每个像素PXL可以具有例如矩形形状。然而，像素PXL的形状可以变化。另外，像素PXL可以具有彼此不同的面积。例如，取决于颜色，像素PXL可以具有不同的面积或形状。
参考图4A和图4B，显示设备可以包括基底基板BS、布线部分和像素PXL。
布线部分和连接至布线部分的像素PXL可以被提供到基底基板BS。
布线部分可以将信号提供到每个像素PXL、扫描线SL、数据线DL和电源线PL。扫描线SL可以在第一方向DR1上延伸。数据线DL1和DL2可以在与扫描线SL交叉的第二方向DR2上延伸。电源线PL可以在与数据线DL1、DL2和扫描线SL中的一个(例如数据线DL1和DL2)基本相同的方向上延伸。扫描线SL可以将扫描信号发送到晶体管，数据线DL1和DL2可以将数据信号发送到晶体管，并且电源线PL可以将第一电源ELVDD(参见图1)提供到晶体管。
像素PXL可以包括联接至布线部分的晶体管、联接至晶体管的显示器件、存储电容器Cst以及提供在晶体管的至少一部分与布线部分之间的辅助线AXL。
晶体管可以包括驱动显示器件的第一晶体管T1和开关第一晶体管T1的第二晶体管T2。换句话说，第一晶体管T1可以是驱动晶体管，并且第二晶体管T2可以是开关晶体管。
第二晶体管T2可以包括第二栅电极GE2、第二源电极SE2和第二漏电极DE2。第二栅电极GE2可以联接至扫描线SL，第二源电极SE2可以联接至第一数据线DL1。第二漏电极DE2可以联接至第一晶体管T1的栅电极(例如，第一栅电极GE1)。第二晶体管T2可以响应于被施加到扫描线SL的扫描信号而将被施加到第一数据线DL1的数据信号发送到第一晶体管T1。
第一晶体管T1可以包括第一栅电极GE1、第一源电极SE1和第一漏电极DE1。第一栅电极GE1可以联接至第二晶体管T2，第一源电极SE1可以联接至电源线PL，并且第一漏电极DE1可以联接至发光器件OLED。
根据一个实施例，描述了其中发光器件OLED用作显示器件的示例。然而，根据另一实施例，液晶显示器件或电泳器件可以被用作显示器件。
发光器件OLED可以包括发射层EML以及彼此相对的阳极AD和阴极CD，发射层EML被插入阳极AD与阴极CD之间。阳极AD可以联接至第一晶体管T1的第一漏电极DE1。第二电源ELVSS可以被施加到阴极CD(参见图1)，发射层EML可以响应于第一晶体管T1的输出信号而发光，并且通过发光与否来显示图像。从发射层EML发射的光可以取决于发射层EML的材料而变化，并且可以是彩色光或白光。
存储电容器Cst可以联接在第一栅电极GE1与第一源电极SE1之间，并且对输入到第一晶体管T1的第一栅电极GE1的数据信号进行充电并保持。
存储电容器Cst可以包括形成在基底基板BS上的电容器下电极LE和电容器上电极UE。根据一个实施例，电容器下电极LE可以是浮置的，并且电容器上电极UE可以联接至电源线PL。根据另一示例性实施例，存储电容器Cst的形状可以变化，并且电容器下电极LE可以联接至第二晶体管T2的第二栅电极GE2。
辅助线AXL可以提供在第一晶体管T1(具体地，第一晶体管T1的第一栅电极GE1)与两条数据线DL1和DL2中的一条之间。
辅助线AXL可以被形成为防止可能在第一数据线DL1与作为驱动晶体管的第一晶体管T1之间出现的寄生电容，特别是可能在第一数据线DL1与第一晶体管T1的第一栅电极GE1之间出现的寄生电容。可以将预定的固定电压施加到辅助线AXL。辅助线AXL可以防止第一数据线DL1与第一晶体管T1的至少一部分(特别是第一晶体管T1的第一栅电极GE1)之间的寄生电容。在下文中将主要描述第一晶体管T1的第一栅电极GE1。
辅助线AXL可以提供在其间插入有第一晶体管T1的第一栅电极GE1的两条相邻的数据线DL1与DL2之间没有布置被施加固定电压的布线的部分处。被施加固定电压的布线可以指被施加具有预定电势的固定电压从而防止第一栅电极GE1与相邻数据线DL1和DL2之间的耦合的布线。根据一个实施例，因为第一电源被施加到电源线PL，因此电源线PL可以用作被施加固定电压的布线。然而，本发明不限于此。当在第一栅电极GE1与相邻数据线DL1和DL2之间存在被施加另一固定电压的另一布线时，辅助线AXL可以提供在未布置对应线路的部分处。
在下文中，将基于用作被施加固定电压的布线的电源线PL进行描述。电源线PL可以提供在第一栅电极GE1与第一数据线DL1和第二数据线DL2之一之间，并且辅助线AXL可以提供在第一栅电极GE1与另一数据线之间。
例如，如图4A和4B所示，电源线PL可以提供在第一栅电极GE1与第二数据线DL2之间，并且辅助线AXL可以提供在第一栅电极GE1与第一数据线DL1之间。根据另一示例性实施例，电源线PL可以提供在第一栅电极GE1与第一数据线DL1之间，并且辅助线AXL可以提供在第一栅电极GE1与第二数据线DL2之间。
根据一些示例性实施例，固定电压可以被提供为与被施加到电源线PL的驱动电压基本相同的电平。然而，施加固定电压的电平不限于此。固定电压也可以被提供为第一晶体管T1与第一数据线DL1之间的寄生电容减小了的电平。根据一些示例性实施例，辅助线AXL可以联接至电源线PL，使得可以施加与被施加到电源线PL的驱动电压相同的固定电压。
根据一个实施例，辅助线AXL可以包括防止寄生电容的主体部分BDP和连接主体部分BDP与电源线PL的连接部分CNP。
主体部分BDP可以提供在第一数据线DL1与第一晶体管T1之间。更具体地说，主体部分BDP可以提供在第一数据线DL1与第一晶体管T1的第一栅电极GE1之间。
根据一些示例性实施例，主体部分BDP可以在与第一数据线DL1基本相同的方向(例如第二方向DR2)上延伸。
主体部分BDP可以对应于第一栅电极GE1的长度或宽度，并且被布置在第一数据线DL1与第一栅电极GE1之间，从而防止第一数据线DL1与第一栅电极GE1之间的耦合。当第一数据线DL1在一个方向(例如，预定方向)上弯曲或倾斜时，或者当第一栅电极GE1在不同方向上布置并形成为不同形状时，主体部分BDP延伸的方向也可以被确定。换句话说，主体部分BDP延伸的方向可以不受限制。如果主体部分BDP可以防止第一数据线DL1与第一晶体管T1(特别是第一栅电极GE1)之间的寄生电容，则主体部分BDP可以在与图中所示的方向不同的方向上延伸。
根据一个实施例，主体部分BDP可以大到足以覆盖第一栅电极GE1。例如，当第一栅电极GE1在第二方向DR2上具有第一长度d1时，主体部分BDP可以在第二方向DR2上具有大于等于第一长度d1的第二长度d2。
根据一个实施例，主体部分BDP可以被布置成在平面中观察时横跨以最短距离连接在第一数据线DL1与第一栅电极GE1的面对第一数据线DL1的各点之间的假想线。
因为主体部分BDP形成在第一数据线DL1与第一栅电极GE1之间，因此第一数据线DL1与辅助线AXL之间的距离可以小于第一数据线DL1与第一晶体管T1的第一栅电极GE1之间的距离。
连接部分CNP可以提供在电源线PL与主体部分BDP之间，并且将主体部分BDP的至少一部分连接至电源线PL。例如，连接部分CNP可以将电源线PL连接至主体部分BDP的在主体部分BDP延伸的方向上的一端或另一端。提供有连接部分CNP的一部分可以取决于像素的结构(例如主体部分BDP和电源线PL的形状)而变化。
因此，辅助线AXL可以是从电源线PL分叉的分支形状，并且与电源线PL一起围绕第一栅电极GE1。辅助线AXL可以在不发生第一栅电极GE1与第一数据线DL1之间的耦合的方向上(即在第二方向DR2的相反方向或第二方向DR2上)开口。辅助线AXL和电源线PL可以形成在第二方向DR2的相反方向或第二方向DR2上开口的开环形状。
在下文中将按照堆叠顺序描述根据一个实施例的显示设备。
根据该实施例的显示设备可以包括其上堆叠有晶体管和显示器件的基底基板BS。
根据本发明的一些示例性实施例，缓冲层可以形成在基底基板BS上。缓冲层可以防止杂质扩散到第一晶体管T1和第二晶体管T2中。取决于基底基板BS的材料和处理条件，可以省略缓冲层。
第一有源图案ACT1和第二有源图案ACT2可以提供在缓冲层上。第一有源图案ACT1和第二有源图案ACT2可以包括半导体材料。第一有源图案ACT1和第二有源图案ACT2可以包括掺杂或未掺杂的硅，例如多晶硅或非晶硅，并且可以是包括氧化物半导体的半导体图案。第一有源图案ACT1和第二有源图案ACT2可以掺杂有包括例如n型杂质、p型杂质和其它金属的杂质。
栅极绝缘层GI可以提供在第一有源图案ACT1和第二有源图案ACT2上。
扫描线SL、第一栅电极GE1、第二栅电极GE2和电容器下电极LE可以提供在栅极绝缘层GI上方。第二栅电极GE2可以被提供为扫描线SL的一部分，或者从扫描线SL突出。第一栅电极GE1和第二栅电极GE2可以分别覆盖与第一有源图案ACT1的沟道区域和第二有源图案ACT2的沟道区域相对应的区域。
层间绝缘层IL可以提供在第一栅电极GE1和第二栅电极GE2上方，以覆盖第一栅电极GE1和第二栅电极GE2。
第一数据线DL1、第二数据线DL2、电源线PL、辅助线AXL、第一源电极SE1、第一漏电极DE1、第二源电极SE2、第二漏电极DE2以及电容器上电极UE可以提供在层间绝缘层IL上。
第一源电极SE1和第一漏电极DE1可以分别通过穿过栅极绝缘层GI和层间绝缘层IL的第四接触孔CH4和第五接触孔CH5接触第一有源图案ACT1。第二漏电极DE2可以通过穿过层间绝缘层IL的第三接触孔CH3连接至第一栅电极GE1。第二源电极SE2和第二漏电极DE2可以分别通过穿过栅极绝缘层GI和层间绝缘层IL的第一接触孔CH1和第二接触孔CH2接触第二有源图案ACT2。
电容器下电极LE和电容器上电极UE可以形成存储电容器Cst，层间绝缘层IL被插入在电容器下电极LE与电容器上电极UE之间。
钝化层PSV可以提供在其上形成有第一源电极SE1的基底基板BS上方。钝化层PSV可以用作保护第一晶体管T1和第二晶体管T2的保护层，或者用作平坦化第一晶体管T1和第二晶体管T2的上表面的平坦化层。
显示器件的阳极AD可以提供在钝化层PSV上。阳极AD可以通过形成在钝化层PSV中的第六接触孔CH6联接至第一晶体管T1的第一漏电极DE1。
像素限定层PDL可以提供在其上形成有阳极AD的基底基板BS上方，使得像素限定层PDL可以将像素区域划分为与各个像素PXL相对应的多个区域。像素限定层PDL可以暴露阳极AD的上表面并且围绕像素PXL从基底基板BS突出。
发射层EML可以提供在由像素限定层PDL围绕的像素区域中，并且阴极CD可以提供在发射层EML上。
密封层SLM可以提供在阴极CD上，以覆盖阴极CD。
根据一个实施例，可以使第一数据线DL1与第一晶体管T1(即驱动晶体管)之间的寄生电容最小化。
根据一些相关技术，当驱动晶体管被布置在彼此相邻的第一数据线与第二数据线之间时，可能在驱动晶体管(例如驱动晶体管的栅电极)与第一数据线和第二数据线之间形成寄生电容。然而，电源线可以被布置在驱动晶体管与第一数据线和第二数据线之一(例如第二数据线)之间。因为固定电压被施加到电源线，因此可以防止或减小驱动晶体管与第二数据线之间的寄生电容。然而，因为电源线未被布置在驱动晶体管与另一数据线(即第一数据线)之间，因此可能形成寄生电容。该寄生电容可能引起显示设备的串扰缺陷。
图5是示出了用于检查显示设备是否具有串扰缺陷的串扰测试图案的图。
参考图5，串扰测试图案可以包括具有矩形形状并显示黑色的中央部分A1和具有矩形环并显示白色的边缘部分A2。在常规的显示设备中，当形成寄生电容时，尽管具有矩形形状并位于中央部分A1的上方和下方的垂直部分A3应显示白色，但可能显示灰色，也就是可能出现了垂直串扰缺陷。
由于以下原因，可能出现这种垂直串扰缺陷。
当形成测试图案时，与白色相对应的数据信号可以被施加到与垂直部分A3相对应的每个像素的第一晶体管(例如，驱动晶体管)的第一栅电极，并且随后，与黑色相对应的数据信号可以被施加到与中央部分A1相对应的每个像素的第一晶体管的第一栅电极。然而，当在第一数据线与第一晶体管(例如，第一栅电极)之间出现耦合时，例如，当垂直部分A3的第一数据线中与黑色相对应的数据信号和与白色相对应并被施加到垂直部分A3的第一栅电极的数据信号之间出现耦合时，被施加到垂直部分A3的第一栅电极的数据信号可能减小，并且发光器件的亮度可能因此减小。发光器件的亮度的减小可能导致像素显示灰色而不是白色。
在根据该实施例的显示设备中，因为在第一数据线与第一栅电极之间提供了用于防止第一数据线与第一晶体管之间、特别是第一数据线与第一栅电极之间的寄生电容的辅助线，因此可以避免垂直串扰。因此，可以相对地提高根据一个实施例的显示设备的显示质量。
根据一个实施例，示出了显示设备包括解复用器。然而，本发明不限于此。在具有各种结构的相关技术像素中，当驱动晶体管与两条数据线之间存在小的距离或者不存在单独的屏蔽结构时，可能出现串扰缺陷。可以通过使用根据一个实施例的辅助线来避免串扰。近来，考虑到正在执行显示设备的高精度，相邻数据线之间的耦合可能是不可避免的或常见的。通过在显示设备中使用上述辅助线，可以实现防止或减少串扰缺陷的情况的高质量显示设备。
根据一个实施例，辅助线可以具有各种形状。图6是示出了图3所示的像素的另一实施例的平面图。因为此实施例除了辅助线之外具有与图4A、图4B和图5所示的结构基本相同或相似的结构，因此可以省略其某些详细描述，并且将主要描述关于辅助线的差别。
参考图6，根据另一实施例的像素可以包括具有闭环形状的辅助线。
根据此实施例，辅助线AXL可以包括用于防止第一晶体管T1的第一栅电极GE1与数据线DL之间的寄生电容的主体部分BDP、连接主体部分BDP和电源线PL的第一连接部分CNP1以及第二连接部分CNP2。
主体部分BDP可以提供在第一数据线DL1与第一晶体管T1之间。更具体地说，主体部分BDP可以提供在第一数据线DL1与第一晶体管T1的第一栅电极GE1之间。
根据一个实施例，主体部分BDP可以在与第一数据线DL1基本相同的方向(即第二方向DR2)上延伸。
主体部分BDP可以对应于第一栅电极GE1的长度或宽度，并且被布置在第一数据线DL1与第一栅电极GE1之间，从而防止第一数据线DL1与第一栅电极GE1之间的耦合。
根据一个实施例，主体部分BDP可以大到足以覆盖第一晶体管T1。
第一连接部分CNP1可以提供在电源线PL与主体部分BDP之间，并且将主体部分BDP的在纵向方向上的一端连接至电源线PL。第二连接部分CNP2可以提供在电源线PL与主体部分BDP之间，并且将主体部分BDP的在纵向方向上的另一端连接至电源线PL。
电源线PL的两端、第一连接部分CNP1、主体部分BDP和第二连接部分CNP2可以彼此顺序地连接，以形成闭环形状。
根据一个实施例，因为电源线PL连接至辅助线AXL，因此可以将被施加到电源线PL的固定电压(例如，第一电源)施加到辅助线AXL。因此，辅助线AXL可以防止第一栅电极GE1与第一数据线DL1和第二数据线DL2之一之间的耦合。第一栅电极GE1可以连接至第二晶体管T2的第二漏电极DE2。因为辅助线AXL具有闭环形状，因此辅助线AXL可以有效地屏蔽第二漏电极DE2和/或第二漏电极DE2与第一栅电极GE1之间的连接部分。
根据一个实施例，描述了其中一个像素包括两个晶体管和一个存储电容器的示例。然而，本发明不限于此。例如，根据另一实施例，可以提供单个晶体管，并且可以提供防止晶体管与相邻数据线之间的耦合的辅助线。显示设备可以包括在第一方向上延伸的扫描线、在与第一方向交叉的第二方向上延伸的第一数据线和第二数据线以及被施加固定电压的固定电压线。晶体管可以连接至扫描线和第一数据线。辅助线可以提供在晶体管的至少一部分与第一数据线和第二数据线之一之间，并且可以向辅助线施加固定电压。固定电压线可以提供在晶体管与另一条数据线之间，并且可以向固定电压线施加固定电压。
另外，根据另一实施例，一个像素可以包括一个晶体管，并且一个像素可以包括至少三个晶体管，例如六个或七个晶体管。存储电容器的数量也可以改变。
图7是示出了根据另一实施例的显示设备的图。
参考图7，该显示设备可以包括扫描驱动器110、数据驱动器120、包括像素PXL的像素单元130、时序控制器150、解复用器160以及解复用器控制器170。
除了扫描驱动器110和像素PXL之外，图7所示的显示设备可具有与图1所示的显示设备相同的配置。在图7所示的显示设备中，扫描驱动器110可以响应于时序控制器150的控制而产生扫描信号，并将产生的扫描信号供给到扫描线SL1至SLn。例如，扫描驱动器110可以顺序地将扫描信号供给到扫描线SL1至SLn。另外，扫描驱动器110可以响应于时序控制器150的控制而产生发光控制信号，并将产生的发光控制信号供给到发光控制线EL1至ELn。图7所示的像素PXL可以连接至与其对应的数据线、扫描线以及发光控制线。除接收第一电源ELVDD和第二电源ELVSS之外，像素PXL还可以从外部器件接收初始化电源Vint。
图8是示出了图7所示的显示设备的示例性配置的解复用器和像素单元的详细电路图。为了便于说明，图8示出了联接至第一数据输出线MD1至第四数据输出线MD4的解复用器。另外，图8仅示出数据线DL1至DLm中的第一数据线DL1至第十六数据线DL16。
参考图8，根据一个实施例的解复用器160可以包括第一开关SW1至第十六开关SW16。包括在解复用器160中的第一开关SW1至第十六开关SW16中的每一个可以联接在对应的数据输出线与对应的数据线之间。另外，像素单元的像素PXL中的每一个可以是红色(R)像素、蓝色(B)像素、第一绿色(G1)像素和第二绿色(G2)像素中的一种。红色(R)像素、蓝色(B)像素、第一绿色(G1)像素和第二绿色(G2)像素可以形成单个单元像素UPX。根据一个实施例，相同的像素数据可以被施加到包括在单个单元像素UPX中的第一绿色G1像素和第二绿色G2像素，或者不同的像素数据可以被施加到其上。然而，单元像素UPX的绿色可以由第一绿色G1像素和第二绿色G2像素显示。
在图8所示的实施例中，第一开关SW1至第十六开关SW16可以分别联接至第一数据线DL1至第十六数据线DL16。另外，同一垂直线中的像素中的每一个与相邻像素可以不连接至同一条数据线。换句话说，与一条垂直线相对应的两条数据线可以交替地连接至包括在对应垂直线中的像素。
因为图8所示的第一开关SW1至第十六开关SW16与第一数据线DL1至第十六数据线DL16之间的连接与图2所示的连接相同，因此将省略其详细描述。
图8所示的像素PXL中的每一个可以联接至对应的数据线、对应的扫描线和对应的发光控制线。
图9是示出了图7和图8所示的像素的一个实施例的电路图。图9示出了位于第i行(i是小于n的自然数)和第j列(j是小于m的自然数)的像素PXL。根据该实施例的像素PXL可以包括发光器件OLED、第一晶体管T1至第七晶体管T7以及存储电容器Cst。
发光器件OLED的阳极可以经由第六晶体管T6联接至第一晶体管T1，其阴极可以联接至第二电源ELVSS。发光器件OLED可以产生具有与从第一晶体管T1供给的电流的量相对应的预定亮度的光。
第一电源ELVDD可以被设置为大于第二电源ELVSS的电压，使得电流可以流过发光器件OLED。
第七晶体管T7可以连接在初始化电源Vint与发光器件OLED的阳极之间。另外，第七晶体管T7的栅电极可以连接至第(i+1)扫描线SLi+1。当第(i+1)扫描信号被供给到第(i+1)扫描线SLi+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供给到发光器件OLED的阳极。初始化电源Vint可以被设置为比数据信号低的电压。
第六晶体管T6可以联接在第一晶体管T1与发光器件OLED之间。另外，第六晶体管T6的栅电极可以联接至第i发光控制线ELi。第六晶体管T6可以在第i发光控制信号被供给到第i发光控制线ELi时截止，并且在剩余周期内导通。
第五晶体管T5可以联接在第一电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以联接至第i发光控制线ELi。第五晶体管T5可以在第i发光控制信号被供给到第i发光控制线ELi时截止，并且在剩余周期内导通。
作为驱动晶体管的第一晶体管T1的第一电极可以经由第五晶体管T5联接至第一电源ELVDD。第一晶体管T1的第二电极可以经由第六晶体管T6联接至发光器件OLED的阳极。另外，第一晶体管T1的栅电极可以联接至第一节点N1。第一晶体管T1可以响应于第一节点N1的电压，而控制经由发光器件OLED从第一电源ELVDD流向第二电源ELVSS的电流的量。
第三晶体管T3可以联接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以联接至第i扫描线SLi。第三晶体管T3可以在第i扫描信号被供给到第i扫描线SLi时导通，以将第一晶体管T1的第二电极电连接至第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以被连接为二极管。
第四晶体管T4可以联接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以联接至第(i-1)扫描线SLi-1。第四晶体管T4可以在第(i-1)扫描信号被供给到第(i-1)扫描线SLi-1时导通，使得初始化电源Vint的电压可以被供给到第一节点N1。
第二晶体管T2可以联接在第j数据线DLj与第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以联接至第i扫描线SLi。第二晶体管T2可以在扫描信号被供给到第i扫描线SLi时导通，以将第j数据线DLj电连接至第一晶体管T1的第一电极。
存储电容器Cst可以联接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与第j数据信号以及第一晶体管T1的阈值电压相对应的电压。
图10是示出了用于驱动图8所示的解复用器和图9所示的像素的方法的波形图。
参考图8至图10，可以顺序地施加第(i-1)扫描信号Si-1至第(i+2)扫描信号Si+2。同时，可以在施加第(i-1)扫描信号Si-1的水平周期期间顺序地施加第一控制信号CS1和第二控制信号CS2。另外，在施加第i扫描信号Si的水平周期期间，可以顺序地施加第三控制信号CS3和第四控制信号CS4。随后，在施加第(i+1)扫描信号Si+1的水平周期期间，可以再次顺序地施加第一控制信号CS1和第二控制信号CS2。此外，在施加第(i+2)扫描信号Si+2的水平周期期间，可以顺序地施加第三控制信号CS3和第四控制信号CS4。
首先，可以将第i发光控制信号Ei供给到第i发光控制线ELi。当发光控制信号Ei被供给到第i发光控制线ELi时，第六晶体管T6和第五晶体管T5可以截止。
当第五晶体管T5截止时，第一电源ELVDD和第一晶体管T1的第一电极可以彼此电断开。当第六晶体管T6截止时，第一晶体管T1的第二电极和发光器件OLED的阳极可以彼此电断开。因此，在发光控制信号Ei被供给到第i发光控制线ELi的周期期间，像素PXL可以被设置为非发光状态。
其后，可以将第(i-1)扫描信号Si-1供给到第(i-1)扫描线SLi-1。当第(i-1)扫描信号Si-1被供给到第(i-1)扫描线SLi-1时，第四晶体管T4可以导通。当第四晶体管T4导通时，初始化电源Vint的电压可以被供给到第一节点N1。
在将第(i-1)扫描信号Si-1供给到第(i-1)扫描线SLi-1之后，可以将第i扫描信号Si供给到第i扫描线SLi。当第i扫描信号Si被供给到第i扫描线SLi时，第三晶体管T3和第二晶体管T2可以导通。
当第三晶体管T3导通时，第一节点N1和第一晶体管T1的第二电极可以彼此电连接。换句话说，当第三晶体管T3导通时，第一晶体管T1可以被连接为二极管。
当第二晶体管T2导通时，可以从第j数据线DLj将第j数据信号Dj供给到第一晶体管T1的第一电极。因为第一节点N1被初始化为初始化电源Vint的电压，因此第一晶体管T1可以导通。当第一晶体管T1导通时，可以将通过从第j数据信号Dj的电压减去第一晶体管T1的阈值电压的绝对值而得到的电压供给到第一节点N1。存储电容器Cst可以存储与第j数据信号Dj以及第一晶体管T1的阈值电压相对应的电压。
可以将第(i+1)扫描信号Si+1供给到第(i+1)扫描线SLi+1。当第(i+1)扫描信号Si+1被供给到第(i+1)扫描线SLi+1时，第七晶体管T7可以导通。当第七晶体管T7导通时，初始化电源Vint的电压可以被施加到发光器件OLED的阳极，并且发光器件OLED的寄生电容可以放电。
在将第(i+1)扫描信号Si+1供给到第(i+1)扫描线SLi+1之后，可以停止将第i发光控制信号Ei供给到第i发光控制线ELi。当停止将第i发光控制信号Ei供给到第i发光控制线ELi时，第六晶体管T6和第五晶体管T5可以导通。当第五晶体管T5导通时，第一电源ELVDD和第一晶体管T1的第一电极可以彼此电连接。当第六晶体管T6导通时，第一晶体管T1的第二电极和发光器件OLED的阳极可以彼此电连接。
第一晶体管T1可以响应于第一节点N1的电压，而控制经由发光器件OLED从第一电源ELVDD流向第二电源ELVSS的电流的量。发光器件OLED可以响应于从第一晶体管T1供给的电流的量而产生具有预定亮度的光。实际上，像素PXL可以重复上述过程并产生具有与数据信号相对应的亮度的光。
如上所述，根据一个实施例的显示设备可以在时间上划分数据被施加到数据线的周期以及将与数据信号以及第一晶体管的阈值电压相对应的电压存储在存储电容器中的周期。因为确保了其中第一晶体管T1的阈值电压被补偿的周期的足够时间量，因此可以降低由高分辨率造成的瑕疵。
图11是图9所示的像素的实施方式并且示出了各个晶体管的位置的平面图。图12A是图11所示的像素的详细平面图。图12B是沿图12A的线II-II'截取的剖视图。图12C是沿图12A的线III-III'截取的剖视图。在图11、图12A至图12C中，基于布置在第i行和第j列的一个像素，示出了连接至该像素的扫描线、发光控制线、电源线和两条相邻的数据线。为了方便起见，在图12A至图12C中，第(i-1)行中的扫描线可以被称为“第一扫描线SL1”，第i行中的扫描线可以被称为“第二扫描线SL2”，第(i+1)行中的扫描线可以被称为“第三扫描线SL3”，第j列中的数据线可以被称为“第一数据线DL1”，在第(j+1)列中的数据线可以被称为“第二数据线DL2”，第i行中的发光控制线可以被称为“发光控制线EL”，并且第j电源线可以被称为“电源线PL”。
参考图11、图12A至图12C，该显示设备可以包括基底基板BS、布线部分和像素PXL。
布线部分可以将信号供给到每个像素PXL，并且包括扫描线、数据线、发光控制线EL、电源线PL和初始化电源线IPL。
扫描线可以包括在第一方向DR1上延伸并且在第二方向DR2上顺序布置的第一扫描线SL1、第二扫描线SL2和第三扫描线SL3。扫描信号可以被施加到扫描线。第(i-1)扫描信号可以被施加到第一扫描线SL1，第i扫描信号可以被施加到第二扫描线SL2，并且第(i+1)扫描信号可以被施加到第三扫描线SL3。
发光控制线EL可以在第一方向DR1上延伸，并且被布置在第二扫描线SL2与第三扫描线SL3之间并与第二扫描线SL2和第三扫描线SL3分离。发光控制信号可以被施加到发光控制线EL。
数据线可以包括在第二方向DR2上延伸并且在第一方向DR1上顺序布置的第一数据线DL1和第二数据线DL2。数据信号可以被施加到数据线DL。第j数据信号和第(j+1)数据信号可以分别被施加到第一数据线DL1和第二数据线DL2。
电源线PL可以在第二方向DR2上延伸，并且被布置在第一数据线DL1与第二数据线DL2之间并与第一数据线DL1和第二数据线DL2分离。虽然电源线PL可以被部分地弯曲以相对于第二方向DR2倾斜，但是电源线PL可以被布置为在第二方向DR2上延伸。第一电源可以被施加到电源线PL。
初始化电源线IPL可以在第一方向DR1上延伸并且提供在第三扫描线SL3与下一行中的像素的第一扫描线SL1之间。初始化电源可以被施加到初始化电源线IPL。
每个像素可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光器件OLED和辅助线AXL。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和连接线CNL。
第一栅电极GE1可以联接至第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL可以连接第一栅电极GE1与第三漏电极DE3和第四漏电极DE4。连接线CNL的一端可以通过第一接触孔CH1联接至第一栅电极GE1，其另一端可以通过第二接触孔CH2联接至第三漏电极DE3和第四漏电极DE4。
根据一个实施例，第一有源图案ACT1与第一源电极SE1和第一漏电极DE1中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第一源电极SE1和第一漏电极DE1可以包括掺杂杂质的半导体层，并且第一有源图案ACT1可以包括未掺杂杂质的半导体层。
第一有源图案ACT1可以具有在预定方向上延伸的条形，并且可以在纵向方向上弯曲多次。当在平面中观察时，第一有源图案ACT1可以与第一栅电极GE1重叠。因为第一有源图案ACT1在纵向方向上延伸，因此第一晶体管T1的沟道区域可以对应地在纵向方向上延伸。因此，被施加到第一晶体管T1的栅极电压的驱动范围可以变宽。因此，可以精细地控制从发光器件OLED发射的光的灰度。
第一源电极SE1可以联接至第一有源图案ACT1的一端、第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以联接至第一有源图案ACT1的另一端、第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以联接至第二扫描线SL2。第二栅电极GE2可以被提供为第二扫描线SL2的一部分，或者从第二扫描线SL2突出。根据一个实施例，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第二源电极SE2和第二漏电极DE2可以包括掺杂杂质的半导体层。第二有源图案ACT2可以包括未掺杂杂质的半导体层。第二有源图案ACT2可以对应于与第二栅电极GE2的重叠部分。第二源电极SE2的一端可以联接至第二有源图案ACT2，并且其另一端可以通过第六接触孔CH6联接至第一数据线DL1。第二漏电极DE2的一端可以联接至第二有源图案ACT2，并且其另一端可以联接至第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以包括双栅极结构，以便防止泄漏电流。换句话说，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b可以被称为第三栅电极GE3，第3a有源图案ACT3a和第3b有源图案ACT3b可以被称为第三有源图案ACT3，第3a源电极SE3a和第3b源电极SE3b可以被称为第三源电极SE3，并且第3a漏电极DE3a和第3b漏电极DE3b可以被称为第三漏电极DE3。
第三栅电极GE3可以联接至第二扫描线SL2。第三栅电极GE3可以被提供为第二扫描线SL2的一部分，或者从第二扫描线SL2突出。根据一个实施例，第三有源图案ACT3、第三源电极SE3和第三漏电极DE3中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第三源电极SE3和第三漏电极DE3可以包括掺杂杂质的半导体层。第三有源图案ACT3可以包括未掺杂杂质的半导体层。第三有源图案ACT3可以对应于与第三栅电极GE3的重叠部分。第三源电极SE3的一端可以联接至第三有源图案ACT3，并且其另一端可以联接至第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端可以联接至第三有源图案ACT3，并且其另一端可以联接至第四晶体管T4的第四漏电极DE4。另外，第三漏电极DE3可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1联接至第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以具有双栅极结构，以便防止泄漏电流。换句话说，第四晶体管T4可以包括第4a晶体管和第4b晶体管。第4a晶体管可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b可以被称为第四栅电极GE4，第4a有源图案ACT4a和第4b有源图案ACT4b可以被称为第四有源图案ACT4，第4a源电极SE4a和第4b源电极SE4b可以被称为第四源电极SE4，并且第4a漏电极DE4a和第4b漏电极DE4b可以被称为第四漏电极DE4。
第四栅电极GE4可以联接至第一扫描线SL1。第四栅电极GE4可以被提供为第一扫描线SL1的一部分，或者从第一扫描线SL1突出。第四有源图案ACT4、第四源电极SE4和第四漏电极DE4中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第四源电极SE4和第四漏电极DE4可以包括掺杂杂质的半导体层。第四有源图案ACT4可以包括未掺杂杂质的半导体层。第四有源图案ACT4可以对应于与第四栅电极GE4的重叠部分。第四源电极SE4的一端可以联接至第四有源图案ACT4，并且其另一端可以联接至初始化电源线IPL和前一行中的像素的第七晶体管T7的第七漏电极DE7。辅助连接线AUX可以提供在第四源电极SE4与初始化电源线IPL之间。辅助连接线AUX的一端可以通过第九接触孔CH9联接至第四源电极SE4，并且辅助连接线AUX的另一端可以通过前一行中的第八接触孔CH8联接至前一行中的初始化电源线IPL。第四漏电极DE4的一端可以联接至第四有源图案ACT4，并且其另一端可以联接至第三晶体管T3的第三漏电极DE3。另外，第四漏电极DE4可以通过连接线CNL、第二接触孔CH2和第一接触孔CH1联接至第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以联接至发光控制线EL。第五栅电极GE5可以被提供为发光控制线EL的一部分，或者从发光控制线EL突出。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第五源电极SE5和第五漏电极DE5可以包括掺杂杂质的半导体层。第五有源图案ACT5可以包括未掺杂杂质的半导体层。第五有源图案ACT5可以对应于与第五栅电极GE5的重叠部分。第五源电极SE5的一端可以联接至第五有源图案ACT5，并且其另一端可以通过第五接触孔CH5联接至电源线PL。第五漏电极DE5的一端可以联接至第五有源图案ACT5，并且其另一端可以联接至第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以联接至发光控制线EL。第六栅电极GE6可以被提供为发光控制线EL的一部分，或者从发光控制线EL突出。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第六源电极SE6和第六漏电极DE6可以包括掺杂杂质的半导体层。第六有源图案ACT6可以包括未掺杂杂质的半导体层。第六有源图案ACT6可以对应于与第六栅电极GE6的重叠部分。第六源电极SE6的一端可以联接至第六有源图案ACT6，并且其另一端可以联接至第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以联接至第六有源图案ACT6，并且其另一端可以联接至第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以联接至第三扫描线SL3。第七栅电极GE7可以被提供为第三扫描线SL3的一部分，或者从第三扫描线SL3突出。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7中的每一个可以包括掺杂杂质或未掺杂杂质的半导体层。第七源电极SE7和第七漏电极DE7可以包括掺杂杂质的半导体层，并且第七有源图案ACT7可以包括未掺杂杂质的半导体层。第七有源图案ACT7可以对应于与第七栅电极GE7的重叠部分。第七源电极SE7的一端可以联接至第七有源图案ACT7，并且其另一端可以联接至第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以联接至第七有源图案ACT7，并且其另一端可以联接至初始化电源线IPL。此外，第七漏电极DE7可以联接至第四晶体管T4的第四源电极SE4。第七漏电极DE7和初始化电源线IPL可以通过辅助连接线AUX和第八接触孔CH8彼此联接。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以包括第一晶体管T1的第一栅电极GE1。
当在平面中观察时，上电极UE可以与第一栅电极GE1重叠并且覆盖下电极LE。通过增大上电极UE与下电极LE之间的重叠面积，可以增加存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。根据一个实施例，可以向上电极UE施加具有与第一电源相同的电平的电压。在形成接触第一栅电极GE1和连接线CNL的第一接触孔CH1的区域中，上电极UE可以具有开口OPN。
发光器件OLED可以包括阳极AD、阴极CD以及提供在阳极AD与阴极CD之间的发射层EML。
阳极AD可以提供在与每个像素相对应的像素区域中。阳极AD可以通过第七接触孔CH7和第十接触孔CH10联接至第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥图案BRP可以提供在第七接触孔CH7与第十接触孔CH10之间，并将第六漏电极DE6和第七源电极SE7连接至阳极AD。
辅助线AXL可以提供在第一晶体管T1(特别是在第一晶体管T1的连接线CNL)与第一数据线DL1和第二数据线DL2之一之间。
图13是为了便于解释示出了图12A所示的第一数据线DL1和第二数据线DL2、电源线PL和辅助线AXL的平面图。
参考图12A至图12C和图13，可以形成辅助线AXL，以防止在作为驱动晶体管的第一晶体管T1与第一数据线DL1和第二数据线DL2之一之间可能出现的寄生电容，特别是在第一晶体管T1的连接线CNL与第一数据线DL1和第二数据线DL2之一之间可能出现的寄生电容。
可以将固定电压(例如，预定的固定电压)施加到辅助线AXL。
与第一晶体管T1相关联，第一栅电极GE1的相当大的部分可以被存储电容器Cst的上电极UE屏蔽。因此，第一栅电极GE1与相邻数据线DL中的一条之间的寄生电容可能不会相对较大。然而，通过第一接触孔CH1直接连接至第一栅电极GE1的连接线CNL可能与第一数据线DL1和第二数据线DL2形成在同一层上，并且与第一栅电极GE1的栅极电压相同的栅极电压可能被施加到连接线CNL上。因此，在连接线CNL与第一数据线DL1和第二数据线DL2之间可能形成相对较大的寄生电容。此外，存储电容器Cst的上电极UE被部分去除的开口OPN可以形成在其中用于将第一栅电极GE1连接至连接线CNL的第一接触孔CH1形成的区域中。开口OPN可以允许第一栅电极GE1的未被覆盖的一部分与相邻的第二数据线DL2具有寄生电容。
辅助线AXL可以基于连接线CNL被提供在相邻的第一数据线DL1与第二数据线DL2之间没有布置被施加固定电压的布线的部分处。被施加固定电压的布线可以指被施加具有预定电势的固定电压以便防止连接线CNL与相邻数据线DL之间的耦合的布线。固定电压线可以与连接线CNL以及第一数据线DL1和第二数据线DL2形成在同一层上，以便减小连接线CNL与相邻数据线DL之间的耦合。
根据该实施例，被施加第一电源的电源线PL可以对应于固定电压线。除电源线PL之外，在第一栅电极GE1与相邻数据线DL之间存在被施加另一固定电压的另一布线，并且辅助线AXL可以提供在未布置对应线的部分处。在下文中对其中被施加固定电压的布线是电源线的示例进行描述。
电源线PL可以提供在第一栅电极GE1与第一数据线DL1和第二数据线DL2之一之间。辅助线AXL可以提供在第一栅电极GE1与另一数据线之间。根据一个实施例，如图13所示，电源线PL可以提供在连接线CNL与第一数据线DL1之间。辅助线AXL可以提供在连接线CNL与第二数据线DL2之间。当电源线PL提供在连接线CNL与第二数据线DL2之间时，辅助线AXL可以提供在连接线CNL与第一数据线DL1之间。
根据一个实施例，固定电压可以被提供为与被施加到电源线PL的驱动电压的电平基本相同的电平。辅助线AXL可以联接至电源线PL。
再次参考图13，根据一个实施例，辅助线AXL可以提供在连接线CNL与第二数据线DL2之间。
根据一个实施例，辅助线AXL可以在与第二数据线DL2的方向基本相同的方向上(例如，在第二方向DR2上)延伸。
辅助线AXL可以对应于连接线CNL的长度或宽度，并且被布置在第二数据线DL2与连接线CNL之间，以防止第二数据线DL2与连接线CNL之间的耦合。因此，当第二数据线DL2在预定方向上弯曲或倾斜时，或者连接线CNL在不同方向上布置或形成为不同形状时，辅助线AXL延伸的方向也可以相应地确定。换句话说，辅助线AXL延伸的方向可以不受限制。如果辅助线AXL可以防止连接线CNL与第二数据线DL2之间的寄生电容，则辅助线AXL可以在与图13所示的方向不同的方向上延伸。
根据一个实施例，辅助线AXL可以大到足以覆盖连接线CNL。当连接线CNL在第二方向DR2上具有第三长度d3时，辅助线AXL可以在第二方向DR2上具有大于等于第三长度d3的第四长度d4。例如，当第二方向DR2是向下方向并且与第二方向DR2相反的方向是向上方向时，辅助线AXL的未连接至电源线PL的下端部可以位于连接线CNL的下端部的下方。
根据一个实施例，辅助线AXL可以被布置为在平面中观察时横跨以最短距离连接在第一数据线DL1与第一栅电极GE1的面对第一数据线DL1的各点之间的假想线。
因为辅助线AXL形成在连接线CNL与第二数据线DL2之间，因此第二数据线DL2与辅助线AXL之间的距离可以小于第二数据线DL2与连接线CNL之间的距离。
根据一个实施例，如图13所示，辅助线AXL可以联接至电源线PL，并且整个辅助线AXL可以在平行于第二方向DR2的方向上延伸。然而，辅助线AXL的形状可以不限于此。根据另一实施例，可以包括与第二方向DR2平行的主体部分BDP以及在与第二方向DR2不同的另一方向布置并将电源线PL连接至主体部分BDP的一端或另一端的连接部分CNP。考虑到电源线PL的弯曲形状和延伸方向，连接部分CNP可以被布置为围绕连接线CNL。提供有连接部分CNP的部分可以取决于像素的结构(例如主体部分BDP和电源线PL的形状)而变化。
因此，辅助线AXL可以具有从电源线PL分叉的分支形状，并且与电源线PL一起围绕连接线CNL。辅助线AXL可以在不发生连接线CNL与第一数据线DL1之间的耦合的方向上(即在第二方向DR2上或者与第二方向DR2相反的方向上)开口。辅助线AXL和电源线PL可以包括在第二方向DR2上或在与第二方向DR2相反的方向上开口的开环形状。
再次参考图11、图12A至图12C，将根据堆叠顺序描述根据一个实施例的显示设备的结构。
第一有源图案ACT1至第七有源图案ACT7可以提供在基底基板BS上。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。
缓冲层可以提供在基底基板BS与第一有源图案ACT1至第七有源图案ACT7之间。
栅极绝缘层GI可以提供在其上形成有第一有源图案ACT1至第七有源图案ACT7的基底基板BS上。
第一扫描线SL1至第三扫描线SL3、发光控制线EL和第一栅电极GE1至第七栅电极GE7可以提供在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第二扫描线SL2一体地形成。第四栅电极GE4可以与第一扫描线SL1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发光控制线EL一体地形成。第七栅电极GE7可以与第三扫描线SL3一体地形成。
第一层间绝缘层IL1可以提供在其上形成有第一扫描线SL1的基底基板BS上方。
存储电容器Cst的上电极UE和初始化电源线IPL可以提供在第一层间绝缘层IL1上。上电极UE可以覆盖下电极LE，并且与下电极LE形成存储电容器Cst，同时第一层间绝缘层IL1插入在上电极UE与下电极LE之间。
第二层间绝缘层IL2可以提供在其上形成有上电极UE的基底基板BS上方。
第一数据线DL1、第二数据线DL2、电源线PL、连接线CNL、辅助连接线AUX、桥图案BRP和辅助线AXL可以形成在第二层间绝缘层上IL2上。
第一数据线DL1可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第六接触孔CH6连接至第二源电极SE2。第二数据线DL2可以联接至下一行中的像素。电源线PL可以通过穿过第二层间绝缘层IL2的第三接触孔CH3和第四接触孔CH4联接至存储电容器Cst的上电极UE。
电源线PL可以通过穿过第一层间绝缘层IL1、第二层间绝缘层IL2和栅极绝缘层GI的第五接触孔CH5连接至第五源电极SE5。
连接线CNL可以通过穿过第一层间绝缘层IL1和第二层间绝缘层IL2的第一接触孔CH1连接至第一栅电极GE1。另外，连接线CNL可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第二接触孔CH2连接至第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX可以通过穿过第二层间绝缘层IL2的第八接触孔CH8联接至初始化电源线IPL。辅助连接线AUX可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第九接触孔CH9联接至第四源电极SE4和前一行中的第七漏电极DE7。
桥图案BRP可以作为连接第六漏电极DE6和阳极AD的介质提供在第六漏电极DE6与阳极AD之间。桥图案BRP可以通过穿过栅极绝缘层GI、第一层间绝缘层IL1和第二层间绝缘层IL2的第七接触孔CH7连接至第六漏电极DE6和第七源电极SE7。
辅助线AXL可以联接至电源线PL并与电源线PL一体地形成。
钝化层PSV可以提供在其上形成有第一数据线DL1的基底基板BS上方。
阳极AD可以提供在钝化层PSV上。阳极AD可以通过穿过钝化层PSV的第十接触孔CH10联接至桥图案BRP。因为桥图案BRP通过第七接触孔CH7联接至第六漏电极DE6和第七源电极SE7，因此阳极AD可以最终联接至第六漏电极DE6和第七源电极SE7。
像素限定层PDL可以提供在其上形成有阳极AD的基底基板BS上方，以便对应于各像素PXL划分像素区域。像素限定层PDL可以暴露阳极AD的上表面并且围绕像素PXL从基底基板BS突出。
发射层EML可以提供在由像素限定层PDL围绕的像素区域中，并且阴极CD可以提供在发射层EML上。
密封层SLM可以提供在阴极CD上以覆盖阴极CD。
根据上述实施例，可以使第一晶体管T1(特别是第一晶体管T1的连接线CNL)与第二数据线DL2之间的寄生电容最小化。
根据另一实施例，辅助线可以具有各种形状。图14是图9所示的像素的另一实施方式的平面图。图15是为了说明的目的仅示出了图14所示的第一数据线和第二数据线、电源线和辅助线的平面图。
参考图14和图15，根据另一实施例的像素可以包括具有闭环形状的辅助线。
根据此实施例，辅助线AXL可以包括阻挡在连接线CNL与第二数据线DL2之间形成寄生电容的主体部分BDP以及将主体部分BDP连接至电源线PL的连接部分CNP。
主体部分BDP可以提供在连接线CNL与第二数据线DL2之间。根据一个实施例，主体部分BDP可以在与第二数据线DL2基本相同的方向(即第二方向DR2)上延伸。
主体部分BDP可以对应于连接线CNL的长度或宽度，并且被布置在连接线CNL与第二数据线DL2之间，以防止连接线CNL与第二数据线DL2之间的耦合。根据一个实施例，主体部分BDP可以大到足以覆盖连接线CNL。例如，当连接线CNL沿第二方向DR2具有第三长度d3时，辅助线AXL可以在第二方向DR2上具有大于等于第三长度d3的第五长度d5。
连接部分CNP可以提供在电源线PL与主体部分BDP之间，并且将主体部分BDP在纵向方向上的一端连接至电源线PL。电源线PL、主体部分BDP和连接部分CNP中的每一个的两端可以顺序连接，以形成闭环形状。
根据一个实施例，因为电源线连接至辅助线，被施加到电源线的固定电压(例如，第一电源)可以被施加到辅助线上。因此，辅助线可以有效地屏蔽电场，从而不引起连接线与第二数据线之间的耦合。例如，因为辅助线具有闭环形状，因此可以在所有方向上有效地密封连接线。
根据上述实施例，对其中为每个像素提供电源线作为固定电压线的示例进行了描述。另外，辅助线可以联接至电源线。然而，并不一定利用电源线作为固定电压线。如果不同的布线连接至辅助线以减少或防止寄生电容，则可以施加不同于第一电源的另一固定电压。在这种情况下，辅助线可以联接至施加另一固定电压的布线。
图16是图9所示的像素的另一实施方式的平面图。为了便于说明，图17是仅示出了图16所示的第一数据线和第二数据线、电源线以及辅助线的平面图。
参考图16和图17，根据一个实施例，辅助线AXL可以联接至被施加初始化电源的初始化电源线IPL。作为具有预定电势的固定电压的初始化电源可以被施加到初始化电源线IPL。
初始化电源线IPL可以提供在第一层间绝缘层IL1上。辅助线AXL可以提供在第二层间绝缘层IL2上，并且辅助线AXL可以通过穿过第二层间绝缘层IL2的第十一接触孔CH11联接至初始化电源线IPL。
辅助线AXL可以从与初始化电源线IPL接触的部分在与第二方向DR2相反的纵向方向上延伸。辅助线AXL可以在纵向方向上跨越连接线CNL和第二数据线DL2延伸，并且大到足以覆盖连接线CNL。当连接线CNL在第二方向DR2上具有第三长度d3时，辅助线AXL在第二方向DR2上可以具有大于等于第三长度d3的第六长度d6。例如，当第二方向DR2是向下方向并且与第二方向DR2相反的方向是向上方向时，辅助线AXL的未连接至初始化电源线IPL的顶端部分可以位于连接线CNL的顶端部分上方。
辅助线AXL可以与电源线PL一起围绕连接线CNL，使得辅助线AXL可以在第二方向DR2以及与第二方向DR2相反的方向上开口。
根据此实施例，可以通过被施加固定电压(即，第一电源)的电源线PL来防止或减少连接线CNL与第一数据线DL1之间的寄生电容。可以通过被施加固定电压(即，初始化电源)的初始化电源线IPL来防止或减少连接线CNL与第二数据线DL2之间的寄生电容。
具有上述配置和其它实施例的显示设备可以被用于各种应用产品，例如但不限于移动装置、智能电话、电子书、膝上型计算机、笔记本计算机、平板计算机、个人计算机和广告牌。
根据一个实施例，可以防止或减少每个像素中的驱动晶体管与相邻数据线之间的寄生电容，使得可以防止或减少垂直串扰缺陷。因此，可以提高根据实施例的显示设备的显示质量。
尽管在本文中公开了示例性实施例，但是这些实施例不应被解释为限制性的。本领域普通技术人员将认识到，在不脱离本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。此外，各种领域的技术人员将认识到，本文所描述的本发明将提出其它任务的解决方案并且提出其它应用的改进。申请人的意图是通过本文的权利要求覆盖本发明的所有这些用途以及对为了公开的目的而选择的本文中的本发明的示例性实施例可能进行的那些改变和修改，所有这些都不脱离本发明的精神和范围。因此，本发明的示例性实施例应当在所有方面被认为是说明性的而不是限制性的，本发明的精神和范围由所附权利要求及其等同方案指示。

Claims (36)

1.一种显示设备，包括：
在第一方向上延伸的扫描线；
在与所述第一方向交叉的第二方向上延伸的第一数据线和第二数据线；
在所述第一数据线与所述第二数据线之间在所述第二方向上延伸并且被配置为接收固定电压的固定电压线；
位于所述第一数据线和所述第二数据线中的一条数据线与所述固定电压线之间的辅助线，其中所述固定电压被施加到所述辅助线；
晶体管电路，包括联接至所述扫描线和所述第一数据线的第二晶体管以及联接至所述第二晶体管和所述固定电压线的第一晶体管；以及
联接至所述晶体管电路的发光器件，
其中所述晶体管电路的至少一部分位于所述固定电压线与所述辅助线之间，
其中所述辅助线包括用于防止所述第一数据线和所述第二数据线中的所述一条数据线与所述晶体管电路的所述至少一部分之间的寄生电容的主体部分，并且
其中所述辅助线与所述固定电压线以及所述第一数据线和所述第二数据线位于同一层上。
2.根据权利要求1所述的显示设备，其中所述辅助线被配置为接收具有与所述固定电压线相同的电平的所述固定电压。
3.根据权利要求2所述的显示设备，其中所述辅助线联接至所述固定电压线。
4.根据权利要求1所述的显示设备，其中所述辅助线具有与所述固定电压线一起围绕所述晶体管电路的所述至少一部分并且当在平面中观看时具有开口端的开环形状。
5.根据权利要求1所述的显示设备，其中所述辅助线当在平面中观看时具有与所述固定电压线一起围绕所述晶体管电路的所述至少一部分的闭环形状。
6.根据权利要求1所述的显示设备，其中所述固定电压线是在所述第二方向上延伸的电源线。
7.根据权利要求6所述的显示设备，其中所述辅助线与所述电源线以及所述第一数据线和所述第二数据线位于同一层上。
8.根据权利要求7所述的显示设备，其中所述主体部分在所述第二方向上延伸。
9.根据权利要求8所述的显示设备，其中所述主体部分位于所述第一数据线和所述第二数据线中的所述一条数据线与所述第一晶体管的栅电极之间。
10.根据权利要求9所述的显示设备，其中所述辅助线在平面中观看时横跨以最短距离连接在所述第一晶体管的所述栅电极与所述第一数据线和所述第二数据线中的所述一条数据线之间的假想线。
11.根据权利要求1所述的显示设备，其中所述第一数据线和所述第二数据线中的所述一条数据线与所述辅助线之间的距离短于所述第一数据线和所述第二数据线中的所述一条数据线与所述第一晶体管的栅电极之间的距离。
12.根据权利要求9所述的显示设备，其中所述栅电极在所述第二方向上具有第一长度，并且所述主体部分在所述第二方向上具有大于等于所述第一长度的长度。
13.根据权利要求8所述的显示设备，其中所述辅助线从所述电源线延伸。
14.根据权利要求13所述的显示设备，其中所述辅助线包括联接至所述主体部分的一端和所述电源线的第一连接部分。
15.根据权利要求14所述的显示设备，其中所述辅助线包括联接至所述主体部分的另一端和所述电源线的第二连接部分。
16.根据权利要求13所述的显示设备，其中所述辅助线当在平面中观看时具有与所述电源线一起围绕所述第一晶体管的栅电极的闭环形状。
17.根据权利要求13所述的显示设备，其中所述辅助线具有与所述电源线一起围绕所述第一晶体管的栅电极并且当在平面中观看时具有开口端的开环形状。
18.根据权利要求8所述的显示设备，其中所述第一晶体管的至少一部分与所述第一数据线和所述第二数据线形成在同一层上。
19.根据权利要求18所述的显示设备，其中所述第一晶体管包括：
位于基底基板上的有源图案；
位于所述有源图案上的栅电极，栅极绝缘层介于所述有源图案与所述栅电极之间；
联接至所述有源图案的源电极和漏电极；以及
联接至所述栅电极的连接线。
20.根据权利要求19所述的显示设备，其中所述连接线与所述第一数据线和所述第二数据线形成在同一层上。
21.根据权利要求20所述的显示设备，其中层间绝缘层位于所述栅极绝缘层上，并且
所述连接线位于所述层间绝缘层上并且通过穿过所述层间绝缘层的接触孔连接至所述栅电极。
22.根据权利要求19所述的显示设备，其中所述连接线在所述第二方向上延伸。
23.根据权利要求20所述的显示设备，其中所述主体部分当在平面中观看时位于所述第一数据线和所述第二数据线中的所述一条数据线与所述连接线之间。
24.根据权利要求23所述的显示设备，其中所述主体部分当在所述平面中观看时横跨以最短距离连接在所述连接线与所述第一数据线和所述第二数据线中的所述一条数据线之间的假想线。
25.根据权利要求23所述的显示设备，其中所述连接线在所述第二方向上具有第二长度，并且所述主体部分在所述第二方向上具有大于等于所述第二长度的长度。
26.根据权利要求23所述的显示设备，其中所述辅助线从所述电源线延伸。
27.根据权利要求26所述的显示设备，其中所述辅助线进一步包括用于将所述主体部分的一端与所述电源线彼此连接的第一连接部分。
28.根据权利要求27所述的显示设备，其中所述辅助线进一步包括用于将所述主体部分的另一端与所述电源线彼此连接的第二连接部分。
29.根据权利要求23所述的显示设备，其中所述辅助线当在所述平面中观看时具有与所述电源线一起围绕所述连接线的闭环形状。
30.根据权利要求23所述的显示设备，其中所述辅助线具有与所述电源线一起围绕所述连接线并且当在所述平面中观看时具有开口端的开环形状。
31.根据权利要求21所述的显示设备，进一步包括在所述第一方向上延伸的初始化电源线，其中初始固定电压被施加至所述初始化电源线。
32.根据权利要求31所述的显示设备，其中所述辅助线联接至所述初始化电源线。
33.根据权利要求32所述的显示设备，其中所述初始化电源线位于所述栅极绝缘层上，并且所述辅助线通过穿过所述层间绝缘层的接触孔联接至所述初始化电源线。
34.一种显示设备，包括：
在第一方向上延伸的扫描线；
在与所述第一方向交叉的第二方向上延伸的第一数据线和第二数据线；
在所述第二方向上延伸的电源线；
联接至所述扫描线和所述第一数据线的第二晶体管；
位于所述第一数据线与所述第二数据线之间并且联接至所述第二晶体管和所述电源线的第一晶体管；以及
位于所述第一晶体管的至少一部分与所述第一数据线和所述第二数据线中的一条数据线之间的辅助线，
其中所述电源线位于所述第一晶体管的所述至少一部分与所述第一数据线和所述第二数据线中的另一数据线之间，并且固定电压被施加到所述辅助线，
其中所述辅助线包括用于防止所述第一数据线和所述第二数据线中的所述一条数据线与所述第一晶体管的所述至少一部分之间的寄生电容的主体部分，并且
其中所述辅助线与所述电源线以及所述第一数据线和所述第二数据线位于同一层上。
35.一种显示设备，包括：
布线部分和像素，所述像素联接至所述布线部分并且被布置为矩阵格式，
其中所述布线部分包括：
在第一方向上延伸的扫描线；
在与所述第一方向交叉的第二方向上延伸的第一数据线和第二数据线；和
在所述第二方向上延伸的电源线，
其中所述像素中的每一个包括：
联接至所述扫描线中的对应扫描线以及所述第一数据线和所述第二数据线中的对应数据线的第二晶体管；
位于所述第一数据线和所述第二数据线之间并且联接至所述第二晶体管和所述电源线中的对应电源线的第一晶体管；
位于所述第一晶体管的至少一部分与所述第一数据线和所述第二数据线中的一条数据线之间的辅助线；和
联接至所述第一晶体管的显示器件，并且
其中所述电源线位于所述第一晶体管的所述至少一部分与所述第一数据线和所述第二数据线中的另一数据线之间，并且固定电压被施加到所述辅助线，
其中所述辅助线包括用于防止所述第一数据线和所述第二数据线中的所述一条数据线与所述第一晶体管的所述至少一部分之间的寄生电容的主体部分，并且
其中所述辅助线与所述电源线以及所述第一数据线和所述第二数据线位于同一层上。
36.根据权利要求35所述的显示设备，其中所述像素包括在列方向上交替布置的第一像素和第二像素，所述第一像素中的每一个像素的所述第二晶体管联接至所述第一数据线，并且所述第二像素中的每一个像素的所述第二晶体管联接至所述第二数据线。
CN201710061670.8A 2016-01-28 2017-01-26 显示设备 Active CN107016959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110912215.0A CN113644101B (zh) 2016-01-28 2017-01-26 显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0010849 2016-01-28
KR1020160010849A KR102391421B1 (ko) 2016-01-28 2016-01-28 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110912215.0A Division CN113644101B (zh) 2016-01-28 2017-01-26 显示设备

Publications (2)

Publication Number Publication Date
CN107016959A CN107016959A (zh) 2017-08-04
CN107016959B true CN107016959B (zh) 2021-08-27

Family

ID=59385628

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710061670.8A Active CN107016959B (zh) 2016-01-28 2017-01-26 显示设备
CN202110912215.0A Active CN113644101B (zh) 2016-01-28 2017-01-26 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110912215.0A Active CN113644101B (zh) 2016-01-28 2017-01-26 显示设备

Country Status (3)

Country Link
US (1) US10403704B2 (zh)
KR (2) KR102391421B1 (zh)
CN (2) CN107016959B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180018960A (ko) * 2016-08-12 2018-02-22 삼성디스플레이 주식회사 표시 장치
KR20180080741A (ko) * 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR20180089928A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
DE112018000893T5 (de) * 2017-02-17 2019-10-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102502762B1 (ko) * 2017-09-13 2023-02-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN107564478A (zh) * 2017-10-18 2018-01-09 京东方科技集团股份有限公司 一种显示面板及其显示方法、显示装置
CN108010944A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 一种阵列基板及显示装置
WO2019186857A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
CN108511497B (zh) * 2018-04-04 2020-12-25 京东方科技集团股份有限公司 像素驱动电路的布线结构、显示面板和显示装置
CN108831377A (zh) * 2018-08-30 2018-11-16 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
CN108987453B (zh) * 2018-08-30 2020-12-29 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
KR20200037027A (ko) * 2018-09-28 2020-04-08 삼성디스플레이 주식회사 표시 장치
KR102586783B1 (ko) * 2018-10-05 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN208753327U (zh) * 2018-11-08 2019-04-16 京东方科技集团股份有限公司 显示基板和显示装置
CN109697958B (zh) * 2019-01-10 2020-11-10 昆山国显光电有限公司 一种有机发光显示面板及有机发光显示装置
KR20200131926A (ko) * 2019-05-14 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200133077A (ko) * 2019-05-16 2020-11-26 삼성디스플레이 주식회사 화소 및 화소의 구동 방법
KR20210057280A (ko) 2019-11-11 2021-05-21 삼성디스플레이 주식회사 표시 장치
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
WO2022140923A1 (zh) * 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置
CN115315743B (zh) * 2021-02-18 2023-11-24 京东方科技集团股份有限公司 驱动背板、显示面板及显示装置
KR20220156147A (ko) * 2021-05-17 2022-11-25 삼성디스플레이 주식회사 표시 장치
US20230306914A1 (en) * 2022-03-25 2023-09-28 Meta Platforms Technologies, Llc Grouped demultiplexing for foveated-resolution display

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216643A (zh) * 2007-12-26 2008-07-09 昆山龙腾光电有限公司 液晶显示装置阵列基板、其修补方法及液晶显示装置
CN101493619A (zh) * 2008-01-25 2009-07-29 三星电子株式会社 显示基板和其制造方法以及具有该显示基板的显示面板
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
CN103137068A (zh) * 2011-12-05 2013-06-05 精工爱普生株式会社 电光装置以及电子设备
CN103426399A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 电光装置以及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
KR100496543B1 (ko) * 2002-12-06 2005-06-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 구동 방법
US8378930B2 (en) * 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US8253198B2 (en) * 2009-07-30 2012-08-28 Micron Technology Devices for shielding a signal line over an active region
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
JP5445239B2 (ja) 2010-03-10 2014-03-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US20110298785A1 (en) * 2010-06-02 2011-12-08 Apple Inc. Gate shielding for liquid crystal displays
JP5530839B2 (ja) * 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102034236B1 (ko) 2013-01-17 2019-10-21 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102084231B1 (ko) 2013-08-29 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20150112108A (ko) * 2014-03-26 2015-10-07 삼성디스플레이 주식회사 표시 장치
KR102422108B1 (ko) * 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102271115B1 (ko) * 2015-02-13 2021-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216643A (zh) * 2007-12-26 2008-07-09 昆山龙腾光电有限公司 液晶显示装置阵列基板、其修补方法及液晶显示装置
CN101493619A (zh) * 2008-01-25 2009-07-29 三星电子株式会社 显示基板和其制造方法以及具有该显示基板的显示面板
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
CN103137068A (zh) * 2011-12-05 2013-06-05 精工爱普生株式会社 电光装置以及电子设备
CN103426399A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 电光装置以及电子设备

Also Published As

Publication number Publication date
CN113644101A (zh) 2021-11-12
KR20170090559A (ko) 2017-08-08
KR102423899B1 (ko) 2022-07-25
CN107016959A (zh) 2017-08-04
US10403704B2 (en) 2019-09-03
KR20220060508A (ko) 2022-05-11
KR102391421B1 (ko) 2022-04-28
CN113644101B (zh) 2024-04-16
US20170221979A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107016959B (zh) 显示设备
KR102554862B1 (ko) 표시 장치
EP3211671B1 (en) Display device
US11710457B2 (en) Display device
US9892681B2 (en) Pixel circuit, driving method thereof and display device
KR20180066306A (ko) 표시 장치
KR20180096875A (ko) 표시 장치
CN110729324A (zh) 像素和包括该像素的有机发光显示装置
KR20180061568A (ko) 표시 장치
KR102487500B1 (ko) 표시 장치
KR102583403B1 (ko) 디스플레이 장치 및 디스플레이 패널
CN105741735A (zh) 数据控制电路和包含该数据控制电路的平板显示装置
US10360840B2 (en) Pixel circuit, driving method thereof and display device
EP3664146A2 (en) Display device
KR102406992B1 (ko) 유기발광 표시장치
US11663982B2 (en) Display device
KR102551988B1 (ko) 표시패널 및 이를 구비하는 표시장치
KR20170000057A (ko) 디스플레이 장치
US20210151470A1 (en) Display device
KR20220092134A (ko) 표시패널
EP3671712B1 (en) Thin-film transistor and display panel
CN110010077B (zh) 显示装置
CN116249398A (zh) 发光显示装置及其制造方法
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
CN112992977A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant