CN106575256A

CN106575256A - 子块垃圾收集

Info

Publication number: CN106575256A
Application number: CN201580025094.0A
Authority: CN
Inventors: J.M.希金斯; J.菲茨帕特里克; M.丹乔
Original assignee: SanDisk Technologies LLC
Current assignee: SanDisk Enterprise IP LLC; SanDisk Technologies LLC
Priority date: 2014-06-19
Filing date: 2015-06-19
Publication date: 2017-04-19
Anticipated expiration: 2035-06-19
Also published as: US20150370701A1; EP3158454A1; KR20170020884A; WO2015196153A1; EP3158454B1; KR101903574B1; CN106575256B; US9652381B2

Abstract

系统、方法和/或装置被用于使能储存装置中的储存介质的单独可擦除的块的子块的垃圾收集。在一个方面中，方法包括根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数，并且根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数。根据所述第一触发参数满足第一易损度基准的确定，第一子块的垃圾收集被使能。此外，根据所述第二触发参数满足第二易损度基准的确定，第二子块的垃圾收集被使能。

Description

子块垃圾收集

技术领域

公开的实施例一般地涉及非易失性数据储存系统，并且具体地涉及使能非易失性数据储存装置中的擦除块的子块的垃圾收集。

背景技术

半导体存储器装置——包括闪速存储器——通常利用存储器单元来将数据贮存为电的值，诸如电荷或电压。闪速存储器单元、例如包括具有浮置栅极的单个晶体管，该浮置栅极被用于储存数据值的电荷表示。闪速存储器是可以电擦除并且重新编程的非易失性数据储存装置。非易失性存储器与需要电源来维持储存的信息的易失性存储器相反，该非易失性存储器在即使未通电时保留储存的信息。已经以各种方式促进储存密度的增加，包括增加由制造开发使能的芯片上的存储器单元的密度，并且从单级(level)闪速存储器单元向多级闪速存储器单元转变，使得两个或多个位可以由每个闪速存储器单元储存。

垃圾收集是回收存储器不在包含有效数据的部分的存储器管理的过程。使用闪速存储器作为示例，数据被写入到被称为页的闪速存储器的单元中，其中页由多个存储器单元构成。但是，闪速存储器以被称为块的更大的单元擦除，其中该块由多个页构成。如果第一块的一些页包含无效数据，那些页不能被覆盖直到包含那些页的整个块被擦除。垃圾收集的过程从第一块将具有有效数据的页读取并且重新写入到第二块并且然后擦除第一块。在垃圾收集之后，第二块包含具有有效数据的页以及可用于写入新的数据的空闲的页。由于垃圾收集涉及将有效数据从一块写入到另一块，其导致“写入放大”，其是写入到基于闪速的储存系统中的闪速存储器的总字节(或者数据的任何其它单元)与由(一个或多个)主机系统写入到基于闪速的储存系统的总字节的比率。通过改善的垃圾收集减少写入放大，改善基于闪速的储存系统的寿命和性能。

发明内容

在所附权利要求的范围中的系统、方法和装置的各种实现方式的每一个具有几个方面，没有其单独的一个为这里所述的属性负全部的责任。在不限制所附权利要求的范围的情况下，在考虑本公开之后，并且特别是在考虑名称为“具体实施方式”的章节之后，人们将理解各种实施方式的方面将如何被用于使能储存装置中的储存介质的子块的垃圾收集。在一个方面中，触发参数(例如，读取干扰计数)和易损度基准(例如，读取干扰阈值)被用在垃圾收集方案中。

附图说明

使得本公开可以被更加详细地理解，可以通过参考各种实现方式的特征而获得具体的说明，其中的一些在附图中示出。但是，附图仅示出本公开的更加显著的特征并且因此不应被认为是限制性的，因为该说明可能具有其他有效特征。

图1是示出根据一些实施例的数据储存系统的实现方式的框图。

图2是示出根据一些实施例的示例管理模块的框图。

图3是根据一些实施例的用于子块的垃圾收集的视觉表示。

图4A是根据一些实施例的三维(3D)存储器装置的列的示意图。

图4B是根据一些实施例的图4A中的列的一部分的示意图。

图5是根据一些实施例的3D存储器装置的块的示意图。

图6是根据一些实施例的3D存储器装置的示意图。

图7是根据一些实施例的NAND闪速配置中的3D存储器装置的示意图。

图8A-8C示出了根据一些实施例的用于储存系统中的储存介质的垃圾收集的方法的流程图表示。

图9示出了根据一些实施例的用于储存系统中的储存介质的垃圾收集的方法的流程图表示。

根据惯例附图中示出的各种特征可能未按比例绘制。相应地，为了清晰，各种特性的大小可以任意地扩大或减小。此外，一些附图可能没有绘制给定系统、方法或装置的所有组件。最后，贯穿说明书和附图，相似的参考标号可以被用于表示相似的特性。

具体实施方式

这里所述的各种实现方式包括用于使能储存装置中的储存介质的子块的垃圾收集的系统、方法和/或装置。一些实现方式包括用于利用垃圾收集方案中的触发参数和易损度基准的系统、方法和/或装置。

更具体地，一些实现方式包括用于储存系统中的储存介质的垃圾收集的方法。在一些实现方式中，方法包括根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数以及根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数。根据所述第一触发参数满足第一易损度基准的确定，所述第一子块的垃圾收集被使能，并且根据所述第二触发参数满足第二易损度基准的确定，第二子块的垃圾收集被使能。

触发参数的示例，根据擦除块的子块的一个或多个操作条件确定的是用于子块的读取干扰计数或读取操作计数。更具体地，一个或多个操作条件是在子块中的数据上进行的读取操作，并且可能地在一个或多个邻近子块中或者在一个或多个邻近子块的字线中，并且触发参数是那些操作的计数。可选地，计数是对应于子块的储存介质的区域中的读取操作的“直接的”、未加权的计数。在一些其它实现方式中，但是，计数是加权的计数，其中一些地址中的读取操作(例如，在以预定数量的中间的字线从子块间隔开的字线中)具有比在其它地址(例如，在子块中)中的读取操作更低的计数权重。

在一些实施例中，储存装置包括一个或多个闪速存储器装置。

在一些实施例中，储存装置包括一个或多个三维(3D)存储器装置和与一个或多个3D存储器装置中的存储器元件的操作相关联的电路。此外，在一些实现方式中，一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件在相同的基板上(例如，半导体基板)。

在一些实施例中，第一子块是所述擦除块的一部分并且第二子块是所述擦除块的另一部分。

在一些实施例中，根据所述第一子块的一个或多个特征确定第一易损度基准。

在一些实现方式中，储存装置根据所述擦除块或者包括所述擦除块的存储器部分满足预定的年龄基准的确定以及第一触发参数满足第一易损度基准的确定使能所述第一子块的垃圾收集。

在一些实施例中，垃圾收集包括在所述储存介质中从第一子块写入到第二擦除块，其中第二擦除块不同于擦除块，并且无效化在擦除块中的第一子块(即，当第一子块被垃圾收集时，无效化保留在第一子块中的任何有效数据)。

在一些实施例中，储存装置使能用于包括第一子块的校验条带(parity stripe)的垃圾收集，其中所述校验条带包括在所述储存介质中的多个擦除块之上的多个子块。

在一些实施例中，所述第二易损度基准根据所述第二子块的一个或多个特征而确定。在一些实现方式中，第一易损度基准不同于第二易损度基准。

在一些情况中，所述第一子块的垃圾收集在所述第二子块的垃圾收集之前进行。

在另一方面中，方法包括根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数。根据所述第一触发参数满足第一易损度基准的确定，所述第一子块的垃圾收集被使能。此外，方法包括确定擦除块是否满足预定的垃圾收集调度基准。根据擦除块满足所述垃圾收集调度基准的确定，擦除块的垃圾收集被使能。

在一些实施例中，储存装置包括一个或多个三维(3D)存储器装置和与所述一个或多个3D存储器装置中的存储器元件的操作相关联的电路。此外，在一些实现方式中，一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件在相同的基板上(例如，半导体基板)。

在一些实施例中，垃圾收集包括在所述储存介质中从第一子块写入到第二擦除块，其中第二擦除块不同于该擦除块，并且无效化擦除块中的第一子块。

在又一方面中，储存装置包括一个或多个处理器和存储器，储存将由所述一个或多个处理器执行的一个或多个程序。一个或多个程序包括用于根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数，并且根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数的指令。此外，一个或多个程序包括用于根据所述第一触发参数满足第一易损度基准的确定使能所述第一子块的垃圾收集，并且根据所述第二触发参数满足第二易损度基准的确定使能所述第二子块的垃圾收集的指令。

在一些实施例中，储存装置还被配置为根据这里所述的任何方法操作。

在又一方面中，储存装置包括用于根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数的构件，以及用于根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数的构件。此外，储存装置包括用于根据所述第一触发参数满足第一易损度基准的确定使能所述第一子块的垃圾收集的构件，以及用于根据所述第二触发参数满足第二易损度基准的确定使能所述第二子块的垃圾收集的构件。

在又一方面中，储存系统包括储存介质、一个或多个处理器和存储器，储存一个或多个程序，其当由一个或多个处理器执行时使得储存系统进行或控制这里所述的的任何方法的性能。

在又一方面中，非瞬时性计算机可读储存介质储存由储存装置的一个或多个处理器执行的一个或多个程序，所述一个或多个程序包括用于进行这里所述的任何一个方法的指令。

在这里描述许多细节以便于提供对在附图中示出的示例实施例的透彻理解。但是，可以不需要许多特定细节而实施一些实施例，并且权利要求的范围仅由在权利要求中特别记述的那些特性和方面限制。此外，没有以详尽的细节描述已知的方法、组件和电路，以便不必要地混淆这里所述的实施例的更加相关的方面。

图1是示出根据一些实施例的数据储存系统100的实现方式的框图。尽管示出了一些示例特征，但是为了简洁并且不至于混淆这里所公开的示例实现方式的更加显著的方面而没有示出各种其它特征。为此，作为非限制性示例，数据储存系统100包括储存装置120，其包括储存控制器124和储存介质130，并且与计算机系统110一起使用。在一些实现方式中，储存介质130是单个闪速存储器装置，而在其它实现方式中，储存介质130包括多个闪速存储器装置。在一些实现方式中，储存介质130是NAND型闪速存储器或NOR型闪速存储器。在一些实现方式中，储存介质130包括一个或多个三维(3D)存储器装置，如这里进一步定义的。此外，在一些实现方式中，储存控制器124是固态驱动(SSD)控制器。但是，根据多种实现方式的方面，可以包括其它类型的储存介质。

计算机系统110通过数据连接101耦接到储存控制器124。但是，在一些实现方式中，计算机系统110包括储存控制器124作为组件和/或子系统。计算机系统110可以是任何合适的计算机装置——诸如计算机，膝上型计算机、平板装置、网本、网络亭、个人数字助理、移动电话、智能电话、游戏装置、计算机服务器或任何其它计算装置。计算机系统110有时被称为主机或主机系统。在一些实现方式中，计算机系统110包括一个或多个处理器、一个或多个类型的存储器、显示器和/或其它用户接口组件，诸如键盘、触摸屏、鼠标、触控板、数码相机和/或任何数量的补充装置以添加功能。

储存介质130通过连接103耦接到储存控制器124。连接103有时被称为数据连接，但是通常除了传送数据以外还传送命令，并且可选地除了将储存在储存介质130中的数据值和从储存介质130读取的数据值以外还传送元数据、误差校正信息和/或其它信息。在一些实现方式中，但是，储存控制器124和储存介质130被包含在与其组件相同的装置中。此外，在一些实现方式中，储存控制器124和储存介质130嵌入在主机装置中，诸如移动装置、平板、其它计算机或者计算机控制的装置，并且这里所述的方法由嵌入式存储器控制器进行。储存介质130可以包括任何数量(即，一个或多个)的存储器装置，包括但不限于，非易失性半导体存储器装置——诸如闪速存储器。例如，闪速存储器装置可以被配置为适用于诸如云计算或用于缓存储存在(或将被储存在)诸如硬盘驱动的二级储存中的数据的的应用的企业储存。额外地和/或可替换地，闪速存储器还可以被配置用于相对较小的应用——诸如用于个人计算机、膝上型计算机和平板计算机的个人闪速驱动或硬盘替换。在一些实施例中，如这里进一步定义的，储存介质130包括一个或多个三维(3D)存储器装置。

储存介质130被分为多个可编址的并且单独地可选择的块——诸如可选择的部分131。在一些实现方式中，单独地可选择的块(有时被称为“擦除块”)是闪速存储器装置中的最小尺寸的可擦除单元。换句话说，每个块包含可以被同时擦除的最小数量的存储器单元。每个块通常还被分为多个页和/或字线，其中每个页或字线通常是块中最小单独地可访问(可读)的部分的实例。但是，在一些实现方式中(例如，使用一些类型的闪速存储器)，数据组的最小单独地可访问的单元是区段，其中区段是页的子单元。就是说，块包括多个页，每一页包含多个区段，并且每个区段是用于从闪速存储器装置读取数据的数据的最小单元。包含在每个块中的页的数量从一个实现方式到另一个变化；示例为64、128和256页，但是在一些实现方式中每块其它数量的页是合适的。

子块比单独地可选择的块更小并且是单独地可选择的块的子集。例如，在一些实施例中，子块是页。此外，在一些实施例中，子块是字线(或者字线中的所有的页)。在其它实施例中，子块是擦除块的任何子部分，诸如字线的连续的组，这里有时被称为区。在一些实施例中，区是擦除块的两个或多个页的组合，其中各个擦除块包括多个区。例如，如关于图3所描述的，页304-1到304-4形成擦除块300-1的N个总区的一个区。

在一些实施例中，三维存储器装置(见，例如，图7)中的块的子块在非易失性存储器单元的三维阵列的相同的层中包含多个字线。例如，在一些实现方式中，在具有存储器单元的N(例如，48)层的三维存储器装置中，每个擦除块在三维存储器装置的每一层处包括多个字线，并且从而包括A x N个字线，其中A是包含在擦除块中的每一层中的字线的数量。继续该示例，擦除块的特定子块包括位于存储器单元的单个层中的擦除块的所有字线(例如，最靠近三维存储器装置的基板的层)，或者可替换地，包括三维存储器装置的层的连续的组中的擦除块中的所有字线。

在一些实现方式中，储存控制器124包括管理模块121、主机接口129，储存介质接口(I/O)128和(一个或多个)额外的模块125。储存控制器124可以包括为了简洁并且不至于混淆这里所公开的示例实现方式的更加显著的特征而没有示出的各种额外的特征，并且特征的不同的布置是可能的。主机接口129通过数据连接101向计算机系统110提供接口。类似地，储存介质I/O 128通过连接103向储存介质130提供接口。在一些实现方式中，储存介质I/O 128包括读取和写入电路，包括能够向储存介质130提供读取信号的电路(例如，用于NAND型闪速存储器的读取阈值电压)。

在一些实现方式中，管理模块121包括一个或多个处理单元(CPU，有时也被称为处理器)122被配置为执行一个或多个程序(例如，在管理模块121中)中的指令。在一些实现方式中，一个或多个CPU 122由在储存控制器124的功能中，并且在一些情况中，超过储存控制器124的功能的一个或多个组件共享。管理模块121耦接到主机接口129、(一个或多个)额外的模块125和储存介质I/O 128以便于协调这些组件的操作。

(一个或多个)额外的模块125耦接到储存介质I/O 128、主机接口129和管理模块121。作为示例，(一个或多个)额外的模块125可以包括误差控制模块以限制在写入到存储器以及从存储器读取期间无意地引入到数据中的不可校正的误差的数量。在一些实施例中，(一个或多个)额外的模块125由管理模块121的一个或多个CPU 122在软件中执行，并且在其它实施例中，(一个或多个)额外的模块125全部或者部分使用专用电路(例如，进行编码和译码功能)实现。

在写入操作期间，主机接口129从计算机系统110接收将储存在储存介质130中的数据。保持在主机接口129中的数据可用于编码器(例如，在(一个或多个)额外的模块125中)，其将数据编码以产生一个或多个码字。一个或多个码字可用于储存介质I/O 128，其以取决于使用的储存介质的类型的方式将一个或多个码字转移到储存介质130。

当计算机系统(主机)110在控制线111上将一个或多个主机读取命令发送到储存控制器124从储存介质130请求数据时，启动读取操作。储存控制器124经由储存介质I/O128将一个或多个读取访问命令发送到储存介质130，以根据由一个或多个主机读取命令指定的存储器地址(多个地址)获得原始的读取数据。储存介质I/O 128将原始读取数据(例如，包含一个或多个码字)提供到译码器(例如，在(一个或多个)额外的模块125中)。如果译码成功，译码的数据被提供到主机接口129，其中译码的数据可用于计算机系统110。在一些实现方式中，如果译码不成功，储存控制器124可以依靠多个补救措施或者提供对不可解决的误差条件的指示。

闪速存储器装置使用存储器单元以将数据储存为电气值，诸如电荷或电压。每个闪速存储器单元通常包括具有浮置栅极的单个晶体管，该浮置栅极被用于储存电荷，其修改晶体管的阈值电压(即，导通晶体管所需的电压)。电荷的幅度、以及电荷创建的相应的阈值电压被用于表示一个或多个数据值。在一些实现方式中，在读取操作期间，读取阈值电压被施加到晶体管的控制栅极并且产生的感测的电流或电压被映射到数据值。

术语“单位电压”和“存储器单元电压”，在闪速存储器单元的上下文中，意味着存储器单元的阈值电压，其是需要施加到存储器单元的晶体管的栅极以便晶体管导通电流的最小的电压。类似地，施加到闪速存储器单元的读取阈值电压(有时也被称为读取信号、读取电压和/或读取阈值)是施加到闪速存储器单元的栅极的栅极电压以确定存储器单元是否在该栅极电压处导通电流。在一些实现方式中，当闪速存储器单元的晶体管在给定的读取阈值电压处导通电流时，指示单位电压小于读取阈值电压，用于该读取操作的原始数据值是“1”、并且否则原始数据值是“0”。

如上所解释的，储存介质(例如，储存介质130)被分为多个可编址的并且单独地可选择的块，并且每个块可选地(但不是通常)被进一步分为多个页和/或字线和/或区段。当逐块进行储存介质的擦除时，在许多实施例中，储存介质的读取和编程在块的更小的子单元上进行(例如，逐页、逐字线或者逐区段)。在一些实施例中，块的更小的子单元包括多个存储器单元(例如，单级单元或多层单元)。在一些实施例中，在整个页上进行编程。在一些实施例中，多层单元(MLC)NAND闪速通常每个单元具有四个可能的状态，每个单元产生两位的信息。此外，在一些实施例中，MLC NAND具有两种页类型：(1)较低的页(有时被称为快速页)，以及(2)较高的页(有时被称为缓慢页)。

作为示例，如果数据被写入到页中的储存介质，但是储存介质以块擦除，储存介质中的页可以包含无效的(例如，过时的)数据，但是那些页不能被覆盖直到包含那些页的整个块被擦除。为了用无效数据写入到页，在该块中具有有效数据的页被读取并且重新写入到新的块，并且旧的块被擦除(或者被放入到队列上以用于擦除)。该过程被称为垃圾收集。在垃圾收集之后，新的块包含具有有效数据的页以及可用于写入新的数据的空闲的页，并且被擦除的旧的块也可用于将被写入的新的数据。由于闪速存储器仅能够被编程和擦除有限的次数，用于挑选重新写入和擦除的下一个(或多个)块的算法的效率对于基于闪速的储存系统的寿命和可靠性具有显著的影响。

写入放大是其中写入到储存介质(例如，储存介质130)的物理数据的实际的量是意欲由主机(例如，计算机系统110，有时被称为主机)写入的数据的逻辑的量的倍数的现象。如上所讨论的，当储存介质在其可以被重新写入之前必须被擦除时，进行这些操作的垃圾收集过程导致一次或多次地重新写入数据。该倍数效应增加了在储存介质的寿命之上所需要的写入的次数，这缩短了其能够可靠地操作的时间。计算储存系统的写入放大的公式由等式(1)给出：

此外，在更高的温度处操作可能导致在冷却的块上的保留电荷损耗(例如，从上一次编程命令起延迟时期的闲置)。读取巡查(read partolling)被用于管理该操作保留问题。

随着处理节点的尺寸到亚纳米级，储存介质(例如，NAND闪速存储器)的耐受性在下降。耐受性的劣化可能来自于由于编程干扰(例如，在写入操作期间)、编程之上、读取干扰(例如，在读取操作期间)和保留效应的单位电压的漂移而引起。为了维持储存介质的可靠性并且避免数据丢失，储存系统可以被配置为使用背景读取巡检机制以及读取干扰计数以确定在块中的数据在其变为ECC不可校正之前何时可以被迁移。

图2是示出根据一些实施例的示例管理模块121的框图。管理模块121通常包括一个或多个处理单元(CPU)122，用于执行储存在存储器206中的模块、程序和/或指令并且从而进行处理操作；存储器206；以及一个或多个通信总线208，用于互联这些组件。通信总线208可选地包括互连并且控制系统组件之间的通信的电路(有时被称为芯片集)。管理模块121通过通信总线208耦接到主机接口129、(一个或多个)额外的模块125和储存介质I/O128。存储器206包括高速随机存取存储器，诸如DRAM、SRAM、DDR RAM或其它随机存取固态存储器装置，并且可以包括非易失性存储器，诸如磁盘储存装置、光盘储存装置、闪速存储器装置或其它非易失性固态储存装置的一个或多个。存储器206可选地包括位于远离(一个或多个)CPU 122的一个或多个储存装置。存储器206，或可替换地在存储器206中的(一个或多个)非易失性存储器装置，包括非瞬时性计算机可读储存介质。在一些实施例中，存储器206或者存储器206的计算机可读储存介质储存以下程序、模块和数据结构或其子集：

·数据读取模块210，被用于从储存介质中的一个或多个块读取数据；

·数据写入模块212，被用于将数据写入到储存介质中的一个或多个块；

·数据擦除模块214，被用于从储存介质中的一个或多个块擦除数据；

·转换表216，被用于将逻辑地址映射到物理地址；

·(可选地)位置确定模块218，被用于确定用于储存介质130的每一列或块的变化位置(例如，锥形形状的结束处)；

·(可选地)位置更新模块219，用于确定用于储存介质130的每一列或块的更新的变化位置；

·(可选地)位置表220，储存用于储存介质130的每一列或块的由位置确定模块218确定的变化位置和/或由位置更新模块219确定的更新的变化位置；

·垃圾收集模块222，被用于储存介质130在的一个或多个子块和/或块的垃圾收集，其可选地包括以下模块或子模块，或其子集：

○触发模块224，被用于根据子块的一个或多个操作条件选择和/或确定一个或多个触发参数(例如，读取干扰计数)；

○易损度基准模块226，被用于配置用于由触发模块224选择和/或确定的一个或多个触发参数的一个或多个预定的阈值限度；

○垃圾收集使能模块228，被用于确定触发参数是否满足易损度基准，并且用于根据该确定使能一个或多个子块的垃圾收集；

○状态信息模块230，被用于确定和/或取回一个或多个子块和/或块的状态信息(关于图8A更加详细地描述)，包括读取干扰计数、数据保留参数(例如，误码率)和/或储存介质130的年龄；

○状态信息232，被用于储存由状态信息模块230确定和/或取回的状态信息；

○特征表234，被用于储存子块的一个或多个特征(关于图8B更加详细地描述)；

○垃圾收集子块模块236，被用于垃圾收集已经被使能以用于垃圾收集的储存介质130的子块；

○垃圾收集块模块238，被用于垃圾收集已经被使能以用于垃圾收集的储存介质130的单独可擦除的块(擦除块)；以及

·更新模块240，被用于在已经进行一个或多个子块和/或块的垃圾收集之后更新转换表216。

上述识别的元件的每一个可以贮存在之前提到的存储器装置的一个或多个中，并且对应于用于进行上述功能的指令集。上述识别的模块或程序(即，指令集)不需要实现为单独的软件程序、规程或模块，并且从而这些模块的各种子集可以组合或者在各种实施例中另外地重新布置。在一些实施例中，存储器206可以储存以上识别的模块和数据结构的子集。此外，存储器206可以贮存以上未描述的额外的模块和数据结构。在一些实施例中，在一些实施例中，储存在存储器206或者存储器206的计算机可读储存介质中的程序、模块和数据结构，提供用于实现参考图8A-8C和9在下面描述的任何方法的指令。

尽管图2根据一些实施例示出了管理模块121，但是图2相比于这里所述的实施例的结构性示意更倾向于作为可能出现在管理模块121中的各种特性的功能性描述。实践中，并且如由本领域普通技术人员识别的，单独地示出的项目可以被组合并且一些项目可以分开。

图3根据一些实施例的用于子块的垃圾收集的视觉表示。尽管示出了一些示例特征，但是为了简洁并且不至于混淆这里所公开的示例实现方式的更加显著的方面而没有示出各种其它特征。为此，作为非限制性示例，储存介质130包括擦除块300，每一个具有多个页304、306。此外，在一些实现方式中，每个擦除块300包括多个区302(例如，302-1到302-N)，其每一个包括多个页(例如，区302-1包括页304-1到304-4)。

如所示，页304、306的每一个还被指定为有效的(例如，304-3)、无效的(例如，304-2)、可用的(例如，304-7)或者易损的(例如，304-5)。被指定为有效的页和被指定为易损的页两者包含有效数据，而指定为无效的页、指定为可用的页不包含有效数据。换句话说，易损的页是有效的页的子集。在一些实施例中，以上指定适用于子块。页仅是子块的一个示例。

在图3中，“有效的”指定指示相应的页的数据是准确且有效的，而“无效的”指定指示相应的页的数据已经被修改和/或更新，并且在相应的页中的数据是无效的。此外，“可用的”指定指示相应的页不包含储存的数据，并且可用于写入。页被指定为“易损的”，如果页(即，子块)的触发参数满足相应的易损度基准(如关于图8B更加详细地描述的)。

具体地，根据第一触发参数(例如，读取干扰计数)满足第一易损度基准(例如，读取干扰阈值)的确定而进行第一擦除块的第一子块的垃圾收集(例如，擦除块300-1的页304-5)。在下面关于图8A-8C提供对触发参数和易损度基准的详细的讨论。

如所示，进行第一子块的垃圾收集包括将第一子块的数据的副本写入(310)到第二擦除块的可用的页中(例如，将页304-5的数据写入到擦除块300-2的页306-n)。在一些实现方式中，在复制第一子块的数据之后，第一擦除块中的第一子块(例如，页304-5)被无效化(未示出)，并且包括复制的数据的第二擦除块的新的子块(例如，页306-n)被指定为有效的。

可选地，如关于图8C进一步详细描述的，根据第二触发参数(例如，读取干扰计数)满足第二易损度基准(例如，读取干扰阈值)的确定而进行第一擦除块(例如，擦除块300-1的页304-4)的第二子块的垃圾收集(311)。在一些实现方式中，第二子块的垃圾收集在第一子块的垃圾收集之后进行。

在图3中示出的方案的变化中，区302是擦除块300的子块，并且每个区302包括多个页。此外，单独的页304被指定为有效的、无效的或者可用的，而子块被指定为易损的或者不易损的。因此，在该变化中，页不被指定为易损的。此外，当已经被指定为易损的的子块(即，区)被垃圾收集时，子块中所有有效的页被复制到与包含子块的擦除块不同的擦除块。在复制之后(即，子块的垃圾收集)，易损的子块中的复制的页被指定为无效的，并且如果接收到读取在任何那些页中的数据的读取命令则使用那些页的新的副本。

在又一变化中，每个区302包括多个子块，并且每个子块包括多个页。这与图3中示出的方案类似，除了子块比单独的页更大以外。在该方面的一个示例中，每个子块在一个或多个字线中包含所有的页，并且每个区包括至少一个子块，而块中的至少一个区包括多个子块。在一个示例中，块包含四个或更多的区，其中离基板最远以及离基板最近的顶部和底部区的每一个包含单个子块，并且两个或多个中间的区，其每一个包含多个子块。在另一示例中，块包含至少三个区，每一个在块中具有不同的连续的字线组。在该示例中，每个区具有其自己的易损度基准(例如，不同的读取计数阈值，以逐每个子块施加)。在一些实现方式中，通过保持每块的子块的数量小(例如，四个或更少)，需要被维持的不同的触发参数的数量(例如，读取计数)被保持合理地小和可管理。

此外，在一些实现方式中，块中的一个或多个子块与在相同的块中的其它子块为不同的尺寸。例如，特别易损的页或字线可以是其自己的子块，而相同的块的其它子块包含多个页或字线，并且从而为特别易损的子块几倍大。在具有不同尺寸和不同的易损度基准的子块的另一示例中，一个子块可以是另一个更大的子块的子集，其中更小的子块具有与更大的子块不同的易损度基准。以此方式，更小的子块可以被配置为通过分配与更大的子块不同的易损度基准(例如，更小的读取计数阈值)而保护块的特别易损的部分中的数据。

在一些实现方式中，仅垃圾收集擦除块的子块(并且可选地，在之后的时间处垃圾收集整个擦除块)减少垃圾收集在储存介质的耐受性上的影响。具体地，维持易损的子块的数据完整度而不进一步地损耗储存介质。

图4A是根据一些实施例的存储器装置(例如，储存介质130，图1)的列400的示意图。列400集成在具有三维(3D)存储器配置的存储器装置中。例如，列400集成在图1的储存介质130中。

在一些实施例中，列400包括储存元件(例如，SLC或MLC闪速存储器单元)在被形成在基板408(例如，半导体基板)上的材料的多个层中形成。为了说明，图4A示出了代表性的层410、412和414。例如，层410形成为靠近基板408(即，层410是“底部”层)。进一步在该示例中，层412靠近层410，并且层414相比列400的其它层(即，层414是“顶部”层)更加远离基板。在一些实施例中，层410、412和414包括导电的(或半导电的)材料(例如，掺杂多晶硅)。在一些实施例中，列400包括其它层，诸如插入在层410和412之间的氧化层。

在一些实施例中，列400还包括结构402。为了形成结构402，进行蚀刻工艺以蚀刻通过列400的层以形成蚀刻的区域(例如，腔体，诸如“存储器孔”)。在蚀刻通过列400的层以形成蚀刻的区域之后，蚀刻的区域用一个或多个材料填充以形成结构402。例如，结构402具有圆形或者基本上圆形的形状。在该示例中，垂直于基板408的表面的结构402的截面是圆形的。

在一些实施例中，列400包括多个储存元件——诸如代表性的储存元件404和406(例如，SLC或MLC闪速存储器单元)。例如，储存元件404被包含在图1中的储存介质130的第一字线的第一物理页中，并且储存元件406被包含在图1中的储存介质130的第二字线的第二物理页中。储存元件404和406连接到结构402。

在一些实施例中，结构402具有变化。例如，如图4A中所示，结构402具有“圆锥的”或者“锥形的”轮廓。位置420指示与结构402的锥形相关联的区域。例如，在图4A中，结构402在位置420(即，比位置420更靠近基板408)之下不是锥形的，并且结构402在位置420(即，比位置420更远离基板408)之上是锥形的。在图4A中，例如，位置420在储存元件404和406之间，因为结构402大致在储存元件404和406之间开始“变成锥形”。

通过识别位置420，在储存介质130处的操作的准确性可以被改善。例如，通过识别位置420，储存元件404和406可以与不同的ECC参数和/或不同的存储器访问参数相关联以补偿由于结构402的锥形的储存元件404和406的物理特征的差异。储存元件的物理特征的差异进一步参考图4B描述。

图4B是根据一些实施例的列400的部分450的示意图。根据一些实施例，部分450示出了被形成在结构402中的电荷捕获结构454和导电信道456。在图4B中，控制栅极452和控制栅极460连接到电荷捕获结构454。例如，控制栅极452被包括在图4A的储存元件404中，并且控制栅极460被包括在图4A的储存元件406中。在一些实施例中，控制栅极452和460由材料分开，诸如氧化区域458。

在一些实施例中，控制栅极452和460以及氧化区域458被形成在储存介质130的多个层中。例如，控制栅极452被形成在多晶硅层中，氧化区域458被形成在氧化层中，并且控制栅极460被形成在另一多晶硅层中。在一些实施例中，控制栅极452和460以及氧化区域458被形成在储存介质130的一个或多个“物理层”中。例如，物理层包括控制栅极452和氧化区域458。

应理解的是，一个或多个额外的材料可以被形成在结构402中。例如，电荷捕获结构454由栅极电介质从控制栅极452和导电信道456分开，该栅极电介质诸如氧化硅。在一些实施例中，电荷捕获结构454包括绝缘材料——诸如氮化硅。在一些实施例中，导电信道456包括导电的材料——诸如金属(例如，铜)。

在一些实施例中，部分450被偏置为将值写入到储存元件404并且感测储存在储存元件404处的值。在一些实施例中，部分450被偏置为将值写入到储存元件406并且感测储存在储存元件404处的值。例如，通过偏置相对于导电信道456的控制栅极452，电荷被注入到电荷捕获结构454中或者从电荷捕获结构454中被吸取。在该示例中，电荷捕获结构454中的电荷的量影响在储存元件404的读取操作期间通过导电信道456的电流的量并且指示储存在储存元件404中的一个或多个位值。作为另一示例，通过偏置相对于导电信道456的控制栅极460，电荷被注入到电荷捕获结构454中或者从电荷捕获结构454中被吸取。在该示例中，电荷捕获结构454中的电荷的量影响在储存元件406的读取操作期间通过导电信道456的电流的量并且指示储存在储存元件406的状态。储存元件406的状态对应于由储存元件406储存的一个或多个位值。

图4B示出了与结构402相关联的变化(或者“锥形”)。该变化对应于在离开基板408的第一距离处的结构402的第一宽度以及在离开基板408的第二距离处的结构402的第二宽度之间的差异，其中第二距离大于第一距离。为进一步说明，图4B示出了与结构402相关联的变化影响与控制栅极452相关联的信道宽度462(例如，信道的半径)。图4B还示出了由于结构402的锥形，与控制栅极460相关联的信道宽度464(例如，信道的半径)可能小于信道宽度462。因为信道宽度464大于信道宽度462，储存元件404的操作(图4A)可能不同于储存元件406的操作(图4A)。例如，因为导电信道456的宽度影响由结构402导电的电流的量，信道宽度462和464之间的差异影响包括部分450的存储器装置的操作。相应地，用电压偏置控制栅极452使得导电信道456相比将电压施加到控制栅极460导通较少的电流。

可替换地或者额外地，根据一些实施例，结构402的变化使得与储存元件404相关联的栅极到信道距离466大于与储存元件406相关联的栅极到信道距离468。在该情况中，电荷捕获结构454具有比导电信道456更大的锥形效应。在编程储存元件404的状态的写入操作期间，更大的电压(相对于储存元件406)被施加到控制栅极452以在电荷捕获结构454(例如，通过从导电信道456吸引电子到电荷捕获结构454中)中累积电荷。因此，结构402的锥形使得储存元件404的编程操作相对于储存元件406而不同，其可能导致“不正确的”状态被编程到储存元件404和/或从储存元件404被感测。结构402的锥形还使得储存元件406比储存元件404对于读取干扰更加易损。因此，用于使能垃圾收集的子块的易损度基准(如关于图8A-8C在下面更加详细地描述的)将关于子块离开基板的距离而变化。

图4B示出了延伸通过存储器装置的多个层(例如，储存介质130，图1)的结构(例如，结构402)的变化(例如，锥形)影响与存储器装置相关联的读取和写入操作。在一些实施例中，包括部分450的存储器装置的性能通过使用用于储存元件404和406的不同的ECC优势(或技术)和/或存储器访问技术(例如，编程参数)而改善。例如，因为结构402的变化出现在位置420处，第一ECC技术和/或第一存储器访问技术与储存元件406相关联，并且第二ECC技术和/或第二存储器访问技术与储存元件404相关联以改善存储器装置(例如，储存介质130，图1)的操作。例如，第二ECC技术补偿由于结构402的“锥形”，相比于储存元件406在储存元件404处出现的更多数量的误差。例如，第二ECC技术比第一ECC技术具有更高的误差校正能力，其可能改善误差校正。例如，第二存储器访问技术补偿由于结构402的“锥形”，相比于储存元件406在储存元件404处可能出现的更多数量的写入误差和/或读取误差。例如，第二存储器访问技术使用不同的编程电压(如与第一存储器访问技术相比)编程储存元件404以便于将储存元件404编程到“正确的”状态。作为另一示例，第二存储器访问技术使用不同的读取电压(如与第一存储器访问技术相比)感测储存元件404以便于以“正确的”阈值电压(例如，以补偿由结构402的锥形引起的在储存元件404处的编程操作的减少的有效性)读取储存元件404。如这里进一步所述的，ECC技术和/或存储器访问技术可以基于结构402的变化的位置选择性地施加到块的物理页。

图5是根据一些实施例的块500(例如，储存元件的擦除块)的示意图。例如，块500被包含在图1中的储存介质130中。在图5中，块500至少包括物理页508和510并且还包括来自图4A的列400。

在图5中，块500除了列400以外还包括列504和506。在图5中，列400、504和506被形成在基板408上。列400、504和506包括多个物理页(例如，储存元件的字线)被形成在储存介质130的多个层中(图1)。例如，物理页508和510被形成在块500的层中。块500的每个物理页包括多个储存元件。作为示例，图4A的储存元件404被形成在物理页508中，并且图4A的储存元件406被形成在物理页510中。如上所述，子块包括储存介质的一个或多个可选择的部分131(例如，页或字线)。此外，一组字线(例如，在块500的列506中的两个或多个连续的字线)包括区。

在图5中，变化(例如，锥形)发生在列400、504和506的每一个的结构中。应理解的是，取决于特定的制造工艺，块可以包括一个或多个列，该一个或多个列具有不包括(或者不基本上包括)变化的结构。在图5中，列400、504和506的每一个中的变化发生在(或者大致在)位置420处。在一些实施例中，应理解的是，列400、504和506的每一个中的变化发生在不同的地址处(例如，在基板408之上的不同的高度处)。

图5示出了结构的变化的位置(例如，位置420)可能发生在块(例如，块500)的物理页之间(或者大致之间)。在一些实施例中，储存控制器124应用技术以用于基于物理页相对于位置420的位置编码、写入、读取和译码来自块500的物理页的数据。如参考图6进一步描述的，在一些实施例中，位置420定义三维(3D)存储器的多个级(或层的组)。

图6是根据一些实施例的三维(3D)存储器装置600的示意图。例如，3D存储器装置600包含在储存介质130(图1)中。在图6中，3D存储器装置600包括图5的块500并且还包括块604和606。在一些实施例中，500、604和606的每一个被形成在基板408上。

在图6中，位置420定义了级610。根据一些实施例，级610将3D存储器装置600“分区”为多个级(例如，靠近基板408的“底部”级以及不靠近基板408的“顶部”级)。例如，级610定义在级k处贯穿块500、604和606的每一个的平面，其中k是指示基板408和位置420之间的距离的正整数。在一些实施例中，级k指示指示基板408和位置420之间的3D存储器装置600的物理页的数量或字线的数量。

在一些实施例中，级610在公共级k处贯穿块500、604和606的每一个。可替换地，在一些实施例中，取决于用于制造3D存储器装置600的特定的制造工艺，级610在不同的地址处贯穿块500、604和606的两个或多个。作为示例，级610在离开基板408第一距离处贯穿块500，在离开基板408第二距离处贯穿块604，并且在离开基板408第三距离处贯穿块606。在该示例中，级610对应于“非均匀”的平面，诸如倾斜的平面。

在一些实施例中，储存控制器124或其组件(例如，位置确定模块218，图2)确定对于储存介质130的每一列或块的变化位置(例如，锥形形状的结束处——诸如图4A-4B和5-6中的位置420)并且在位置表220中储存结果地址。例如，参考图4A，位置确定模块218，通过在设置和测试过程期间将相同的状态编程到不同的字线中的存储器元件(或存储器单元)所需要的编程参数与相对于储存介质130(例如，存储器元件404和406)的基板的不同的垂直的位置比较，而确定用于列400的位置420。例如，包括在第一字线中的第一页，相比于用相同的各个状态编程第二字线中的第二页的存储器单元所需要的编程参数，要求更加紧密的编程参数(例如，编程电压、编程脉冲的数量和/或编程脉冲的持续期间)来用各个状态编程第一页中的存储器单元。继续该示例，位置确定模块218可以确定变化位置位于第一和第二字线之间，由于存储器装置的锥形效应导致编程相同的各个状态所要求的编程参数中的差异。对于确定变化位置的进一步讨论，见于2014年5月8日提交的、名称为“用于具有三维存储器配置的存储器的结构变化检测”的美国专利申请号14/273，031，其全部内容通过引用结合于此。

在一些实施例中，位置确定模块218在储存介质130的第一上电时确定储存介质130的每一列或块的变化位置。在一些实施例中，储存控制器124或其组件(例如，位置更新模块219，图2)确定用于储存介质130的每一列或块的更新的变化位置并且用产生的更新的地址覆盖位置表220之前的地址。例如，位置更新模块219根据预定的调度——诸如每个储存介质130的X功率周期确定用于储存介质130的每一列或块的更新的变化地址。

在一些实施例中，位置表220储存用于储存介质130的每个块的确定的位置420，该位置420指示用于各个块中的列的锥形形状的结束处。例如，对于各个块，确定的位置420指示页或字线，在该处锥形区域相对于基板结束。在一些实施例中，位置表220储存用于储存介质130的每一列的确定的位置420，该位置420指示各个列的锥形形状的结束处。例如，对于各个列，确定的位置420指示在其处锥形区域相对于基板结束的页或字线。如此，在一些实施例中，储存控制器124能够从在各个列的确定的位置420之上和之下的页或字线选择性地编码、写入、读取和/或译码数据。例如，对于各个列，写入到确定的位置420之上的页或字线的数据用第一ECC技术编码，并且写入到确定的位置420之下的页或字线的数据用第二ECC技术编码。

图7是根据一些实施例的NAND闪速配置中的3D存储器装置700的示意图。例如，3D存储器装置700对应于储存介质130(图1)。在图7中，3D存储器装置700包括多个物理层702，每一个具有多个储存元件(例如，存储器单元)——诸如代表性的存储器单元710。在一些实施例中，储存元件以阵列布置在物理层702中。

在图7中，代表性的存储器单元710包括在字线/控制栅极(WL4)728和导电信道712之间的电荷捕获结构714。通过相对于字线728偏置导电信道712，电荷被注入到电荷捕获结构714或者从电荷捕获结构714吸取。例如，电荷捕获结构714包括氮化硅并且由栅极电介质(例如，氧化硅)从字线728和导电信道712分开。在一些实施例中，电荷捕获结构714中的电荷的量影响在存储器单元710的读取操作期间通过导电信道712的电流的量并且指示储存在存储器单元710中的一个或多个位值。

在一些实施例中，3D存储器装置700包括多个擦除块，包括第一块(块0)750、第二块(块1)752和第三块(块2)754。在图7中，块750-754的每一个包括物理层702的“垂直的片”，该物理层702包括字线的堆叠，被示出为第一字线(WL0)720、第二字线(WL1)722、第三字线(WL2)724、第四字线(WL3)726和第五字线(WL4)728。多个导电的信道(具有关于图7基本上垂直的定向)延伸通过字线的堆叠。每个导电信道与字线720-728的每一个中的储存元件耦接，形成储存元件的NAND串。为了说明的清楚性，图7示出了三个块750-754、每个块中五个字线720-728、以及每个块中三个导电的信道。但是，在一些实施例中，3D存储器装置700包括多于三个块、多于每块五个字线并且多于每块三个导电的信道。此外，在一些实施例中，单个块包括物理层702的多个垂直的片中的所有字线(例如，两个或四个垂直的片)。

在一些实施例中，读取/写入电路760(即，读取/写入电路135或者可替换地储存介质I/O 128中的读取/写入电路)经由多个导电的线与导电的信道耦接，被示出为在导电的信道(例如，相对于基板704)的“顶部”的结束处的第一位线(BL0)730、第二位线(BL1)732和第三位线(BL2)734以及在导电的信道(例如，相对于基板704)的“底部”的结束处的第一源极线(SL0)740、第二源极线(SL1)742和第三源极线(SL2)744)。在图7中，读取/写入电路760经由“P”控制线与位线730-734耦接，经由“M”控制线与源极线740-744耦接，并且经由“N”控制线与字线720-728耦接。在一些实施例中，P、M和N的每一个是基于3D存储器装置700的特定配置的正整数值。在图7中，P＝3、M＝3并且N＝5。

在一些实施例中，位线730-734的每一个和源极线740-744的每一个与不同的导电的信道的相同的端部(例如，顶端或底端)耦接。例如，各个位线与导电信道792的顶部耦接并且各个源极线与导电信道712的顶端耦接。继续该示例，导电信道792的底部耦接到(例如，电耦接)导电信道712的底部。相应地，在该示例中，导电信道792和导电信道712串联耦接并且与各个位线和各个源极线耦接。

尽管图7中导电的信道(例如，导电的信道712、792)的每一个被示出为单个导电的信道，在一些实施例中，导电的信道的每一个包括在堆叠的配置中的多个导电的信道。例如，在堆叠的配置中的多个导电的信道可以由一个或多个连接器耦接。对于具有堆叠的配置中的多个导电的信道的3D存储器装置的进一步讨论，见于2014年5月8日提交的、名称为“具有堆叠的导电的信道的三维存储器装置”的美国专利申请号14/272，363，其全部内容通过引用结合于此。

在一些实施例中，读取/写入电路760从储存控制器124接收存储器操作命令(例如，来自数据读取模块212的读取命令、来自数据写入模块214的写入命令或来自数据擦除模块216的擦除命令)。例如，数据储存在于字线728耦接的储存元件中并且读取/写入电路760从这些储存元件读取位值。作为另一示例，读取/写入电路760将选择信号施加到与字线720-728、位线730-734和源极线740-742耦接的控制线以使得编程电压(例如，与阈值电压相关联的电压脉冲或者系列电压脉冲)被施加到选择的字线(例如，第四字线728)的(一个或多个)选择的储存元件之上，以便于将数据写入/编程到(一个或多个)选择的储存元件。

例如，在读取操作期间，储存控制器124接收来自主机(例如，计算机系统110，图1)的请求，并且作为响应，使得读取/写入电路760通过施加适当的信号到控制线以使得选择的字线的储存元件被感测，而从3D存储器装置700的特定的储存元件读取位。

图8A-8C示出了根据一些实施例的用于储存系统中的储存介质的垃圾收集的方法800的流程图表示。如关于图1在以上所注意到的，由于逐块进行储存介质的擦除，但是在许多实施例中，储存介质的编程在块的更小的子单元(例如，逐页)上进行，具有无效数据的页不能被覆盖直到包含那些页的整个块被擦除。储存装置(例如，储存装置120，图1)使用垃圾收集以回收存储器(例如，储存介质130，图1)不再包含有效数据的部分。但是，为减少垃圾收集在储存介质的耐受性上的影响，储存装置(例如，储存装置120，图1)首先仅垃圾收集块的易损的子块(即，写入易损的子块的副本到不同的块，并且无效化易损的子块中的数据)，而持留块的剩余部分的垃圾收集直到作出垃圾收集块自身的单独的决定。在一些情况中，如果永远不满足垃圾收集的基准，则不垃圾收集块的剩余部分。

至少在一些实施例中，方法800由储存装置(例如，储存装置120，图1)或储存装置的一个或多个组件(例如，储存控制器124和/或储存介质130，图1)进行，其中储存装置可操作地与主机系统(例如，计算机系统110，图1)耦接。在一些实施例中，方法800由储存在非瞬时性计算机可读储存介质中并且由装置的一个或多个处理器执行的指令管理，该一个或多个处理器诸如管理模块121的一个或多个处理单元(CPU)122，图1和2中所示。在一些实施例中，方法800由储存系统(例如，数据储存系统100，图1)或储存系统的一个或多个组件(例如，计算机系统110和/或储存装置120，图1)进行。在一些实施例中，方法800的操作的一些在主机(例如，计算机系统110，图1)处进行，并且信息被发送到储存装置(例如，储存装置120，图1)。在一些实施例中，方法800至少部分通过储存在非瞬时性计算机可读储存介质中并且由主机的一个或多个处理器(图1未示出)执行的指令来管理。为了解释的方便，以下描述了由储存装置(例如，储存装置120，图1)进行的方法800。但是，本领域技术人员应理解，在其它实施例中，方法800中描述的操作的一个或多个由主机(例如，计算机系统110，图1)进行。

储存装置(例如，储存装置120，图1)根据储存装置中的储存介质中的擦除块的第一子块的一个或多个操作条件确定(802)第一触发参数。操作条件的示例是读取操作，或者在储存介质的特定的部分中进行的读取操作的数量。读取操作通过干扰邻近或者附近的存储器单元而劣化由储存装置的数据保留。写入操作和擦除操作也可能劣化数据保留。数据保留，有时被称为浮置栅极上的电荷保留，反映在当进行读取操作时存储器单元产生准确的数据值的能力。数据保留度量的示例包括与漂移单元阈值电压的检测或测量有关的度量以及与在读取操作期间数据误差的检测或测量有关的度量(例如，误码率)。

根据一个或多个操作条件确定的触发参数至少部分用于识别“弱的”子块，其比其他子块更可能经受减少的或者受损的数据保留，并且该子块为垃圾收集的候选，如这里所述的。如参考图1和3-7在上面详细描述的，子块可以包括储存介质的一个或多个可选择的部分，并且比块更小，其是在单个擦除操作中可以被擦除的储存介质中的储存的最小单元。

在一些实施例中，第一触发参数是第一子块的读取干扰计数。例如，如之前所述的，进行各个页的读取操作干扰邻近的页，并且从而增加包含那些邻近页的(一个或多个)子块的读取干扰计数。在一些实现方式中，读取干扰计数由用于每个子块的储存装置维持。例如，在一些实现方式中，进行各个子块的页(例如，区302-1，图3)的读取操作增加各个子块的读取干扰计数。额外地或者可替换地，进行各个子块的页(例如，区302-1，图3)的读取操作增加各个子块和任何邻近的子块(例如，邻近的区302-2，图3)两者的读取干扰计数，而在可替换的实现方式中，仅增加任何邻近的子块的读取干扰计数。此外，在一些实现方式中，读取干扰计数对于各个子块所增加的量取决于各个子块和干扰的存储器操作正在进行的子块之间的物理距离。例如，基于图3，在页304-4上进行的读取操作对用于页304-5的读取干扰计数增加5，而用于页304-1的读取干扰计数增加1。

在一些实施例中，第一触发参数是第一子块的数据保留参数、一组数据保留参数或数据保留参数的组合。数据保留参数包括，例如，子块中的检测的数据误差的数量的误差度量(例如，误码率)以及对应于一个或多个阈值电压的稳定性度量(例如，用于第一子块的移位读取、写入和/或擦除阈值电压)。此外，在一些实现方式中，数据保留参数包括编程-擦除(PE)周期计数(例如，擦除块的)和/或与储存介质130或其一部分(例如，可选择的部分131，图1)的累积损耗有关的其它信息。前述读取干扰计数是数据保留参数的另一示例。

如之前所述，在一些实施例中，储存装置定期地进行背景监控活动(例如，通过状态信息模块230，图2)以确定各个子块的触发参数(例如，读取干扰计数以及可选地其它数据保留参数，有时被统称为“状态信息”)，其被储存在存储器中的数据表中(例如，状态信息表232)。例如，当在子块中的数据上进行读取操作时和/或当在邻近或靠近(例如，在预定的范围中)子块的区域中的数据上进行读取操作时，状态信息模块230执行指令以用于通过识别(例如，使用转换表216)数据将被写入到其的物理页跟踪用于擦除块的子块的读取干扰计数，并且增加用于子块的读取干扰计数。

在另一示例中，状态信息模块230执行指令以用于在子块(例如，页304-4，图3)上进行读取巡检操作以确定如果有的话，子块储存了多少错误的数据(例如，误差率)。在一些实现方式中，不断地或者根据预定的调度进行背景监控活动，例如，每20个读取操作之后进行读取巡检操作，或者在每预定的单位的时间(例如，N个小时，其中N是1和24之间的预定的正整数)中以预定的次数(例如，一次)在包含有效数据的每一页上进行读取巡检操作。

此外，在一些实现方式中，根据基于来自状态信息表230和/或特征表234(储存子块的特征，其在下面详细地描述)的信息设置的预定的调度进行背景监控活动。例如，读取巡检操作在基于子块的读取干扰计数(例如，子块的读取干扰计数超过阈值，易损度基准在下面被详细地描述)并且可选地结合相对于储存介质的基板的子块的位置(例如，WL0 720，图7)，已经被识别为易损的子块上更加频繁地进行。

在一些实施例中，储存装置包括(804)一个或多个闪速存储器装置。换句话说，在一些实施例中，储存装置包括储存介质(例如，储存介质130，图1)，并且储存介质包括一个或多个非易失性储存装置——诸如闪速存储器装置。在一些实施例中，储存介质(例如，储存介质130，图1)是单个闪速存储器装置，而在其它实施例中，储存介质包括多个闪速存储器装置。例如，在一些实现方式中，储存介质包括几十个或者上百个闪速存储器装置，以并联的存储器信道——诸如每个存储器信道16、32或64个闪速存储器装置、以及8、16或32个并联的存储器信道——来组织。在一些实施例中，非易失性储存介质(例如，储存介质130，图1)包括NAND型闪速存储器或NOR型闪速存储器。在其它实施例中，储存介质包括一个或多个其它类型的非易失性储存装置。

在一些实施例中，储存装置包括(806)一个或多个三维(3D)存储器装置和与一个或多个3D存储器装置中的存储器元件的操作相关联的电路。换句话说，在一些实施例中，储存装置包括储存介质(例如，储存介质130，图1)，并且所述储存介质包括一个或多个3D存储器装置和与一个或多个3D存储器装置中的存储器元件的操作相关联的电路。在一些实施例中，储存介质(例如，储存介质130，图1)是单个3D存储器装置，而在其它实施例中，储存介质包括多个3D存储器装置。

此外，在一些实现方式中，一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件，在(808)相同的基板(例如，半导体基板)上。在一些实施例中，基板是在其上放置一个或多个存储器元件的材料层和/或在其中形成一个或多个存储器元件的晶片。在一些实施例中，基板是在一个或多个存储器元件形成之后附接到一个或多个存储器元件的承载基板。作为非限制性示例，在一些实施例中，基板包括半导体——诸如硅。

储存装置根据所述储存介质中的擦除块的第二子块的一个或多个操作条件(在上面关于第一触发参数找到对其的详细的讨论)确定(810)第二触发参数。

在一些实施例中，第一子块是所述擦除块的一部分并且第二子块是(812)擦除块的另一部分。因此，在一些实现方式中，第一子块和第二子块是相同的擦除块的不同的部分(例如，在图3中，第一子块是页304-4，并且第二子块是页304-5)。在一些实现方式中，第一子块是擦除块的区的页(例如，区1的页304-1)，并且第二子块是擦除块的区的页的剩余部分(例如，区1的页304-2到304-4)。在一些实现方式中，第一子块是擦除块的页(例如，页304-1)并且第二子块是擦除块的页的剩余部分(例如，页304-2到304-n)。

根据第一触发参数满足(814)第一易损度基准的确定，储存装置使能(820)第一子块的垃圾收集。在一些实施例中，易损度基准是用于上述触发参数的一个或多个预定的阈值限度。在一些实现方式中，如果子块的触发参数满足相应的易损度基准，子块被指定为易损的。在一些实现方式中，例如，第一易损度基准是第一子块的读取干扰计数上的阈值(例如，100的读取干扰计数限度)，而在一些其它实现方式中，第一易损度基准是通过进行读取巡检操作在第一子块中检测的阈值数量的数据误差(例如，在4K字节的大小的页中80个错误位，图3；但是注意，阈值数量的数据误差将是ECC优势的函数，并且可选地还有对于装置的可靠性要求)。此外，在一些实施例中，第一触发参数包括读取干扰计数和第一子块的另一数据保留参数两者，并且第一易损度基准包括用于读取干扰计数和数据保留参数两者的阈值。例如，一旦满足读取干扰阈值，则进行读取巡检操作，并且将检测的数据误差的数量与误差阈值比较。如果数据误差的数量超过误差阈值，第一子块被指定为易损的并且被调度以用于垃圾收集。

在其它示例中，将触发参数的加权的组合与阈值比较以确定垃圾收集是否应该被使能以用于第一子块。触发参数的加权的组合的示例为：

其中N是触发参数的数量(例如，N＝2、3或4)，“触发_参数_i”是第i个触发参数，α_i是用于第i个触发参数的权重，并且阈值_i是用于第i个触发参数的阈值或者减法因素。在该示例中，计算加权的组合并且然后与预定的阈值比较以确定垃圾收集是否应该被使能以用于第一子块。

在一些实施例中，根据所述第一子块的一个或多个特征确定第一易损度基准(816)。一个或多个特征是影响数据保留的闪速存储器装置的内在品质。在一些实现方式中，根据子块的物理位置(例如，第一子块和储存介质的基板之间的距离)确定第一易损度基准。例如，由于关于图7在以上解释的原因，包含邻近基板704的字线0(例如，WL0，720)的子块，相比于包含字线4(例如，WL4，728)的子块具有更严格的易损度基准，其中该字线4被放置为比字线0更加远离基板704(例如，对于WL0的15，000的读取干扰阈值，相比于对于WL4的25，000的读取干扰阈值)。

此外，在一些实现方式中，根据第一子块所对应的区(擦除块中的多个区)确定第一易损度基准。例如，在擦除块300-1中(图3)，包含区1的子块(例如，302-1)相比于包含区2的子块(例如，302-2)具有更严格的易损度基准(例如，对于区1的15，000的读取干扰阈值，相比于对于区2的25，000的读取干扰阈值)。此外，在一些实现方式中，根据第一子块所对应的页确定第一易损度基准。例如，在擦除块300-1的区1中(图3)，页304-1相比于页304-2具有更严格的易损度基准。

在一些实施例中，子块的“使能垃圾收集”不同于子块的实际垃圾收集，其发生在子块的垃圾收集被使能之后。在一些实现方式中，使能子块的垃圾收集通过将子块添加到被调度以用于垃圾收集的子块的队列或者列表而实现。由储存装置的控制器或管理模块或存储器信道控制器执行的垃圾收集过程，进行垃圾收集已经被使能的子块的实际垃圾收集。这样的垃圾收集可以例如根据储存装置实现的存储器操作调度基准被延迟以便执行其它存储器操作。

在一些实施例中，垃圾收集包括将有效数据的副本从第一子块写入(822)到储存介质中的第二擦除块，其中第二擦除块不同于该擦除块，并且无效化(824)擦除块中的第一子块(即，当第一子块被垃圾收集时，无效化保留在第一子块中的任何有效数据)。关于图3更加详细地示出并且描述了垃圾收集的示例。

可选地，在一些实现方式中，储存装置根据擦除块或者包括所述擦除块的存储器部分满足预定的年龄基准的确定(818)以及第一触发参数满足所述第一易损度基准的确定(见814)使能第一子块的垃圾收集。在一些实现方式中，年龄基准包括编程-擦除(PE)周期计数上的一个或多个阈值限度，年龄(例如，参考储存装置的制造的日期确定)和/或用于擦除块的其它与年龄有关的度量、或者包括擦除块的存储器部分。作为非限制性示例，如果页304-4具有超过25，000的阈值的读取干扰计数，并且擦除块300-1(其包括页304-4)具有超过2500的PE周期计数，页304-4(图3)的垃圾收集被使能，其中“超过2500的PE周期计数”是前述的“预定的年龄基准”的示例。

在一些实施例中，储存装置使能(826)用于包括第一子块的校验条带的垃圾收集，其中所述校验条带包括在所述储存介质中的多个擦除块之上的多个子块。在一些实施例中，例如，跨过多个擦除块的校验条带(例如，超级块)，并且为了维持校验保护，当垃圾收集被使能以用于第一子块(例如，第一擦除块中的页)时，垃圾收集还被使能以用于包括第一子块的整个校验条带(例如，一个或多个其它擦除块中的其它页)。

根据第二触发参数满足(828)第二易损度基准的确定，储存装置使能(834)第二子块的垃圾收集。在非限制性示例中，第二子块具有超过225，000的读取干扰阈值的读取干扰计数，并且从而第二子块两者的垃圾收集被使能。在一些情况中，发生使能第二子块的垃圾而不使能第一子块的垃圾收集，因为第二触发参数满足第二易损度基准而第一触发参数不(或者尚未)满足第一易损度基准。

在一些实施例中，根据所述第二子块的一个或多个特征确定第二易损度基准(830)。见以上对子块特征和易损度基准的讨论。在一些实现方式中，第一易损度基准不同于(832)第二易损度基准。

可选地，在一些实现方式中，在(或者没有)第二子块的垃圾收集之前进行第一子块的垃圾收集(836)。例如，在一些实现方式中，在第一触发参数满足所述第一易损度基准之后，第二触发参数满足第二易损度基准，并且从而第二子块的垃圾收集(例如，擦除块304-1)在比用于第一子块(例如，页304-5)的垃圾收集之后的时间处进行。

方法800减少了储存介质的耐受性上的垃圾收集的影响，因为储存在易损的擦除块的子块中的数据被保存而不擦除整个擦除块(至少直到作出垃圾收集擦除块中的剩余的有效数据的单独的决定)。

图9示出了根据一些实施例的用于储存系统中的储存介质的垃圾收集的方法900的流程图表示。如上所提到的，由于逐块地进行储存介质的擦除，但是在许多实施例中，储存介质的编程在块的更小的子单元(例如，逐页)上进行，具有无效数据的页不能被覆盖直到包含那些页的整个的块被擦除。储存装置(例如，储存装置120，图1)使用垃圾收集以回收存储器(例如，储存介质130，图1)不再包含有效数据的部分。为了减少垃圾收集对储存介质的耐受性的影响，但是，储存装置(例如，储存装置120，图1)首先将在易损的子块中的有效数据写入到另一擦除块，而暂时持留擦除块中的其它有效数据的副本并且擦除擦除块直到作出垃圾收集擦除块自身的单独的决定。(并且从而垃圾收集擦除块中的剩余的有效数据，如果有的话)。

至少在一些实施例中，方法900由储存装置(例如，储存装置120，图1)或储存装置的一个或多个组件(例如，储存控制器124和/或储存介质130，图1)进行，其中储存装置可操作地与主机系统(例如，计算机系统110，图1)耦接。在一些实施例中，方法900通过储存在非瞬时性计算机可读储存介质中并且由装置的一个或多个处理器执行的指令管理，该一个或多个处理器诸如管理模块121的一个或多个处理单元(CPU)122，图1和2中所示。在一些实施例中，方法900由储存系统(例如，数据储存系统100，图1)或储存系统的一个或多个组件(例如，计算机系统110和/或储存装置120，图1)进行。在一些实施例中，方法900的操作的一些在主机(例如，计算机系统110，图1)处进行并且信息被发送到储存装置(例如，储存装置120，图1)。在一些实施例中，方法900至少部分由储存在非瞬时性计算机可读储存介质中并且由主机的一个或多个处理器执行的指令(图1中未示出)管理。为了解释的方便，以下描述了由储存装置(例如，储存装置120，图1)进行的方法900。但是，本领域技术人员应理解，在其它实施例中，方法900中描述的操作的一个或多个由主机(例如，计算机系统110，图1)进行。

储存装置(例如，储存装置120，图1)根据储存装置中的储存介质中的擦除块的第一子块的一个或多个操作条件确定(902)第一触发参数。在上面关于图8A详细地讨论了触发参数和操作条件。

在一些实施例中，储存装置包括(904)一个或多个闪速存储器装置。换句话说，在一些实施例中，储存装置包括储存介质(例如，储存介质130，图1)，并且所述储存介质包括一个或多个非易失性储存装置——诸如闪速存储器装置。在一些实施例中，储存介质(例如，储存介质130，图1)是单个闪速存储器装置，而在其它实施例中所述储存介质包括多个闪速存储器装置。例如，在一些实现方式中，储存介质包括几十个或者上百个闪速存储器装置，以并联的存储器信道阻止——诸如每存储器信道16、32或64个闪速存储器装置，以及8、16或32个并联的存储器信道。在一些实施例中，非易失性储存介质(例如，储存介质130，图1)包括NAND型闪速存储器或NOR型闪速存储器。在其它实施例中，储存介质包括一个或多个其它类型的非易失性储存装置。

在一些实施例中，储存装置包括(906)一个或多个三维(3D)存储器装置和与所述一个或多个3D存储器装置中的存储器元件的操作相关联的电路。换句话说，在一些实施例中，储存装置包括储存介质(例如，储存介质130，图1)，并且所述储存介质包括一个或多个3D存储器装置和与所述一个或多个3D存储器装置中的存储器元件的操作相关联的电路。在一些实施例中，储存介质(例如，储存介质130，图1)是单个3D存储器装置，而在其它实施例中所述储存介质包括多个3D存储器装置。

此外，在一些实现方式中，一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件，在(908)相同的基板上(例如，半导体基板)。在一些实施例中，基板是在其上放置一个或多个存储器元件的材料层的和/或在其中形成一个或多个存储器元件的晶片或者晶片的一部分(例如，裸芯)。在一些实施例中，基板是在一个或多个存储器元件形成之后附接到一个或多个存储器元件的承载基板。作为非限制性示例，在一些实施例中，基板包括半导体——诸如硅。

根据第一触发参数满足(910)第一易损度基准的确定，储存装置使能(912)第一子块的垃圾收集。在上面参考图8B详细地描述了易损度基准。此外，在一些实施例中，垃圾收集第一子块包括将有效数据的副本从第一子块写入(914)到所述储存介质中的第二擦除块，其中第二擦除块不同于该擦除块，并且无效化(916)擦除块中的第一子块(即，当第一子块被垃圾收集时无效化保留在第一子块中的任何有效数据)。参考图3详细地示出并且描述了垃圾收集的示例。

此外，储存装置确定(918)擦除块是否满足预定的垃圾收集调度基准。根据擦除块满足垃圾收集调度基准的确定，储存装置使能(920)擦除块的垃圾收集。在一些实现方式中，垃圾收集调度基准包括保留在擦除块中的有效数据的量降低到阈值之下的确定。在一些实现方式中，垃圾收集调度基准包括擦除块是在具有最少量的有效数据的储存装置中的N个擦除块的一个的确定，其中N(正整数)是由可用于储存数据的储存装置所需要的擦除块的数量。

半导体存储器装置包括易失性存储器装置，诸如动态随机存取存储器(“DRAM”)或静态随机存取存储器(“SRAM”)装置，非易失性存储器装置，诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPROM”)、闪速存储器(也可以被认为是EEPROM的子集)、铁电的随机存取存储器(“FRAM”)以及磁阻的随机存取存储器(“MRAM”)，以及其他能够贮存信息的半导体元件。每种类型的存储器装置可以具有不同的配置。例如，闪速存储器装置可以配置在NAND或NOR配置中。

存储器装置可以由无源和/或有源元件、任意组合构成。以非限制性示例的方式，无源半导体存储器元件包括ReRAM装置元件，其在一些实施例中包括电阻率切换贮存元件——诸如反熔丝、变相材料等，以及可选地控制元件——诸如二极管等。进一步以非限制性示例的方式，有源半导体存储器元件包括EEPROM和闪速存储器装置元件，其在一些实施例中包括包含电荷贮存区域的元件——诸如浮置栅极、传导的纳米粒子或电荷贮存电介质材料。

多个存储器元件可以被配置为使得它们串联连接或者使得每个元件可被独立地访问。以非限制性示例的方式，在NAND配置(NAND存储器)中的闪速存储器装置通常包含串联连接的存储器元件。NAND存储器阵列可以被配置为使得阵列由多个存储器串构成，其中串由共享单个位线并作为一组存取的多个存储器元件构成。可替换地，存储器元件可以被配置为使得每个元件可被独立地访问，(例如NOR存储器阵列)。NAND和NOR存储器配置是示例性的，并且可以以其它方式配置存储器元件。

位于基板中和/或在基板之上的半导体存储器元件可以以二维或三维布置——诸如二维存储器结构或三维存储器结构。

在二维存储器结构中，半导体存储器元件被布置在单个平面或者单个存储器装置级中。典型地，在二维存储器结构中，存储器元件布置在基本上平行于支撑存储器元件的基板的主表面地延伸的平面中(例如，在x-z方向平面中)。基板可以是在其上或其中形成存储器元件的层的晶片，或者它可以是在存储器元件形成之后附接到存储器元件的载体基板。作为非限制性示例，基板可以包括诸如硅的半导体。

存储器元件可以布置在有序的阵列中的单个存储器装置级中——诸如在多个行和/或列中。但是，存储器元件以不规则或者非正交的配置排列。存储器元件的每一个具有两个或多个电极或接触线，诸如位线和字线。

三维存储器阵列被布置为使得存储器元件占据多个平面或多个存储器装置级，从而在三维中形成结构(即，在x、y和z方向中，其中y方向基本上垂直于基板的主表面，并且x和z方向基本上平行于基板的主表面)。

作为非限制性示例，三维存储器结构可以垂直地布置为多个二维存储器装置级的堆叠。作为另一非限制性示例，三维存储器阵列可以布置为多个垂直的列(例如，基本上垂直地延伸到基板的主表面的列，即，在y方向中)，其中每个列在每个列中具有多个存储器元件。列可以布置在二维配置中(例如，在x-z平面中)，产生具有在多个垂直地堆叠的存储器平面上的元件的存储器元件的三维布置。存储器元件在三维中的其它配置也可以组成三维存储器阵列。

以非限制性示例的方式，在三维NAND存储器阵列中，存储器元件可以耦接在一起以在单个水平(例如，x-z)存储器装置级中形成NAND串。可替换地，存储器元件可以耦接在一起以形成穿过多个水平存储器装置级的垂直的NAND串。可以设想其它三维配置，其中一些NAND串在单个存储器级中包含存储器元件，而其它串包含跨过多个存储器级的存储器元件。三维存储器阵列也可以设计在NOR配置中和在ReRAM配置中。

通常，在单片三维存储器阵列中，一个或多个存储器装置级被形成在单个基板之上。可选地，单片三维存储器阵列还可以具有至少部分在单个基板中的一个或多个存储器层。作为非限制性示例，基板可以包括半导体——诸如硅。在单片三维阵列中，构成阵列的每个存储器装置级的层通常被形成在阵列的下面的存储器装置级的层上。但是，单片三维存储器阵列的邻近的存储器装置级的层可能被共享或者具有在存储器装置级之间的中间的层。

再次，二维阵列可以单独地形成并且然后封装在一起以形成具有存储器的多个层的非单片存储器装置。例如，非单片堆叠的存储器可以通过在单独的基板上形成存储器级并且然后在彼此之上堆叠存储器级而被构造。基板可以在堆叠之前被减薄或者从存储器装置级移除，但是由于存储器装置级初始地被形成在单独的基板之上，所产生的存储器阵列不是单片三维存储器阵列。此外，多个二维存储器阵列或三维存储器阵列(单片或非单片)可以被形成在单独的芯片上并且然后被封装在一起以形成堆叠的芯片存储器装置。

通常需要相关联的电路以用于存储器元件的操作以及用于与存储器元件的通信。作为非限制性示例，存储器装置可以具有用于控制并且驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可以与存储器元件在相同的基板上和/或在单独的基板上。例如，用于存储器读取-写入操作的控制器可以位于单独的控制器芯片上和/或位于与存储器元件相同的基板上。

术语“三维存储器装置”(或3D存储器装置)在这里被定义为意味着具有存储器元件的多个存储器层或多个级(例如，有时被称为多个存储器装置级)的存储器装置，包括以下的任一个：具有单片或非单片3D存储器阵列的存储器装置，其一些非限制性示例如上所述；或两个或多个2D和/或3D存储器装置，被封装在一起以形成堆叠的芯片存储器装置，其一些非限制性示例如上所述。

本领域技术人员应认识到本发明不限于所述的二维和三维示例性结构，而是覆盖如这里所述的本发明的精神和范围内以及由本领域技术人员理解的所有相关的存储器结构。

在一些实现方式中，关于上述任何方法，储存介质(例如，储存介质130，图1)是单个闪速存储器装置，而在其它实现方式中，储存介质(例如，储存介质130，图1)包括多个闪速存储器装置。

在一些实现方式中，关于上述任何方法，储存系统包括储存介质(例如，储存介质130，图1)、一个或多个处理器(例如，CPU 122，图1和2)和存储器(例如，存储器206，图2)，该存储器储存被配置为由一个或多个处理器执行并且被配置为进行或控制上述任何方法的性能的一个或多个程序。

在一些实现方式中，关于上述任何方法，可操作为进行垃圾收集的装置包括用于将装置耦接到储存介质(例如，储存介质130，图1)的储存介质接口(例如，储存介质I/O128，图1)以及一个或多个模块，该一个或多个模块包括存储器管理模块(例如，管理模块121，图1和2)，其包括一个或多个处理器(例如，CPU 122，图1和2)和存储器(例如，存储器206，图2)，该存储器储存被配置为由一个或多个处理器执行的一个或多个程序，一个或多个模块耦接到储存介质接口(例如，储存介质I/O 128，图1)并且被配置为进行或控制上述任何方法的性能。

应理解的是，尽管可能在这里使用术语“第一”、“第二”等描述各种元件，这些元件不应被这些术语限制。这些术语仅被用于将一个元件与另一区分。例如，第一接触可以被叫做第二接触，并且类似地，第二接触可以被叫做第一接触，而只要“第一接触”的所有出现被一致地重新命名并且“第二接触”所有出现被一致地重新命名，其改变说明的含义。第一接触和第二接触都是接触，但是它们不是相同的接触。

这里所使用的术语仅是为了描述特定实施例的目的并且不意欲限制权利要求。如在实施例的描述以及所附权利要求中所使用的，单数形式的“一”、“一个”和“所述”也意欲包括复数形式，除非上下文明确地另有说明。还应理解的是，如这里所使用的术语“和/或”指代并且包含相关联的列出的项目的一个或多个的任何以及所有可能的组合。将进一步理解的是，术语“包含”和/或“包括”——当用在本说明书中时——指明出现所述的特征、整数、步骤、操作、元件和/或组件，但是不排除其它特征、整数、步骤、操作、元件、组件和/或其组合的一个或多个的出现或增加。

如这里所使用的，取决于上下文，术语“如果”可以解释为意思是“当所述的先决条件为真时”或“在所述的先决条件为真时”或“响应于确定所述的先决条件为真”或“根据所述的先决条件为真的确定”或“响应于检测到所述的先决条件为真”。类似地，取决于上下文，短语“如果确定[所述的先决条件为真]”或“如果[所述的先决条件为真]”或“当[所述的先决条件为真]时”可以解释为意思是“当确定所述的先决条件为真时”或“响应于确定所述的先决条件为真”或“根据所述的先决条件为真的确定”或“在检测到所述的先决条件为真时”或“响应于检测到所述的先决条件为真”。

为了解释的目的，已经参考特定实现方式描述了前述说明。但是，上述说明性讨论不意欲是穷举性的或者将权利要求限制到所公开的精确形式。鉴于上述教导，许多修改和变化是可能的。实现方式被选中并且描述以便于最好地解释操作的原理和实际应用，从而使本领域技术人员能够实施。

Claims

1.一种用于储存装置中的储存介质的垃圾收集的方法，所述方法包含：

根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数；

根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数；

根据所述第一触发参数满足第一易损度基准的确定，使能所述第一子块的垃圾收集；并且

根据所述第二触发参数满足第二易损度基准的确定，使能所述第二子块的垃圾收集，其中所述第一易损度基准不同于所述第二易损度基准，并且其中所述第一擦除块的特定子块的垃圾收集包括：

将有效数据的副本从所述特定子块写入到所述储存介质中的第二擦除块，其中所述第二擦除块不同于所述第一擦除块；并且

无效化所述第一擦除块中的特定子块。

2.如权利要求1所述的方法，其中所述第一子块是所述第一擦除块的一部分，并且所述第二子块是所述第一擦除块的另一部分。

3.如权利要求1-2的任一个所述的方法，其中所述第一易损度基准根据所述第一子块的一个或多个特征而确定，并且所述第二易损度基准根据所述第二子块的一个或多个特征而确定。

4.如权利要求1-3的任一个所述的方法，其中所述第一子块的垃圾收集在所述第二子块的垃圾收集之前进行。

5.如权利要求1-4的任一个所述的方法，还包括：

根据所述第一触发参数满足所述第一易损度基准的确定，使能用于包括所述第一子块的校验条带的垃圾收集，其中所述校验条带包括在所述储存介质中的多个擦除块之上的多个子块。

6.如权利要求1-5的任一个所述的方法，还包括根据所述第一触发参数满足所述第一易损度基准的确定和第一擦除块或包括所述第一擦除块的存储器部分满足预定的年龄基准的确定来使能所述第一子块的垃圾收集。

7.一种用于储存装置中的储存介质的垃圾收集的方法，所述方法包含：

根据所述储存介质中的第一擦除块的第一子块的一个或多个操作条件确定第一触发参数；

根据所述第一触发参数满足第一易损度基准的确定，使能所述第一子块的垃圾收集；

在使能所述第一子块的垃圾收集之后，确定所述第一擦除块是否满足预定的垃圾收集调度基准；以及

根据所述第一擦除块满足所述垃圾收集调度基准的确定，使能所述第一擦除块的子块垃圾收集。

8.如权利要求1或权利要求7所述的方法，其中所述第一子块的垃圾收集包括：

将有效数据的副本从所述第一子块写入到所述储存介质中的第二擦除块其中所述第二擦除块不同于所述第一擦除块；以及

无效化所述第一擦除块中的第一子块。

9.如权利要求1-8的任一个所述的方法，其中所述储存装置包括一个或多个闪速存储器装置。

10.如权利要求1-9的任一个所述的方法，其中所述储存装置包括一个或多个三维(3D)存储器装置和与所述一个或多个3D存储器装置中的存储器元件的操作相关联的电路。

11.如权利要求10所述的方法，其中所述一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件在相同的基板上。

12.一种储存装置，包含：

储存介质；

一个或多个处理器；以及

存储器，储存将由所述一个或多个处理器执行的一个或多个程序，所述一个或多个程序包含指令以用于：

根据所述第一触发参数满足第一易损度基准的确定、使能所述第一子块的垃圾收集；以及

将有效数据的副本从所述特定子块写入到所述储存介质中的第二擦除块，其中所述第二擦除块不同于所述第一擦除块；以及

无效化所述第一擦除块中的特定子块。

13.如权利要求12所述的储存装置，其中所述第一子块是所述第一擦除块的一部分，并且所述第二子块是所述第一擦除块的另一部分。

14.如权利要求12-13的任一项所述的储存装置，其中所述第一易损度基准根据所述第一子块的一个或多个特征而确定，并且所述第二易损度基准根据所述第二子块的一个或多个特征而确定。

15.如权利要求12-14的任一项所述的储存装置，其中所述第一子块的垃圾收集在所述第二子块的垃圾收集之前进行。

16.如权利要求12-15的任一项所述的储存装置，其中所述一个或多个程序还包括指令以用于根据所述第一触发参数满足所述第一易损度基准的确定，被使能用于包括所述第一子块的校验条带的垃圾收集，其中所述校验条带包括在所述储存介质中的多个擦除块之上的多个子块。

17.如权利要求12-16的任一项所述的储存装置，其中所述一个或多个程序还包括指令以用于根据所述第一触发参数满足所述第一易损度基准的确定以及根据所述擦除块或者包括所述擦除块的存储器部分满足预定的年龄基准的确定使能所述第一子块的垃圾收集。

18.如权利要求12所述的储存装置，还被配置为根据权利要求2-11的任一个所述的方法操作。

19.一种储存系统，包含：

储存介质；

一个或多个处理器；以及

根据所述擦除块满足所述垃圾收集调度基准的确定，使能所述第一擦除块的垃圾收集。

20.如权利要求19所述的储存系统，其中所述第一子块的垃圾收集包括：

将有效数据的副本从所述第一子块写入到所述储存介质中的第二擦除块，其中所述第二擦除块不同于所述第一擦除块；以及

无效化所述第一擦除块中的第一子块。

21.如权利要求19所述的储存系统，其中所述储存介质包括一个或多个闪速存储器装置。

22.如权利要求19所述的储存系统，其中所述储存介质包括一个或多个三维(3D)存储器装置和与所述一个或多个3D存储器装置中的存储器元件的操作相关联的电路。

23.如权利要求22所述的储存系统，其中所述一个或多个3D存储器装置的各个3D存储器装置中的电路和一个或多个存储器元件在相同的基板上。

24.如权利要求19所述的储存系统，还被配置为根据权利要求2-11的任一个所述的方法操作。

25.一种储存装置，包含：

用于根据所述储存介质中的擦除块的第一子块的一个或多个操作条件确定第一触发参数的构件；

用于根据所述储存介质中的擦除块的第二子块的一个或多个操作条件确定第二触发参数的构件；

用于根据所述第一触发参数满足第一易损度基准的确定使能所述第一子块的垃圾收集的构件；以及

用于根据所述第二触发参数满足第二易损度基准的确定使能所述第二子块的垃圾收集的构件。

26.如权利要求25所述的储存系统，还被配置为根据权利要求2-11的任一个所述的方法操作。

27.一种储存系统，包含：

储存介质；

一个或多个处理器；以及

存储器，储存一个或多个程序，当由所述一个或多个处理器执行时使得储存系统进行或控制权利要求1-11的任一个的方法的性能。