CN106486396A - 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法 - Google Patents

膜扩展装置以及使用该膜扩展装置的电子部件的制造方法 Download PDF

Info

Publication number
CN106486396A
CN106486396A CN201610729888.1A CN201610729888A CN106486396A CN 106486396 A CN106486396 A CN 106486396A CN 201610729888 A CN201610729888 A CN 201610729888A CN 106486396 A CN106486396 A CN 106486396A
Authority
CN
China
Prior art keywords
film
framework
expanding unit
abutting part
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610729888.1A
Other languages
English (en)
Other versions
CN106486396B (zh
Inventor
水上美由树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN106486396A publication Critical patent/CN106486396A/zh
Application granted granted Critical
Publication of CN106486396B publication Critical patent/CN106486396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种能增加在一次扩展工序中能处理的芯片个数且生产性优异的膜的扩展装置以及使用该扩展装置的生产性高的电子部件的制造方法。在用于使粘贴了多个芯片的膜在面方向上进行扩展的膜扩展装置中，具备：保持部，对膜的周缘部进行保持；框体，在俯视下位于保持部的内侧，在使被保持部保持的膜在面方向上进行扩展时成为扩展支点；以及加热台，在俯视下位于框体的内侧，具有平面面积小于框体的内侧区域且与膜的下表面抵接来对膜的框体的内侧的规定区域进行加热的抵接部。抵接部的与膜的下表面抵接的面的在作为规定的一个方向的X方向上的尺寸DX不同于在作为与一个方向正交的另一个方向的Y方向上的尺寸DY。

Description

膜扩展装置以及使用该膜扩展装置的电子部件的制造方法
技术领域
本发明涉及膜扩展装置以及电子部件的制造方法，详细地，涉及用于使粘贴有多个芯片的膜在面方向上扩展的膜扩展装置以及使用该膜扩展装置的电子部件的制造方法。
背景技术
例如，作为制造陶瓷电子部件的方法之一，有经过对母块(mother block)进行切割而分割(单片化)为多个芯片的工序来制造电子部件的方法，其中，该母块通过层叠陶瓷生片而形成。
可是，在专利文献1中公开了一种隐形划片用的粘接片，其具有形成在基材的单面的粘接剂层，使用激光器进行划片，其中，粘接片在23℃的杨氏模量为200～600MPa，粘接剂层在23℃的储能模量为0.10～50MPa。
此外，在专利文献1提出了一种半导体装置的制造方法，该方法包括：对表面形成了电路的半导体晶片照射激光，从而在晶片内部形成改质部的工序；在该半导体晶片的背面粘附上述的粘接片的工序；通过使粘接片在面方向上扩展，从而分割半导体晶片，单片化为多个芯片的工序；以及拾取分离的多个芯片的工序。
而且，在上述的方法中，使粘附了半导体晶片的粘接片扩展来扩大相邻的芯片的间隔，从而分割半导体晶片，由此能够得到使对半导体芯片的拾取等处理变得容易的效果。
当使用该专利文献1记载的方法使粘附了半导体晶片的粘接膜扩展时，粘接膜整体会均匀地扩展。因此，在粘附于膜的半导体晶片的周边区域是不进行单片化的空白部的情况下，上述空白部分也会扩展，从而使粘附了半导体晶片的区域扩展的比例降低。因此，在一次的扩展工序中能够处理的(能够分离的)芯片的个数减少，存在生产性降低的问题。
此外，在芯片的平面形状不是正方形的情况下，存在芯片的间隔根据方向而异的情况。具体地，工件的尺寸(半导体晶片的尺寸(准确地说是半导体芯片的集合体的尺寸))大的方向上的芯片的间隔变得比工件的尺寸小的方向上的芯片的间隔大。
而且，在使工件的尺寸小的方向上的芯片的间隔充分扩大至所需程度的情况下，工件的尺寸大的方向上的芯片的间隔会变得过大，其结果是，在一次的扩展工序中能够处理的芯片的个数减少，存在生产性降低的问题。
在先技术文献
专利文献
专利文献1：日本特开2011-119548号公报
发明内容
发明要解决的技术课题
本发明是为了解决上述课题而完成的，其目的在于，提供一种能够增加在一次的扩展工序中能够处理的芯片的个数且生产性优异的膜的扩展装置以及使用该扩展装置的生产性高的电子部件的制造方法。
用于解决课题的技术方案
为了解决上述课题，本发明的膜扩展装置是用于使粘贴了多个芯片的膜在面方向上进行扩展的膜扩展装置，其特征在于，具备：
保持部，对膜的周缘部进行保持；
框体，在俯视下位于所述保持部的内侧，在使被所述保持部保持的所述膜在面方向上进行扩展时成为扩展支点；以及
加热台，在俯视下位于所述框体的内侧，具有抵接部，所述抵接部的平面面积小于所述框体的内侧区域的平面面积，所述抵接部与所述膜的下表面抵接并对所述膜的所述框体的内侧的规定区域进行加热。
此外，在本发明的膜扩展装置中，优选被构成为：在所述框体与所述保持部的关系上使所述框体相对于所述保持部向上方移动，从而使周缘部被所述保持部保持且下表面的规定区域与所述抵接部抵接而被加热的所述膜以所述框体作为扩展支点在面方向上进行扩展。
通过采用上述结构，能够选择性地使膜中的所需的区域高效地进行扩展，能够使本发明更有实效。
优选所述抵接部的与所述膜的下表面抵接的面的、在作为规定的一个方向的X方向上的尺寸DX不同于在作为与所述一个方向正交的另一个方向的Y方向上的尺寸DY。
通过使抵接部的与膜的下表面抵接的面的X方向上的尺寸DX不同于作为另一个方向的Y方向上的尺寸DY，从而能够使X方向和Y方向上的膜的扩展量不同(进行各向异性扩展)，能够提高扩展方式的自由度。其结果是，通过适当地设定芯片集合体的形状、尺寸与加热台的抵接部的形状、尺寸的关系，从而能够自由地控制作为规定的一个方向的X方向和作为与上述一个方向正交的另一个方向的Y方向上的各个芯片彼此的间隔。
此外，优选所述抵接部的与所述膜的下表面抵接的面的平面形状为长方形。
在将加热台的抵接部的与膜的下表面抵接的面的平面形状做成为长方形的情况下，能够以扩展量在作为规定的一个方向的X方向和作为与上述一个方向正交的另一个方向的Y方向上不同的方式使膜进行扩展(进行各向异性扩展)。
此外，所述抵接部的与所述膜的下表面抵接的面的平面形状也可以做成为长方形且形成了圆角的形状。
在将抵接部做成为例如形成了圆角的横向长的长方形，即，(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的情况下，膜的与抵接部抵接而被加热的加热区域R的对角方向上的距离缩短，在考虑膜的对角方向的情况下，在包含加热区域和非加热区域的整体的扩展量相同的情况下，与未形成圆角的情况相比，能够相比于非加热区域使加热区域中的扩展的比例增大。因此，能够充分确保芯片集合体的对角方向上的扩展量，能够抑制构成芯片集合体的各个芯片彼此的间隔的偏差，从而能够提高均匀性。
此外，所述抵接部的与所述膜的下表面抵接的面的平面形状也可以做成为圆形。
通过将抵接部的上表面做成为圆形，从而能够使膜与其方向无关地在整个面均匀地进行扩展(进行各向同性扩展)，根据芯片、芯片的集合体的形状(例如，在像芯片、芯片的集合体的平面形状为正方形那样的情况下)，能够全方位地使芯片彼此的间隔均匀，有时特别优选。
此外，本发明的电子部件的制造方法经过对母块进行切割而分割为多个芯片的工序来制造电子部件，其特征在于，包括：
(a)设为使在规定的位置进行切割的、包含多个芯片的母块粘附在能够在面方向上扩展的膜的表面的状态的工序；以及
(b)使用上述本发明的膜扩展装置使粘附了包含所述多个芯片的所述母块的所述膜进行扩展，从而扩大所述膜上的所述多个芯片彼此的间隔的工序。
此外，在本发明的电子部件的制造方法中，优选是，粘附在所述膜的表面的所述母块包含的多个芯片的集合体的、在作为规定的一个方向的X方向上的尺寸MX大于在作为与所述一个方向正交的另一个方向的Y方向上的尺寸MY，且所述加热台的所述抵接部的与所述膜的下表面抵接的面的所述X方向上的尺寸DX大于所述Y方向上的尺寸DY。
母块包含的多个芯片的集合体的、与抵接部的X方向对应的方向Xm上的尺寸MX大于与抵接部的Y方向对应的方向Ym上的尺寸MY，且加热台的抵接部的上表面的X方向上的尺寸DX大于Y方向上的尺寸DY，在该情况下，能够使Y方向上的芯片彼此的间隔大于X方向上的芯片彼此的间隔，例如能够使各个芯片以X方向为旋转轴方向而旋转90度(在Y方向转动)并对旋转后朝上的面实施处理(例如，粘附绝缘片)。
此外，因为膜在X方向上扩展得不大，所以能够在芯片彼此的间隔不会在X方向上变得过大的情况下在所需的范围内增多在一次的扩展工序中能够处理的(能够分离的)芯片的个数，从而能够提高生产性。
另外，X方向和Y方向是相对的，能够考虑通过使膜大幅扩展而想要增大芯片的间隔的方向来确定上述的X方向和Y方向，从而高效地应对各种方式。
发明效果
本发明的用于使粘贴了多个芯片的膜在面方向上扩展的膜扩展装置具备：保持部，对膜的周缘部进行保持；框体，位于保持部的内侧，使被保持部保持的膜在面方向上进行扩展；以及加热台，在俯视下位于框体的内侧，具有平面面积比框体的内侧区域的平面面积小且与膜的下表面抵接来对膜的框体的内侧的规定区域进行加热的抵接部，因此，能够使膜的被加热而使杨氏模量降低的区域主要地进行扩展。而且，利用这一情况，通过使膜的加热区域变化，从而能够控制扩展量。
其结果是，能够使膜的所需的区域扩展来增多在一次的扩展工序中能够处理的(能够分离的)芯片的个数，从而能够提高生产性。
即，通过使抵接部的形状变化来调整加热区域(使其变化)，从而能够使膜具有所需的温度差(根据位置的温度差)，能够利用膜的杨氏模量的差异使扩展率在面内产生差异。
此外，在本发明的电子部件的制造方法中，(a)设为使在规定的位置进行切割的、包含多个芯片的母块粘附在能够在面方向上进行扩展的膜的表面的状态，然后，(b)使用上述的本发明的膜扩展装置使粘附了包含多个芯片的母块的膜进行扩展，从而扩大膜上的多个芯片彼此的间隔，因此能够高效地从膜上拾取各个芯片，能够高效地制造电子部件。
附图说明
图1是示出本发明的一个实施方式(实施方式1)涉及的膜扩展装置的图，(a)是正面剖视图，(b)是示出主要部分结构的俯视图。
图2A是说明本发明的实施方式1涉及的膜扩展装置的动作的图，(a)是使膜扩展之前的主要部分俯视图，(b)是其主要部分正面剖视图。
图2B是说明本发明的实施方式1涉及的膜扩展装置的动作的图，(a)是使膜扩展之后的主要部分俯视图，(b)是其主要部分正面剖视图。
图3A是说明不具备本发明的要件的膜扩展装置的动作的图，(a)是使膜扩展之前的主要部分俯视图，(b)是其主要部分正面剖视图。
图3B是说明不具备本发明的要件的膜扩展装置的动作的图，(a)是使膜扩展之后的主要部分俯视图，(b)是其主要部分正面剖视图
图4是示出本发明的另一个实施方式(实施方式2)涉及的膜扩展装置的图，(a)是正面剖视图，(b)是示出主要部分结构的俯视图。
图5是说明本发明的实施方式2涉及的膜扩展装置的动作的图，(a)是使膜扩展之前的主要部分俯视图，(b)是使膜扩展之后的主要部分俯视图。
图6是示出本发明的实施方式2涉及的膜扩展装置的变形例的图，(a)是使膜扩展之前的主要部分俯视图，(b)是使膜扩展之后的主要部分俯视图。
图7是说明本发明的另一个实施方式(实施方式3)涉及的膜扩展装置的动作的图，(a)是使膜扩展之前的主要部分俯视图，(b)是使膜扩展之后的主要部分俯视图。
图8是说明不具备本发明的实施方式3涉及的膜扩展装置的要件的情况下的动作的图，(a)是使膜扩展之前的主要部分俯视图，(b)是使膜扩展之后的主要部分俯视图。
图9是示出通过本发明的一个实施方式(实施方式4)涉及的电子部件的制造方法制造的电子部件(层叠陶瓷电容器)的结构的正面剖视图。
图10是示出本发明的实施方式4涉及的电子部件的制造方法的图，(a)是示出使膜扩展之前的状态的主要部分俯视图，(b)是示出使膜扩展之后的状态的主要部分俯视图。
图中：1-膜，1a-膜的周缘部，2-保持部，2a-基部，2b-边框，2c-保持部主体，3-框体，3a-扩展支点(外周上侧棱线部)，4-加热台，5-底座部，6-抵接部，20-芯片集合体，20a-各个芯片，102(102a、102b)-内部电极，110-陶瓷层叠体(芯片)，103(103a、103b)-陶瓷层叠体110的端面，104(104a、104b)-外部电极，R-加热区域，Rn-非加热区域，DX-抵接部的与膜的下表面抵接的面的X方向上的尺寸，DY-抵接部的与膜的下表面抵接的面的Y方向上的尺寸。
具体实施方式
以下示出本发明的实施方式，并对作为本发明的特征的部分进行更详细的说明。
[实施方式1]
该实施方式涉及的膜扩展装置是用于使粘贴有多个芯片的膜在面方向上扩展的扩展装置，例如，如图1的(a)、(b)所示，具备保持部2、框体3以及加热台4，保持部2保持膜1的周缘部1a，框体3在俯视下位于保持部2的内侧，使被保持部2保持的膜1在面方向上扩展，加热台4位于框体3的内侧，从下表面侧对膜1进行加热。
作为膜1，例如可使用具备基材层和粘接层的膜，基材层包括能够进行扩展的具有伸缩性的各种材料，例如，聚氯乙烯(PVC)、聚烯烃或聚对苯二甲酸乙二醇酯(PET)等，粘接层形成在基材的表面，包括具有粘接性的各种材料，例如，亚克力或橡胶等。其中，膜1的结构没有特别的限制，也可以使用其它结构的膜。
而且，加热台4构成为，具备底座部5和抵接部6，抵接部6设置在底座部5，在俯视下比底座部5小，且位于底座部5所占的区域内，抵接部6与膜1的下表面抵接并对膜1进行加热。即，构成为膜1的与抵接部6抵接的区域成为加热区域R。
此外，对膜1的周缘部1a进行保持的保持部2具备基部2a、夹入膜1的周缘部1a的边框2b、以及保持部主体2c，隔着边框2b将膜1夹入到保持部主体2c与基部2a之间。
而且，该实施方式涉及的膜扩展装置构成为，通过框体3向上方顶起周缘部1a被保持部2保持并且下表面与加热台4的抵接部6相接而被加热的状态的膜1，从而膜1以框体3(具体是外周上侧棱线部3a)作为扩展支点在面方向上进行扩展。
即，框体3构成为，在俯视下位于保持部2的内侧的区域，能够与加热台4一起向上方移动，膜1构成为，通过框体3向上方移动而被顶起，以框体3的外周上侧棱线部3a作为扩展支点在面方向上进行扩展。
另外，虽然在该实施方式中框体3构成为向上方移动，但是只要在框体3与保持部2的关系上能够使框体3相对于保持部2向上方移动即可，因此也可以构成为使保持部2下降。
该实施方式的膜扩展装置像上述那样构成，因此能够主要使膜1的被加热而使杨氏模量降低的区域(加热区域R)进行扩展，并且能够选择性地对规定的区域进行加热而作为加热区域R。其结果是，能够使膜1的加热区域R适当地变化而任意地控制膜1的扩展方向与扩展量的关系。
因此，根据本发明的膜扩展装置，能够像以下说明的那样进行扩展量(扩展的程度)根据方向而异的各向异性扩展、扩展量不会根据方向变动的各向同性扩展，能够自由地控制构成与膜1粘附的芯片集合体的各个芯片彼此的、例如在作为规定的一个方向的X方向和与X方向正交的Y方向上的间隔。
像这样，能够使膜1的所希望的区域(主要是作为与抵接部6抵接而被加热的区域的加热区域R)扩展的结果是，能够增多在一次的扩展工序中能够处理的(能够分离的)芯片的个数，能够提高生产性。
下面，对膜1的扩展的方式进行具体说明。
首先，像在图2A的(a)、(b)以及图2B的(a)、(b)中示意性地示出的那样，在将具备底座部5和抵接部6的加热台4的抵接部6做成为例如在俯视下比框体3和底座部5小的圆形的情况下，当在对膜1的与抵接部6抵接的加热区域R进行加热的状态下使框体3上升而使膜1以框体3的外周上侧棱线部3a作为扩展支点进行扩展时，膜1的未被加热的非加热区域Rn不怎么扩展，主要是与抵接部6相接而被加热的加热区域R进行扩展。即，相对于膜1的整体的扩展量，能够增大加热区域R的扩展量。
此外，在像该实施方式那样将抵接部6的形状做成为比底座部5小的圆形的情况下，不仅能够像上述的那样相对于膜1的整体的扩展量增大加热区域R的扩展量，而且能够与其方向无关地使膜1均匀地进行扩展(进行各向同性扩展)。
因此，例如在像图2B的(a)、(b)所示的那样在平面形状为正方形的芯片集合体20粘附在膜1的加热区域R的内侧的状态下使膜1以框体3的外周上侧棱线部3a作为扩展支点在面方向上进行扩展的情况下，膜1进行各向同性扩展，与此相伴地，芯片集合体20也进行各向同性扩展，能够全方位地减少各个芯片彼此的间隔的偏差，从而提高均匀性。
相对于此，例如在像图3A的(a)、(b)以及图3B的(a)、(b)所示的那样对膜1的由框体3规定的区域(与框体3的内侧的整个区域对应的区域)进行加热的情况下，即，在将框体3的内侧整体作为加热区域R的情况下，框体3的内侧整体的大的区域成为加热区域R，在该大的加热区域R中膜1进行扩展，因此在将芯片集合体20粘附在膜1上的状态下使膜1在面方向上进行扩展的情况下，相对于膜1的整体的扩展量，粘附有芯片集合体20的区域的扩展量的比例会减小，从而在一次的扩展工序中能够处理的(能够分离的)芯片的个数减少，生产性受到限制。
另外，在本发明的膜扩展装置中，作为加热台，也可以构成为，不设置平面面积比抵接部的平面面积大的底座部，使加热台的上表面整体作为抵接部发挥功能。但是，加热台优选具有与框体的内侧区域对应的底座部。
[实施方式2]
图4是示出本发明的另一个实施方式(实施方式2)涉及的膜扩展装置的图，(a)是正面剖视图，(b)是主要部分俯视图。在该实施方式2的膜扩展装置中，构成加热台4的抵接部6在俯视下是比底座部5小、在X方向和Y方向上延伸、且满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形，除此以外，构成得与上述的实施方式1的膜扩展装置相同。
在像该实施方式2那样将加热台4的抵接部6做成为例如像图4的(a)、(b)所示的那样平面形状是比框体3和底座部5小、在X方向和Y方向上延伸、且满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形的情况下，当在对膜1的与抵接部6抵接的加热区域R进行加热的状态下使框体3上升，从而使膜1以框体3的外周上侧棱线部3a作为扩展支点进行扩展时，膜1的未被加热的非加热区域Rn不怎么扩展，主要是与抵接部6相接而被加热的加热区域R进行扩展。
因此，如图5的(a)、(b)所示，当将芯片集合体20粘附在膜1的长方形的加热区域R的内侧区域、使加热台4的抵接部6与膜1的下表面接触而对膜1进行加热并在该状态下使框体3上升而使膜1以框体3的外周上侧棱线部3a作为扩展支点进行扩展时，因为抵接部6是满足DX＞DY的长方形，所以如图5的(b)所示，膜1在加热区域R中与X方向相比在Y方向上扩展得更大，粘附在膜1的芯片集合体20也与X方向相比在Y方向上扩展得更大。其结果是，能够以构成芯片集合体20的各个芯片彼此的间隔在Y方向上大且在X方向上小的方式分离各个芯片。
此外，图6的(a)、(b)是示出该实施方式2的膜扩展装置的变形例涉及的膜扩展装置的主要部分结构的图。在该变形例中，构成加热台4的抵接部6做成为在俯视下比底座部5小且满足(X方向上的尺寸DX)＜(Y方向上的尺寸DY)的长方形。其它结构与上述的实施方式2涉及的膜扩展装置的情况相同。
在像这样将抵接部6做成为满足(X方向上的尺寸DX)＜(Y方向上的尺寸DY)的长方形的情况下，如图6(a)所示，当将芯片集合体20粘附在长方形的加热区域R的内侧区域、使加热台4的抵接部6与膜1的下表面接触而对膜1进行加热并在该状态下使框体3上升而使膜1以框体3的外周上侧棱线部3a作为扩展支点进行扩展时，因为抵接部6是满足DX＜DY的长方形，所以如图6(b)所示，膜1在加热区域R中与Y方向相比在X方向上扩展得更大，粘附在膜1的芯片集合体20也与Y方向相比在X方向上扩展得更大。其结果是，能够以构成芯片集合体20的各个芯片彼此的间隔在X方向上大且在Y方向上小的方式分离各个芯片。
另外，可以考虑所希望的各向异性扩展的方式而任意地决定是将抵接部6设为图5的(a)、(b)所示的长方形，还是设为图6的(a)、(b)所示的长方形。
[实施方式3]
此外，图7的(a)、(b)是示出本发明的另一个实施方式(实施方式3)涉及的膜扩展装置的主要部分结构的图。
在实施方式3的膜扩展装置中，构成加热台4的抵接部6具有如下形状，即，做成为在俯视下比底座部5小、在X方向和Y方向上延伸、且满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形，并且形成有圆角。其它结构与上述的实施方式1和2的膜扩展装置的情况相同。
在像该实施方式3那样将抵接部6做成为形成有圆角的、满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形的情况下，加热区域R的对角方向上的距离缩短，在考虑膜1的对角方向的情况下，在包含加热区域R和非加热区域Rn的整体中的膜1的扩展量相同的情况下，与膜1的与非加热区域Rn对应的区域中的扩展的比例相比，能够增大膜1的与加热区域R对应的区域中的扩展的比例。即，与抵接部6未形成圆角的情况相比，能够增大与加热区域R对应的区域的扩展的比例。
即，在像图8的(a)所示的那样将抵接部6做成为未形成圆角的、满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形的情况下，与形成圆角的情况相比，加热区域R的对角方向上的尺寸增大，与其相应地，与膜1的与非加热区域Rn相应的区域中的扩展的比例相比，膜1的与加热区域R对应的区域中的扩展的比例减小。因此，在将芯片集合体20粘附在加热区域R的内侧的区域并使膜1进行扩展的情况下，如图8(b)所示，芯片集合体20的对角方向上的扩展量与其它方向相比变得不充分。
相对于此，在像图7的(a)所示的那样将抵接部6做成为形成有圆角的、满足(X方向上的尺寸DX)＞(Y方向上的尺寸DY)的长方形的情况下，与膜1的对角方向上的与非加热区域Rn对应的区域中的扩展的比例相比，能够增大膜1的对角方向上的与加热区域R对应的区域中的扩展的比例，在将芯片集合体20粘附在加热区域R内并使膜1扩展的情况下，如图7的(b)所示，能够充分地确保芯片集合体20的对角方向上的扩展量，能够抑制构成芯片集合体20的各个芯片彼此的间隔的偏差。
另外，虽然在实施方式3中以抵接部6具有横向长且形成有圆角的形状的情况为例进行了说明，但是也可以将抵接部6做成为纵向长且形成有圆角的形状。此外，也可以做成为抵接部6的平面形状为正方形且形成有圆角的结构。
[实施方式4]
在该实施方式4中，作为经过将母块分割为多个芯片的工序来制造电子部件的方法，对图9所示的层叠陶瓷电容器的制造方法进行说明。其中，本发明不仅能够应用于层叠陶瓷电容器，还能够应用于电感器、热敏电阻、压电元件等陶瓷电子部件或半导体元件等经过将母块分割为多个芯片的工序制造的各种电子部件。
另外，由在该实施方式4中说明的方法制造的层叠陶瓷电容器具有如下结构，即，如图9所示，在隔着作为电介质层的陶瓷层101层叠有多个内部电极102(102a、102b)的陶瓷层叠体(芯片)110的一对端面103(103a、103b)配设有一对外部电极104(104a、104b)，使得该一对外部电极104(104a、104b)与内部电极102(102a、102b)导通。
以下，对该层叠陶瓷电容器的制造方法进行说明。(1)将层叠块粘附于将要安装到本发明的膜扩展装置的膜，并对层叠块进行分割，从而设为多个芯片的芯片集合体粘附在膜的表面的状态。另外，设为芯片集合体粘附于膜的状态的方法没有特别限制，例如，能够将形成了多个内部电极图案的陶瓷生片和未形成内部电极图案的陶瓷生片按规定的顺序层叠在可扩展的膜上，从而形成层叠块，并在规定的位置对该层叠块进行切割，从而得到芯片集合体。
此外，例如通过将在其它工序中对层叠块进行切割而得到的芯片集合体转移到可扩展的膜上，也能够设为芯片集合体粘附在膜的表面的状态。
(2)然后，使用本发明的膜扩展装置使位于框体的内侧的加热台的抵接部与膜1的下表面接触，从而对膜的规定的区域(加热区域)进行加热。
(3)然后，使粘附了包含多个芯片的芯片集合体的膜在面方向上进行扩展，从而分离各个芯片。
此时，也能够使用像上述实施方式1的情况(参照图2)那样构成为加热台4的抵接部6为圆形，即，从另一个观点来说是加热区域R为圆形，且膜的扩展的方式为各向同性扩展的膜扩展装置，此外，也能够使用像上述实施方式2的情况那样构成为加热台4的抵接部6为图5所示的长方形或图6所示的长方形，即，从另一个观点来说是加热区域R为图5所示的长方形或图6所示的长方形，且膜1的扩展的方式为各向异性扩展的膜扩展装置。
进而，也能够使用像上述实施方式3的情况那样具备形成有圆角的抵接部6的膜扩展装置，即，从另一个观点来说能够使用具备形成有圆角的加热区域R的膜扩展装置。
其中，在该实施方式4中，对使用构成为加热台4的抵接部6横向长且进行各向异性扩展的膜扩展装置的情况进行说明，即，从另一个观点来说，对使用构成为加热区域R为横向长且进行各向异性扩展的膜扩展装置的情况进行说明。
当像图10的(a)所示的那样在将芯片集合体20粘附在膜1上的状态下使膜1在面方向上进行扩展时，如图10的(b)所示，膜1的粘附了芯片集合体20的区域在Y方向上扩展得大，在X方向上则比Y方向上扩展得小，成为膜1上的各个芯片20a隔开规定的间隔被保持的状态，从而可以可靠地分离各个芯片20a。
此时，因为像上述的那样膜1的粘附了芯片集合体20的区域在Y方向上扩展得大，所以芯片20a彼此的间隔也增大。
因此，例如能够使各个芯片30以X方向为旋转轴方向旋转90度(在Y方向转动)，对旋转后朝上的面实施处理(例如，粘附绝缘片或涂敷绝缘膏)，所以是优选的。此外，膜1在X方向上不会过度扩展，芯片20a彼此的间隔在X方向上也不会变得过大，因此能够在不过度减少在一次的扩展工序中能够处理的芯片的个数的情况下确保适当的生产性。
(4)接着，从膜1上取下各个芯片20a并在规定的条件下进行烧成，从而得到陶瓷层叠体。
(5)然后，在陶瓷层叠体的两端侧形成外部端子。由此，可得到具有如图9所示的结构的层叠陶瓷电容器。
使用像上述那样构成的膜扩展装置，使粘附了包括多个芯片的母块的膜扩展，从而扩大多个芯片彼此的间隔，由此能够高效地制造电子部件。
另外，在本发明中，X方向和Y方向是相对的，通过考虑想要增大芯片的间隔的方向来确定上述的X方向和Y方向，从而能够可靠地应对各种方式。
本发明在其它方面也不限定于上述实施方式，关于加热台的结构、抵接部的形状、框体的结构、框体的形状、芯片集合体的结构等，能够在发明的范围内进行各种应用、变形。

Claims (8)

1.一种膜扩展装置，用于使粘贴了多个芯片的膜在面方向上进行扩展，其特征在于，具备：
保持部，对膜的周缘部进行保持；
框体，在俯视下位于所述保持部的内侧，在使被所述保持部保持的所述膜在面方向上进行扩展时成为扩展支点；以及
加热台，在俯视下位于所述框体的内侧，具有抵接部，所述抵接部的平面面积小于所述框体的内侧区域的平面面积，所述抵接部与所述膜的下表面抵接并对所述膜的所述框体的内侧的规定区域进行加热。
2.根据权利要求1所述的膜扩展装置，其特征在于，
所述膜扩展装置被构成为：在所述框体与所述保持部的关系上，使所述框体相对于所述保持部向上方移动，从而使周缘部被所述保持部保持且下表面的规定区域与所述抵接部抵接而被加热的所述膜以所述框体作为扩展支点在面方向上进行扩展。
3.根据权利要求1或2所述的膜扩展装置，其特征在于，
所述抵接部的与所述膜的下表面抵接的面的、在作为规定的一个方向的X方向上的尺寸DX不同于在作为与所述一个方向正交的另一个方向的Y方向上的尺寸DY。
4.根据权利要求1～3中的任一项所述的膜扩展装置，其特征在于，
所述抵接部的与所述膜的下表面抵接的面的平面形状为长方形。
5.根据权利要求1～3中的任一项所述的膜扩展装置，其特征在于，
所述抵接部的与所述膜的下表面抵接的面的平面形状为长方形且具有形成了圆角的形状。
6.根据权利要求1或2所述的膜扩展装置，其特征在于，
所述抵接部的与所述膜的下表面抵接的面的平面形状为圆形。
7.一种电子部件的制造方法，经过对母块进行切割而分割为多个芯片的工序来制造电子部件，其特征在于，包括：
(a)设为使在规定的位置进行切割的、包含多个芯片的母块粘附在能够在面方向上进行扩展的膜的表面的状态的工序；以及
(b)使用权利要求1～6中的任一项所述的膜扩展装置使粘附了包含所述多个芯片的所述母块的所述膜进行扩展，从而扩大所述膜上的所述多个芯片彼此的间隔的工序。
8.根据权利要求7所述的电子部件的制造方法，其特征在于，
粘附在所述膜的表面的所述母块包含的多个芯片的集合体的、在作为规定的一个方向的X方向上的尺寸MX大于在作为与所述一个方向正交的另一个方向的Y方向上的尺寸MY，且
所述加热台的所述抵接部的与所述膜的下表面抵接的面的所述X方向上的尺寸DX大于所述Y方向上的尺寸DY。
CN201610729888.1A 2015-08-27 2016-08-25 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法 Active CN106486396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-168231 2015-08-27
JP2015168231A JP6573072B2 (ja) 2015-08-27 2015-08-27 フィルム拡張装置およびそれを用いた電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN106486396A true CN106486396A (zh) 2017-03-08
CN106486396B CN106486396B (zh) 2020-03-13

Family

ID=58211700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610729888.1A Active CN106486396B (zh) 2015-08-27 2016-08-25 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法

Country Status (3)

Country Link
JP (1) JP6573072B2 (zh)
KR (1) KR101869284B1 (zh)
CN (1) CN106486396B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878356A (zh) * 2017-05-11 2018-11-23 株式会社迪思科 片材粘贴方法
CN108933085A (zh) * 2017-05-29 2018-12-04 琳得科株式会社 分离装置以及分离方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6791208B2 (ja) * 2018-05-22 2020-11-25 信越半導体株式会社 発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346253A (ja) * 1989-07-14 1991-02-27 Fujitsu Ltd ウェハ拡張装置
CN102054681A (zh) * 2009-10-02 2011-05-11 株式会社迪思科 带扩张装置
CN103165404A (zh) * 2011-12-14 2013-06-19 株式会社村田制作所 扩展装置及部件的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831414Y2 (ja) * 1977-06-20 1983-07-12 日本電気ホームエレクトロニクス株式会社 テ−プ伸長装置
JPS5984438A (ja) * 1982-11-04 1984-05-16 Nec Corp シ−ト拡張装置
JPH03250751A (ja) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp ウエハエキスパンド装置
JP2680935B2 (ja) * 1991-02-07 1997-11-19 九州日本電気株式会社 シート拡大機
JPH04352452A (ja) * 1991-05-30 1992-12-07 Sharp Corp ウエハ分割方法
KR0119765Y1 (ko) * 1991-12-24 1993-07-28 반도체 칩 접착 장비의 테이프 확정작업대 구조
JPH08102452A (ja) * 1994-09-30 1996-04-16 Sharp Corp 半導体チップ搭載シートの拡張装置
JP4306359B2 (ja) * 2003-07-25 2009-07-29 株式会社東京精密 エキスパンド方法
JP2005101288A (ja) * 2003-09-25 2005-04-14 Sharp Corp シート拡大装置
JP4714950B2 (ja) * 2005-11-18 2011-07-06 株式会社東京精密 エキスパンドリング、及び該エキスパンドリングを使用した基板の分割方法
JP2010147316A (ja) * 2008-12-19 2010-07-01 Disco Abrasive Syst Ltd テープ拡張方法およびテープ拡張装置
JP5409280B2 (ja) * 2009-11-09 2014-02-05 株式会社ディスコ チップ間隔拡張方法
JP5128575B2 (ja) 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
JP2012156400A (ja) * 2011-01-27 2012-08-16 Disco Abrasive Syst Ltd テープ拡張装置
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346253A (ja) * 1989-07-14 1991-02-27 Fujitsu Ltd ウェハ拡張装置
CN102054681A (zh) * 2009-10-02 2011-05-11 株式会社迪思科 带扩张装置
CN103165404A (zh) * 2011-12-14 2013-06-19 株式会社村田制作所 扩展装置及部件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878356A (zh) * 2017-05-11 2018-11-23 株式会社迪思科 片材粘贴方法
TWI779024B (zh) * 2017-05-11 2022-10-01 日商迪思科股份有限公司 加工方法
CN108878356B (zh) * 2017-05-11 2024-02-27 株式会社迪思科 片材粘贴方法
CN108933085A (zh) * 2017-05-29 2018-12-04 琳得科株式会社 分离装置以及分离方法
CN108933085B (zh) * 2017-05-29 2023-08-29 琳得科株式会社 分离装置以及分离方法

Also Published As

Publication number Publication date
KR101869284B1 (ko) 2018-06-20
JP2017045898A (ja) 2017-03-02
CN106486396B (zh) 2020-03-13
KR20170026169A (ko) 2017-03-08
JP6573072B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
CN106486396A (zh) 膜扩展装置以及使用该膜扩展装置的电子部件的制造方法
US11019727B2 (en) Methods for producing ceramic substrates and module components
TW201243884A (en) Manufacturing method for monolithic ceramic electronic component
TW201243885A (en) Manufacturing method for monolithic ceramic electronic component
CN111465221B (zh) 基于射频滤波器的封装基板的制作方法
CN108067746A (zh) 基板的加工方法
CN105392279A (zh) 一种pcb板边缘多排焊盘及多排边缘焊盘pcb板的制备方法
KR102138801B1 (ko) 마스크 지지 템플릿의 제조 방법 및 프레임 일체형 마스크의 제조 방법
JP5945099B2 (ja) 配線基板、多数個取り配線基板、およびその製造方法
JP2017168763A (ja) ダイシング装置及びダイシング方法
KR20180068862A (ko) 인터포저의 제조 방법
TWI234234B (en) Method of segmenting a wafer
US11538983B2 (en) Chip component manufacturing method
CN106103025B (zh) 抽吸头及片材处理装置
CN105764245A (zh) 一种高精度薄膜电路板及其制造方法
JP2021028966A (ja) 電子部品の製造方法および電子部品製造装置
TWI806637B (zh) 石英振盪器及其製作方法
CN116056348A (zh) 一种高一致性玻璃电路板制造方法
JP2014007235A (ja) セラミック基板の製造方法
CN103579010B (zh) 一种侧壁金属化封装产品的制作方法
CN214253999U (zh) 一种贴片电阻及其电阻体
JP3712520B2 (ja) 多層セラミック基板の製造方法
JP5533579B2 (ja) 電子部品の製造方法、及び電子部品製造装置
TWI444121B (zh) 電路板的製作方法
JP4400247B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant