CN106454158B - 成像装置和成像系统 - Google Patents

成像装置和成像系统 Download PDF

Info

Publication number
CN106454158B
CN106454158B CN201610973232.4A CN201610973232A CN106454158B CN 106454158 B CN106454158 B CN 106454158B CN 201610973232 A CN201610973232 A CN 201610973232A CN 106454158 B CN106454158 B CN 106454158B
Authority
CN
China
Prior art keywords
signal
gain
circuit
amplifier circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610973232.4A
Other languages
English (en)
Other versions
CN106454158A (zh
Inventor
桥本诚二
松野靖司
铃木建
繁田和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN106454158A publication Critical patent/CN106454158A/zh
Application granted granted Critical
Publication of CN106454158B publication Critical patent/CN106454158B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开内容涉及成像装置和成像系统。AD转换单元将在像素的复位之后来自放大器电路的输出信号与随时间变化的参照信号进行比较，输出第一数字值，当在像素的非复位状态下来自放大器电路的输出信号大于阈值时，将放大器电路的增益设置为第一增益，当所述输出信号小于所述阈值时，将放大器电路的增益设置为比第一增益大的第二增益，进一步在将放大器电路的增益设置为第一增益或第二增益之后，将在像素的非复位状态下来自放大器电路的输出信号与随时间变化的参照信号进行比较，并输出第二数字值。当第一数字值的分辨率不同于第二数字值的分辨率时，校正单元校正分辨率之间的差异。

Description

成像装置和成像系统
本申请是申请号为201310120069.3，申请日为2013年4月9日，题为“成像装置和成像系统”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种成像装置和成像系统。
背景技术
已知在图像传感器器件中对像素信号执行不同的增益处理并且对像素信号进行AD(模数)转换的技术。通过该技术，从存储器读出转换后的信号，其后对该信号的增益进行校正，并基于信号电平选择所得的AD数据，从而使动态范围变宽。这样的技术在日本专利申请公开No.2008-124842的官方公报中被公开。
根据目前的芯片上AD转换技术，通常，从具有相同分辨率的像素信号的AD数据减去比较器的复位噪声的AD数据。
复位噪声的AD数据具有由比较器的复位噪声引起的AD转换精度问题。根据日本专利申请公开No.2008-124842的官方公报，没有公开与AD转换器中的不同增益信号的复位噪声的校正有关的任何内容。
发明内容
根据本发明的一方面，一种成像装置包括：像素，被配置为通过光电转换产生信号；放大器电路，被配置为以设置的增益放大来自像素的信号；AD转换单元；以及校正单元，其中，AD转换单元将在像素的复位之后来自放大器电路的输出信号与随时间变化的参照信号进行比较，以输出第一数字值，当在像素的非复位状态下来自放大器电路的输出信号大于阈值时，将放大器电路的增益设置为第一增益，当在像素的非复位状态下来自放大器电路的输出信号小于阈值时，将放大器电路的增益设置为比第一增益大的第二增益，以及，在将放大器电路的增益设置为第一增益或第二增益之后，将在像素的非复位状态下来自放大器电路的输出信号与随时间变化的参照信号进行比较，以输出第二数字值，以及，当第一数字值的分辨率不同于第二数字值的分辨率时，校正单元校正分辨率的差异。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清晰。
附图说明
图1是根据本发明的第一实施例的成像器件的构造图。
图2是示出像素的构造例子的示图。
图3A和图3B是与像素信号中包含的噪声、信号电平和阈值电压的比较方法有关的解释性示图。
图4是AD转换单元的框图。
图5是图4中的AD转换单元的时序图。
图6A、图6B和图6C是计数器的比特移位的解释性示图。
图7是本发明的第二实施例的放大器电路的框图。
图8是成像器件的时序图。
图9是本发明的第三实施例的AD转换单元的框图。
图10是图9中的AD转换单元的时序图。
图11是像素信号的解释性示图。
图12A和图12B是计数器的比特移位的解释性示图。
图13是成像时的放大器增益和斜坡信号的解释性示图。
图14A和图14B是高灵敏度成像时的比特的解释性示图。
图15是成像系统的构造图。
具体实施方式
(第一实施例)
图1是根据本发明的第一实施例的成像器件100的示意性构造图。成像器件100是被称为“CMOS图像传感器”的器件，并且光电转换光感测的对象图像，并将获得的电信号作为数字信号输出。成像器件100具有像素单元10、垂直扫描电路15、放大单元20、斜坡信号产生电路(参照信号产生电路)25、比较单元30、计数器单元40、存储器单元50、输出电路60、水平扫描电路65和定时产生电路(TG)70。像素单元10具有按二维矩阵形式布置的多个像素10-1。像素10-1通过光电转换输出像素信号。垂直扫描电路15将驱动脉冲X-1、X-2、…输出到像素单元10。放大单元20以预设的增益放大来自像素单元10的像素信号。作为与像素信号的比较信号，斜坡信号产生电路25产生时变(也就是说，随着时间的逝去而变化)的斜坡信号(参照信号)。比较单元30将被放大单元20放大的像素信号与斜坡信号进行比较。计数器单元40进行计数，直到比较单元30输出比较结果为止。存储器单元50保存来自计数器单元40的计数数据。水平扫描电路65将数据从存储器单元50传送到输出电路60。定时产生电路70控制前述每个电路块的定时。
在像素单元10中，在区域上布置多个像素10-1，以下将参照图2来描述它的构造例子。各个像素10-1的行依次被来自垂直扫描电路15的驱动脉冲X-1和X-2驱动。从各个像素10-1输出的信号通过垂直信号线V-1至V-n被引导到放大单元20。针对每一条垂直信号线V-1至V-n为放大单元20到存储器单元50设置每个电路。每个电路可被设置在垂直信号线V-1至V-n的垂直方向上。例如，可以以在示图中的像素单元中向下发送信号这样的方式为偶数指定列的像素设置每个电路，并且可以以在示图中的像素单元中向上发送信号这样的方式为奇数指定列的像素设置每个电路。放大单元20中的每个放大器电路20-1可仅具有用于仅放大来自像素10-1的信号的功能，或者可具有用于通过相关双采样来执行降噪处理的CDS处理功能。CDS处理可在比较单元30的输入单元中被执行。
比较单元30具有与多个像素列对应的多个比较器电路30-1。首先，比较器电路30-1将来自放大器电路20-1的N信号(N-signal)与来自斜坡信号产生电路25的斜坡信号进行比较。如果放大器电路20-1具有CDS功能，则N信号是与放大器电路20-1被复位的状态对应的信号。如果放大器电路20-1不具有CDS功能，则N信号是与像素10-1被复位的状态对应的信号。通过在其中增益差被校正的计数设置，计数器单元40的计数器电路40-1从斜坡信号的斜率的起点开始向下计数，直到N信号与斜坡信号之间的幅值关系在比较器电路30-1中翻转为止。此后，比较器电路30-1将来自放大器电路20-1的S信号(S-signal)与来自斜坡信号产生电路25的阈值进行比较。如果放大器电路20-1具有CDS功能，则S信号是与放大器的未被复位状态对应的信号，换句话讲，放大器输出被输入到该放大器的信号。如果放大器电路20-1不具有CDS功能，则S信号是基于像素10-1的光电转换的信号。根据比较结果，比较器电路30-1决定或选择所有像素列的放大器电路20-1的增益是低增益还是高增益，并将这样的增益下的S信号与斜坡信号进行比较。计数器电路40-1具有用于校正增益差的功能。作为校正方法，存在针对低增益校正高增益的方法和针对高增益校正低增益的方法。以下将详细描述校正方法。将主要描述前一种校正方法。当放大器电路20-1的增益低时，执行向上计数而不校正增益差。当放大器电路20-1的增益高时，在增益差被校正的状态下执行向上计数。其中增益差被校正的计数表示这样的操作：输入到计数器电路40-1的时钟信号的计数值的增大或减小被改变，并计数被执行。也就是说，当与N信号的AD转换时的增益的增益差未被校正时，计数值的波动宽度等于N信号的转换时的波动宽度。当增益差被校正时，计数值的波动宽度不同于N信号的转换时的波动宽度。存储器单元50的存储器电路50-1保存计数器电路40-1的计数值(数字数据)。存储器电路50-1中保存的数字数据通过来自水平扫描电路65的扫描脉冲被传送到输出电路60。在前述计数器单元40中，描述了列计数器系统的操作，在所述列计数器系统中，通过每一列提供的向上/向下计数器来执行计数。然而，在公共计数器被多个比较器电路30-1使用的公共计数器系统中，还可以以这样的方式构造：根据比较器电路的比较结果锁存计数器信号，将N信号的计数数据和S信号的计数数据单独地存储到存储器中，并在后面的级处对增益差进行校正。此后，执行N信号和S信号的计数数据的差分处理。
如上所述，根据成像器件100，因为增益差被校正并且在N信号与斜坡信号之间进行比较时执行计数，所以存在数字数据的量化误差减小这样的效果。通过使用具有用于校正增益差和进行计数的功能的计数器电路40-1，存在可简化存储器电路50-1并且可从存储器电路50-1中减少差分处理电路这样的效果。通过增益校正功能，执行少数比特的AD转换处理，提高比特率，并且可实现高速。
图2是示出像素10-1的构造例子的电路图。像素10-1具有光电二极管101、传送晶体管102、复位晶体管103、放大晶体管104和选择晶体管105。光电二极管101是用于通过光电转换产生电荷的光电转换元件。传送晶体管102通过控制脉冲将光电二极管101中累积的电荷传送到浮置扩散部分FD。放大晶体管104通过源极跟随器读出来放大浮置扩散部分FD中的电荷。复位晶体管103响应于控制脉冲通过电源电势来复位浮置扩散部分FD中的电荷。选择晶体管105响应于控制脉冲将来自放大晶体管104的输出信号输出到垂直信号线V-1。电流源106与垂直信号线V-1连接。像素10-1不限于图2的构造例子，而可以具有其中消除选择晶体管105并且通过被设置到浮置扩散部分FD中的电势来执行像素的选择控制的构造、其中多个光电转换元件101共享公共放大晶体管104的构造、等等。
图3A和图3B是与像素信号中包含的噪声、其信号电平和阈值电压的比较方法有关的解释性示图。在图3A和图3B中，横轴指示入射到像素10-1中的光量，纵轴指示经AD转换的信号的电平。图3A和图3B中的实线所示的G1和G8表示在其中放大器电路的增益不同的像素信号。虚线301指示电路系列噪声(由电源、地、放大器电路、AD转换等引起的噪声)。虚线302-1指示CDS之后的放大器电路的输入处的像素噪声(像素噪声<放大器的输入转换噪声<电路系列噪声)。电路系列噪声301大于像素噪声302-1。假定电路系列噪声301等于0.2mV，用作1V信号电平与0.2mV像素噪声之比的S/N比等于74dB。为了在覆盖S/N比的同时执行AD转换，考虑到量化比特误差，大约14比特的分辨率是必需的。分辨率越高，计数时间段越长。因此，AD转换时间变长，并且作为成像器件100的信号读出速度低，使得不能执行高速成像。
因此，在本实施例中，减少AD转换的比特数，从而实现高速读出。当像素信号大时，因为光子散粒噪声大于电路系列噪声，所以电路系列噪声对S/N比的影响小。因此，例如，放大器电路20-1的增益被设置为1倍(G1的特性)。当像素信号小时，在G1的入射光-输出特性中，因为电路系列噪声大于像素噪声，所以它变为S/N比的主导因素。因此，通过将放大器电路20-1的增益设置为8倍(G8的特性)，像素噪声302-2大于电路系列噪声301，并且像素噪声302-2变为S/N比的主导因素。通过使用G1的特性，可获得在其中直到输出饱和为止的光量范围宽的信号。通过使用G8的特性，可获得S/N比高于G1的特性的情况下的S/N比的信号。如上所述，根据入射光量(即，信号电平)来选择G1的特性和G8的特性中的一个。因此，关于从成像装置获得的信号，对于输出小信号的像素，获得良好的S/N比，并且，对于输出大信号的像素，可获得比输出小信号的像素的动态范围宽的动态范围。
作为信号电平的判别方法，存在使用G1的特性的方法和使用G8的特性的方法。图3A示出通过将实线所示的特性G1与交替长短虚线401所示的阈值电压VREF1进行比较来判别信号电平的情况。图3B示出通过将实线所示的特性G8与交替长短虚线402所示的阈值电压VREF2进行比较来判别信号电平的情况。
在图3A和图3B中，与光量L2对应的信号电平被设置为阈值电压VREF1或VREF2。当增益信号大于阈值电压时，使用特性G1。当增益信号小于阈值电压时，使用特性G8。
希望的是，将阈值电压VREF2设置为在G8的特性中存在线性度这样的值，并且它小于饱和信号。希望的是，将阈值电压VREF1设置为通过将阈值电压VREF2除以G8的特性与G1的特性之间的增益比而获得的值。然而，不需要将阈值电压设置为严格的值。这是因为大信号具有大的光子散粒噪声，即使判别阈值电压稍微不同的信号，S/N比的主导因素也不改变。
将描述入射光量等于L1的情况。当入射光量等于L1时，如图3A所示，现在将考虑通过使用G1的特性的信号和阈值电压VREF1来判别信号电平的情况。根据G1的特性，入射光量等于L1的情况下的信号电平等于V2，并且小于阈值电压VREF1。因此，选择G8的特性的信号。如图3B所示，现在将考虑通过使用G8的特性的信号和阈值电压VREF2来判别信号电平的情况。根据G8的特性，入射光量等于L1的情况下的信号电平等于V1，并且小于阈值电压VREF2。因此，选择特性G8的信号。
对在入射光量L1处获得的信号被放大到8倍的特性G8的像素信号V1进行AD转换，在转换之后执行增益校正(返回到原始信号幅度)，并获得像素信号V2的数字数据。因此，根据计算使电路系列噪声降至1/8，并且存在获得高S/N比的这样的效果。像素信号电平不特别限于光量L1时的电平，而是即使在它小于光量L2的阈值电压的范围中，也可获得类似的效果。
通过对增益差进行增益校正，也就是说，通过对如上所述的数字数据进行比特移位(比特校正：在前述例子中，3比特)，可通过10比特AD转换器来理想地获得13比特精度的AD转换数据。然而，当考虑从S信号的数字数据对N信号的数字数据进行差分处理的情况时，在增益等于1倍的像素信号G1的数字数据的最低有效比特的情况下，因为量化误差由于S信号和N信号的差分处理而增大，所以未获得10比特的精度。为了减小量化误差，对N信号的数字数据的增益差进行校正，也就是说，将N信号的数字数据移位3比特，从而减小由于S信号和N信号的差分处理而引起的量化误差。
已描述了这样的方法，通过该方法，当像素信号小时，以8倍的高增益放大的像素信号G8的数字数据被校正为1倍的原始增益的数据，从而最终改进S/N比，如上所述。已描述了这样的方法，通过该方法，当像素信号大时，为了优先使像素信号的动态范围变宽，将大信号被以1倍的低增益放大的特性G1的数字数据设置为特性G8的数字数据的高比特，并执行增益差的比特移位。
图4是本实施例中的AD转换单元的框图，该框图用于描述与比较器电路30-1的输入/输出电路的连接。具有基本上与图1的实施例中的功能相同的功能的块用相同的标号指定，并且省略它们的描述。AD转换单元可高速地将光电转换的模拟信号转换为数字信号。比较器电路30-1通过来自定时产生电路70的脉冲来复位像素信号Va的N信号和斜坡信号VRAMP的输入信号。
图5是图4中的AD转换单元的时序图。以下将参照图4和图5来描述AD转换操作。在图5中，时间段Tad是执行从像素10-1读出的像素信号Va的N信号和S信号的AD转换的时间段。时间段Tdata是数字数据的传送时间段。在时间段Tad中，时间段Td是N信号的AD转换时间段，并且它的比较信号是斜坡信号N-RAMP。时间段Tj是S信号的信号电平判别时间段，并且它的比较信号是阈值VREF。时间段Tu是S信号的AD转换时间段，并且它的比较信号是斜坡信号S-RAMP。
在图5所示的操作的初始时间，放大器电路20-1被设置为1倍的第一增益(图3A和图3B中的信号G1)。作为输出信号Va，放大器电路20-1依次输出N信号和S信号，并且它们通过电容器Ci被引导到比较器电路30-2的输入端子。信号VRAMP通过另一电容器Ci被输入到比较器电路30-2的另一输入端子。斜坡信号产生电路25由定时产生电路70的脉冲CNT1控制，并且产生信号VRAMP。信号VRAMP包括斜坡信号N-RAMP和S-RAMP以及阈值VREF。放大器电路20-1由定时产生电路70的信号CNT2控制。
现在将描述阈值VREF。尽管已示出了阈值VREF由斜坡信号产生电路25产生的例子，但是它可从另一电源电路产生。因为可通过在斜坡信号产生电路25中在斜坡信号倾斜且时变的时间段的中途停止充电电流来产生阈值VREF，所以存在可简化电路构造的这样的优点。阈值VREF可在到斜坡信号S-RAMP的短时间段内产生。为了进一步缩短这样的时间段，增大充电电流就足够了。有必要将阈值VREF设置为比可通过斜坡信号N-RAMP进行AD转换的最大值大。这是因为通过增大阈值VREF，试图使得比较处理能够在小信号肯定大于斜坡信号N-RAMP的信号电平的范围内被执行。现在将提及具体的数值。在图3A和图3B中所示的例子中，考虑可通过斜坡信号N-RAMP进行AD转换的最大值被设置为60mV并且阈值VREF被设置为大约(60+V11)mV的情况。
在N信号的AD转换时间段Td内，放大器电路20-1将N信号作为输出信号Va输出。斜坡信号产生电路25将斜坡信号N-RAMP作为输出信号VRAMP输出。为了提高N信号的分辨率，将斜坡信号N-RAMP的斜坡(斜率)设置为斜坡信号S-RAMP的斜率的1/8。比较器电路30-1将N信号和斜坡信号N-RAMP进行比较。在时间段Tr过去之后，这些信号之间的幅值关系翻转。计数器电路40-1在时间段Tr内执行向下计数。也就是说，当斜坡信号N-RAMP开始倾斜时，计数器电路40-1开始向下计数，并且，当这些信号之间的幅值关系翻转时，计数器电路40-1结束向下计数。被计数的向下计数值(第一计数值)被设置到计数器电路40-1中。
随后，在信号电平判别时间段Tj内，放大器电路20-1将S信号作为输出信号Va输出。斜坡信号产生电路25将阈值VREF作为输出信号VRAMP输出。比较器电路30-1将S信号与阈值VREF进行比较。在这个例子中，因为S信号大于阈值VREF，所以比较器电路30-1将低电平的增益切换信号HO输出到放大器电路20-1。因此，放大器电路20-1的增益保持为1倍的第一增益，并且放大器电路20-1将被放大到1倍的S信号(图3A和图3B中的信号G1)作为输出信号Va输出。如果S信号小于阈值VREF，则比较器电路30-1将高电平的增益切换信号HO输出到放大器电路20-1。因此，放大器电路20-1的增益被切换到8倍的第二增益，并且放大器电路20-1将被放大到8倍的S信号(图3A和图3B中的信号G8)作为输出信号Va输出。第二增益(高增益：8倍)大于第一增益(低增益)。
在增益被如上所述那样设置之后的S信号的AD转换时间段Tu内，放大器电路20-1随后将S信号作为输出信号Va输出。斜坡信号产生电路25将斜坡信号S-RAMP作为输出信号VRAMP输出。比较器电路30-1将S信号和斜坡信号S-RAMP进行比较。在时间段Ts过去之后，这些信号之间的幅值关系翻转。保持针对时间段Td设置的第一计数值的计数器电路40-1在时间段Ts内执行向上计数直到前述向下计数值。也就是说，当斜坡信号S-RAMP开始倾斜时，计数器电路40-1开始向上计数，并且，当这些信号之间的幅值关系翻转时，计数器电路40-1结束向上计数。被计数的向上计数值(第二计数值)被设置到计数器电路40-1中。因此，因为这个值指示第一计数值(第一数字值)与第二计数值(第二数字值)之间的差值，所以它变为等于通过从S信号减去N信号而获得的值的计数值。以下将参照图6A至图6C来描述计数器电路40-1的向下计数模式功能和向上计数模式功能。
通过图4中的放大器电路20-1设置的低增益和高增益分别被假定为1倍和8倍。然而，在以下将在图12A和图12B中描述的成像系统中，为了设置适合于成像环境的灵敏度，改变放大器电路20-1的低增益或高增益。即使当改变放大器电路20-1的增益时，如果使低增益(第一增益)的放大倍率与高增益(第二增益)的放大倍率之间的增益比在不同的成像灵敏度下恒定，则也可使校正量匹配。如果这样的增益比被设置为2的次幂的值，则数字信号可被容易地校正。图像信号的同一帧中的低增益(第一增益)与高增益(第二增益)之间的增益比是恒定的。图像信号的同一水平像素行中的低增益(第一增益)与高增益(第二增益)之间的增益比是恒定的。可通过改变斜坡信号的斜率来设置灵敏度。具体地讲，通过减小斜坡信号的斜率，在高分辨率下对信号进行AD转换，并且可最终实现高灵敏度。
图6A至图6C是示出计数器电路(校正单元)40-1的构造例子的示图。计数器电路40-1执行计数，直到比较器电路30-1在N信号与斜坡信号N-RAMP之间的比较以及S信号与斜坡信号S-RAMP之间的比较中的输出之间的关系翻转为止。当比较器电路30-1执行N信号的比较时，计数器电路40-1执行向下计数。另一方面，当比较器电路30-1执行S信号的比较时，计数器电路40-1执行向上计数。存储器单元50保持分辨率比率被校正的计数数据。
图6A是示出计数器电路40-1的构造例子的示图。图6B和图6C是用于描述计数器电路40-1的包括校正处理的计数处理的示图。图6B是示出在N信号和斜坡信号N-RAMP被比较了之后S信号大于阈值VREF的情况的示图，并且是示出当S信号和斜坡信号S-RAMP被比较时的计数数据的示图。图6C是示出在N信号和斜坡信号N-RAMP被比较了之后S信号小于阈值VERF的情况的示图，并且是示出当S信号和斜坡信号S-RAMP被比较时的计数数据的示图。
计数器电路40-1具有反相器601、3比特向上/向下计数器602、10比特向上/向下计数器603以及开关SW1和SW2。构造例子中所示的向上/向下计数器是异步计数器。计数时钟信号CLK被输入到开关SW1和SW2。反相器601输出增益切换信号HO的逻辑反相信号。开关SW1由来自反相器601的输出信号控制。开关SW2由增益切换信号HO控制。计数时钟信号CLK响应于增益切换信号HO被输入到3比特向上/向下计数器602的时钟端子和10比特向上/向下计数器603的时钟端子中的一个。
图6B涉及S信号大于阈值VREF并且放大器电路20-1的增益被设置为1倍的情况。在时间段Tr内，将增益切换信号HO设置为低电平，并执行N信号的比较处理。因此，计数时钟信号CLK通过开关SW1被输入到3比特向上/向下计数器602的时钟端子。3比特向上/向下计数器602的进位输出(进位)co通过开关SW2被输出到10比特向上/向下计数器603的时钟端子。3比特向上/向下计数器602与计数时钟信号CLK同步地执行向下计数，并输出数据D0至D2。10比特向上/向下计数器603与3比特向上/向下计数器602的进位输出co同步地执行向下计数，并输出数据D3至D6。N信号的向下计数值(第一计数值)变为数据D0至D6。随后，在时间段Tj内，因为S信号大于阈值VREF，所以增益切换信号HO被设置为低电平，放大器电路20-1的增益被设置为1倍，并且放大器电路20-1输出1倍的低增益信号G1。随后，在时间段Ts内，增益切换信号HO处于低电平，并且计数时钟信号CLK不通过开关SW1被输入到3比特向上/向下计数器602的时钟端子。计数时钟信号CLK通过开关SW2被输出到10比特向上/向下计数器603的时钟端子。10比特向上/向下计数器603与计数时钟信号CLK同步地向上计数，直到第一计数值为止，并将向上计数值(第二计数值)输出到存储器单元50。存储器单元50将向上计数值移位3比特，并将3比特移位后的10比特数据D3至D12保存为数据Da3至Da12。存储器单元50还将3比特向上/向下计数器602的输出3比特数据D0至D2保存为数据Da0至Da2。最后，在3比特向上/向下计数器602和10比特向上/向下计数器603中，在其中S信号与N信号之差被计算的数据变为Da0至Da12。13比特数据Da0至Da12对应于数据D0至D12，并且被保存在存储器单元50中。如上所述，低增益的S信号的AD转换数据D3至D12对于低增益的N信号的数据D0至D6被移位3比特，并经历差分处理。结果，获得高精度的13比特AD转换数据Da0至Da12。
图6C涉及S信号小于阈值VREF并且放大器电路20-1的增益被设置为8倍的情况。在时间段Tr内，以类似于图6B的方式，执行N信号的向下计数。向下计数值(第一计数值)变为数据D0至D6。随后，在时间段Tj内，因为S信号小于阈值VREF，所以增益切换信号HO被设置为高电平，放大器电路20-1的增益被设置为8倍，并且放大器电路20-1输出8倍的高增益信号G8。随后，在时间段Ts内，因为增益切换信号HO处于高电平，所以计数时钟信号CLK通过开关SW1被输入到3比特向上/向下计数器602的时钟端子。3比特向上/向下计数器602的进位输出(进位)co通过开关SW2被输出到10比特向上/向下计数器603的时钟端子。3比特向上/向下计数器602与计数时钟信号CLK同步地向上计数。10比特向上/向下计数器603与3比特向上/向下计数器602的进位输出co同步地向上计数，并将10比特数据D0至D9输出到存储器单元50。哑(dummy)数据D10至D12等于“0”。13比特数据Da0至Da12以如下这样的方式被保存在存储器单元50中：分别将数据D0至D9保存为数据Da0至Da9并将数据D10至D12保存为数据Da10至Da12。最后，在3比特向上/向下计数器602和10比特向上/向下计数器603中，在其中S信号与N信号之差被计算的数据变为数据Da0至Da9。哑数据D10至D12作为数据Da10至Da12被添加。13比特数据Da0至Da12被保存在存储器电路50-1中。因为哑数据D10至D12是小幅度的数据(高增益数据)，所以这意味着高位等于零。
在本实施例中，如上所述，不管S信号的增益如何，N信号最终都使用在低增益的高分辨率下被比较处理的计数数据。因此，可获得低增益信号的量化噪声的影响被降低的高精度数字数据。通过将经AD转换的10比特计数数据移位3比特，可获得13比特的数字数据。此外，因为在计数器电路40-1中执行S信号和N信号的差分处理以及增益校正，所以存在简化电路的这样的效果。尽管在前述比特移位中使用了具有向下计数模式和向上计数模式的计数功能的计数器电路40-1，但是如上所述，计数器电路40-1可以是公共计数器系统的。
比较器电路30-1在时间段Td内将N信号与斜坡信号N-RAMP进行比较。计数器电路40-1在时间段Tr内对第一计数值进行计数，直到N信号与斜坡信号N-RAMP之间的幅值关系翻转为止。此后，比较器电路30-1在时间段Tj内将S信号与阈值VREF进行比较。当S信号大于该阈值时，比较器电路30-1将放大器电路20-1的增益设置为第一增益(1倍)。当S信号小于该阈值时，比较器电路30-1将放大器电路20-1的增益设置为第二增益(8倍)。此后，比较器电路30-1在时间段Tu内将S信号与斜坡信号S-RAMP进行比较。计数器电路40-1在时间段Ts内对第二计数值进行计数，直到S信号与斜坡信号S-RAMP之间的幅值关系翻转为止。计数器电路40-1和存储器单元50的校正单元校正与N信号和S信号的增益差对应的第一计数值和第二计数值的分辨率的差异。存储器单元(校正单元)50输出被校正了的第一计数值和第二计数值的差分数据Da0至Da12。
尽管以上描述了在时间段Tr内对第一计数值进行向下计数并且在时间段Ts内对第二计数值进行向上计数的例子，但是可以反过来。通过在时间段Tr内对第一计数值进行向上计数并且在时间段Ts内对第二计数值进行向下计数，计数器电路40-1可输出第一计数值和第二计数值的差分数据Da0至Da12。也就是说，计数器电路40-1对第一计数值进行向下计数或向上计数，并且在与第一计数值的向上/向下方向相反的方向上对第二计数值进行计数。因此，存储器单元50可保存被校正了的第一计数值和第二计数值的差分数据Da0至Da12。
(第二实施例)
图7是示出根据本发明的第二实施例的成像器件中的放大器电路20-1的构造例子的示图。以下将相对于与第一实施例不同的点来描述第二实施例。根据放大器电路20-1的构造例子，使用可减小增益切换时的偏移(offset)波动的电路。放大器电路20-1的输出信号Va被输入到比较器电路30-1。即使在通过脉冲对作为比较器电路30-1的输入信号的信号Va和VRAM进行初始复位之后切换增益，偏移电势的波动也小，使得AD转换数据的变化小。如果增益从低增益被切换到高增益，则因为高增益的AD转换数据被增益校正，所以存在偏移电势的变化量被进一步减小的这样的效果。
随后，将描述放大器电路20-1的操作。放大器电路20-1具有运算放大器20-2，通过箝位电容器Co将用作像素10-1的输入信号的N信号箝位，并将根据增益设置(例如，1倍)放大的信号Va输出到比较器电路30-1。运算放大器20-2具有反相输入端子、非反相输入端子和输出端子。箝位电容器(第二电容器)Co连接在反相输入端子与像素10-1之间。反馈电路由以下构造：开关SW1，用于将箝位电容器Co箝位到阈值电压Vr；以及开关SW2和SW3，用于控制电容器C1和C8的连接，电容器C1和C8分别用于与箝位电容器Co一起放大进入/来自输入/输出端子的输入信号。第一电容器C1和第一开关SW2的串联电路以及第一电容器C8和第一开关SW3的串联电路并联在运算放大器20-2的反相输入端子与输出端子之间。当增益被切换时，反馈电路完全地将电容器中的电荷传送到在其中增益被切换的电容器，从而执行偏移补偿。用于增益切换时的增益补偿的开关SW4和SW5与阈值电压Vr连接。第二开关SW4连接在第一电容器C1和第一开关SW2的相互连接点与运算放大器20-2的非反相输入端子之间。第二开关SW5连接在第一电容器C8和第一开关SW3的相互连接点与运算放大器20-2的非反相输入端子之间。在本实施例中，电容器C1、C8和Co的电容值被设置为使得增益等于Co/C1＝1并且Co/C8＝8。在这种情况下，为了简化描述，在示图中省略了寄生电容器。开关SW1至SW5具有示图中所示的等效电路的构造。
将参照图8的时序图来描述图7中的放大器电路20-1的驱动方法。以类似于图5的时序图的方式，时间段Tad是N信号和S信号的AD转换时间段，时间段Td是N信号的AD转换时间段，时间段Tj是S信号的信号电平的判别时间段，时间段Tu是S信号的AD转换时间段。在执行AD转换操作之前从像素单元10读出N信号期间对放大器电路20-1和比较器电路30-1进行初始设置的时间段是时间段Tc。在时间段Tc内，通过像素10-1的脉冲和的高电平使放大晶体管104工作。同时，通过接通开关SW1、SW2和SW3，放大器电路20-1被复位为初始状态。比较器电路30-1通过脉冲的高电平被复位为初始状态。通过将脉冲设置为低电平并且关断复位晶体管103，浮置扩散部分FD进入浮置状态。为了将放大器电路20-1设置为初始增益(例如，1倍的增益)，将开关SW2保持为闭合(ON)状态并将开关SW1和SW3断开，以使得放大器电路20-1的输出信号Va被设置为在像素的N信号被箝位之后获得的1倍增益下的偏移电压。
随后，通过将比较器电路30-1的复位脉冲控制为低电平，比较器电路30-1被设置为在其中像素信号的N信号被箝位的电势。随后，在时间段Td内，通过使用如上所述的斜坡信号N-RAMP来执行N信号的AD转换。当AD转换的时间段Td结束时，传送晶体管102通过脉冲的高电平被接通，并且光电二极管101中的电荷被传送到浮置扩散部分FD。放大器电路20-1将以1倍增益放大的N信号作为信号Va输出到比较器电路30-1。传送晶体管102通过脉冲的低电平被关断。随后，在时间段Tj内，通过使用如上所述的阈值VREF来判别S信号的信号电平。当S信号小于阈值电压VREF时，增益切换信号HO作为高电平信号被输入到放大器电路20-1。因此，开关SW2断开，开关SW3和SW4接通，放大器电路20-1的增益被切换到8倍，并且被放大到8倍的S信号作为信号Va输出。当S信号大于阈值电压VREF时，增益切换信号HO保持为低电平，开关SW1至SW5不改变，并且放大器电路20-1的增益保持为1倍而没有改变。通过以上操作，可减小放大器电路20-1的偏移。随后，在时间段Tu内，通过使用如上所述的斜坡信号S-RAMP来执行S信号的AD转换。结果，可获得在其中放大器电路20-1的偏移电压的变化被减小的AD转换数据。
尽管以上描述了低增益信号被设置为初始增益的例子，但是高增益信号可被设置为初始增益，并且通过增益切换信号将高增益信号切换到低增益。在图8的时序图中，斜坡信号N-RAMP和S-RAMP的斜率相等。在这种情况下，因为N信号和S信号的分辨率相等，所以以下将参照图12A和图12B来描述此时的计数处理。尽管低增益信号的量化噪声不能被降低，但是可实现高比特转换。
(第三实施例)
图9是示出根据本发明的第三实施例的成像器件中的放大器电路20-1和比较器电路30-1的构造例子的示图。以下将相对于与第一实施例和第二实施例不同的点来描述第三实施例。在本实施例中，提供具有两个系统的放大器电路A和B的放大器电路20-1，并且执行增益切换。在本实施例中，两个系统的放大器电路A和B中的每个的电路构造基本上与图7中的放大器电路20-1的电路构造相同。第一放大器电路A具有第一运算放大器20-2、电容器Co、C8和C16以及开关SW10至SW14。第一运算放大器20-2具有反相输入端子、非反相输入端子和输出端子。第一电容器C8和第一开关SW12的串联电路连接在第一运算放大器20-2的反相输入端子与输出端子之间。第二电容器C16和第二开关SW13的串联电路连接在第一运算放大器20-2的反相输入端子与输出端子之间。第三开关SW10和第三电容器Co连接在第一运算放大器20-2的反相输入端子与像素10-1之间。第四开关SW11连接在第一运算放大器20-2的反相输入端子与输出端子之间。第五开关SW14与第一运算放大器20-2的输出端子连接。
第二放大器电路B具有第二运算放大器20-2、电容器Co、C1和C2以及开关SW21至SW24。第二运算放大器20-2具有反相输入端子、非反相输入端子和输出端子。第五电容器C1和第五开关SW22的串联电路以及第六电容器C2和第六开关SW23的串联电路均连接在第二运算放大器20-2的反相输入端子与输出端子之间。第七开关SW21连接在第二运算放大器20-2的反相输入端子与输出端子之间。第四电容器Co连接在第二运算放大器20-2的反相输入端子与像素10-1之间。第八开关SW24与第二运算放大器20-2的输出端子连接。
当像素的复位信号被读出时，两个系统的放大器电路A和B以及比较器电路30-1同时被初始复位，其后，进行增益设置。尽管增益设置根据成像系统的灵敏度设置的构思而不同，但是在本实施例中的图9的电路中，考虑到成像装置的成像灵敏度而为放大器电路A选择高增益，并且将放大器电路B设置为低增益。因为放大器电路20-1的基本操作基本上与图7中的操作相同，所以省略它的描述。第一放大器电路A对应于高增益的放大器电路，第二放大器电路B对应于低增益的放大器电路，并且通过输入电容器Co和反馈电容器Cn确定增益。通过使用电容器C8，第一放大器电路A可被设置为8倍的增益。通过使用电容器C16，第一放大器电路A可被设置为16倍的增益。类似地，通过使用电容器C1，第二放大器电路B可被设置为1倍的增益，通过使用电容器C2，第二放大器电路B可被设置为2倍的增益。尽管为了简化描述作为例子描述了切换两个增益的情况，但是还可以以三个或更多个增益可被切换的这样的方式来构造。尽管用于将第一放大器电路A的增益设置为8倍的操作和用于将第二放大器电路B的增益设置为1倍的操作将作为例子被描述，但是即使改变增益设置，也执行与以上提及的那些操作类似的操作。通常，根据通过成像系统设置的灵敏度设置来确定一帧图像信号的增益。在本实施例中，因为每一像素行根据信号电平选择增益之一并且对信号进行AD转换，所以存在可通过同一电路或相同的数据处理来容易地执行比特移位的这样的效果，所述比特移位用作根据前述AD转换数据的分辨率的校正处理。首先，将第一放大器电路A的增益设置为8倍的增益，并且通过比较器电路30-1来判别S8信号电平。当S信号小于阈值VREF时，高增益的信号经历比较处理。当S信号大于阈值VREF时，选择放大器电路B的低增益信号，并执行比较处理。将增益比设置为8倍。以下将描述为何将高增益的信号与阈值VREF进行比较并判别信号电平的原因。
如果当增益比等于例如16倍时从低增益信号判别信号电平，则现在假定饱和信号等于1V，信号电平的一对一增益(one-to-a-gain)判别电平等于大约62mV。因为通过假定大约60mV来设置比较器的N信号幅度(复位信号的变化)并且N信号的幅度范围大，所以S信号的信号电平不能被准确地判别。在高增益的信号的情况下，因为通过比N信号足够大的信号来进行信号电平的判别，所以可减小N信号的影响。例如，如果增益比等于4倍，则因为信号电平的判别电平等于大约250mV，所以N信号幅度的影响小。因此，在如上所述那样增益比小的情况下，可通过低增益信号来判别信号电平。
放大器电路20-1是可输出低增益和高增益的两个系统的信号的电路就足够了。可使用另一系统的放大器电路(例如，源极接地类型的放大器电路)。源极接地放大器电路具有可缩减电路面积的这样的效果。可同时获得低增益和高增益，或者还可以以这样的方式构造：首先，从增益信号中的一个判别信号电平，其后，获得另一个增益。
现在将参照图10的时序图来描述在图9的电路中同时获得低增益和高增益的信号并选择增益的驱动方法。以类似于图8的时序图的方式，时间段Tad是N信号和S信号的AD转换时间段，时间段Td是N信号的AD转换时间段，时间段Tj是S信号的信号电平的判别时间段，时间段Tu是S信号的AD转换时间段。在执行AD转换操作之前从像素单元10读出N信号期间进行放大器电路20-1和比较器电路30-1的初始设置的时间段是时间段Tc。在时间段Tc内，通过像素10-1的脉冲和的高电平使放大晶体管104工作。通过接通开关SW10、SW14和SW24并控制开关SW11、SW12、SW13、SW21、SW22和SW23，放大器电路A和B被复位为初始状态。比较器电路30-1通过脉冲的高电平而被复位为初始状态。通过将脉冲设置为低电平，浮置扩散部分FD进入浮置状态，并且N信号被输入到放大器电路A和B。为了将放大器电路A设置为8倍的增益，使开关SW12保持处于闭合状态，并且使开关SW11和SW13断开，以使得放大器电路A的输出信号Va-L被设置为在N信号被箝位之后获得的8倍增益下的偏移电压。以类似于放大器电路A的方式，为了将放大器电路B设置为1倍的增益，使开关SW22保持处于闭合状态，并使开关SW21和SW23断开，以使得放大器电路B的输出信号Va-H被设置为N信号被箝位之后获得的1倍增益下的偏移电压。随后，通过将比较器电路30-1的复位脉冲控制为低电平，比较器电路30-2的输入被设置为在其中N信号被箝位的电压。
随后，使开关SW10、SW14和SW24保持处于闭合状态，并且在时间段Td内，通过使用如上所述的斜坡信号N-RAMP来执行N信号的AD转换。当N信号的AD转换时间段Td结束时，控制开关SW24断开(OFF)，并且使放大器电路B与比较器电路30-1电断开。也就是说，仅放大器电路A的输出信号Va-L通过电容器Ci被输入到比较器电路30-2。尽管以上描述了在时间段Td结束之后使开关SW24断开的例子，但是可在从时间段Tc结束到时间段Tj开始的范围内的除了时间段Td之外的任意时间段内使开关SW24切换到断开。
传送晶体管102通过脉冲的高电平而接通，并且光电二极管101中的电荷被传送到浮置扩散部分FD。放大器电路A将以8倍增益放大的S信号输出到比较器电路30-1。传送晶体管102通过脉冲的低电平而断开。在时间段Tj内，通过使用如上所述的阈值VREF来判别S信号的信号电平。当S信号大于阈值电压VREF时，增益切换信号HO作为高电平信号被输入到放大器电路20-1。因此，开关SW10被控制为断开，开关SW11被控制为闭合，并且放大器电路A的输出信号Va-L变为放大器电路的偏移信号。也就是说，比较器和放大器电路A的输入电容器Ci返回到初始复位电势。随后，因为开关SW24被控制为闭合，所以放大器电路B的1倍增益的信号被输入到比较器。在时间段Tu内，通过使用斜坡信号S-RAMP来执行S信号的AD转换。当放大器电路A的S信号大于阈值VREF时的开关的切换定时如时序图中所示的点线所示。
当放大器电路A的S信号小于阈值VREF时，在时间段Tu内，通过使用斜坡信号S-RAMP来执行放大器电路A的S信号的AD转换。在图10中的斜坡信号VRAMP中，当斜坡信号N-RAMP和S-RAMP相对于时间的斜率减小时，因为低幅度信号的AD转换处理被执行，所以它对应于高成像灵敏度的成像。此时，与斜坡信号的斜率(图中的虚线)成比例地减小比较阈值电压VREF也是有必要的。在这种情况下，因为N信号的变化不改变，所以斜坡信号N-RAMP的幅度不改变。斜坡信号N-RAMP可变为幅度相等、斜率不同的多种类型的斜坡信号。如上所述，通过减小放大器电路20-1的高增益和斜坡信号的斜率，可执行高灵敏度的AD转换处理。
如上所述，通过控制开关SW14和SW24，选择来自两个系统的放大器电路A和B的输出信号，并且通过设置的增益放大的信号被输出到比较器电路30-1。当第一增益(高增益)被设置时，放大器电路20-1仅将第一放大器电路A的输出信号Va-L输出到比较器电路30-1。当第二增益(低增益)被设置时，放大器电路20-1将第二放大器电路B的输出信号Va-H输出到比较器电路30-1。在两个系统的放大器电路A和B的输出与比较器电路30-1连接的状态下，放大器电路20-1和比较器电路30-1被复位为初始状态。或者，两个系统的放大器电路A和B可单独地与比较器电路30-1连接，并且放大器电路20-1和比较器电路30-1可被复位为初始状态。结果，存在这样的优点：即使执行增益切换，执行用作初始复位信号的N信号的AD转换一次就足够了，并且无论增益如何，都可使用N信号的相同的AD转换数据。通过接通开关SW14和SW24，通过将第一放大器电路A的输出信号Va-L和第二放大器电路B的输出信号Va-H相加而获得的信号可被输出到比较器电路30-2。
因为在低照明环境中信号电平小，所以通过提高放大器电路中的增益，信号电平增大，或者斜坡信号的斜率减小。相反，因为在高照明环境中光子散粒噪声大，所以电路系列噪声的影响非常小。因此，在本实施例中，通过校正通过低增益设置而获得的数据，使信号的动态范围变宽。
将参照图11来描述在高增益的高ISO灵敏度的情况下(其中斜坡信号的斜率减小)的像素信号与斜坡信号之间的关系。例如，当将在图13中描述的成像灵敏度等于1600的高ISO时，放大器电路的饱和信号被设置为1V，低增益被设置为2倍(G2)，高增益被设置为16倍(G16)，并且斜坡信号的斜率被设置为1/2。S信号的斜坡信号幅度501等于VL，小于这样的电平的信号被AD转换。在图11的实施例中，对于特性G2的信号，将被AD转换的光量被设置为直到L6，对于特性G16的信号，将被AD转换的光量被设置为直到L4。
现在将考虑光量L3的信号。因为特性G16的信号V3等于或小于交替长短虚线403所示的阈值电压VREF3，所以它被AD转换并使用。当特性G16的信号大于阈值电压VREF3时，使用低增益的特性G2。数字数据以这样的方式被电平移位并使用：从光量L4到光量L6的范围内的数字数据对应于其光量等于或大于特性G16的光量L4的数据。因此，可使用从光量L4到光量L6的范围内的信号，并且使动态范围变宽。尽管以上描述了校正低增益的信号的例子，但是在后面的级处的成像系统中的视频信号处理单元中还可校正高增益的信号并且将增益提高3比特的量。
(第四实施例)
图12A和图12B是用于描述根据本发明的第四实施例的计数器电路(校正单元)的计数处理的示图。在图6A至图6C的实施例中，在低增益时，在高分辨率下对N信号进行计数处理，并且在低分辨率下对S信号进行计数处理。在第四实施例中，在低分辨率下对N信号和S信号进行计数处理。计数器在低增益下的计数处理和高增益下的计数处理时通过使用10比特计数器来执行S-N处理。存储器是13比特存储器。当数据从计数器被保存到存储器中时，将用于比特移位的3比特的哑数据添加到10比特数据。或者，作为另一实施例，还可以以这样的方式构造：存储器是11比特存储器，被添加的一比特用作增益信息，并且当数据从存储器被传送到水平传送线时执行比特移位或者在成像装置的外部执行比特移位。通过构造10比特而不是13比特的计数器(在其中用于比特移位的数据被添加)，存在可缩减电路规模的这样的效果。
图13是示出成像系统的成像灵敏度、放大器增益和斜坡信号RAMP的斜率的组合的表格。在相关技术中的成像系统中，根据用作成像灵敏度的ISO灵敏度来提高信号增益。例如，在ISO100中，增益被设置为1倍，在ISO200中，增益被设置为2倍，在ISO400中，增益被设置为4倍。根据以这种方式依照成像系统的灵敏度来均匀地提高增益的方法，因为信号在放大器电路中易于饱和，所以可使用的光量的范围变窄，并且动态范围根据ISO灵敏度的提高而劣化。
在本实施例中，斜坡信号的低增益、高增益和斜率根据成像灵敏度而改变。低增益与高增益之间的增益比与比特数的扩大、S/N比的改进和动态范围的增大有关。尽管斜坡信号的斜率限制了将被AD转换的信号的幅度，但是通过减小斜率，提供类似于高灵敏度的功能。
在图13中所示的表格中，直到ISO400的成像灵敏度，低增益被设置为1倍，高增益被设置为8倍，斜坡信号的斜率被设置为1倍。在从ISO800到ISO3200的范围内的成像灵敏度中，低增益被设置为2倍，高增益被设置为16倍。在从ISO6400到ISO12800的范围内的成像灵敏度中，低增益被设置为4倍，高增益被设置为16倍。斜坡信号的斜率在ISO1600中被设置为1/2，在ISO3200和ISO6400中的成像灵敏度中被设置为1/4，在ISO12800中被设置为1/8。在从ISO100到ISO3200的范围内的成像灵敏度中，比特率提高3比特的量。在ISO6400或更高的成像灵敏度中，比特率提高2比特的量。
在图13中，高增益信号的校正之后的噪声和动态范围(DR)作为例子被示出。例如，尽管电路系列噪声在100的成像灵敏度中被设置为1/8，但是这意味着因为高增益信号在AD转换之后被设置为1/8，所以电路系列噪声作为计算值等于1/8。通过降低电路系列噪声，改进信号的S/N比。由于电路系列噪声的降低而导致的S/N比的改进量基本上具有与动态范围的增大相同的含义。在这种情况下，假定800的成像灵敏度被设置为1的情况，动态范围变宽为8倍，并且这样的情况被示为DR值8。在从ISO200到ISO800的范围内的成像灵敏度中，增益高于根据相关技术中的方法的增益设置。作为最后的ISO灵敏度，比相关技术中的方法中的增益大的增益的增加量被调整。当描述ISO200时，尽管根据相关技术中的灵敏度设置，增益等于2倍，但是在本实施例中，它等于8倍的高增益。因此，考虑到它，高增益数据的增益被校正为1/4，并且高增益数据的增益翻倍，从而调整灵敏度。最终，改进S/N比。在ISO400和ISO800的情况下，基于类似的构思进行增益校正。在ISO800中，DR值被设置为1。这意味着尽管电路系列噪声被假定为1/2并且动态范围通过高增益的增益校正而变宽为2倍，但是因为低增益翻倍，所以由于信号的饱和而使动态范围缩小为1/2，使得DR值等于1。然而，根据相关技术中的提高增益的方法，因为DR值等于1/8，所以根据本实施例，动态范围变宽为8倍。
在ISO1600中，因为高增益等于16倍，所以它是与相关技术中的灵敏度设置中的增益相同的增益。如图11所述，低增益的数字数据增大到8倍(8倍指示增益比)，并且信号的动态范围变宽。然而，因为斜坡信号的斜率等于1/2，所以动态范围的大幅扩大等于1/16的DR值的4倍。在从ISO3200到ISO12800的范围内的成像灵敏度的情况下，可应用类似的构思。为了使动态范围比本实施例中的动态范围变得更宽，增大增益比就足够了。如上所述，在本实施例中，在低灵敏度成像中，通过校正高增益的数字数据的增益，电路系列噪声大幅降低，使得可改进信号的S/N比。在高灵敏度成像中，通过校正低增益的数字数据的增益，可使用信号的光量的范围变宽，使得可变宽使用的信号的动态范围。
当成像灵敏度提高时，因为对象图像变暗，所以接收光量减少，并且光子散粒噪声主导地确定信号的S/N比。因此，在本实施例中，在ISO3200之后，不像相关技术那样为了提高灵敏度而设置高增益。这是因为放大器的增益效果小，并且可根据如何构造成像系统来确定是否设置更高的增益。如果高增益被设置，则有必要增大放大器的输入电容，使得存在成像装置的尺寸扩大并且电流消耗增大这样的问题。在ISO1600或更高的高灵敏度中，放大器电路20-1的高增益不改变，但是斜坡信号的斜率改变。在本实施例中，通过减小斜坡信号的斜率来实现高灵敏度。
图14A是如下计数器处理的解释性示图，在该计数器处理中，低ISO灵敏度时低增益与高增益之间的比率等于8倍，并且用于比特移位的3比特被组合到10比特的AD转换数据。图14B是如下计数器处理的解释性示图，在该计数器处理中，高ISO灵敏度时低增益与高增益之间的比率等于4倍，并且用于比特移位的2比特被组合到9比特的AD转换数据。在高ISO灵敏度中，因为光子散粒噪声非常大，所以如果计数器的比特数被减少到9比特并且在不使用高分辨率数据的1比特或2比特的情况下减少数据数量，则可执行高速成像。如果不同成像灵敏度中的AD转换时间段的持续时间一致，则图13中所示的斜坡信号的斜率的关系基本上等于斜坡信号可具有的幅度的关系。
(第五实施例)
图15是示出根据本发明的第五实施例的成像系统的构造例子的示图。成像系统800包括例如光学单元810、成像器件100、成像信号处理电路单元830、记录和通信单元840、定时控制电路单元850、系统控制电路单元860以及再现和显示单元870。成像装置820具有成像器件100和成像信号处理电路单元830。作为成像器件100，使用前述每个实施例中描述的成像器件100。
用作光学系统的光学单元810(比如，透镜等)使得来自对象的光能够被形成(聚焦)到在其中二维布置多个像素的像素单元10(图1)中，从而形成对象图像。在基于来自定时控制电路单元850的信号的定时处，成像器件100输出与聚焦到像素单元10中的光对应的信号。从成像器件100输出的信号被输入到用作成像信号处理单元的成像信号处理电路单元830。成像信号处理电路单元830根据程序等决定的方法来对输入信号执行信号处理。通过成像信号处理电路单元830执行的处理而获得的信号作为图像数据被发送到记录和通信单元840。记录和通信单元840将用于形成图像的信号发送到再现和显示单元870，从而使得再现和显示单元870能够再现并显示运动图像或静态图像。当接收到来自成像信号处理电路单元830的信号时，记录和通信单元840与系统控制电路单元860通信，并且还执行将用于形成图像的信号记录到记录介质(未示出)上的操作。
系统控制电路单元860综合地控制成像系统的操作，并且还分别控制光学单元810、定时控制电路单元850、记录和通信单元840以及再现和显示单元870的驱动。系统控制电路单元860具有用作记录介质的储存器件(未示出)。控制成像系统的操作必需的程序等被记录在储存器件中。系统控制电路单元860将例如用于根据用户的操作切换驱动模式的信号供给到成像系统中。作为具体例子，存在要被读出的行或者要被复位的行的改变、与电子变焦相关联的视角的改变、与电子振动隔离相关联的视角的偏离、等等。定时控制电路单元850基于系统控制电路单元860进行的控制来控制用于驱动成像器件100和成像信号处理电路单元830的定时。
根据第一实施例至第五实施例，可通过在高分辨率和低增益的N信号与适当增益的S信号之间执行差分处理来降低图像噪声。还可通过在同一计数器电路40-1中执行S信号与N信号之间的差分处理以及增益校正来缩减电路规模。
仅就利用本发明时的具体例子示出并描述了前述实施例，并且本发明的技术范围不应通过它们来进行有限的解释。也就是说，在不脱离本发明的技术构思或者本发明的主要特征的情况下，可以以各种形式体现本发明。例如，尽管其电平线性时变的斜坡信号被描述为参照信号，但是可使用其电平以阶梯的方式变化的信号。尽管在前述每个实施例中示出了为每个比较器电路提供计数器电路的构造，但是也可使用为多个比较器电路提供公共计数器电路并且提供与每个比较电路对应的存储器这样的构造。还可以以这样的方式构造：每个存储器通过对应比较器电路的输出来保存公共计数器电路的计数值，从而获得前述第一计数值和第二计数值。
虽然已参照示例性实施例描述了本发明，但是要理解本发明不限于公开的示例性实施例。以下权利要求的范围应被赋予最宽泛的解释，以便包含所有这样的修改方式以及等同的结构和功能。

Claims (19)

1.一种成像装置，包括：
像素，包括被配置成产生电荷的光电转换元件，被配置成存储从光电转换元件传送的电荷的浮置扩散部分，及被配置成输出基于浮置扩散部分的电势的信号的放大晶体管；
放大器电路，被配置成以预先确定的增益放大从放大晶体管输出的信号；
模数转换单元；及
校正单元，其中
放大晶体管输出基于被复位的浮置扩散部分的电压的第一信号，
模数转换单元将从放大器电路输出的基于第一信号的第一输出信号与随时间变化的参照信号比较，以便输出从第一输出信号模数转换的第一数字值，
放大晶体管输出基于电荷被传送到的浮置扩散部分的电压的第二信号，
当从放大器电路输出的基于第二信号的第二输出信号大于阈值时，放大器电路被设置为第一增益，
当从放大器电路输出的基于第二信号的第二输出信号小于阈值时，放大器电路被设置为比第一增益大的第二增益，
在将放大器电路设置为第一增益或第二增益之后，模数转换单元将从放大器电路输出的基于第二信号的第三输出信号与随时间变化的参照信号比较，以便输出从第三输出信号模数转换的第二数字值，及
校正单元执行对第一数字值和第二数字值中的至少一个的校正，以便减小由放大器电路使用来输出第三输出信号的增益与由放大器电路使用来输出第一输出信号的增益之间的差异。
2.根据权利要求1所述的成像装置，其中校正单元通过将第二数字值的比特移位来执行校正。
3.根据权利要求1所述的成像装置，其中校正单元包括计数器，及
该计数器对第一数字值和第二数字值进行向下计数或向上计数，使得第一数字值的计数方向与第二数字值的计数方向相反。
4.根据权利要求1所述的成像装置，其中成像装置包括多个像素、多个放大器电路、多个模数转换单元和多个校正单元，
计数器电路由这多个校正单元共享，
这多个校正单元中的每个包括被配置成将从计数器电路输出的计数数据存储为第一数字值和第二数字值的存储器。
5.根据权利要求1所述的成像装置，其中放大器电路以第一增益或第二增益放大第一信号，以便得到第一输出信号。
6.根据权利要求1所述的成像装置，其中校正单元包括计数器电路，
该计数器电路执行对第一数字值的计数，直到第一输出信号与参照信号之间的幅值关系翻转为止，且此后
该计数器电路执行对第二数字值的计数，直到第三输出信号与参照信号之间的幅值关系翻转为止。
7.根据权利要求1所述的成像装置，其中放大器电路包括：
运算放大器，具有反相输入端子、非反相输入端子和输出端子；
多个串联电路，每个串联电路包括第一电容器和第一开关的串联，这多个串联电路彼此并联在运算放大器的反相输入端子与输出端子之间；
多个第二开关，每个第二开关连接在这多个串联电路中的每个的第一开关和第一电容器之间的节点与运算放大器的非反相输入端子之间；及
第二电容器，连接在像素与运算放大器的反相输入端子之间。
8.根据权利要求1所述的成像装置，其中放大器电路包括：
第一放大器电路，能够被设置为第一增益；及
第二放大器电路，能够被设置为第二增益。
9.根据权利要求8所述的成像装置，其中第一放大器电路包括：
第一运算放大器，具有反相输入端子、非反相输入端子和输出端子；
多个第一串联电路，每个第一串联电路包括第一电容器和第一开关的串联，这多个第一串联电路彼此并联在第一运算放大器的反相输入端子与输出端子之间；及
第二电容器，连接在像素与第一运算放大器的反相输入端子之间；
且第二放大器电路包括：
第二运算放大器，具有反相输入端子、非反相输入端子和输出端子；
多个第二串联电路，每个第二串联电路包括第三电容器和第三开关的串联，这多个第二串联电路彼此并联在第二运算放大器的反相输入端子与输出端子之间；及
第四电容器，连接在像素与第二运算放大器的反相输入端子之间。
10.根据权利要求9所述的成像装置，其中当第一增益被设置时，放大器电路仅将来自第一放大器电路的输出向模数转换单元输出，及
当第二增益被设置时，放大器电路仅将来自第二放大器电路的输出向模数转换单元输出。
11.根据权利要求8所述的成像装置，其中在放大器电路输出的多个输出被连接到模数转换单元的条件下，放大器电路和模数转换单元被复位为初始状态。
12.根据权利要求1所述的成像装置，其中要与第三输出信号比较的参照信号是从斜率彼此不同的多个参照信号中选择的参照信号。
13.根据权利要求1所述的成像装置，其中关于第一成像灵敏度和第二成像灵敏度，
用于第一成像灵敏度的第一增益与用于第二成像灵敏度的第一增益相等，
用于第一成像灵敏度的第二增益与用于第二成像灵敏度的第二增益相等，及
用于第一成像灵敏度的参照信号的斜率与用于第二成像灵敏度的参照信号的斜率不同。
14.根据权利要求1所述的成像装置，其中关于第一成像灵敏度和第二成像灵敏度，
用于第一成像灵敏度的第一增益与用于第二成像灵敏度的第一增益不同，
用于第一成像灵敏度的第二增益与用于第二成像灵敏度的第二增益不同，及
用于第一成像灵敏度的参照信号的斜率与用于第二成像灵敏度的参照信号的斜率相等。
15.根据权利要求1所述的成像装置，其中用于第一成像灵敏度的第一增益与第二增益的比率等于用于第二成像灵敏度的第一增益与第二增益的比率。
16.根据权利要求1所述的成像装置，其中像素形成被布置在多个行和多个列中的多个像素，及
从布置在一行中的多个列读出第一信号和第二信号是在第一增益与第二增益的比率是恒定的条件下被执行的。
17.根据权利要求1所述的成像装置，其中像素形成被布置在多个行和多个列中的多个像素，
从布置在多个行中的像素读出第一信号和第二信号是在第一增益与第二增益的比率是恒定的条件下被执行的。
18.根据权利要求1所述的成像装置，其中，
放大器电路具有运算放大器和有相关双采样处理功能的相关双采样处理单元，
第一信号从像素被输出到相关双采样处理单元，且相关双采样处理单元保存第一信号，
运算放大器通过放大基于在将第一信号从像素输出到相关双采样处理单元期间被保存的第一信号的、被从相关双采样处理单元输出到运算放大器的信号来产生第一输出信号，
运算放大器通过放大基于在将第二信号从像素输出到相关双采样处理单元期间被保存的第一信号的、被从相关双采样处理单元输出到运算放大器的信号来产生第二输出信号，及
运算放大器通过以第一增益或第二增益放大基于在将第三信号从像素输出到相关双采样处理单元期间被保存的第二信号的、被从相关双采样处理单元输出到运算放大器的信号来产生第三输出信号。
19.一种成像系统，包括：
根据权利要求1到18中任一项所述的成像装置，及
视频信号处理单元，被配置成处理从成像装置输出的信号。
CN201610973232.4A 2012-04-12 2013-04-09 成像装置和成像系统 Expired - Fee Related CN106454158B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012091123 2012-04-12
JP2012-091123 2012-04-12
JP2012-288391 2012-12-28
JP2012288391A JP5893550B2 (ja) 2012-04-12 2012-12-28 撮像装置及び撮像システム
CN201310120069.3A CN103379297B (zh) 2012-04-12 2013-04-09 成像装置和成像系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310120069.3A Division CN103379297B (zh) 2012-04-12 2013-04-09 成像装置和成像系统

Publications (2)

Publication Number Publication Date
CN106454158A CN106454158A (zh) 2017-02-22
CN106454158B true CN106454158B (zh) 2019-08-27

Family

ID=49324733

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610973232.4A Expired - Fee Related CN106454158B (zh) 2012-04-12 2013-04-09 成像装置和成像系统
CN201310120069.3A Active CN103379297B (zh) 2012-04-12 2013-04-09 成像装置和成像系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310120069.3A Active CN103379297B (zh) 2012-04-12 2013-04-09 成像装置和成像系统

Country Status (3)

Country Link
US (2) US9049389B2 (zh)
JP (1) JP5893550B2 (zh)
CN (2) CN106454158B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP2014197832A (ja) 2013-03-07 2014-10-16 キヤノン株式会社 撮像装置及びその駆動方法
JP6478467B2 (ja) * 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
JP6274788B2 (ja) 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6230395B2 (ja) 2013-12-06 2017-11-15 キヤノン株式会社 撮像装置およびその駆動方法
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6548391B2 (ja) 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
JP2015231051A (ja) * 2014-06-03 2015-12-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
JP6389685B2 (ja) 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
KR102261595B1 (ko) * 2014-09-19 2021-06-04 삼성전자주식회사 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
US9912886B2 (en) 2014-12-17 2018-03-06 Canon Kabushiki Kaisha Image capturing apparatus and driving method of image sensor
WO2016158315A1 (ja) * 2015-03-27 2016-10-06 ソニー株式会社 撮像素子、撮像方法、電子機器
JP6529352B2 (ja) * 2015-06-17 2019-06-12 キヤノン株式会社 撮像装置及び撮像システム
JP6639271B2 (ja) * 2015-07-16 2020-02-05 キヤノン株式会社 撮像装置、撮像システム
US10003841B2 (en) * 2015-07-27 2018-06-19 Tribune Broadcasting Company, Llc News production system with dynamic character generator output
JP6739288B2 (ja) * 2015-10-21 2020-08-12 キヤノン株式会社 固体撮像装置、その制御方法、撮像システム及びカメラ
US9661251B1 (en) * 2015-10-30 2017-05-23 Sony Semiconductor Solutions Corporation Adaptive gain control using sample-and-hold circuit for analog CDS
JP6736906B2 (ja) * 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置
JP6643919B2 (ja) 2016-03-02 2020-02-12 キヤノン株式会社 信号処理装置及び方法、及び撮像装置
JP6748454B2 (ja) 2016-03-10 2020-09-02 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP6699305B2 (ja) * 2016-04-07 2020-05-27 株式会社リコー 信号処理装置、光電変換素子、画像読取装置、画像形成装置及び信号処理方法
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP6701001B2 (ja) * 2016-06-22 2020-05-27 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP6758952B2 (ja) * 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム
KR102514403B1 (ko) * 2016-07-13 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP6824678B2 (ja) * 2016-09-27 2021-02-03 キヤノン株式会社 撮像素子、撮像装置、及び撮像素子の信号処理方法
JP6594395B2 (ja) * 2016-12-27 2019-10-23 キヤノン株式会社 撮像装置、撮像システム、および、移動体
US10880504B2 (en) 2016-12-27 2020-12-29 Canon Kabushiki Kaisha Image pickup device, image capturing system, and movable body
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6938327B2 (ja) * 2017-01-25 2021-09-22 キヤノン株式会社 固体撮像装置、撮像システム及び移動体
JP6808564B2 (ja) * 2017-04-07 2021-01-06 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
JP2019057873A (ja) * 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
JP2019068267A (ja) * 2017-09-29 2019-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
KR20190044261A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
JP6704893B2 (ja) 2017-11-30 2020-06-03 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
JP7016712B2 (ja) 2018-02-02 2022-02-07 キヤノン株式会社 撮像装置、撮像装置の制御方法、およびプログラム
JP7102161B2 (ja) * 2018-02-15 2022-07-19 キヤノン株式会社 撮像装置、撮像システム、及び、移動体
JP7150469B2 (ja) 2018-05-17 2022-10-11 キヤノン株式会社 撮像装置及び撮像システム
JP7116599B2 (ja) * 2018-06-11 2022-08-10 キヤノン株式会社 撮像装置、半導体装置及びカメラ
WO2019244686A1 (ja) * 2018-06-19 2019-12-26 キヤノン株式会社 撮像装置、撮像装置の制御方法、及びプログラム
JP7378951B2 (ja) 2018-06-19 2023-11-14 キヤノン株式会社 撮像装置、撮像装置の制御方法、及びプログラム
JP7152912B2 (ja) * 2018-09-06 2022-10-13 キヤノン株式会社 光電変換装置及び撮像システム
CN110232356B (zh) * 2018-09-21 2022-04-15 神盾股份有限公司 光学式指纹辨识器及其指纹辨识方法
CN109587420B (zh) * 2018-11-09 2021-04-30 上海集成电路研发中心有限公司 一种图像传感器高精度读出电路结构及工作时序控制方法
JP7204480B2 (ja) 2018-12-27 2023-01-16 キヤノン株式会社 撮像装置、撮像システム、移動体及び撮像装置の制御方法
JP2020113809A (ja) * 2019-01-08 2020-07-27 ソニー株式会社 固体撮像素子およびその信号処理方法、並びに電子機器
JP7374586B2 (ja) * 2019-01-17 2023-11-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7245074B2 (ja) * 2019-02-26 2023-03-23 キヤノン株式会社 光電変換装置、撮像システム及び移動体
WO2021012071A1 (zh) * 2019-07-19 2021-01-28 深圳市汇顶科技股份有限公司 图像传感器以及相关芯片及电子装置
US11172157B2 (en) * 2020-01-15 2021-11-09 Shenzhen GOODIX Technology Co., Ltd. Pixel-wise gain-adjusted digital conversion for digital image sensors
JP7204694B2 (ja) * 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
US11882374B2 (en) * 2020-02-28 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging device, and display device
JP2022074445A (ja) * 2020-11-04 2022-05-18 キヤノン株式会社 アナログデジタル変換回路、光電変換装置、光電変換システム
CN112911175B (zh) * 2021-02-02 2023-03-14 中国电子科技集团公司第四十四研究所 一种cmos图像传感器微光成像的降噪系统
EP4354847A4 (en) * 2021-06-09 2024-07-24 Nuvoton Tech Corporation Japan SOLID STATE IMAGING DEVICE, IMAGING DEVICE AND DISTANCE MEASURING IMAGING DEVICE
JP2023023220A (ja) * 2021-08-04 2023-02-16 キヤノン株式会社 光電変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101116129A (zh) * 2004-12-15 2008-01-30 伊格尼斯创新有限公司 用于对发光器件显示器进行编程、校准和驱动的方法和系统
WO2008044433A1 (fr) * 2006-10-06 2008-04-17 Sony Corporation Dispositif d'imagerie à semi-conducteur, procédé d'entraînement de dispositif d'imagerie à semi-conducteur et dispositif d'imagerie
CN101385329A (zh) * 2006-02-15 2009-03-11 伊斯曼柯达公司 使用斜变转移栅极时钟的a/d转换器
US7876371B2 (en) * 2008-03-31 2011-01-25 Aptina Imaging Corporation Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques
EP1924085A3 (en) * 2006-11-13 2012-02-22 Kabushiki Kaisha Toshiba Solid-state image sensing device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270058C (en) 1984-12-28 1990-06-05 CAMERA
CA1289242C (en) 1985-11-13 1991-09-17 Shigetoshi Sugawa Device and method of photoelectrically converting light into electrical signal
JPH0654957B2 (ja) 1985-11-13 1994-07-20 キヤノン株式会社 光電変換装置
DE3856165T2 (de) 1987-01-29 1998-08-27 Canon Kk Photovoltaischer Wandler
US4959723A (en) 1987-11-06 1990-09-25 Canon Kabushiki Kaisha Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal
US5146339A (en) 1989-11-21 1992-09-08 Canon Kabushiki Kaisha Photoelectric converting apparatus employing Darlington transistor readout
CA2056087C (en) 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
JP4383959B2 (ja) 2003-05-28 2009-12-16 キヤノン株式会社 光電変換装置およびその製造方法
JP4202303B2 (ja) * 2004-07-09 2008-12-24 セイコーインスツル株式会社 光電変換装置及び信号読み出し回路とイメージセンサ
US7592645B2 (en) 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
US7884434B2 (en) 2005-12-19 2011-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP2008109369A (ja) * 2006-10-25 2008-05-08 Olympus Imaging Corp 撮像装置及び画像処理方法
JP5188080B2 (ja) 2007-03-06 2013-04-24 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び読み出し装置
JP5063234B2 (ja) 2007-07-20 2012-10-31 キヤノン株式会社 撮像装置、撮像システム、及び、撮像装置の動作方法
US8390710B2 (en) 2007-12-19 2013-03-05 Canon Kabushiki Kaisha Image pickup system, method for driving image pickup elements, and recording medium
JP5288823B2 (ja) 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
JP5188292B2 (ja) 2008-06-30 2013-04-24 キヤノン株式会社 撮像システムおよび撮像システムの駆動方法
JP5315039B2 (ja) 2008-12-19 2013-10-16 キヤノン株式会社 撮像センサ、撮像システム、および、撮像センサの駆動方法
JP5636694B2 (ja) 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
CN103119928B (zh) 2010-09-30 2016-05-25 佳能株式会社 固态成像装置
JP5610961B2 (ja) 2010-09-30 2014-10-22 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR101648066B1 (ko) * 2010-10-22 2016-08-12 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
JP5818455B2 (ja) 2011-02-17 2015-11-18 キヤノン株式会社 固体撮像装置およびその製造方法
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5893573B2 (ja) 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101116129A (zh) * 2004-12-15 2008-01-30 伊格尼斯创新有限公司 用于对发光器件显示器进行编程、校准和驱动的方法和系统
CN101385329A (zh) * 2006-02-15 2009-03-11 伊斯曼柯达公司 使用斜变转移栅极时钟的a/d转换器
WO2008044433A1 (fr) * 2006-10-06 2008-04-17 Sony Corporation Dispositif d'imagerie à semi-conducteur, procédé d'entraînement de dispositif d'imagerie à semi-conducteur et dispositif d'imagerie
EP1924085A3 (en) * 2006-11-13 2012-02-22 Kabushiki Kaisha Toshiba Solid-state image sensing device
US7876371B2 (en) * 2008-03-31 2011-01-25 Aptina Imaging Corporation Systems and methods to perform digital correlated double sampling using successive approximation analog to digital conversion techniques

Also Published As

Publication number Publication date
US9049389B2 (en) 2015-06-02
JP2013236362A (ja) 2013-11-21
CN103379297B (zh) 2016-12-28
US20150222831A1 (en) 2015-08-06
JP5893550B2 (ja) 2016-03-23
US9300889B2 (en) 2016-03-29
CN106454158A (zh) 2017-02-22
CN103379297A (zh) 2013-10-30
US20130271633A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN106454158B (zh) 成像装置和成像系统
CN103369259B (zh) 光电转换装置和图像拾取系统
CN104869330B (zh) 光电转换装置和图像捕获系统
CN102843528B (zh) 成像设备及其驱动方法
CN1921573B (zh) 固体摄像装置、固体摄像装置中模数变换方法及摄像装置
US10075662B2 (en) Solid-state image pickup device with plurality of converters
US6512546B1 (en) Image sensor using multiple array readout lines
JP5893573B2 (ja) 固体撮像装置
CN105979173B (zh) 对双转换增益高动态范围传感器的补偿
CN102905088B (zh) 固态成像装置
CN109314755A (zh) 单斜率adc中的用于复位扩展减少的主动复位电路
CN103002232B (zh) 成像装置
CN103369260B (zh) 光电转换装置和图像拾取系统
CN102625059B (zh) 用于移动式应用的cmos图像传感器的动态范围扩展
US6570615B1 (en) Pixel readout scheme for image sensors
CN101287064A (zh) 固态成像设备及其驱动方法、信号处理方法和成像装置
JP2011526088A (ja) 改善されたダイナミックレンジを有するイメージング配列
JP6293321B2 (ja) 撮像装置及び撮像システム
US7639296B2 (en) Solid state imaging apparatus
US20090295453A1 (en) Signal reading method, signal reading circuit, and image sensor
CN110113548B (zh) 一种cmos图像传感器及其信号传输方法
CN103312999B (zh) 摄像装置
JP2001346106A (ja) 撮像装置
US20030223003A1 (en) Fast and low-power multiplexing circuit and use thereof in imaging devices
US9712774B1 (en) Method and system for implementing dynamic ground sharing in an image sensor with pipeline architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190827

CF01 Termination of patent right due to non-payment of annual fee