JP4202303B2

JP4202303B2 - 光電変換装置及び信号読み出し回路とイメージセンサ

Info

Publication number: JP4202303B2
Application number: JP2004203671A
Authority: JP
Inventors: 聡町田; 昌弘横道
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2004-07-09
Filing date: 2004-07-09
Publication date: 2008-12-24
Anticipated expiration: 2024-07-09
Also published as: CN101388953A; US8058599B2; JP2006025352A; CN1725504A; CN1725504B; CN101388953B; US20060007335A1

Description

本発明は、光照射された原稿からの反射光を受けて電気信号に変換する光電変換装置に関し、特にファクシミリやイメージスキャナ等の画像読み取り装置に適用するリニアイメージセンサに関する。また、複数の信号を読み出す、信号読み出し回路に関する。

従来の画像読み取り装置に用いられているイメージセンサの回路ブロック図を図９に、そのシフトレジスタと受光素子の回路ブロック図を図１０に、受光素子の等価回路図を図１１に、動作タイミングチャートを図１２に示す（例えば、特許文献１参照。）。

解像度切り替えを行うために図１０に示すように、シフトレジスタのデータ信号を、ＭＯＤＥ信号によって、切り替える方法が開示されている。また、図１１、図１２に示すように、低解像度時は、２つの画素の信号を同時に共通信号線に読み出している。
特開平１１−２３４４７３号公報（第７−１１貢、第１図〜第４図）

しかし、この様なイメージセンサにおいては、データ信号を切り替えるための回路の素子数が多く、チップ面積が大きくなるという問題があった。特に、３種類以上の解像度の切り替えを行うと、データ信号を切り替えるための素子数がより増えてしまう。
また、２つの受光素子の信号を同時に共通信号線に読み出すと、２つの受光素子の出力を増幅するアンプのオフセットが異なるので、読み出される信号のレベルが、個々の受光素子の信号レベルと異なってしまい、これを補正するための回路が必要になるという問題があった。

本発明は、このような従来の問題点を解決するもので、安価な解像度切り替え機能を持った光電変換装置の提供することが出来る。

本発明は、入射した光に応じて光信号を発生する複数の光電変換手段と、光電変換手段の出力に接続した増幅手段と、光電変換手段のうちの一部の光電変換手段の出力に接続したリセット手段と、光電変換手段のうち、互いに隣接する一部の光電変換手段の出力の間に接続手段とを設けた。

さらに、リセット手段の数が光電変換手段の数の半分以下であり、接続手段の数が光電変換手段の数よりも少なくした。
さらに接続手段のうち、一部の接続手段をオンすることにより、隣接する光電変換手段の出力の平均値を、増幅手段を介して出力する機能を持つようにした。
さらに、接続手段の全てまたは一部と、リセット手段の全てまたは一部とをオンすることにより、全ての光電変換手段をリセットする機能を持つようにした。
さらに、複数の保持手段に保持された複数の信号を、シフトレジスタからの信号により共通信号線に順次読み出す信号読み出し回路において、シフトレジスタを構成する複数のフリップフロップに入力されるクロック信号とクロック信号の反転信号の一部を、ともにハイ状態にすることよって、一部の信号を読み飛ばす機能を持つようにした。

本発明の光電変換装置によれば、必要最小限の受光素子間の接続手段とリセット手段によって、低解像度時に、隣接する受光素子の出力を平均化することができる。また、低解像度時は、共通信号線に読み出す信号を読み飛ばすので、複数の信号が重なることがない。
また、光電変換装置に含まれる信号読み出し回路は、簡単な構成で、信号の読み飛ばし機能を持つことによって、３種類以上の解像度の切り替えも可能である。

以上から、簡単な構成で、解像度切り替え機能を持った、光電変換装置を提供できる。
また、上記光電変換装置を複数個直線状に実装することで、安価な密着型イメージセンサを提供できる。

図１は、本発明の密着型イメージセンサの回路ブロック図である。
本発明の密着型イメージセンサは、複数の光電変換装置２１が実装されている。本実施例では、例えば１１個の光電変換装置２１を１列に配置実装して、密着型イメージセンサを構成している。

光電変換装置２１は、複数の信号読み出し回路と受光素子の回路ブロック２０、ロジック回路２２、信号処理回路１３、共通信号線１１、制御信号２３からなる。また、図示されていないが、共通信号線１１には、定電流源が接続されている。
また、光電変換装置２１には、光電変換装置を駆動するクロックφＣＬＫ、スタートパルスφＦＳ、解像度切り換え信号φＭＯＤＥ、及び信号出力ＳＩＧが共通接続されており、密着型イメージセンサの読み出しスタート信号φＳＩが第一番目の光電変換装置２１に入力されている。

ロジック回路２２は、入力信号φＳＩ、φＣＬＫ、φＭＯＤＥ、φＦＳから、信号読み出し回路と受光素子の回路ブロック２０を制御する制御信号と、次チップの読み出しスタート信号２４を作る。信号処理回路１３は、共通信号線１１に出力される信号を、増幅し、ＳＩＧ信号として出力する。
そして、φＭＯＤＥの状態によって複数の解像度が得られる構成としている。
以下に、具体的な回路を示して本発明の実施例を説明する。

実施例１として、１２００ＤＰＩの高解像度モード、６００ＤＰＩの中解像度モード、３００ＤＰＩの低解像度モードの３種類の解像度切り替え機能をもった、密着型イメージセンサを説明する。ＭＯＤＥ信号がハイレベルの場合は高解像度モード、ＭＯＤＥ信号がローレベルの場合は中解像度モード、ＭＯＤＥ信号がハイレベルからローレベルへ切り替わる場合は低解像度モードの解像度が得られる構成としている。

図２は、実施例１の密着型イメージセンサの、４ビット分の信号読み出し回路と受光素子の回路図である。光電変換手段としての４つの受光素子１０１、１０２、１０３、１０４、増幅手段としてのソースフォロア等のアンプ２、信号電圧保持容量３、基準電圧保持容量４、信号電圧読み込みスイッチ５、基準電圧読み込みスイッチ６、読み出しのソースフォロアアンプ７、読み出し選択スイッチ１０、信号電圧読み出しスイッチ８、基準電圧読み出しスイッチ９、共通信号線１１、フリップフロップ１４、接続手段としての３つの受光素子間スイッチ１５，１６，１７、リセット手段としての２つのリセットスイッチ１４，１８等からなる。また、この４ビット分のブロックの外で、共通信号線１１は定電流源１２と信号処理回路１３に接続する。

このブロックに入力する、φＲ１、φＲ２、φＳ１、φＳ２、φＲＩＮ、φＳＩＮ、Ｋ１、Ｋ２、φＤＩＮ、φＣ１φ、１Ｘ、φＣ２、φＣ２Ｘ、φＣ３、φＣ３Ｘの各制御信号は、図１のロジック回路２２で作られる。ＶＲＴは、受光素子のリセット電圧であり、光電変換装置２１内で作られる。ＧＮＤは通常０Ｖである。
以下に、各解像度のタイミングチャートに基づいて本発明の密着型イメージセンサの動作を説明する。

図３は、本発明の密着型イメージセンサの高解像度時の動作を示すタイミングチャートである。これは全てのビットの信号を読み出す場合である。
まず、信号一括読み込み動作について説明する。この動作は、各受光素子の信号電圧と、基準電圧を、各保時容量に読み込む動作であり、全光電変換装置の全ての受光素子について同時に行われる。

φＲ１、φＲ２、φＳ１、φＳ２、φＲＩＮ、φＳＩＮのパルスは、入力スタートパルスφＦＳから、一定のタイミングで発生するように作られ、全ての光電変換装置で同時である。
φＳＩＮにより、全ての受光素子１０１から１０４に入射した光に応じて発生した光信号を、それぞれアンプ２を介して、信号電圧として信号電圧保持容量３に転送する。次に、φＲ１、φＲ２、φＳ１により、リセットスイッチ１４、１８と受光素子間スイッチ１５，１７をオンし、全ての受光素子１０１から１０４の出力をＶＲＴにリセットする。次にφＳ１がローになり、受光素子間スイッチ１５，１７をオフすると、受光素子、１０２、１０３の出力端子がそれぞれ受光素子間スイッチ１５、１７のオフノイズが載ったレベルにリセットされる。次にφＲ１とφＲ２がローになりリセットスイッチ１４、１８オフすると、受光素子、１０１、１０４の出力端子がそれぞれリセットスイッチ１４、１８のオフノイズが載ったレベルにリセットされる。受光素子間スイッチとリセットスイッチのサイズを全て同じにしておけば、オフノイズがほぼ同じになり、全ての受光素子のリセットレベルはほぼ同じになる。なお、受光素子間スイッチ１６はφＳ２により、常にオフとなっている。この後、各受光素子に入射した光に応じて発生する電荷の、蓄積が開始する。

次に、φＲＩＮにより、全ての受光素子１０１〜１０４のリセットレベルを、それぞれアンプ２を介して、基準電圧として基準電圧保持容量４に転送する。

次に、信号読み出し動作について説明する。信号読み出し動作は、保持容量の電圧を、共通信号線に順に読み出す動作で、第一番目の光電変換装置の読み出し終了後に、第二番目の光電変換装置の読み出しが開始する。読み出しの開始はφＤＩＮで決定され、φＤＩＮは、読み出しスタート信号φＳＩ、２４の入力信号により、ロジック回路で作られる。解像度ごとに読み出すビット数が変わるので、ロジック回路２２内で、φＭＯＤＥ信号により、φＤＩＮの出るタイミングを変える。
また、シフトレジスタに供給するクロック信号φＣ１、φＣ１Ｘ、φＣ２、φＣ２Ｘ、φＣ３、φＣ３Ｘも、ロジック回路２２内で作られる。

φＤＩＮが一ビット目のフリップフロップ１４に入力すると、φＳＣＨ１、φＯＳ１により、読み出し選択スイッチ１０と信号電圧読み出しスイッチ８がオンし、信号電圧保持容量３に保持されていた、一ビット目の信号電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。

次に、φＯＳ１とφＯＲ１により、信号電圧読み出しスイッチ８がオフしてから基準電圧読み出しスイッチ９がオンすると、基準電圧保持容量３に保持されていた、一ビット目の基準電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。
次に、φＳＣＨ１とφＳＣＨ２により、第一ビット読み出し選択スイッチ１０がオフし、第二ビット読み出し選択スイッチ１０がオンし、第二ビットの信号電圧の読み出しが開始する。以下同様に、第二ビットの、信号電圧、基準電圧が読み出される。

各ビットの信号電圧と基準電圧には、各ビットのアンプ２とアンプ７のオフセットが載っているが、信号処理回路１３内のクランプ回路等で、信号電圧と基準電圧の差を取り出すことで、ビット間の固定パターンノイズを無くすことができる。

図４は、本発明の密着型イメージセンサの中解像度時の動作を示すタイミングチャートである。これは奇数ビットの信号を読み出す場合である。
まず、信号一括読み込み動作いついて説明する。

φＳ１が常時ハイのため、受光素子間スイッチ１５、１７はオン状態であり、受光素子１０１と受光素子１０２、受光素子１０３と受光素子１０４の出力はそれぞれ同じで、２つの受光素子の出力の平均値となっている。
φＳＩＮにより、それぞれの平均値の光信号を、それぞれアンプ２を介して、信号電圧として信号電圧保持容量３に転送する。次に、φＲ１、φＲ２がハイになり、リセットスイッチ１４，１８をオンし、全ての受光素子１０１から１０４の出力をＶＲＴにリセットする。次にφＲ１とφＲ２がローになりリセットスイッチ１４，１８をオフすると、受光素子１０１、１０２と受光素子１０３、１０４の出力端子がそれぞれリセットスイッチ１４とリセットスイッチ１８のオフノイズが載ったレベルにリセットされる。受光素子間スイッチとリセットスイッチのサイズを全て同じにしておけば、オフノイズがほぼ同じになり、全ての受光素子のリセットレベルはほぼ同じになる。この後、各受光素子に入射した光に応じて発生する電荷の、蓄積が開始する。

次に、φＲＩＮにより、全ての受光素子１０１から１０４のリセットレベルを、それぞれアンプ２を介して、基準電圧として基準電圧保持容量４に転送する。
次に、信号読み出し動作について説明する。
シフトレジスタに供給するクロック信号φＣ１、φＣ１Ｘ、φＣ２、φＣ２Ｘ、φＣ３、φＣ３Ｘのうち、φＣ２、φＣ２Ｘが常時ハイ状態であるので、第二ビット目と第四ビット目のフリップフロップをデータは貫通し、読み飛ばされる。このとき、Ｋ１をハイにしておくことで、φＳＣＨ２とφＳＣＨ４をロー状態にし、共通信号線に読み出される信号がショートしないようにする。

次に、φＯＳ１とφＯＲ１により、信号電圧読み出しスイッチ８がオフしてから基準電圧読み出しスイッチ９がオンすると、基準電圧保持容量３に保持されていた、一ビット目の基準電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。
次に、φＳＣＨ１とφＳＣＨ３により、第一ビット読み出し選択スイッチ１０がオフし、第三ビット読み出し選択スイッチ１０がオンし、第三ビットの信号電圧の読み出しが開始する。以下同様に、第三ビットの、信号電圧、基準電圧が読み出される。

図５は、本発明の密着型イメージセンサの低解像度時（３００ＤＰＩ）の動作を示すタイミングチャートである。これは４Ｎ−３（Ｎは自然数）ビット目の信号を読み出す場合である。
まず、信号一括読み込み動作いついて説明する。
φＳ１とφＳ２が常時ハイのため、受光素子間スイッチ１５、１６、１７はオン状態であり、受光素子１０１〜１０４の出力は同じで、４つの受光素子の出力の平均値となっている。

φＳＩＮにより、全ての受光素子１０１から１０４に入射した光に応じて発生した光信号の平均値を、それぞれアンプ２を介して、信号電圧として信号電圧保持容量３に転送する。

次に、φＲ１がハイになり、リセットスイッチ１４がオンし、全ての受光素子１０１から１０４の出力をＶＲＴにリセットする。次にφＲ１がローになりリセットスイッチ１４をオフすると、受光素子１０１〜１０４の出力端子がリセットスイッチ１４のオフノイズが載ったレベルにリセットされる。受光素子間スイッチとリセットスイッチのサイズを全て同じにしておけば、オフノイズがほぼ同じになり、全ての受光素子のリセットレベルはほぼ同じになる。この後、各受光素子に入射した光に応じて発生する電荷の、蓄積が開始する。

次に、φＲＩＮにより、全ての受光素子１０１から１０４のリセットレベルを、それぞれアンプ２を介して、基準電圧として基準電圧保持容量４に転送する。
次に、信号読み出し動作について説明する。
シフトレジスタに供給するクロック信号φＣ１、φＣ１Ｘ、φＣ２、φＣ２Ｘ、φＣ３、φＣ３Ｘのうち、φＣ２、φＣ２Ｘ、φＣ３、φＣ３Ｘが常時ハイ状態であるので、第二ビット目と第三ビット目と第四ビット目のフリップフロップをデータは貫通し、読み飛ばされる。このとき、Ｋ１とＫ２をハイにしておくことで、φＳＣＨ２とφＳＣＨ３とφＳＣＨ４をロー状態にし、共通信号線に読み出される信号がショートしないようにする。

次に、φＯＳ１とφＯＲ１により、信号電圧読み出しスイッチ８がオフしてから基準電圧読み出しスイッチ９がオンすると、基準電圧保持容量３に保持されていた、一ビット目の基準電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。

次に、φＳＣＨ１とφＳＣＨ５により、第一ビット読み出し選択スイッチ１０がオフし、第五ビット読み出し選択スイッチ１０がオンし、第五ビットの信号電圧の読み出しが開始する。以下同様に、第五ビットの、信号電圧、基準電圧が読み出される。

実施例２として、１２００ＤＰＩ、６００ＤＰＩの２種類の解像度切り替え機能をもった、密着型イメージセンサとして説明する。ＭＯＤＥ信号がハイレベルの場合は高解像度モード（１２００ｄｐｉ）、ＭＯＤＥ信号がローレベルの場合は中解像度モード（６００ｄｐｉ）の解像度が得られる構成としている。

図６は、実施例２の密着型イメージセンサの、４ビット分の信号読み出し回路と受光素子の回路図である。光電変換手段としての４つの受光素子１０１、１０２、１０３、１０４、増幅手段としてのソースフォロア等のアンプ２、信号電圧保持容量３、基準電圧保持容量４、信号電圧読み込みスイッチ５、基準電圧読み込みスイッチ６、読み出しのソースフォロアアンプ７、読み出し選択スイッチ１０、信号電圧読み出しスイッチ８、基準電圧読み出しスイッチ９、共通信号線１１、フリップフロップ１４、接続手段としての２つの受光素子間スイッチ１５，１６、リセット手段としての２つのリセットスイッチ１４，１８等からなる。また、この４ビット分のブロックの外で、共通信号線１１は、定電流源１２と信号処理回路１３に接続する。

このブロックに入力する、φＲ１、φＳ１、φＲＩＮ、φＳＩＮ、Ｋ１、φＤＩＮ、φＣ１φ、１Ｘ、φＣ２、φＣ２Ｘの各制御信号は、図１のロジック回路２２で作られる。
ＶＲＴは、受光素子のリセット電圧であり、光電変換装置２１、２１´内で作られる。ＧＮＤは通常０Ｖである。
以下に、各解像度のタイミングチャートに基づいて本発明の密着型イメージセンサの動作を説明する。

図７は、本発明の密着型イメージセンサの高解像度時（１２００ＤＰＩ）の動作を示すタイミングチャートである。これは全てのビットの信号を読み出す場合である。
まず、信号一括読み込み動作について説明する。この動作は、各受光素子の信号電圧と、基準電圧を、各保時容量に読み込む動作であり、全光電変換装置の全ての受光素子について同時に行われる。

φＲ１、φＳ１、φＲＩＮ、φＳＩＮのパルスは、入力スタートパルスφＦＳから、一定のタイミングで発生するように作られ、全ての光電変換装置で同時である。
φＳＩＮにより、全ての受光素子１０１から１０４に入射した光に応じて発生した光信号を、それぞれアンプ２を介して、信号電圧として信号電圧保持容量３に転送する。次に、φＲ１、φＳ１により、リセットスイッチ１４、１８と受光素子間スイッチ１５，１６をオンし、全ての受光素子１０１から１０４の出力をＶＲＴにリセットする。次にφＳ１がローになり、受光素子間スイッチ１５，１６をオフすると、受光素子、１０２、１０４の出力端子がそれぞれ受光素子間スイッチ１５、１６のオフノイズが載ったレベルにリセットされる。次にφＲ１がローになりリセットスイッチ１４、１８オフすると、受光素子、１０１、１０３の出力端子がそれぞれリセットスイッチ１４、１８のオフノイズが載ったレベルにリセットされる。受光素子間スイッチとリセットスイッチのサイズを全て同じにしておけば、オフノイズがほぼ同じになり、全ての受光素子のリセットレベルはほぼ同じになる。この後、各受光素子に入射した光に応じて発生する電荷の、蓄積が開始する。

次に、φＲＩＮにより、全ての受光素子１０１〜１０４のリセットレベルを、それぞれアンプ２を介して、基準電圧として基準電圧保持容量４に転送する。
次に、信号読み出し動作について説明する。信号読み出し動作は、保持容量の電圧を、共通信号線に順に読み出す動作で、第一番目の光電変換装置の読み出し終了後に、第二番目の光電変換装置の読み出しが開始する。読み出しの開始はφＤＩＮで決定され、φＤＩＮは、読み出しスタート信号φＳＩ、２４の入力信号により、ロジック回路で作られる。解像度ごとに読み出すビット数が変わるので、ロジック回路２２内で、φＭＯＤＥ信号により、φＤＩＮの出るタイミングを変える。

また、シフトレジスタに供給するクロック信号φＣ１、φＣ１Ｘ、φＣ２、φＣ２Ｘ、も、ロジック回路２２内で作られる。
φＤＩＮが一ビット目のフリップフロップ１４に入力すると、φＳＣＨ１、φＯＳ１により、読み出し選択スイッチ１０と信号電圧読み出しスイッチ８がオンし、信号電圧保持容量３に保持されていた、一ビット目の信号電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。

次に、φＯＳ１とφＯＲ１により、信号電圧読み出しスイッチ８がオフしてから基準電圧読み出しスイッチ９がオンすると、基準電圧保持容量３に保持されていた、一ビット目の基準電圧が、ソースフォロアアンプ７を介して、共通信号線１１に読み出される。
次に、φＳＣＨ１とφＳＣＨ２により、第一ビット読み出し選択スイッチ１０がオフし、第二ビット読み出し選択スイッチ１０がオンし、第二ビットの信号電圧の読み出しが開始する。以下同様に、第二ビットの、信号電圧、基準電圧が読み出される。
各ビットの信号電圧と基準電圧には、各ビットのアンプ２とアンプ７のオフセットが載っているが、信号処理回路１３内のクランプ回路等で、信号電圧と基準電圧の差を取り出すことで、ビット間の固定パターンノイズを無くすことができる。

図８は、本発明の密着型イメージセンサの低解像度時（６００ＤＰＩ）の動作を示すタイミングチャートである。これは奇数ビットの信号を読み出す場合である。
まず、信号一括読み込み動作いついて説明する。

φＳ１が常時ハイのため、受光素子間スイッチ１５、１６はオン状態であり、受光素子１０１と受光素子１０２、受光素子１０３と受光素子１０４の出力はそれぞれ同じで、２つの受光素子の出力の平均値となっている。

φＳＩＮにより、それぞれの平均値の光信号を、それぞれアンプ２を介して、信号電圧として信号電圧保持容量３に転送する。次に、φＲ１がハイになり、リセットスイッチ１４，１８をオンし、全ての受光素子１０１から１０４の出力をＶＲＴにリセットする。次にφＲ１がローになりリセットスイッチ１４，１８をオフすると、受光素子１０１、１０２と受光素子１０３、１０４の出力端子がそれぞれリセットスイッチ１４とリセットスイッチ１８のオフノイズが載ったレベルにリセットされる。受光素子間スイッチとリセットスイッチのサイズを全て同じにしておけば、オフノイズがほぼ同じになり、全ての受光素子のリセットレベルはほぼ同じになる。この後、各受光素子に入射した光に応じて発生する電荷の、蓄積が開始する。

次に、φＲＩＮにより、全ての受光素子１０１から１０４のリセットレベルを、それぞれアンプ２を介して、基準電圧として基準電圧保持容量４に転送する。
次に、信号読み出し動作について説明する。
シフトレジスタに供給するクロック信号φＣ１、φＣ１Ｘ、φＣ２、φＣ２Ｘのうち、φＣ２、φＣ２Ｘが常時ハイ状態であるので、第二ビット目と第四ビット目のフリップフロップをデータは貫通し、読み飛ばされる。このとき、Ｋ１をハイにしておくことで、φＳＣＨ２とφＳＣＨ４をロー状態にし、共通信号線に読み出される信号がショートしないようにする。

本発明の密着型イメージセンサの回路ブロック図である。本発明の実施例１の密着型イメージセンサの、４ビット分の信号読み出し回路と受光素子の回路図である。本発明の実施例１の密着型イメージセンサの高解像度時の動作を示すタイミングチャートである。本発明の実施例１の密着型イメージセンサの中解像度時の動作を示すタイミングチャートである。本発明の実施例１の密着型イメージセンサの低解像度時の動作を示すタイミングチャートである。本発明の実施例２の密着型イメージセンサの、４ビット分の信号読み出し回路と受光素子の回路図である。本発明の実施例２の密着型イメージセンサの高解像度時の動作を示すタイミングチャートである。本発明の実施例２の密着型イメージセンサの低解像度時の動作を示すタイミングチャートである。従来の画像読み取り装置に用いられているイメージセンサの回路ブロック図である。従来の画像読み取り装置に用いられているイメージセンサのシフトレジスタと受光素子の回路ブロック図である。従来の画像読み取り装置に用いられているイメージセンサの受光素子の等価回路図である。従来の画像読み取り装置に用いられているイメージセンサの動作タイミングチャートである。

符号の説明

２アンプ
３信号電圧保持容量
４基準電圧保持容量
５信号電圧読み込みスイッチ
６基準電圧読み込みスイッチ
７ソースフォロアアンプ
８信号電圧読み出しスイッチ
９基準電圧読み出しスイッチ
１０読み出し選択スイッチ
１１共通信号線
１２定電流源
１３信号処理回路
１４、１８リセットスイッチ
１５、１６、１７受光素子間スイッチ
２０信号読み出し回路と受光素子の回路ブロック
２１、２１´ 光電変換装置
２２ロジック回路
２３制御信号
２４読み出しスタート信号
１０１、１０２、１０３、１０４受光素子

Claims

入射した光に応じて光信号を発生する複数の光電変換手段と、
前記光電変換手段の出力に接続された増幅手段と、
前記光電変換手段のうちの一部の光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段のうち、互いに隣接する一部の光電変換手段の出力の間に接続された接続手段と、
を備え、
前記リセット手段の数が、前記光電変換手段の数の半分以下であり、
前記接続手段の数が、前記光電変換手段の数よりも少ないことを特徴とする光電変換装置。
前記接続手段のうち、一部の接続手段をオンすることにより、隣接する前記光電変換手段の出力の平均値を、前記増幅手段を介して出力する機能を持つことを特徴とする請求項１記載の光電変換装置。
前記接続手段の全てまたは一部と、前記リセット手段の全てまたは一部とをオンすることにより、全ての前記光電変換手段をリセットする機能を持つことを特徴とする請求項１記載の光電変換装置。
複数の保持手段に保持された複数の信号を、シフトレジスタからの信号により共通信号線に順次読み出す信号読み出し回路において、前記シフトレジスタを構成する複数のフリップフロップに入力されるクロック信号と前記クロック信号の反転信号の一部を、ともにハイ状態にすることよって、一部の信号を読み飛ばす機能を持つことを特徴とする信号読み出し回路を設けたことを特徴とする光電変換装置。
請求項１または４記載の光電変換装置を複数実装してなる密着型イメージセンサ。