JP2014099806A - 光電変換装置及びイメージセンサ - Google Patents

Abstract

【課題】解像度切り替えの機能を損なうことなく、面積の小さい光電変換装置を提供する。
【解決手段】複数の光電変換素子の電気信号を蓄積する複数の容量に蓄積された電気信号を読み出す出力順序制御スイッチを制御する信号を、出力順序制御回路とシフトレジスタで選択するように構成し、シフトレジスタを構成するフリップフロップの数を削減した。
【選択図】図１

Description

本発明は、光電変換装置及びイメージセンサに関し、特にファクシミリやイメージスキャナ等の画像読取装置に適用するイメージセンサに関する。

図４に、画像読取装置に用いられている、従来のイメージセンサ及び光電変換装置を示すブロック図を示す。

従来の光電変換装置２１は、複数の読出し回路ブロック２０と、信号処理回路１３と、ロジック回路２２と、を備えている。読出し回路ブロック２０と信号処理回路１３は、共通信号線１１で接続されている。読出し回路ブロック２０とロジック回路２２は、制御信号線２３で接続されている。

従来のイメージセンサは、複数の光電変換装置２１を備え、それぞれが信号線ΦＳＩ、ΦＣＬＫ、ΦＭＯＤＥ、ΦＳＦ、ＳＩＧ、及び読出しスタート信号線２４で接続されている。

図５に、従来の読出し回路ブロック２０の回路図を示す。図５に示した従来の読出し回路ブロック２０は、４ビット単位で読み出すように構成している。

読出し回路ブロック２０は、４つの受光素子１０１，１０２，１０３，１０４と 、ソースフォロアアンプ２と、信号電圧保持容量３と、基準電圧保持容量４と、信号電圧読込みスイッチ５と、基準電圧読込みスイッチ６と、読出し用のソースフォロアアンプ７と、信号電圧読出しスイッチ８と、基準電圧読出しスイッチ９と、読出し選択スイッチ１０と、共通信号線１１と、シフトレジスタを構成する４つのフリップフロップ１４と、３つの受光素子間スイッチ１５ ，１６，１７と、リセット手段としての２つのリセットスイッチ１４，１ ８と、を備える。

読出し回路ブロック２０は、受光素子とフリップフロップが同数あり、１度の走査で全光電変換手段によって発生した光信号を共通信号線に出力する構成である。また、読出し回路ブロック２０に入力される信号（ΦＣ１、ΦＣ２、ΦＣ３、など）は、ロジック回路２２で作られる。

読出し回路ブロック２０は、シフトレジスタに供給するクロック信号ΦＣ１、ΦＣ２、ΦＣ３を制御することで、解像度切り替えを行っている（例えば、特許文献１参照）。

特開２００６−２５３５２号公報

しかしながら、このような従来の読出し回路ブロックは、受光素子とフリップフロップが同数必要であり、シフトレジスタが大きな面積を占めるために、光電変換装置の面積が増大するという問題点があった。

本発明は、このような従来の問題点を解決するものであり、解像度切り替えの機能を損なうことなく、シフトレジスタを構成するフリップフロップの数を削減して、面積の小さい光電変換装置を提供することができる。

本発明の光電変換装置は、入射光に応じた電気信号を出力する複数の光電変換素子と、光電変換素子の電気信号を蓄積する複数の容量を備えた光電変換ブロックと、容量に蓄積された電気信号を共通読出線に読み出す複数の受光信号制御スイッチを有する受光信号制御スイッチブロックと、受光信号制御スイッチのオンオフを制御するｊ（ｊは２以上の自然数）個の出力順序制御スイッチを含むｎ（ｎは２以上の自然数）個のユニットを有する出力順序制御スイッチブロックと、ｊ個の出力順序制御スイッチを順次オンする出力順序制御信号を出力する出力順序制御回路と、ｎ個のユニットに順次出力順序制御スイッチがオンするシフトレジスタ制御信号を出力するシフトレジスタと、を備えた。
また、本発明のイメージセンサは、上記光電変換装置を複数接続して構成した。

本発明の光電変換装置によれば、解像度切り替えの機能を損なうことなく、シフトレジスタを構成するフリップフロップの数を削減して、面積の小さい光電変換装置を提供することができる、という効果がある。

本実施形態のイメージセンサを示すブロック図である。 本実施形態の光電変換装置の構成を示す回路図である。 保持回路の構成を示すブロック図である。 従来のイメージセンサ及び光電変換装置を示すブロック図である。 従来の画像読取装置の読出し回路ブロックの回路図である。

図１は，本実施形態のイメージセンサを示すブロック図である。
本実施形態のイメージセンサは、複数（例えばｍ個）の光電変換装置１を１列に配置実装して構成されている。光電変換装置１は、読出スタート信号ΦＳＩを受信するＳＩ端子と、チップ選択信号ΦＳＩ２を受信するＣＳ端子と、クロックΦＣＬＫを入力するＣＬＫ端子と、解像度切換信号ΦＭＯＤＥを受信するＭＯＤＥ端子と、スタートパルスΦＦＳを受信するＦＳ端子と、受光信号ＳＩＧを出力するＳＩＧ端子と、読出信号を出力するＳＯ端子と、を備えている。

第１の光電変換装置１−ａのＳＩ端子は、読出スタート信号ΦＳＩが入力される。第２〜第ｎの光電変換装置１−ｂ〜１−ｍのＳＩ端子は、前段のＳＯ端子と接続される。第１の光電変換装置１−ａのＣＳ端子は、第ｍの光電変換装置１−ｍのＳＯ端子と接続される。ＣＬＫ端子は、クロックΦＣＬＫが共通に入力される。ＭＯＤＥ端子は、解像度切換信号ΦＭＯＤＥが共通に入力される。ＦＳ端子は、スタートパルスΦＦＳが共通に入力される。ＳＩＧ端子は、受光信号ＳＩＧを出力する。

図２は、本実施形態の光電変換装置１の構成を示す回路図である。
光電変換装置１は、複数（例えばｔ個）の光電変換素子と容量を備えた光電変換ブロック２と、受光信号制御スイッチブロック３と、出力順序制御スイッチブロック４と、出力順序制御回路５と、フリップフロップ７−１〜７−ｎで構成されたシフトレジスタ８と、信号処理回路１１と、ロジック回路１２と、基準電圧回路２０と、出力順序制御信号線６と、シフトレジスタ制御信号線９と、共通信号線１０と、出力順序制御線２１−１〜２１−ｊと、ＳＩ端子１３と、ＣＳ端子１４と、ＣＬＫ端子１５と、ＭＯＤＥ端子１６と、ＦＳ端子１７と、ＳＩＧ端子１８と、ＳＯ端子１９と、を備えている。光電変換装置１の各回路素子は、ｊ個の光電変換素子及びそれに対応する各回路素子を一群としてｎ個の光電変換ユニットＵ−１〜ｎを構成する。

光電変換ブロック２は、受光信号制御スイッチブロック３を介して、共通信号線１０に接続される。共通信号線１０は、信号処理回路１１を介してＳＩＧ端子１８に接続される。ＳＩ端子１３とＣＳ端子１４とＣＬＫ端子１５とＭＯＤＥ端子１６とＦＳ端子１７は、ロジック回路１２に接続される。ロジック回路１２は、出力順序制御信号線６によって出力順序制御回路５と接続され、シフトレジスタ制御信号線９によってシフトレジスタ８と接続される。出力順序制御スイッチブロック４は、出力順序制御回路５とシフトレジスタ８と基準電圧回路２０の制御線と接続され、夫々の制御線によって受光信号制御スイッチブロック３を制御する。図示しないが、共通信号線１０には定電流源が接続されてもよい。

光電変換ブロック２は、入射光を光電変換素子で電気信号（受光信号ＳＩＧ）に変換して容量に蓄積する。容量に蓄積された受光信号ＳＩＧは、受光信号制御スイッチブロック３を介して共通信号線１０に順次読み出される。そして、受光信号ＳＩＧは、信号処理回路１１を介してＳＩＧ端子１８に出力される。出力順序制御スイッチブロック４は、光電変換ユニットＵにおいて信号を読み出す光電変換素子を選択する。出力順序制御回路５は、出力順序制御スイッチブロック４を制御する出力順序制御信号を出力順序制御線２１−１〜２１−ｊを介して出力する。基準電圧回路２０は、出力順序制御スイッチブロック４に基準電圧を供給する。ロジック回路１２は、ＳＩ端子１３とＣＳ端子１４とＣＬＫ端子１５とＭＯＤＥ端子１６とＦＳ端子１７に入力される各信号から、シフトレジスタ８を制御するシフトレジスタ制御信号と、出力順序制御回路５を制御する出力順序制御信号をつくる。シフトレジスタ８は、シフトレジスタ制御信号を初段のフリップフロップ７−１から最終段のフリップフロップ７−ｎまで順に転送し、、且つ出力順序制御スイッチブロック４に出力する。ｋ番目のフリップフロップ７−ｋは、出力がＳＯ端子１９に接続される。

ロジック回路１２は、内部に読み出しスタート時のＣＳ端子１４に入力される信号を保持する保持回路５０を有している。図３に、保持回路５０の構成を示すブロック図である。

図３の保持回路５０は、フリップフロップ５１、１パルス発生回路５２、リセット制御回路５３を備えている。フリップフロップ５１は、端子ＤにＣＳ端子１４が接続され、端子ＣＬＫに１パルス発生回路５２が接続され、端子ＲＸにリセット制御回路５３が接続され、端子Ｑは出力順序制御信号線６を介して出力順序制御回路５に接続される。１パルス発生回路５２は、スタートパルスΦＦＳが入力された時にパルスを発生する。従って、フリップフロップ５１は、このときの端子ＤすなわちＣＳ端子１４に入力されている信号を保持し、端子Ｑに出力する。ロジック回路１２は、フリップフロップ５１の端子Ｑのデータを基に、その光電変換装置が第１の光電変換装置１か、または２段目以降の光電変換装置１かを判別する。ここで、光電変換装置１−ａのＣＳ端子１４は光電変換装置１−ｍのＳＯ端子１９（例えばＬｏレベル）が接続され、光電変換装置１−ｂ〜１−ｍのＣＳ端子１４はチップ選択信号ΦＳＩ２（例えばＨｉレベル）が入力される。従って、第１の光電変換装置１−ａのフリップフロップ５１の端子ＱのデータはＬｏレベルで、光電変換装置１−ｂ〜１−ｍのフリップフロップ５１の端子ＱのデータはＨｉレベルである。このようにして、光電変換装置１−ａ〜１−ｍは、第１の光電変換装置か以外かを判別する。

光電変換装置１は、解像度切換信号ΦＭＯＤＥのデータによって、複数の解像度が得られるように構成されている。出力順序制御回路５は、出力順序制御線２１−１〜２１−ｊを介して出力順序制御スイッチブロック４の出力順序制御スイッチのオンオフを制御し、解像度を切り替える。例えば、出力順序制御スイッチブロック４の出力順序制御スイッチを隣接した2つを同時にオンオフすると、解像度は１／２になる。

ここで、出力順序制御スイッチブロック４の出力順序制御スイッチは、光電変換素子の数に対応して設けられ、それを制御する信号を出力するシフトレジスタ８のフリップフロップ７も同数が必要である。しかし、出力順序制御回路５とシフトレジスタ８で選択するように構成した本実施形態の光電変換装置１によれば、出力順序制御線２１の本数をｊ本とすると、フリップフロップ７の数は１／ｊでよい。

次に、本実施形態のイメージセンサの信号読み出し動作について説明する。
光電変換ブロック２の光電変換素子に光信号の蓄積を所定の時間だけ行った後に、読出スタート信号ΦＳＩが第１の光電変換装置１−ａのＳＩ端子１３に入力されると、イメージセンサは読み出し動作を開始する。

ロジック回路１２は、読出スタート信号ΦＳＩが入力されると、出力順序制御信号及びシフトレジスタ制御信号を生成する。出力順序制御回路５は、出力順序制御信号が入力されると、出力順序制御線２１−１と接続している出力順序制御スイッチを、シフトレジスタ８の出力信号と受光信号制御スイッチブロック３のスイッチのスイッチ制御部が導通状態になるように制御する。また、出力順序制御線２１−２〜２１−ｊと接続している出力順序制御スイッチを、受光信号制御スイッチブロック３のスイッチのスイッチ制御部が基準電圧になるように制御する。

シフトレジスタ８は、シフトレジスタ制御信号が入力されると、光電変換ユニットＵ−１に対応するフリップフロップ７−１が受光信号制御スイッチブロック３のスイッチがオンする信号を出力し、他のフリップフロップ７−２〜７−ｎはオフする信号を出力する。従って、光電変換ユニットＵ−１の１番目の光電変換素子と共通信号線１０が接続され、信号処理回路１１を介してＳＩＧ端子１８に受光信号ＳＩＧを出力する。

この状態で、出力順序制御回路５は、出力順序制御線２１−２〜２１−ｊに出力順序制御スイッチをオンするように順次制御信号を出力する。このようにして、光電変換ユニットＵ−１の２番目からｊ番目までの光電変換素子の受光信号ＳＩＧを順次出力する。

シフトレジスタ８は、フリップフロップ７−２からフリップフロップ７−ｎまで受光信号制御スイッチブロック３のスイッチがオンする信号を出力する。そして、最後の光電変換ユニットＵ−ｎの最後の光電変換素子の受光信号ＳＩＧを出力すると、第１の光電変換装置１の信号の読出しが終了する。

ここで、フリップフロップ７−ｋの信号はＳＯ端子１９に出力され、２番目の光電変換装置１のＳＩ端子１３に入力される。すなわち、フリップフロップ７−ｋの信号によって、次の光電変換装置１は読み出し動作の準備を開始する。このとき、ｋをいずれにするかは、光電変換装置１がＳＩ端子１３に信号を入力されてから読出し動作を開始するまでの遅延時間に合わせて、適宜決定されて良い。光電変換装置１を、このように構成すると、光電変換装置１の切り替わりにおける読み出し動作を切れ目なく実行することが出来る。

以上説明したように、読み出し動作は第１の光電変換装置１−ａから最後の光電変換装置１−ｍまで順次行われる。

ここで、光電変換装置１−ａのＣＳ端子１４は、光電変換装置１−ｍのＳＯ端子１９に接続され、光電変換装置１−ｍのフリップフロップ７−ｋの信号が入力される。光電変換装置１−ａは、第１の光電変換装置に指定されているので、ＣＳ端子１４に入力された信号は読出スタート信号ΦＳＩと同様の働きをするようにロジック回路１２は設定されている。すなわち、光電変換装置１−ａは、光電変換装置１−ｍのＳＯ端子１９の信号を受けて、読み出し動作の準備を開始する。

以上説明したように、本発明のイメージセンサは、シフトレジスタ８を構成するフリップフロップ７の数を１／ｊに減らせるため、チップ面積を縮小することが可能である。更に、従来のイメージセンサと比較して、受光信号ＳＩＧの読み出し経路にスイッチが不要になるため、スイッチのオン抵抗による雑音の増加がなくなる、といった効果がある。

なお、光電変換ブロック２は光電変換素子に対して２つの容量を備え、光信号と基準電荷を蓄積し、それらの差分を出力するような構成であっても、同様の効果を得ることが出来る。

１ 光電変換装置
２ 光電変換ブロック
３ 受光信号制御スイッチブロック
４ 出力順序制御スイッチブロック
５ 出力順序制御回路
６ 出力順序制御信号線
７ フリップフロップ
８ シフトレジスタ
９ シフトレジスタ制御信号線
１０ 共通信号線
１１ 信号処理回路
１２ ロジック回路
２０ 基準電圧回路
２１ 出力順序制御線
５０ 保持回路
５１ フリップフロップ
５２ １パルス発生回路
５３ リセット制御回路

Claims (5)

1. 入射光に応じた電気信号を出力する複数の光電変換素子と、前記光電変換素子の電気信号を蓄積する複数の容量を備えた光電変換ブロックと、
   前記容量に蓄積された電気信号を共通読出線に読み出す複数の受光信号制御スイッチを有する受光信号制御スイッチブロックと、
   前記受光信号制御スイッチのオンオフを制御するｊ（ｊは２以上の自然数）個の出力順序制御スイッチを含むｎ（ｎは２以上の自然数）個のユニットを有する出力順序制御スイッチブロックと、
   前記ｊ個の出力順序制御スイッチを順次オンする出力順序制御信号を出力する出力順序制御回路と、
   前記ｎ個のユニットに順次出力順序制御スイッチがオンするシフトレジスタ制御信号を出力するシフトレジスタと、
   を備えたことを特徴とする光電変換装置。
2. 前記シフトレジスタは、ｎ個のフリップフロップからなり、
   前記フリップフロップが順次シフトレジスタ制御信号を出力する、
   ことを特徴とする請求項１に記載の光電変換装置。
3. ｋ（１≦ｋ≦ｎ）番目のフリップフロップのシフトレジスタ制御信号を出力する出力端子と、
   前記出力端子が接続される入力端子と、
   前記入力端子に入力されたシフトレジスタ制御信号を元に前記出力順序制御信号と前記シフトレジスタ制御信号を生成するロジック回路と、
   を備えたことを特徴とする請求項２に記載の光電変換装置。
4. チップ選択信号を入力する第二の入力端子を備え、
   前記ロジック回路は、前記チップ選択信号に応じて、１番目の光電変換装置か、２番目以降の光電変換装置かを検出する機能を有する、
   ことを特徴とする請求項３に記載の光電変換装置。
5. 請求項１から４のいずれかに記載の光電変換装置を複数接続してなるイメージセンサ。

Images