CN105938799A - 半导体器件的制造方法和半导体器件 - Google Patents

半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN105938799A
CN105938799A CN201610011394.XA CN201610011394A CN105938799A CN 105938799 A CN105938799 A CN 105938799A CN 201610011394 A CN201610011394 A CN 201610011394A CN 105938799 A CN105938799 A CN 105938799A
Authority
CN
China
Prior art keywords
gate electrode
electrode
semiconductor device
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610011394.XA
Other languages
English (en)
Other versions
CN105938799B (zh
Inventor
平井友洋
川口宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105938799A publication Critical patent/CN105938799A/zh
Application granted granted Critical
Publication of CN105938799B publication Critical patent/CN105938799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H01L21/3006—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的各个实施例涉及半导体器件的制造方法和半导体器件。本发明使得能够通过使用氮化物半导体来改进半导体器件的特性。在栅极电极上方形成导电膜，该栅极电极在衬底上方、其间中介有层间层绝缘膜；并且通过蚀刻该导电膜来形成源极电极和漏极电极，该源极电极在栅极电极的一侧耦合至阻挡层，该漏极电极在栅极电极的另一侧耦合至阻挡层。在这种情况下，蚀刻源极电极，以便具有延伸超过栅极电极上方至漏极电极之侧并且在栅极电极上方具有间隙(开口)的形状。接着，对衬底进行氢气退火。这样，通过在源极电极的源极场板部分处形成间隙，可以在氢气退火过程中、在其中形成有沟道的区域中，有效地供给氢气。

Description

半导体器件的制造方法和半导体器件
相关申请的交叉引用
于2015年3月2日提交的包括说明书、附图和摘要的日本专利申请2015-040075号的公开内容以引用的方式全部并入本文。
技术领域
本发明涉及一种半导体器件的制造方法和一种半导体器件，并且可有效地适用于，例如，使用氮化物半导体的半导体器件。
背景技术
近年来，注意力集中在使用具有大于Si的带隙的III-V族化合物的半导体器件上。在这种半导体器件中，正在开发一种作为使用氮化镓并且可以执行常断操作的功率MISFET(金属绝缘体半导体场效应晶体管)半导体器件。
例如，正在开发一种具有栅极电极的基于氮化物的场效应晶体管，该栅极电极形成在凹陷区域之上，其间中介有绝缘膜。
同时，对场板技术的采用进行了研究，以便改进场效应晶体管的特性。例如，在专利文件1(日本特开2013-258344号公报)中，公开了一种通过形成场板部分来减小在栅极电极与漏极区域之间的电容的技术。进一步地，公开了一种通过在场板部分中形成凹口部分来减小在栅极电极与源极区域之间的电容的技术。
引用列表
专利文件
专利文件1：日本特开平2013-258344号公报
发明内容
本发明人从事如上所描述的这种使用氮化物半导体的半导体器件的研发，并且认真研究了常断型半导体器件的特性的改进。在研究过程期间，已经发现使用氮化物半导体的半导体器件的特性仍存在改进的空间。
其他问题和新颖特征将通过在本说明书中的说明和附图而显而易见。
下面对在本申请中公开的实施例中的代表性实施例的概要进行简要说明。
在本申请中公开的实施例中所示的半导体器件的制造方法中，通过使在衬底上方的导电膜延伸超过栅极电极上方、并且将导电膜蚀刻为具有开口的形状，来形成第一电极。然后，在蚀刻之后，在氢气气氛下对衬底进行热处理。
在本申请中公开的实施例中所示的半导体器件具有第一电极，该第一电极形成在栅极电极上方，其间中介有第一绝缘膜，该第一电极延伸超过栅极电极上方、并且具有开口(间隙)。
通过在本申请中公开的代表性实施例中所示的以及下面所示的半导体器件的制造方法，可以制造一种具有优良特性的半导体器件。
通过在本申请中公开的代表性实施例中所示的以及下面所示的半导体器件，可以改进半导体器件的特性。
附图说明
图1是示出了根据实施例1的半导体器件的配置的截面图；
图2是示出了根据实施例1的半导体器件的配置的截面图；
图3是示出了根据实施例1的半导体器件的配置的平面图；
图4是示出了根据实施例1的半导体器件的配置的平面图；
图5是示出了根据实施例1的半导体器件的制造过程的截面图；
图6是示出了根据实施例1的半导体器件的在图5之后的制造过程的截面图；
图7是示出了根据实施例1的半导体器件的在图6之后的制造过程的截面图；
图8是示出了根据实施例1的半导体器件的在图7之后的制造过程的截面图；
图9是示出了根据实施例1的半导体器件的在图8之后的制造过程的截面图；
图10是示出了根据实施例1的半导体器件的在图9之后的制造过程的截面图；
图11是示出了根据实施例1的半导体器件的在图10之后的制造过程的截面图；
图12是示出了根据实施例1的半导体器件的在图11之后的制造过程的截面图；
图13是示出了根据实施例1的半导体器件的在图12之后的制造过程的截面图；
图14是示出了根据实施例1的半导体器件的在图13之后的制造过程的截面图；
图15是示出了根据实施例1的半导体器件的在图14之后的制造过程的截面图；
图16是示出了根据实施例1的半导体器件的在图15之后的制造过程的截面图；
图17是示出了根据实施例1的半导体器件的在图16之后的制造过程的截面图；
图18是示出了根据实施例1的半导体器件的在图17之后的制造过程的截面图；
图19是示出了根据实施例1的半导体器件的在图18之后的制造过程的截面图；
图20是示出了根据实施例1的半导体器件的在图19之后的制造过程的截面图；
图21是示出了根据实施例1的半导体器件的制造过程的截面图；
图22是示出了根据实施例1的半导体器件的在图20之后的制造过程的截面图；
图23是示出了根据实施例1的半导体器件的在图21之后的制造过程的截面图；
图24是示出了根据实施例1的半导体器件的在图22之后的制造过程的截面图；
图25是示出了根据实施例1的半导体器件的在图23之后的制造过程的截面图；
图26是示出了在进行氢气退火/不进行氢气退火与阈值电位之间的关系的曲线图；
图27是示出了根据实施例2的半导体器件的第一示例的配置的平面图；
图28是示出了根据实施例2的半导体器件的第二示例的配置的平面图；
图29是示出了根据实施例2的半导体器件的另一示例的配置的平面图；
图30是示出了根据实施例2的半导体器件的另一示例的配置的平面图。
具体实施方式
在以下各个实施例中，若需要，则出于方便起见，实施例中的每个实施例均通过将其分为多个部分或者多个实施例而进行说明，然而，除非另有明确指出，否则这些部分或者实施例并不是互无关系的，而是这些部分或者实施例中的一个部分或者实施例是另外的部分或者实施例的一部分或者整体的修改示例、详细说明、补充说明等。进一步地，在以下各个实施例中，当提及元件等的数目等(包括个数、数值、数量、范围等)时，该数目不限于特定数目，而是可以大于或者小于该特定数目，除非特别指出以及在原理上明确限于特定数目的情况或者其他情况下。
进一步地，在以下各个实施例中，构成要素(包括要素步骤等)并不一定是必不可少的，除非是在特别指出以及在原理上显然认为它们必不可少的情况或者其他情况下。相似地，在以下各个实施例中，当提及构成要素的形状、位置关系等时，应该也包括与之基本接近或者类似的形状、位置关系等，除非另有特别指出以及在原理上显然认为是另外的情况或者其他情况下。这同样适用于数目等(包括个数、数值、数量、范围等)。
下面将参照附图对各个实施例进行详细说明。此处，在用于说明各个实施例的所有附图中，具有相同功能的构件用相同的或者相关的附图标记表示并且不对其进行重复说明。进一步地，当存在多个相似的构件(部位)时，有时可以通过向通用代码添加符号来表示单独的或者特定的部位。此外，在以下各个实施例中，除了特别需要之外，原则上不对相同的或者相似的部分进行重复说明。
进一步地，在各个实施例所使用的附图中，即使在截面中也可能省略影线以便于理解附图。
进一步地，在截面图和平面图中，部位的大小可以不与实际装置对应，并且在一些情况下，特定的部位可以通过相对放大的方式来表示，以便使附图易于理解。此外，即使在截面图和平面图彼此对应的情况下，在一些情况下，特定的部位仍可以通过相对放大的方式来表示，以便使附图易于理解。
(实施例1)
下面参照附图对根据本实施例的半导体器件进行详细说明。
[结构的说明]
图1和图2是示出了根据本实施例的半导体器件的配置的截面图。图3和图4是示出了根据本实施例的半导体器件的配置的平面图。图1与沿例如图3的线A-A的截面图对应，并且图2与沿例如图3的线B-B的截面图对应。
根据本实施例的半导体器件(半导体元件、元件)是使用氮化物半导体的MIS(金属绝缘体半导体)类型的场效应晶体管(FET)。半导体器件也称为高电子迁移率晶体管(HEMT)或者功率晶体管。根据本实施例的半导体器件是所谓的凹陷栅极型半导体器件。
在根据本实施例的半导体器件中，如图1和图2所示，缓冲层BU、沟道层CH以及阻挡层BA依次形成在衬底SUB之上。进一步地，绝缘膜IF形成在阻挡层BA之上。此处，其中形成有晶体管的有源区域AC由隔离区域ISO划区(参照图3)。
根据本实施例的半导体器件具有：栅极电极GE，该栅极电极GE形成为中介有栅极绝缘膜GI；以及源极电极SE和漏极电极DE，该源极电极SE和漏极电极DE形成在栅极电极GE的两侧上的阻挡层BA之上，在沟道层CH上方。
栅极电极GE形成在沟槽T的内部，该沟槽T穿透绝缘膜IF和阻挡层BA并且到达沟道层CH的中部，其间中介有栅极绝缘膜GI。沟槽层CH和阻挡层BA包括氮化物半导体，并且阻挡层BA包括具有比沟道层CH更小的电子亲和势的氮化物半导体。换言之，阻挡层BA包括具有比沟道层CH更宽的带隙的氮化物半导体。
二维电子气2DEG在沟道层CH与阻挡层BA之间的界面的附近的沟道层CH侧生成。
二维电子气2DEG通过以下机构形成。配置沟道层CH和阻挡层BA的氮化物半导体(此处是基于氮化镓的半导体)，具有彼此不同的带隙(禁带宽度)和电子亲和势。因此，方阱势能在半导体之间的接合面处生成。二维电子气2DEG通过在方阱势能中累积电子而在沟道层CH与阻挡层BA之间的界面的附近生成。
此处，在沟道层CH与阻挡层BA之间的界面的附近形成的二维电子气2DEG被形成有栅极电极GE沟槽T分断。因此，在根据本实施例的半导体器件中，可以：在未向栅极电极GE施加阈值电位的状态下，保持断开状态；以及在向栅极电极GE施加阈值电位的状态下，在沟槽T的底面附近形成沟道并且保持导通状态。可以通过这种方式执行常断操作。
缓冲层BU包括具有比沟道层CH更小的电子亲和势的氮化物半导体。缓冲层BU被形成以便提高阈值电位。即，通过在沟道层CH之下形成缓冲层BU而在沟道层CH与缓冲层之间的界面的附近的缓冲层BU侧生成极化电荷(负的固定电荷)，并且导带由于该极化电荷而上升。因此，可以提高在正侧的阈值电位并且改进常断可操作性。
此处，在本实施例中，源极电极SE延伸超过栅极电极GE上方、至漏极电极DE侧。从与接触孔C1S的在栅极电极GE侧的端部对应的、源极电极SE的位置，到源极电极SE的在漏极电极DE侧的端部的区域，称为源极场板部分。该源极场板部分是源极电极SE的局部区域(参照图3的SFP部分)。
与不形成源极场板部分的情况相比，在如上所描述的在源极电极SE中形成源极场板部分的情况下，在源极电极SE与漏极电极DE之间的等势线的间隔更均衡。换言之，在源极电极SE与漏极电极DE之间的局部电场集中度被缓和。因此，可以改进半导体器件的击穿电压。
进一步地，在本实施例中，由于间隙(开口)S形成在源极电极SE的源极场板部分处，所以能够在氢气退火(也称为氢气合金化)过程中向沟道形成区域有效地供给氢气。通过这种氢气退火处理，可以提高阈值电位。根据本发明人的研究，发现可以通过例如在半导体器件的制造过程的最后阶段中进行氢气退火(400℃或者更高；30分钟或者更久)，来提高阈值电位(参照图26)。这大概是因为通过氢气补偿了氮化物半导体(例如，GaN等)的晶体缺陷并且去激活了在绝缘膜中的陷阱。
此外，在本实施例中，由于间隙(开口)S形成在源极电极SE的源极场板部分处，所以可以缓和添加至衬底SUB的应力从而减小衬底SUB的应变。
更进一步地，在本实施例中，由于间隙(开口)S形成在源极电极SE的源极场板部分处，所以可以减小栅极电极GE和源极电极SE彼此面对的面积。因此，可以减小在栅极电极GE与源极电极SE之间的电容并且改进开关特性。
进一步对根据本实施例的半导体器件的配置进行详细说明。如图1所示，在根据本实施例的半导体器件中，包括氮化物半导体的缓冲层BU形成在衬底SUB之上，包括氮化物半导体的沟道层CH形成在缓冲层BU上，以及包括氮化物半导体的阻挡层BA形成在沟道层CH之上。此处，成核层和应变缓和层可以从衬底SUB侧形成在衬底SUB与缓冲层BU之间。这些层包括氮化物半导体。成核层被形成以便当被形成在诸如应变缓和层上方的层生长时生成晶核。进一步地，成核层被形成以便防止配置被形成在其上方的层的元素(例如，Ga等)从被形成在其上方的层扩散到衬底SUB中从而防止衬底SUB被改变。进一步地，应变缓和层被形成以便缓和施加至衬底SUB的应力并且抑制在衬底SUB中生成翘曲和裂纹。缓冲层BU被形成以便如之前所述的那样提高阈值电位。
栅极电极GE形成在沟槽(也称为凹槽或者凹陷)T的内部，其间中介有栅极绝缘膜GI，该沟槽T穿透绝缘膜IF和阻挡膜BA并且被刻(engrave)到沟道层CH的中部。
具体地，绝缘膜IF在开口区域OA1中具有开口(参照图12)。沟槽T1响应于开口区域OA2而形成，该开口区域OA2比开口区域OA1小一个尺寸。沟道层CH通过沟槽T的底面暴露出来。沟槽T的从顶面看的形状(以下称为平面形状)是，例如，在Y方向上具有长边的矩形(参照图3)。
进一步地，栅极绝缘膜GI形成在沟槽T中并且形成在绝缘膜IF之上。换言之，栅极绝缘膜GI形成在其处形成有沟槽T的区域之上并且在沟槽T的两侧形成到绝缘膜IF之上。
栅极电极GE形成在栅极绝缘膜GI之上。栅极电极GE的平面形状是，例如，在Y方向上具有长边的矩形(参照图3)。进一步地，例如，栅极电极GE的平面形状比沟槽T的平面形状(在Y方向上具有长边的矩形)大一个尺寸。另外，此处，栅极绝缘膜GI和栅极电极GE具有相同的平面形状。
栅极电极GE具有在一个方向上悬伸(overhang)的形状(在图1中，悬伸至右侧、至漏极电极DE侧)。悬伸部分称为场板电极。场板电极是从沟槽T的在漏极电极DE侧上的端部延伸至漏极电极DE侧的、栅极电极GE的局部区域。
进一步地，栅极电极GE还从沟槽T的在源极电极SE侧上的端部延伸至源极电极SE侧。然后，绝缘膜IF布置在悬伸(延伸)至漏极电极DE侧或源极电极SE侧的栅极电极部分之下。栅极电极GE由层间层绝缘膜IL1覆盖。
进一步地，源极电极SE和漏极电极DE在栅极电极DE的两侧形成到阻挡层BA之上。阻挡层BA和源极电极SE通过欧姆接触耦合，其间中介有欧姆层。进一步地，阻挡层BA和漏极电极DE通过欧姆接触耦合，其间中介有欧姆层。源极电极SE包括：位于形成在层间层绝缘膜IL1中的接触孔C1S中的接合部分、以及在该接合部分之上的布线部分。进一步地，漏极电极DE包括位于形成在层间层绝缘膜IL1中的接触孔C1D中的接合部分以及在该接合部分之上的布线部分。
源极电极SE的平面形状为，例如，矩形(参照图3和图4)。源极电极SE具有源极场板部分，该源极场板部分延伸超过栅极电极GE上方、至漏极电极DE侧(参照图3的SFP部分)。然后，源极场板部分具有间隙(开口)S。间隙S中的每个间隙S在X方向上的宽度均大于沟槽T在X方向上的宽度。进一步地，宽度W1大于栅极电极GE在X方向上的宽度WGE。在间隙S之间的距离(间距)SP1可以，例如，与间隙(开口)S中的每个间隙(开口)在Y方向上的长度L1相同等级，或者大于长度L1。
漏极电极DE的平面形状为，例如，矩形(参照图3和图4)。源极电极SE和漏极电极DE由保护绝缘膜PRO覆盖。保护绝缘膜PRO包括下层膜(PROa)和上层膜(PROb)的层合膜。
关于栅极电极GE、源极电极SE以及漏极电极DE的布局，电极按例如图4所示地布置。栅极电极GE、源极电极SE以及漏极电极DE布置在矩形有源区域AC之上，该矩形有源区域AC在X方向上具有长边。有源区域AC由隔离区域ISO围绕并且划区(参照图3)。
源极电极SE和漏极电极DE是，例如，在Y方向上具有长边的矩形。源极电极SE和漏极电极DE在X方向上交替地排成直线。然后，在漏极电极DE之间布置两个栅极电极GE。换言之，在源极电极SE下方布置两个栅极电极GE。栅极电极GE通过这种方式用源极电极SE覆盖。此处，图4未示出间隙S。
进一步地，多个漏极电极DE通过漏极焊盘(也称为端子部分)DP而被耦合。漏极焊盘DP布置为，在漏极电极DE的端侧(在图4的下侧)上在X方向上延伸。换言之，多个漏极电极DE布置为从在X方向上延伸的漏极焊盘DP在Y方向上伸出。
多个源极电极SE通过源极焊盘(也称为端子部分)SP而被耦合。源极焊盘SP布置为在源极电极SE的另一端侧(在图4的上侧)上在X方向上延伸。换言之，多个源极电极SE布置为从在X方向上延伸的源极焊盘SP在Y方向上伸出。
多个栅极电极GE通过栅极线GL而被耦合。栅极线GL布置为在栅极电极GE的端侧(在图4的上侧)上在X方向上延伸。换言之，多个栅极电极GE布置为从在X方向上延伸的栅极线GL在Y方向上伸出。此处，栅极线GL，例如，在X方向上耦合至形成在栅极线GL的端侧(图4中的左侧)上的栅极焊盘GP。图4所示的布局是示例，并且漏极焊盘DP、源极焊盘SP以及栅极焊盘GP的布置位置可以，例如，任意地改变。进一步地，漏极焊盘DP、源极焊盘SP以及栅极焊盘GP可以形成在与漏极电极DE和源极电极SE不同的层中。
[制造方法的说明]
下面参照图5至图25对根据本实施例的半导体器件的制造方法进行说明，并且将进一步阐明半导体器件的配置。图5至图25是示出了根据本实施例的半导体器件的制造过程的截面图。
如图5所示，将缓冲层BU形成在衬底SUB之上。例如，包括具有1Ω·cm的电阻率的硅(Si)并且使(111)平面暴露出来的半导体衬底用作衬底SUB，并且通过金属有机化学汽相沉积(MOCVD)方法等在衬底SUB之上异质外延地生长AlGaN层作为缓冲层BU。金属有机化学汽相沉积方法也称为金属有机汽相外延(MOVPE)方法。
接着，通过金属有机化学汽相沉积方法等在缓冲层BU之上异质外延地生长氮化镓(GaN)层作为沟道层CH。沟道层CH的膜厚度约为，例如，40nm。
此处，作为衬底SUB，除了上述的硅之外，还可以使用包括SiC、蓝宝石等的衬底。此外，还可以使用氮化物半导体的块体衬底(例如，GaN的块体衬底)。进一步地，也可以在衬底SUB与缓冲层BU之间从衬底SUB侧形成成核层和应变缓和层。例如，使用通过如下方式形成的超晶格结构：重复地堆叠，氮化铝(AlN)层作为成核层、以及氮化镓(GaN)层和氮化铝(AlN)层的层合层((AlN/GaN膜)作为应变缓和层等。这些层可以通过金属有机化学汽相沉积方法等形成。
接着，通过例如金属有机化学汽相沉积方法等，在沟道层CH之上异质外延地生长AlGaN(AlXGa(1-X)N)层作为阻挡层BA。AlGaN的膜厚度约为，例如，15nm到25nm。进一步地，Al的组分约为，例如，20％。
通过这种方式，形成缓冲层BU、沟道层CH以及阻挡层BA的层合体。该层合体通过异质外延生长而形成，即通过在[0001]晶轴(C轴)方向上的III族平面堆叠生长而形成。换言之，层合体通过(0001)Ga面生长形成。在层合体中，在沟道层CH与阻挡层BA之间的界面的附近生成二维电子气(2DEG)(参照图1和图2)。
接着，如图6所示，在阻挡层BA之上形成绝缘膜IF作为覆盖膜。例如，通过CVD(化学汽相沉积)方法等，在阻挡层BA之上沉积氮化硅膜(SiN膜)作为绝缘膜IF。绝缘膜IF的膜厚度约为，例如，90nm。接着，例如，通过CVD方法，在绝缘膜IF之上形成氧化硅膜等作为绝缘膜IFM。
接着，通过光刻技术，在绝缘膜IFM之上形成将隔离区域开口的光致抗蚀剂膜PR1。接着，如图7所示，将光致抗蚀剂膜PR1用作掩膜，注入硼(B)或者氮(N)。将硼(B)或者氮(N)穿过绝缘膜IF注入到沟道层CH和阻挡层BA中。通过这种方式，通过将离子种类诸如硼(B)或者氮(N)注入到沟道层CH和阻挡层BA中，晶体状态被改变，并且获得更高的电阻。通过这种方式形成隔离区域ISO。接着，去除光致抗蚀剂膜PR1。被隔离区域ISO围绕的区域成为有源区域AC(参照图3)。
接着，如图8所示，通过光刻技术，在绝缘膜IFM之上形成在开口区域OA1中具有开口的光致抗蚀剂膜PR2，用作掩膜。接着，将光致抗蚀剂膜PR2用作掩膜，对绝缘膜IFM进行蚀刻。从而，在绝缘膜IF之上形成在开口区域OA1中具有开口的绝缘膜IFM。接着，去除光致抗蚀剂膜PR2。
接着，如图9所示，通过光刻技术，形成在位于开口区域OA1内部的开口区域OA2中具有开口的光致抗蚀剂膜PR3。接着，将光致抗蚀剂膜PR3用作掩膜，对绝缘膜IF进行蚀刻。接着，去除光致抗蚀剂膜PR3。从而，在阻挡层BA之上形成在开口区域OA2中具有开口的绝缘膜IF。进一步地，在绝缘膜IF之上，在绝缘膜IF之上布置从开口区域OA2的端部缩回并且在开口区域OA1中具有开口的绝缘膜IFM(图10)。
接着，如图11所示，通过将绝缘膜IF和绝缘膜IFM的层合膜用作掩膜、对阻挡层BA和沟道层CH进行蚀刻，来形成穿透绝缘膜IF和阻挡层BA并且到达沟道层CH的中部的沟槽T。在开口区域OA2中，从阻挡层BA的表面进行蚀刻，到25nm到35nm的深度，以便去除二维电子气(2DEG)。换言之，在阻挡层BA的表面与沟槽T的底面之间的高度差约为25nm到35nm。沟槽T的侧面可以采用锥形。
接着，将绝缘膜IFM用作掩膜，对绝缘膜IF进行蚀刻。换言之，对沟槽T周围的绝缘膜IF进行蚀刻。接着，通过蚀刻去除绝缘膜IFM。
通过这种方式，如图12所示，绝缘膜IF的在沟槽T侧的端部在一个方向上(向图12的右侧)缩回距离Ld，并且在另一方向上(向图12的左侧)缩回距离Ls。然后，使沟道层CH从在开口区域OA2中的沟槽T的底面暴露出来，并且使阻挡层BA的表面暴露在开口区域OA1中在开口区域OA2周围的区域(缩回部分)中。通过这种方式，通过使绝缘膜IF的在沟槽T侧的端部缩回，栅极调节变得更加有效。进一步地，缓和了电场集中度，并且改进了栅极击穿电压。
接着，如图13所示，在沟槽T中并且在绝缘膜IF之上，形成栅极绝缘膜GI。例如，通过ALD(原子层沉积)方法等，在沟槽T中并且在绝缘膜IF之上沉积具有约为50nm到100nm的膜厚度的氧化铝膜(氧化铝，Al2O3)作为栅极绝缘膜GI。作为栅极绝缘膜GI，除了氧化铝膜之外，可以使用，例如，氧化硅膜或者氮化硅膜。此外，可以使用具有比氧化硅膜更高的介电常数的高介电常数膜。作为高介电常数膜，可以使用基于铪的绝缘膜，诸如，氧化铪膜(HfO2膜)、铝酸铪膜、HfON膜(氮氧化铪膜)、HfSiO膜(硅化铪膜)、HfSiON膜(氮氧化硅铪膜)或者HfAlO膜。在许多情况下，栅极绝缘膜GI的膜厚度大于沟槽T的深度。
接着，如图14所示，在栅极绝缘膜GI之上，形成将作为栅极电极GE的导电膜。例如，通过溅射方法等，在栅极绝缘膜GI之上沉积具有约为100nm的膜厚度的TiN膜作为导电膜。此处，作为导电膜，可以使用包括镍(Ni)膜和在该镍膜上方的金(Au)膜的层合膜(也称为Au/Ni膜)。
接着，如图15所示，通过光刻技术和蚀刻技术使栅极电极GE和栅极绝缘膜GI图案化，来形成栅极电极GE。例如，通过光刻技术形成用于覆盖在其处形成有栅极电极GE的区域的光致抗蚀剂膜PR4，并且将光致抗蚀剂膜PR4用作掩膜，对栅极绝缘膜GI进行蚀刻。接着，去除光致抗蚀剂膜PR4(图16)。此处，在蚀刻期间，绝缘膜IF起蚀刻停止结构的作用。进一步地，在栅极电极GE的图案化期间，使栅极电极GE图案化为在一个方向上悬伸(至图16的右侧、至漏极电极DE侧)的形状。换言之，进行图案化，以便形成场板电极作为栅极电极GE的部分。场板电极是栅极电极GE的局部区域，并且指的是从沟槽T的在漏极电极DE侧的端部延伸至漏极电极DE侧的电极部分。此处，栅极电极GE也在其他方向上悬伸(至图16的左侧、至源极电极SE侧)。注意，在漏极电极DE侧的悬伸量大于在源极电极SE侧的悬伸量。
接着，如图17所示，通过例如CVD方法等，在栅极电极GE和绝缘膜IF之上沉积具有约为1000nm的膜厚度的氧化硅膜作为层间层绝缘膜IL1。因此，可以形成包括氧化硅膜的层间层绝缘膜IL1。
接着，通过光刻技术和蚀刻技术，在层间层绝缘膜IL1中形成接触孔C1S和C1D。例如，如图18所示，通过将具有在其处形成接触孔C1S和C1D的区域中的开口的光致抗蚀剂膜(图中未示出)用作掩膜，对层间层绝缘膜IL1和在层间层绝缘膜IL1之下的绝缘膜IF进行蚀刻。从而形成接触孔C1S和C1D。接着，去除光致抗蚀剂膜。因此，使阻挡层BA从接触孔C1S和C1D的底部分暴露出来(图18)。通过这种方式，将接触孔C1S和C1D分别布置在栅极电极GE的两侧的阻挡层BA之上。
接着，如图19所示，在层间层绝缘膜IL1之上，包括在接触孔C1S和C1D的内部等，形成导电膜CL。首先，在层间层绝缘膜IL1之上，包括在接触孔C1S和C1D的内部，形成欧姆层。例如，通过溅射方法等，在层间层绝缘膜IL1之上，包括接在触孔C1S和C1D的内部，沉积具有约为20nm到50nm的厚度的钛(Ti)膜。接着，通过溅射方法等，在欧姆层之上沉积具有约为1000nm到4000nm的膜厚度的铝膜作为金属膜。接着，进行热处理，以便减小在阻挡层BA与欧姆层之间的接触电阻。例如，在氮气气氛下在650℃温度下进行约30秒的热处理。此处，作为金属膜，除了铝之外，可以使用铝合金。作为铝合金，可以使用，例如，Al和Si的合金(Al-Si)、Al和Cu(铜)的合金(Al-Cu)、或者Al和Si和Cu的合金(Al-Si-Cu)。
接着，如图20和图21所示，通过光刻技术和蚀刻技术对Ti/Al膜进行图像化，来在接触孔C1S和C1D中并且在接触孔C1S和C1D之上形成源极电极SE和漏极电极DE。例如，通过光刻技术，在导电膜CL之上形成用于覆盖在其处形成有源极电极SE的区域和在其处形成有漏极电极DE的区域的光致抗蚀剂膜PR7，并且将光致抗蚀剂膜PR7用作掩膜，对导电膜CL进行蚀刻。从而形成源极电极SE和漏极电极DE。接着，去除光致抗蚀剂膜PR7。
通过接触孔C1S将源极电极SE电耦合至在栅极电极GE的一侧的阻挡层BA，通过接触孔C1D将漏极电极DE电耦合至在栅极电极GE的另一侧的阻挡层BA。
然后，形成源极电极SE，以便延伸超过栅极电极GE上方、至漏极电极DE侧。从与接触孔C1S的在栅极电极GE侧的端部对应的位置到源极电极SE的在漏极电极DE侧的端部的、在源极电极SE中的区域，称为源极场板部分。该源极场板部分在X方向上的宽度(即，在图3中SFP的长度)约为，例如，3μm到10μm。然后，在源极场板部分处形成间隙(开口)S(图21)。
接着，在层间层绝缘膜IL1之上，包括在源极电极SE和漏极电极DE之上，形成保护绝缘膜(也称为表面保护膜)PRO。例如，作为保护绝缘膜PRO，使用氮氧化硅膜(下层膜PROa)和聚酰亚胺膜(上层膜PROb)的层合膜。首先，通过CVD方法等，在层间层绝缘膜IL1之上，包括在源极电极SE和漏极电极DE之上，沉积具有约为900nm的膜厚度的氮氧化硅(SiON)膜。
接着，通过蚀刻掉在与源极电极SE和漏极电极DE在同一层中的接线的局部区域(例如，焊盘区域，在图中未示出)之上的氮氧化硅膜(PROa)，可以使区域(焊盘区域)暴露出来。在焊盘区域中，包括有源极焊盘SP、漏极焊盘DP等。
接着，如图22和图23所示，进行氢气退火。即，在氢气气氛下进行热处理。例如，在其中载入了衬底SUB的处理室(腔)中，在氢气气氛下，在400℃或者更高温度下，进行30分钟或者更久的热处理。
接着，如图24和图25所示，在氮氧化硅膜(PROa)之上形成具有约为7000nm的膜厚度的聚酰亚胺膜(PROb)。例如，在与源极电极SE和漏极电极DE在同一层中的接线的暴露部分(例如，焊盘区域，在图中未示出)和氮氧化硅膜(PROa)之上，涂覆光敏聚酰亚胺膜(PROb)。例如，通过旋涂来向衬底SUB的表面涂覆聚酰亚胺的前身液体、并且然后将其干燥，来形成聚酰亚胺膜(PROb)。接着，通过使光敏聚酰亚胺膜(PROb)曝光和显影，去除在焊盘区域等之上的聚酰亚胺膜(PROb)。接着，进行热处理，从而使聚酰亚胺膜(PROb)硬化。
通过该过程，可以形成根据本实施例的半导体器件(图1和图2)。此处，该过程是示例，并且根据本实施例的半导体器件也可以通过除了该过程之外的过程制造而成。
此处，氢气退火的定时不限于在形成氮氧化硅膜(PROa)之后和在形成聚酰亚胺膜(PROb)之前。然而，聚酰亚胺膜在400℃或者更高的热量下耐热性差，因此，当使用聚酰亚胺膜(PROb)时，氢气退火优选地在形成聚酰亚胺膜(PROb)之前进行。进一步地，氢气退火优选地至少在形成源极电极SE和漏极电极DE之后进行。
图26是示出了在进行氢气退火/不进行氢气退火与阈值电位之间的关系的曲线图。垂直轴表示漏极电流((Id，A/mm)，并且水平轴表示在栅极与源极之间的电压(Vgs，V)。即，图26示出了电流-电压特性。“进行氢气退火”的情况，示出了如本实施例一样进行了氢气退火的MIS类型的场效应晶体管的电流-电压特性(此处，未形成间隙S)。“不进行氢气退火”的情况，示出了未进行氢气退火的MIS类型的场效应晶体管的电流-电压特性。如图26所示，当进行氢气退火时，阈值电位倾向于上升。此处，在氢气气氛下在400℃温度下进行30分钟的氢气退火。
通过这种方式，发现阈值电位通过氢气退火处理而上升。特别是在如本实施例一样在源极电极SE的源极场板部分处形成间隙(开口)S的情况下，通过间隙S供给氢气、并且阈值电位可以有效地上升。进一步地，通过在栅极电极GE上方布置间隙S，可以有效地提高阈值电位。
进一步地，通过将在源极电极SE的源极场板部分处的间隙S不形成为切口形状(notched shape)而是形成为开口，在源极场板部分的端部与漏极电极DE之间的距离变化更小，并且缓和电场集中度的效果增加。
进一步地，根据本实施例，由于间隙S形成在源极电极SE的源极场板部分处，所以可以缓和添加至衬底SUB的应力并且减小衬底SUB的应变。尤其在将铝膜(包括包含铝的膜)用作源极电极SE的情况下，衬底SUB可能会由于应力而内凹变形。进一步地，在源极电极SE中形成源极场板部分的情况下，被铝膜覆盖的区域增加，并且因此，由铝膜所导致的应力的问题增加。与此相反，在本实施例中，由于间隙S形成在源极电极SE的源极场板部分处，所以能够缓和添加至衬底SUB的应力并且减小衬底SUB的应变。
进一步地，在本实施例中，由于间隙S形成在源极电极SE的源极场板部分处，所以可以减小栅极电极GE和源极电极SE彼此面对的面积。因此，可以减小在栅极电极GE与源极电极SE之间的电容并且改进开关特性。
(实施例2)
在本实施例中，对在源极电极SE中形成间隙(开口)S的示例进行说明。
虽然在实施例1中，形成有多个间隙(开口)S，并且间隙S中的每个间隙S在X方向上的宽度W1均设置为大于沟槽T在X方向上的宽度WT和栅极电极GE在X方向上的宽度WGE，但间隙S的数量和形状不限于此。
<第一示例>
图27是示出了根据本实施例的半导体器件的第一示例的配置的平面图。此处，在本实施例中，除了在源极电极SE中的间隙(开口)S的形状之外的配置，均与根据实施例1的半导体器件相同。因此省略了对与实施例1相似的结构和制造过程的说明。
如图27所示，在本示例中，形成有多个间隙(开口)S，并且间隙S中的每个间隙S在X方向上的宽度W1均设置为大于沟槽T在X方向上的宽度WT并且小于栅极电极GE在X方向上的宽度WGE。例如，在间隙S之间的距离与实施例1可比。
<第二示例>
图28是示出了根据本实施例的半导体器件的第二示例的配置的平面图。此处，在本实施例中，除了在源极电极SE中的间隙(开口)S的形状之外的配置，均与根据实施例1的半导体器件相同。因此省略了对与实施例1相似的结构和制造过程的说明。
如图28所示，在本示例中采用了通过将在实施例1中的多个间隙(开口)S接起来而形成的形状。
具体地，间隙(开口)S在X方向上的宽度W1设置为大于沟槽T在X方向上的宽度WT并且小于栅极电极GE在X方向上的宽度WGE，并且间隙(开口)S在Y方向上的长度L1设置为大于沟槽T在Y方向上的长度LT。此处，LGE是栅极电极GE在Y方向上的长度。如上所描述，栅极电极GE的平面形状比沟槽T的平面形状大一个尺寸，并且它们的关系是：LGE﹥LT、WGE﹥WT。
<其他示例>
图29和图30是示出了根据本实施例的半导体器件的其他示例的配置的平面图。
间隙(开口)S的形状可以是正方形的或者在Y方向上具有长边的形状。进一步地，多个间隙(开口)S可以不布置为一行而是布置为两行(图29)。进一步地，在两行或者多行布置的情况下，相邻的间隙(开口)S可以是交错的，例如，可以布置为Z字形(图30)。
至此，虽然已经在实施例的基础上对本发明人建立的本发明进行了具体说明，但是不言而喻地，本发明不限于上述实施例，并且，在不脱离本发明的要旨的范围内，可以进行各种修改。
例如，虽然在实施例1中将绝缘膜IF布置在阻挡层BA之上(图1)，但是也可以在阻挡层BA与绝缘膜IF之间形成封盖层。该封盖层是具有比阻挡层BA更大的电子亲和势的氮化物半导体。作为封盖层，可以使用，例如，氮化镓(GaN)层。该GaN层通过例如金属有机化学汽相沉积方法等异质外延地生长。
在这种情况下，形成穿透绝缘膜IF、封盖层以及阻挡层BA并且到达沟道层CH的中部的沟槽T。进一步地，在这种情况下，在栅极电极GE的两侧的封盖层之上，形成源极电极SE和漏极电极DE。通过形成这种封盖层，可以减小在封盖层与源极电极SE之间的接触电阻(欧姆接触电阻)。进一步地，能够减小在封盖层与漏极电极DE之间的接触电阻(欧姆接触电阻)。
进一步地，虽然在实施例1中将GaN用作沟道层CH并且将AlGaN用作阻挡层BA，但是它们不限于这些材料，例如，可以将InGaN用作沟道层CH并且可以将AlInN或者AlInGaN用作阻挡层BA，而且，当使用封盖层时，可以将InGaN用作封盖层。通过这种方式，用于沟道层CH、阻挡层BA以及封盖层的材料组合，可以在层的功能奏效的范围内，任意地调整。

Claims (15)

1.一种半导体器件的制造方法，包括以下步骤：
(a)在衬底上方形成第一氮化物半导体层；
(b)在所述第一氮化物半导体层之上形成第二氮化物半导体层，所述第二氮化物半导体层具有小于所述第一氮化物半导体层的电子亲和势；
(c)通过蚀刻所述第二氮化物半导体层和所述第一氮化物半导体层而形成沟槽，所述沟槽穿透所述第二氮化物半导体层、并且到达所述第一氮化物半导体层的中部；
(d)形成栅极电极，所述栅极电极形成在所述沟槽之上、其间中介有栅极绝缘膜，并且所述栅极电极在第一方向上延伸；
(e)在所述栅极电极之上形成导电膜，其间中介有第一绝缘膜；
(f)通过蚀刻所述导电膜：形成第一电极，所述第一电极在所述栅极电极的一侧耦合至所述第二氮化物半导体层；并且形成第二电极，所述第二电极在所述栅极电极的另一侧耦合至所述第二氮化物半导体层；以及
(g)在所述步骤(f)之后，在氢气气氛下对所述衬底进行热处理，
其中在所述步骤(f)中形成的所述第一电极，在与所述第一方向相交的第二方向上、延伸超过所述栅极电极上方、至所述第二电极之侧，并且具有开口。
2.根据权利要求1所述的半导体器件的制造方法，进一步包括以下步骤：
(h)在所述第一电极和所述第二电极上方形成第二绝缘膜，
其中所述步骤(g)在所述步骤(h)之前进行。
3.根据权利要求2所述的半导体器件的制造方法，
其中所述步骤(h)包括以下步骤：
(h1)在所述第一电极和所述第二电极之上形成第一膜；以及
(h2)在所述第一膜之上形成第二膜，以及
其中所述步骤(g)在所述步骤(h1)与所述步骤(h2)之间进行。
4.根据权利要求1所述的半导体器件的制造方法，
其中所述步骤(e)包括以下步骤：
(e1)通过蚀刻在所述栅极电极的两侧的所述第一绝缘膜，形成接触孔；以及
(e2)在所述接触孔和所述第一绝缘膜之上形成所述导电膜。
5.根据权利要求1所述的半导体器件的制造方法，其中所述开口布置在所述栅极电极上方。
6.根据权利要求5所述的半导体器件的制造方法，其中形成有多个开口。
7.根据权利要求6所述的半导体器件的制造方法，其中所述开口中的每个开口在所述第二方向上的宽度均大于所述栅极电极在所述第二方向上的宽度。
8.根据权利要求6所述的半导体器件的制造方法，其中所述开口中的每个开口在所述第二方向上的宽度均大于所述沟槽在所述第二方向上的宽度、并且小于所述栅极电极在所述第二方向上的宽度。
9.根据权利要求5所述的半导体器件的制造方法，
其中所述开口在所述第二方向上的宽度大于所述沟槽在所述第二方向上的宽度、并且小于所述栅极电极在所述第二方向上的宽度，以及
其中所述开口在所述第一方向上的长度大于所述沟槽在所述第一方向上的长度。
10.一种半导体器件，包括：
第一氮化物半导体层，所述第一氮化物半导体层形成在衬底上方；
第二氮化物半导体层，所述第二氮化物半导体层形成在所述第一氮化物半导体层之上、并且具有小于所述第一氮化物半导体层的电子亲和势；
沟槽，所述沟槽穿透所述第二氮化物半导体层并且到达所述第一氮化物半导体层的中部；
栅极电极，所述栅极电极形成在所述第二氮化物半导体层之上、其间中介有栅极绝缘膜，并且所述栅极电极在第一方向上延伸；
第一电极，所述第一电极在所述栅极电极的一侧耦合至所述第二氮化物半导体层；以及
第二电极，所述第二电极在所述栅极电极的另一侧耦合至所述第二氮化物半导体层；以及
其中所述第一电极形成在所述栅极电极上方、其间中介有第一绝缘膜，所述第一电极在与所述第一方向相交的第二方向上、延伸超过所述栅极电极上方、至所述第二电极之侧，并且具有开口。
11.根据权利要求10所述的半导体器件，其中所述开口布置在所述栅极电极上方。
12.根据权利要求11所述的半导体器件，其中形成有多个所述开口。
13.根据权利要求12所述的半导体器件，其中所述开口中的每个开口在所述第二方向上的宽度均大于所述栅极电极在所述第二方向上的宽度。
14.根据权利要求12所述的半导体器件，其中所述开口中的每个开口在所述第二方向上的宽度均大于所述沟槽在所述第二方向上的宽度、并且小于所述栅极电极在所述第二方向上的宽度。
15.根据权利要求11所述的半导体器件，其中所述开口在所述第二方向上的宽度大于所述沟槽在所述第二方向上的宽度、并且小于所述栅极电极在所述第二方向上的宽度，以及
其中所述开口在所述第一方向上的长度大于所述沟槽在所述第一方向上的长度。
CN201610011394.XA 2015-03-02 2016-01-08 半导体器件的制造方法和半导体器件 Active CN105938799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015040075A JP6468886B2 (ja) 2015-03-02 2015-03-02 半導体装置の製造方法および半導体装置
JP2015-040075 2015-03-02

Publications (2)

Publication Number Publication Date
CN105938799A true CN105938799A (zh) 2016-09-14
CN105938799B CN105938799B (zh) 2021-04-06

Family

ID=56845484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610011394.XA Active CN105938799B (zh) 2015-03-02 2016-01-08 半导体器件的制造方法和半导体器件

Country Status (3)

Country Link
US (1) US10256100B2 (zh)
JP (1) JP6468886B2 (zh)
CN (1) CN105938799B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735810A (zh) * 2017-04-21 2018-11-02 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
CN114127954A (zh) * 2021-08-11 2022-03-01 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN114127955A (zh) * 2021-08-11 2022-03-01 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN117457735A (zh) * 2023-12-22 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构及其制作方法、芯片
WO2024041626A1 (zh) * 2022-08-25 2024-02-29 苏州能讯高能半导体有限公司 栅极结构、半导体器件及半导体器件的制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
JP6250113B2 (ja) * 2016-08-23 2017-12-20 株式会社三共 遊技機
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP2018056506A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP7308593B2 (ja) * 2017-03-23 2023-07-14 ローム株式会社 窒化物半導体装置
JP6811737B2 (ja) 2018-03-13 2021-01-13 株式会社東芝 半導体装置
JP7071878B2 (ja) * 2018-05-29 2022-05-19 株式会社東芝 半導体装置
JP7065692B2 (ja) * 2018-05-29 2022-05-12 株式会社東芝 半導体装置
CN110581163B (zh) * 2018-06-08 2023-07-18 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10707322B2 (en) * 2018-10-22 2020-07-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
JP7177660B2 (ja) * 2018-10-26 2022-11-24 株式会社東芝 半導体装置
EP3817049A4 (en) * 2019-04-01 2021-12-29 Nuvoton Technology Corporation Japan Resistance element and electrical power amplifier circuit
US11784232B2 (en) * 2019-06-04 2023-10-10 Nippon Telegraph And Telephone Corporation Field effect transistor and method for manufacturing the same
CN112993018A (zh) * 2019-12-02 2021-06-18 吴俊鹏 一种降低三五族半导体器件寄生电容的方法及三五族半导体器件结构
JP7396922B2 (ja) 2020-02-13 2023-12-12 株式会社デンソー 窒化物半導体装置の製造方法
CN111293174A (zh) * 2020-02-25 2020-06-16 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN111554735A (zh) * 2020-05-12 2020-08-18 南方科技大学 半导体器件场板的制作方法
WO2022160240A1 (zh) * 2021-01-29 2022-08-04 华为技术有限公司 晶体管、电子器件及终端设备
WO2023015494A1 (en) * 2021-08-11 2023-02-16 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291203A1 (en) * 2010-05-31 2011-12-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件
US20150340344A1 (en) * 2013-09-10 2015-11-26 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5338433B2 (ja) * 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
JP5749580B2 (ja) * 2011-06-16 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5848680B2 (ja) * 2011-11-22 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2013258344A (ja) 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6347052B2 (ja) * 2013-06-05 2018-06-27 パナソニックＩｐマネジメント株式会社 半導体装置
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291203A1 (en) * 2010-05-31 2011-12-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件
US20150340344A1 (en) * 2013-09-10 2015-11-26 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735810A (zh) * 2017-04-21 2018-11-02 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
CN108735810B (zh) * 2017-04-21 2023-04-18 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
CN114127954A (zh) * 2021-08-11 2022-03-01 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN114127955A (zh) * 2021-08-11 2022-03-01 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
WO2023015495A1 (en) * 2021-08-11 2023-02-16 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN114127955B (zh) * 2021-08-11 2024-01-09 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
WO2024041626A1 (zh) * 2022-08-25 2024-02-29 苏州能讯高能半导体有限公司 栅极结构、半导体器件及半导体器件的制备方法
CN117457735A (zh) * 2023-12-22 2024-01-26 英诺赛科（珠海）科技有限公司 一种晶体管结构及其制作方法、芯片

Also Published As

Publication number Publication date
US20160260615A1 (en) 2016-09-08
US10256100B2 (en) 2019-04-09
JP6468886B2 (ja) 2019-02-13
JP2016162879A (ja) 2016-09-05
CN105938799B (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN105938799A (zh) 半导体器件的制造方法和半导体器件
US20220336631A1 (en) Semiconductor device
JP6251071B2 (ja) 半導体装置
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
JP6341679B2 (ja) 半導体装置
JP7082508B2 (ja) 窒化物半導体装置
CN105390539A (zh) 半导体器件
CN105870010A (zh) 半导体器件的制造方法和半导体器件
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
US11804544B2 (en) High electron mobility transistor and method for fabricating the same
CN103177960A (zh) 对硅衬底上的iii族氮化物的衬底击穿电压的改进
CN102694019A (zh) 氮化物半导体器件及其制造方法
EP3657549B1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JP7065370B2 (ja) 半導体デバイス及びその製造方法
US10541321B2 (en) Manufacturing method of semiconductor device
CN102487081A (zh) 化合物半导体器件及其制造方法
JP2010135824A (ja) 半導体装置及びその製造方法
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
JP2007096203A (ja) ２次元キャリアガス層を有する電界効果トランジスタ
JP2022027722A (ja) 段階的フィールドプレートを備えた窒化ガリウム系デバイス及びその製造方法
TW201933490A (zh) 半導體裝置及其製造方法
TW201639180A (zh) 二極體元件及其製造方法
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
CN110875383B (zh) 半导体装置及其制造方法
US9831311B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant