CN105723617B - 电压检测器、基准电压设定方法以及存储介质 - Google Patents

电压检测器、基准电压设定方法以及存储介质 Download PDF

Info

Publication number
CN105723617B
CN105723617B CN201480062188.0A CN201480062188A CN105723617B CN 105723617 B CN105723617 B CN 105723617B CN 201480062188 A CN201480062188 A CN 201480062188A CN 105723617 B CN105723617 B CN 105723617B
Authority
CN
China
Prior art keywords
voltage
mos transistor
reference voltage
write
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480062188.0A
Other languages
English (en)
Other versions
CN105723617A (zh
Inventor
山羽义郎
竹原聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of CN105723617A publication Critical patent/CN105723617A/zh
Application granted granted Critical
Publication of CN105723617B publication Critical patent/CN105723617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

提供一种检测输入电压是否为预先决定的阈值电压以上的电压检测器，该电压检测器具备：基准电压生成部，其生成基准电压；以及比较器，其被输入基准电压和输入电压，检测输入电压是否为根据基准电压而决定的阈值电压以上，其中，基准电压生成部具有：具有控制栅极和浮动栅极的第一写入MOS晶体管、第二写入MOS晶体管、第一输出MOS晶体管以及第二输出MOS晶体管。

Description

电压检测器、基准电压设定方法以及存储介质
技术领域
本发明涉及一种检测输入电压是否为预先决定的阈值电压以上的电压检测器、基准电压设定方法以及程序。
背景技术
在检测输入电压是否为预先决定的阈值电压以上的电压检测器中，作为用于规定阈值电压的基准电压生成电路，已知一种使用以耗尽型进行动作的MOSFET以及以增强型进行动作的MOSFET的电路(例如，参照专利文献1)。
专利文献1：日本特开2002-368107号公报
发明内容
发明要解决的问题
然而，在以往的基准电压生成电路中基准电压是固定的。因此，使用基准电压生成电路的电压检测器无法任意地设定阈值电压。
用于解决问题的方案
在本发明的第1方式中，提供一种检测输入电压是否为预先决定的阈值电压以上的电压检测器，该电压检测器具备：基准电压生成部，其生成基准电压；以及比较器，其被输入基准电压和输入电压，检测输入电压是否为根据基准电压而决定的阈值电压以上，其中，基准电压生成部具有：第一写入MOS晶体管，其具有控制栅极和浮动栅极；第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压。
在本发明的第2方式中，提供一种对基准电压生成部进行设定的基准电压设定方法，其中，该基准电压生成部具备：第一写入MOS晶体管，其具有控制栅极和浮动栅极；第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压，在该基准电压设定方法中，在将第一写入MOS晶体管和第一输出MOS晶体管的浮动栅极所蓄积的电荷的状态设定为基准状态之后，通过第二写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第二写入MOS晶体管和第二输出MOS晶体管为增强状态，通过第一写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第一写入MOS晶体管和第一输出MOS晶体管为耗尽状态。
在本发明的第3方式中，提供一种使对基准电压生成部进行控制的计算机执行对基准电压生成部进行设定的基准电压设定方法的程序，其中，该基准电压生成部具备：第一写入MOS晶体管，其具有控制栅极和浮动栅极；第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出基准电压，在该基准电压设定方法中，在将第一写入MOS晶体管和第一输出MOS晶体管的浮动栅极所蓄积的电荷的状态设定为基准状态之后，通过第二写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第二写入MOS晶体管和第二输出MOS晶体管为增强状态，通过第一写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使第一写入MOS晶体管和第一输出MOS晶体管为耗尽状态。
在本发明的第4方式中，提供一种检测输入电压是否为预先决定的阈值电压以上的电压检测器，该电压检测器具备：基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压。
在本发明的第5方式中，提供如下一种电压检测器：基准电压生成部具备第一基准电压生成部，在基准电压检测模式下输入电压为预先决定的第一阈值电压的情况下，该第一基准电压生成部生成作为CMOS反相器的输出发生反转时的设定电压的第一基准电压。
在本发明的第6方式中，提供如下一种电压检测器，在该电压检测器中，第一基准电压生成部具有：第一写入MOS晶体管，其具有控制栅极和浮动栅极；第二写入MOS晶体管，其与第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；第一输出MOS晶体管，其具有与第一写入MOS晶体管的控制栅极电连接的控制栅极、以及与第一写入MOS晶体管的浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与第一输出MOS晶体管串联连接，具有与第二写入MOS晶体管的控制栅极电连接的控制栅极、以及与第二写入MOS晶体管的浮动栅极电连接的浮动栅极，其中，第一写入MOS晶体管和第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，第一输出MOS晶体管和第二输出MOS晶体管是不具有隧道氧化膜的非易失性存储元件，从第一输出MOS晶体管与第二输出MOS晶体管的连接点输出第一基准电压。
在本发明的第7方式中，提供如下一种电压检测器：在第一基准电压生成部中设定第一基准电压的基准电压设定模式的情况下，电压选择部选择基准电压。
在本发明的第8方式中，提供如下一种电压检测器：还具备栅极控制部，该栅极控制部在基准电压设定模式下以使第一基准电压生成部所输出的第一基准电压与在基准电压检测模式下检测出的设定电压相等的方式对第一写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制。
在本发明的第9方式中，提供如下一种电压检测器：还具备电流镜，该电流镜在基准电压设定模式下基于从电压检测器的外部输入的外部电流来生成小于外部电流的调整用电流，栅极控制部对第二输出MOS晶体管输入调整用电流，以使第一基准电压生成部所输出的第一基准电压与预先决定的电压相等的方式对第二写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制，之后，在不对第二输出MOS晶体管输入调整用电流的状态下，以使第一基准电压生成部所输出的第一基准电压与预先决定的电压相等的方式对第一写入MOS晶体管的浮动栅极所保存的电荷的状态进行控制。
在本发明的第10方式中，提供如下一种电压检测器：基准电压生成部还具备第二基准电压生成部，在基准电压检测模式下输入电压为与第一基准电压不同的预先决定的第二阈值电压的情况下，该第二基准电压生成部生成作为CMOS反相器的输出发生反转时的设定电压的第二基准电压。
在本发明的第11方式中，提供一种对电压检测器的基准电压生成部进行设定的基准电压设定方法，其中，该电压检测器检测输入电压是否为预先决定的阈值电压以上，具备：基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压，在该基准电压设定方法中，比较器具备CMOS反相器，逐渐改变用于检测基准电压的设定电压，来检测CMOS反相器的输出发生反转时的设定电压，在基准电压生成部设定所检测出的设定电压来作为基准电压。
在本发明的第12方式中，提供一种使对电压检测器的基准电压生成部进行控制的计算机执行对电压检测器的基准电压生成部进行设定的基准电压设定方法的程序，其中，该电压检测器检测输入电压是否为预先决定的阈值电压以上，具备：基准电压生成部，其生成与阈值电压相应的基准电压；电压选择部，其选择设定电压和基准电压中的某一个来输出，该设定电压用于测定基准电压生成部应该生成的基准电压；以及比较器，其具有CMOS反相器，电压选择部所选择出的设定电压或基准电压被输入到CMOS反相器的输入端子，输入电压被输入到CMOS反相器的电源端子，其中，电压选择部在用于检测相对于阈值电压基准电压生成部应该生成的基准电压的基准电压检测模式的情况下选择设定电压，在用于检测输入电压是否为阈值电压以上的实际动作模式的情况下选择基准电压，在该基准电压设定方法方法中，比较器具备CMOS反相器，逐渐改变用于检测基准电压的设定电压，来检测CMOS反相器的输出发生反转时的设定电压，在基准电压生成部设定所检测出的设定电压来作为基准电压。
此外，上述的发明的概要并没有列举出本发明需要的特征的全部。另外，这些特征群的子组合也能够成为发明。
附图说明
图1示出本实施方式所涉及的电压检测器100的概要。
图2示出本实施方式所涉及的电压检测器100的动作的一例。
图3是示出比较器50的结构例的图。
图4示出本实施方式所涉及的电压检测器100的详细结构例。
图5示出基准电压(VrefH、VrefL)的检测方法的概要。
图6示出本实施方式所涉及的基准电压生成部20的基本电路。
图7示出具备隧道氧化膜的非易失性存储元件70。
图8示出基准电压生成部20的电路结构的一例。
图9示出本实施方式所涉及的基准电压生成部20的电路结构的一例。
图10是示出基准电压的设定方法的流程图。
图11是用于说明基准电压Vref的设定方法的图。
图12示出本实施方式所涉及的非易失性存储元件70的设定方法。
图13示出基准电压设定模式下的电压检测器100的动作的一例。
图14示出向增强型MOS晶体管M2的写入动作。
图15示出基准电压设定模式下的电压检测器100的动作的一例。
图16示出向耗尽型MOS晶体管M1w的写入动作。
图17示出本实施方式所涉及的基准电压生成部20的电路结构的一例。
图18示出基准电压生成部20的电路结构的一例。
图19示出基准电压生成部20的电路结构的一例。
图20示出基准电压生成部20的电路结构的一例。
图21示出阈值电压Vth相对于写入时间的变化量。
图22示出基准电压生成部20的电路结构的一例。
图23示出阈值电压Vth相对于写入时间的变化。
图24示出基准电压Vref相对于调整时间的转变状态。
图25示出基准电压生成部20的电路结构的一例。
图26示出基准电压生成部20的电路结构的一例。
图27示出基准电压Vref相对于调整时间的转变状态。
图28示出电压检测器100的结构的一例。
图29示出实际动作模式下的电压检测器100的结构的一例。
图30示出基准电压生成部20中的第一MOS晶体管M1和第二MOS晶体管M2的其它连接例。
图31示出本发明的实施方式所涉及的计算机1900的硬件结构的一例。
具体实施方式
下面，通过发明的实施方式来说明本发明，但是下面的实施方式并不是对权利要求书所涉及的发明进行限定。另外，实施方式中说明的特征的组合的全部未必均是发明的解决方案所必需的。
图1示出本实施方式所涉及的电压检测器100的概要。电压检测器100具备基准电压生成部20、电压选择部40以及比较器50。电压检测器100检测输入电压Vin是否为预先决定的目标电压以上。
基准电压生成部20生成用于规定目标电压的基准电压。本例的基准电压生成部20具备具有非易失性存储元件的第一基准电压生成部21和第二基准电压生成部22。基准电压生成部20通过调整非易失性存储元件，来调整第一基准电压生成部21和第二基准电压生成部22所生成的基准电压。第一基准电压生成部21和第二基准电压生成部22生成水平不同的基准电压。作为本实施方式所涉及的其它例，第一基准电压生成部21和第二基准电压生成部22中的任一方具有非易失性存储元件，通过调整该非易失性存储元件来调整基准电压。
第一基准电压生成部21生成基准电压VrefH后将其输出到电压选择部40。第二基准电压生成部22生成小于基准电压VrefH的基准电压VrefL后将其输出到电压选择部40。
电压选择部40选择第一基准电压生成部21所生成的基准电压VrefH和第二基准电压生成部22所生成的基准电压VrefL中的某一个来输入到比较器50。比较器50检测输入电压Vin是否为与电压选择部40所选择出的基准电压相应的目标电压以上。比较器50的输出状态根据输入电压Vin是否为目标电压以上来转变。在本例中，在输入电压Vin小于目标电压的情况下，比较器50的输出为接地电位等基准电位。另外，在输入电压Vin为目标电压以上的情况下，比较器50的输出为与输入电压Vin大致相等的电压。在本说明书中，将比较器50的输出从基准电位变化为输入电压Vin的情况、以及比较器50的输出从输入电压Vin变化为基准电位的情况称为比较器50的输出发生“反转”。
电压选择部40根据比较器50的输出来选择基准电压VrefH和基准电压VrefL中的某一个。在本例中，在比较器50输出了基准电位的情况下，电压选择部40选择基准电压VrefH。另外，在比较器50输出了与输入电压Vin大致相等的电压的情况下，电压选择部40选择基准电压VrefL。由此，电压检测器100进行滞后动作。
图2示出本实施方式所涉及的电压检测器100的动作的一例。横轴表示向电压检测器100输入的输入电压Vin[V]，纵轴表示电压检测器100的输出电压Vout[V]。
如上述那样，本例的电压检测器100进行滞后动作。也就是说，电压检测器100的目标电压根据比较器50的输出的状态不同而不同。在本例的电压检测器100中，比较器50输出了基准电位的情况下的第一目标电压被设定为V1，比较器50输出了与输入电压Vin大致相等的电压的情况下的第二目标电压被设定为V2。根据要求的规格来适当变更目标电压。
当在比较器50的输出电压Vout为基准电位的状态下输入电压Vin增加且变为第一目标电压V1时，作为比较器50的输出电压Vout，输出与输入电压Vin大致相等的电压。另外，当在比较器50的输出电压Vout与输入电压Vin大致相等的状态下输入电压Vin降低且变为第二目标电压V2时，比较器50的输出电压Vout成为基准电位。
以上示出的本实施方式所涉及的电压检测器在能量采集的领域特别有用。在能量采集的领域中使用电压检测器的情况下，将小的能量贮存在电容器中，在贮存到能够使用的电压之后，以该能量进行作业。在贮存到第一目标电压V1的电压之后，能够使用从第一目标电压V1到第二目标电压V2的电压差来进行作业。该电压差V1-V2根据所要求的系统不同而不同。因此，通过任意设定第一目标电压V1的电位和第二目标电压V2的电位，能够决定想要达到的系统的性能，从而能够得到显著优点。
图3是表示比较器50的结构例的图。比较器50具备CMOS反相器51和输出电路52。比较器50与被输入到电源端子的电压VIN和被输入到输入端子的基准电压相应地进行开关动作。此外，电源端子是指与CMOS反相器51的源极端子连接的端子，输入端子是指与CMOS反相器51的栅极端子连接的端子。
CMOS反相器51具有CMOS晶体管(Mp、Mn)。CMOS反相器51是电源端子输入型的CMOS反相器，正侧电源端子被输入输入电压Vin，负侧电源端子与GND连接。本例的CMOS反相器51的正侧电源端子是与CMOS晶体管Mp的源极连接的端子，负侧电源端子是与CMOS晶体管Mn的源极连接的端子。本例的CMOS反相器51的正侧电源端子作为被输入输入电压的输入电压端子而发挥功能。另外，向CMOS反相器51的输入端子输入电压选择部40所选择出的基准电压VrefH或VrefL。如上所述，CMOS反相器51的输入端子是指与CMOS晶体管(Mp、Mn)的各栅极连接的端子。本例的CMOS反相器51的输入端子作为被输入基准电压的基准电压端子而发挥功能。
输出电路52输出与CMOS反相器51所输出的输出电压Vouti相应的电压VOUT。例如，输出电路52可以具有与CMOS反相器51多级连接的CMOS反相器，也可以具有其它一般的输出用电路。例如，输出电路52可以具有对是否输出CMOS反相器51的输出电压Vouti进行切换的PMOS开关，也可以具有将根据CMOS反相器51的输出电压Vouti来进行动作的、源极连接于接地电位的NMOS电路。另外，输出电路52也可以具有多种输出用电路以及与各个输出用电路对应的输出端子。
根据输入电压Vin与基准电压Vref之间的差是否为CMOS反相器51中的PMOS晶体管Mp的阈值以上来决定CMOS反相器51输出接地电位还是输出与输入电压Vin大致相等的电压。能够通过基准电压Vref来对CMOS反相器51的输出发生反转的动作点(目标电压)进行调整。在本例中，电压选择部40根据输出电路52的输出来选择基准电压VrefH和VrefL中的某一个，由此能够根据输出电路52的输出来变更目标电压。由此，电压检测器100如图2所示那样进行滞后动作。
根据比较器50所包括的CMOS反相器51的特性来决定相对于电压检测器100应该进行动作的目标电压应该向比较器50输入什么样的基准电压Vref。但是，CMOS反相器51的特性具有偏差，因此为了使电压检测器100以目标电压高精度地进行动作，优选使用考虑了CMOS反相器51的特性的偏差等的基准电压Vref。
图4示出本实施方式所涉及的电压检测器100的详细结构例。本例的电压检测器100具有基准电压检测模式、基准电压设定模式以及实际动作模式这三个动作模式，其中，该基准电压检测模式是检测用于使比较器50以所设定的目标电压进行动作的基准电压Vref的模式，该基准电压设定模式是为了使基准电压生成部20输出所检测出的基准电压Vref而对基准电压生成部20进行设定的模式，该实际动作模式是使用所设定的基准电压Vref来对输入电压Vin与目标电压进行比较的模式。另外，本例的电压检测器100除了具备图1所示的结构以外，还具备模式选择部10和测试电路60。另外，电压检测器100具有将电压检测器100的内部与外部电连接的各端子VPP、DATA、SCLK、PULSE、GND、VIN、VREF、IREF、VMON、OUT。此外，Vref端子和IREF端子可以是同一端子。
模式选择部10选择电压检测器100的动作模式。模式选择部10可以基于从VPP端子输入的电压来选择动作模式。模式选择部10根据所选择出的动作模式来对电压选择部40、第一基准电压生成部21以及第二基准电压生成部22进行控制。
在实际动作模式下，模式选择部10基于表示比较器50的输出状态的信号来使电压选择部40选择基准电压。由此，实现图2所示的滞后动作。测试电路60具有电流镜61和放大电路62。测试电路60在实际动作模式下不进行动作，在基准电压设定模式下进行动作。另外，本例的电压选择部40根据动作模式来选择由第一基准电压生成部21输出的基准电压VrefH、由第二基准电压生成部22输出的基准电压VrefL以及从外部输入到VREF端子的设定电压中的某一个来输出到比较器50。
首先，对基准电压检测模式下的电压检测器100的动作进行说明。在图4中，主要以粗线示出在基准电压检测模式下信号流动的线。模式选择部10在选择了基准电压检测模式的情况下，使电压选择部40选择从VREF端子输出的设定电压Vref。在基准电压检测模式下，向VREF端子输入水平逐渐变化的设定电压。电压选择部40选择逐渐变化的设定电压Vref来输入到CMOS反相器51的输入端子。
另外，在基准电压检测模式下，从VIN端子向比较器50输入电压检测器100进行动作的目标电压。在本例中，为了进行滞后动作，电压检测器100以第一目标电压V1和第二目标电压V2这两个目标电压进行动作。在该情况下，第一目标电压V1和第二目标电压V2被顺次输入到VIN端子。VIN端子与比较器50的电源端子连接。
比较器50根据被输入的设定电压Vref和目标电压来进行动作。在由于设定电压Vref逐渐变化而使得设定电压Vref与目标电压之间的差变为规定值以上的情况下，比较器50的输出状态发生转变。比较器50的输出端子与OUT端子连接。比较器的输出状态发生转变时的设定电压Vref的水平为与该目标电压对应的基准电压的水平。可以由与OUT端子连接的外部设备监视比较器50的输出状态，也可以由电压检测器100的内部电路监视比较器50的输出状态。
图5示出基准电压检测模式下的基准电压(VrefH、VrefL)的检测方法的概要。纵轴表示从VIN端子输入的输入电压Vin、向CMOS反相器51的输入端子输入的设定电压Vref以及基准电压(VrefH、VrefL)的电压水平[V]，横轴表示时刻t。
向VIN端子输入的目标电压随着时刻的经过而逐渐增加，当达到预先决定的目标电压时被保持为固定。设定电压Vref与目标电压一起增加到比所预测的基准电压VrefH大预先决定的值的初始值为止。在设定电压Vref变为初始值之后，使设定电压Vref逐渐变化(在本例中为减少)，来检测CMOS反相器51的输出发生反转时的设定电压Vref。检测出的设定电压Vref为针对所输入的目标电压的基准电压。对第一目标电压V1和第二目标电压V2这双方进行这种处理，来检测与它们分别对应的基准电压VrefH和VrefL。模式选择部10基于检测出的设定电压来对基准电压生成部20进行设定。此外，输入电压和设定电压的变化的方式不限定于图5所示的例子。只要在使输入电压达到目标电压之后改变设定电压以使比较器50的输出状态发生转变即可。
图6示出本实施方式所涉及的基准电压生成部20的基本电路。第一基准电压生成部21和第二基准电压生成部22可以各自具有与基准电压生成部20相同的电路。本实施方式所涉及的基准电压生成部20如图6的(b)所示那样，利用能够设为增强状态和耗尽状态这两个状态的元件来生成基准电压Vref。
图6的(a)示出包括耗尽型MOS晶体管M1和增强型MOS晶体管M2的基准电压生成部20。图6的(a)的各MOS晶体管根据掺杂量等制造时的参数的不同而分别以耗尽型和增强型来发挥功能。
图6的(b)示出具有以耗尽型而发挥功能的第一MOS晶体管M1以及以增强型而发挥功能的第二MOS晶体管M2的基准电压生成部20。第一MOS晶体管M1和第二MOS晶体管M2分别具有浮动栅极和控制栅极。本例的第一MOS晶体管M1和第二MOS晶体管M2作为非易失性存储元件而发挥功能，其浮动栅极所保存的电荷的状态是根据施加于控制栅极的电压而被控制的，示出与所保存的电荷量相应的特性。浮动栅极所保存的电荷的状态例如是指浮动栅极所保存的电荷的正负和电荷量。在本例中，第一MOS晶体管M1和第二MOS晶体管M2的阈值电压与浮动栅极所保存的电荷的状态相应地变化。由此，各个MOS晶体管以耗尽型或增强型而发挥功能。
第一MOS晶体管M1的栅极端子与源极端子相互连接，漏极端子与电源连接。向第一MOS晶体管M1的浮动栅极注入正电荷，从而该第一MOS晶体管M1以耗尽型而发挥功能。耗尽型是指在栅极端子被输入了0V电压的情况下晶体管截止的元件、即所谓的常关元件。
第二MOS晶体管M2的栅极端子与漏极端子相互连接，源极端子接地。另外，第二MOS晶体管M2的漏极端子与第一MOS晶体管M1的源极端子连接。向第二MOS晶体管M2的浮动栅极注入负电荷，从而该第二MOS晶体管M2以增强型而发挥功能。增强型是指在栅极端子被输入了0V电压的情况下晶体管导通的元件、即所谓的常开元件。基准电压生成部20从第一MOS晶体管M1与第二MOS晶体管M2的连接点输出基准电压Vref。
图6的(b)所示的基准电压生成部20能够在制造后变更非易失性存储元件的状态，因此能够对设计时的特性与制造后的特性之间的偏差进行补偿。因此，基准电压生成部20能够对从第一MOS晶体管M1与第二MOS晶体管M2的连接点输出的基准电压Vref进行调整。模式选择部10通过对第一MOS晶体管M1和第二MOS晶体管M2的浮动栅极所保存的电荷的状态进行控制来调整基准电压Vref。
图7示出具备隧道氧化膜的非易失性存储元件70。非易失性存储元件70具备衬底71、隧道氧化膜74、浮动栅极75、绝缘膜76以及控制栅极77。
非易失性存储元件70是通过具有浮动栅极75而能够设为增强状态和耗尽状态的NMOS类型的元件。本例的衬底71包括p型衬底。衬底71具有源极区域72和漏极区域73。源极区域72和漏极区域73是使用离子注入等一般的CMOS工艺而形成的。在衬底71上，顺次层叠地形成隧道氧化膜74、浮动栅极75、绝缘膜76以及控制栅极77。
控制栅极77通过施加到非易失性存储元件70的栅极端子的电压来对在源极区域72与漏极区域73之间形成的通道区域进行控制。由此，非易失性存储元件70接通或切断在源极区域72与漏极区域73之间流过的电流。
绝缘膜76使浮动栅极75与控制栅极77之间绝缘。绝缘膜76包括在CMOS工艺中使用的一般的绝缘膜。浮动栅极75中蓄积的电荷的状态根据施加到控制栅极77的电压而变化。例如，浮动栅极75中蓄积的电荷量根据施加到控制栅极77的电压而向正或负的方向变动。由此，非易失性存储元件70的阈值电压变动，被控制为耗尽状态或增强状态。
隧道氧化膜74通常使衬底71与浮动栅极75之间绝缘。但是，当对控制栅极77施加预先决定的值以上的电压时，隧道氧化膜74通过FN隧穿(Fowler-Nordheim Tunneling)而变为导通状态。FN隧穿是指电子在绝缘体中隧穿的情况下的移动状态。浮动栅极75通过FN隧穿而从源极区域72被注入电子或放出电子。由此，对浮动栅极75所保存的电荷的状态进行控制。
图8示出基准电压生成部20的电路结构的一例。在基准电压生成部20输出基准电压Vref的状态下，以如下方式控制开关(SW)。
SWl：VDD
SW2：VSS
SW3、SW4：开路
SW5、SW6、SW7、SW8：短路(连接)
SW9、SW10：任意
在如图8那样控制开关的状态下第一MOS晶体管Ml为耗尽状态、第二MOS晶体管M2为增强状态时，基准电压生成部20生成基准电压Vref。
关于SW1～SW10，需要设为在高电压下进行动作的开关，与通常的开关相比接通电阻大。特别地，SWl、SW6、SW8、SW2处于基准电压生成部20的电流路径上，因此开关的接通电阻会影响到基准电压Vref。
更具体地说，基准电压生成部20具备具有控制栅极和浮动栅极且以耗尽型而发挥功能的第一MOS晶体管Ml。另外，基准电压生成部20具备具有控制栅极和浮动栅极且以增强型而发挥功能的第二写入MOS晶体管M2。第二写入MOS晶体管M2与第一MOS晶体管Ml串联连接。第一MOS晶体管Ml和第二写入MOS晶体管M2是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜。由此，基准电压生成部20从第一MOS晶体管Ml与第二写入MOS晶体管M2的连接点输出基准电压。
图9示出本实施方式所涉及的基准电压生成部20的电路结构的一例。第一基准电压生成部21和第二基准电压生成部22可以各自具有与图9所示的基准电压生成部20相同的电路。基准电压生成部20包括具有隧道氧化膜的第一写入MOS晶体管M1w和不具有隧道氧化膜的第一输出MOS晶体管M1r、以及具有隧道氧化膜的第二写入MOS晶体管M2w和不具有隧道氧化膜的第二输出MOS晶体管M2r。
第一写入MOS晶体管M1w和第一输出MOS晶体管M1r各自具有浮动栅极和控制栅极。第一写入MOS晶体管M1w的浮动栅极与第一输出MOS晶体管M1r的浮动栅极电连接，第一写入MOS晶体管M1w的控制栅极与第一输出MOS晶体管M1r的控制栅极电连接。
第一写入MOS晶体管M1w的源极端子与第二写入MOS晶体管M2w的漏极端子连接。也可以与图8所示的结构同样地还设置有用于对是否将第一写入MOS晶体管M1w与第二写入MOS晶体管M2w连接进行切换的开关。开关SW1用于选择对第一写入MOS晶体管M1w的漏极端子施加电压VPP还是施加接地电位等电压VSS。开关SW2用于选择对第二写入MOS晶体管M2w的源极端子施加电压VPP还是施加接地电位等电压VSS。
对第一输出MOS晶体管M1r的漏极端子施加规定的电压VDD。第一输出MOS晶体管M1r的源极端子与第二输出MOS晶体管M2r的漏极端子连接。该连接点处的电压被作为基准电压Vref输出。对第二输出MOS晶体管M2r的源极端子施加电压VSS。
第二写入MOS晶体管M2w和第二输出MOS晶体管M2r各自具有浮动栅极和控制栅极。第二写入MOS晶体管M2w的浮动栅极与第二输出MOS晶体管M2r的浮动栅极电连接，第二写入MOS晶体管M2w的控制栅极与第二输出MOS晶体管M2r的控制栅极电连接。
第一写入MOS晶体管M1w和第二写入MOS晶体管M2w具有隧道氧化膜。因此，能够通过该隧道氧化膜来对第一写入MOS晶体管M1w和第二写入MOS晶体管M2w的浮动栅极的电荷的状态进行控制，从而对各自的阈值电压Vth进行控制。而且，如上述那样，第一MOS晶体管M1w的浮动栅极与第一MOS晶体管M1r的浮动栅极电连接，第一MOS晶体管M1w的控制栅极与第一MOS晶体管M1r的控制栅极电连接，因此第一输出MOS晶体管M1r具有与第一写入MOS晶体管M1w的阈值电压相同的阈值电压Vth。另外，第二输出MOS晶体管M2r也同样具有与第二写入MOS晶体管M2w的阈值电压相同的阈值电压Vth。
此外，第一输出MOS晶体管M1r和第二输出MOS晶体管M2r不具有隧道氧化膜，因此不存在因干扰引起的阈值电压Vth的变动。因此，能够高精度地生成基准电压Vref。另外，第一输出MOS晶体管M1r和第二输出MOS晶体管M2r在基准电压生成部20中形成电流路径，但是电流路径上不具有开关。因此，开关的接通电阻不会影响基准电压Vref，能够高精度地生成基准电压Vref。
图10是示出基准电压的设定方法的一例的流程图。在步骤S100中，将向CMOS反相器51的电源端子输入的目标电压设定为预先决定的值。
在基准电压检测模式下，检测为了使比较器50根据目标电压进行动作而应该输入到CMOS反相器51的输入端子的电压。在步骤S200中，如图5中说明的那样，检测与步骤S100中设定的目标电压对应的基准电压(VrefH、VrefL)。所检测出的基准电压(VrefH、VrefL)被存储在电压检测器100的外部设备中。所检测出的基准电压(VrefH、VrefL)也可以被存储在电压检测器100的内部。
在基准电压设定模式下，在基准电压生成部20设定步骤S200中检测出的基准电压(VrefH、VrefL)。执行基准电压设定模式的步骤S300具有步骤S310～步骤S330。此外，对各个目标电压进行步骤S300的处理。所设定的目标电压被输入到CMOS反相器51的电源端子。
在步骤S310中，将第一写入MOS晶体管M1w的浮动栅极所保存的电荷的状态设定为预先决定的基准状态。步骤S310中的基准状态可以指使第一MOS晶体管M1w、M1r的阈值电压足够高从而不使电流从第一MOS晶体管M1w、M1r流向第二MOS晶体管M2w、M2r的状态。基准状态还可以指浮动栅极所保存的电荷被消除后的状态(即，浮动栅极中的电荷量大致为零的状态)。在步骤S310中，通过对第一写入MOS晶体管M1w的控制栅极施加控制脉冲来将浮动栅极中的电荷的状态调整为基准状态，不使电流从第一MOS晶体管M1w、M1r流向第二MOS晶体管M2w、M2r。
在步骤S320中，在对第二输出MOS晶体管M2r施加了由电流镜61生成的调整用电流的状态下，对第二写入MOS晶体管M2w的控制栅极施加控制脉冲。通过施加控制脉冲，来使第二写入MOS晶体管M2w的阈值电压向正方向变动。由此，将两个第二MOS晶体管M2设定为规定的增强状态。调整用电流可以是与在实际动作时应该流向第二输出MOS晶体管M2r的电流大致相等的电流。在步骤S320中，对第二写入MOS晶体管M2w的控制栅极施加控制脉冲直到从基准电压生成部20输出的基准电压Vref与针对目标电压在步骤S200中检测出的基准电压Vref大致相等为止。
接着，在步骤S330中，在不对第二输出MOS晶体管M2r施加由电流镜61生成的调整用电流的状态下，对第一写入MOS晶体管M1w的控制栅极施加控制脉冲。通过施加控制脉冲，来使第一写入MOS晶体管M1w的阈值电压向负方向变动。由此，将两个第一MOS晶体管M1设定为规定的耗尽状态。在步骤S330中，也对第一写入MOS晶体管M1w的控制栅极施加控制脉冲直到从基准电压生成部20输出的基准电压Vref与针对目标电压在步骤S200中检测出的基准电压Vref大致相等为止。对第一基准电压生成部21和第二基准电压生成部22进行这种处理。由此，能够使第一基准电压生成部21和第二基准电压生成部22输出与步骤S200中检测出的基准电压相等的电压。在步骤S300中，既可以在设定基准电压VrefL之前先设定基准电压VrefH，也可以先设定基准电压VrefL。
图11是用于说明基准电压Vref的设定方法的图。图11的(a)示出以增强型而发挥功能的第二MOS晶体管M2w、M2r的设定方法。首先，将充入到第一写入MOS晶体管Mlw的浮动栅极的电荷设定为基准状态。例如，通过对控制栅极施加使第一写入MOS晶体管Mlw的阈值电压足够高的控制脉冲，来将电荷的状态设定为基准状态。能够通过对开关SW1和SW9进行切换来控制向控制栅极施加的电压的极性。由此，在设定以增强型而发挥功能的第二MOS晶体管M2w、M2r时，不使电流流向第一MOS晶体管Mlw、Mlr。
接着，在对第二输出MOS晶体管M2r施加了调整用电流Iref的状态下，对第二写入MOS晶体管M2w的控制栅极施加控制脉冲，来向浮动栅极充入电荷。此时，以使基准电压生成部20所输出的基准电压Vref为规定的电压的方式向第二写入MOS晶体管M2w的浮动栅极充入电荷。
图11的(b)示出以耗尽型而发挥功能的第一MOS晶体管M1w、M1r的设定方法。在设定第一MOS晶体管M1w、M1r的情况下，将调整用电流Iref截止。然后，以使流向第二输出MOS晶体管M2r的电流与调整用电流Iref大致相同的方式对第二写入MOS晶体管M2w的控制栅极施加控制脉冲来向浮动栅极充入电荷。在本例中，代替检测流向第二输出MOS晶体管M2r的电流的方式，而以使基准电压生成部20所输出的基准电压Vref为上述的规定的电压的方式向第二写入MOS晶体管M2w的浮动栅极充入电荷。
图12示出非易失性存储元件70的设定方法。非易失性存储元件70与上述的第一写入MOS晶体管M1w和第二写入MOS晶体管M2w对应。非易失性存储元件70是具有控制栅极和浮动栅极的NMOS类型的元件。非易失性存储元件70通过FN隧穿来使浮动栅极蓄积电荷从而调整阈值电压。
图12的(a)示出使非易失性存储元件70的阈值电压向正方向变动的情况下的偏置条件。图12的(b)示出使非易失性存储元件70的阈值电压向负方向变动的情况下的偏置条件。在这些偏置条件中，通过对控制栅极施加控制脉冲来控制非易失性存储元件70的阈值电压。
在使阈值电压向正方向变动的情况下，如图12的(a)所示，对控制栅极端子施加电压VPP，将源极端子接地，使漏极端子为浮动状态。由此，通过FN隧穿来向非易失性存储元件70的浮动栅极注入电子，非易失性存储元件70的阈值电压Vth上升。此外，电压VPP是在非易失性存储元件70的隧道氧化膜中进行FN隧穿所需的电压。
在使阈值电压向正方向变动的情况下，如图12的(b)所示，将控制栅极端子接地，对源极端子施加电压VPP，使漏极端子为浮动状态。由此，通过FN隧穿而从非易失性存储元件70的浮动栅极放出电子，非易失性存储元件70的阈值电压Vth下降。能够通过将图12的(a)和(b)中说明的动作组合来将非易失性存储元件70的阈值电压调整为规定的电压。如果如上述那样调整第一写入MOS晶体管M1w和第二写入MOS晶体管M2w的阈值电压，则第一输出MOS晶体管M1r和第二输出MOS晶体管M2r的阈值电压也同样地被调整。
图13示出基准电压设定模式下的电压检测器100的动作的一例。本例的电压检测器100示出进行向第一基准电压生成部21的第二写入MOS晶体管M2w的写入的状态。主要以粗线示出本例中使用的结构。
模式选择部10对第一基准电压生成部21的第二写入MOS晶体管M2w施加控制脉冲。模式选择部10使电压选择部40选择Vref端子。在该情况下，不从外部对Vref端子输入电压。电流镜61基于外部电流IREF来生成小于外部电流IREF的调整用电流Iref后输出到第一基准电压生成部21。例如，电流镜61生成大小为外部电流IREF的1/n倍(其中n>1)的调整用电流Iref。由此，能够高精度地生成微小的调整用电流Iref。此外，在电压检测器100不具有电流镜61的情况下，也可以从电压检测器100的外部输入微小的调整用电流Iref。
放大电路62经由电压选择部40而接收第一基准电压生成部21的输出，将对该输出进行放大后得到的信号输出到VMON端子。放大电路62所输出的放大信号被输入到电压计80。由此，提高与VMON端子连接的测量设备中的信噪比。电压计80对放大电路62所输出的放大信号的电压进行检测。另外，也可以在电压检测器100的外部设置电压计80。模式选择部10以使放大电路62所输出的电压成为与应该设定的基准电压相应的电压的方式对第一基准电压生成部21的第二写入MOS晶体管M2w施加控制脉冲。
在本例的第一基准电压生成部21中，使用后述的调整序列(1)至(5)来设定基准电压VrefH。另外，在第二基准电压生成部22中设定基准电压VrefL的情况下，也以与本例的第一基准电压生成部21同样的结构来进行设定。
图14示出向第二写入MOS晶体管M2w的写入动作。纵轴表示监视电压[V]，横轴表示时刻t。从模式选择部10对第二写入MOS晶体管M2w输入控制脉冲。
首先，对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲，来将第二写入MOS晶体管M2w的浮动栅极中蓄积的电荷的状态设定为预先决定的初始状态。由此，对基准电压生成部20所输出的电压进行监视而得到的监视电压Vmon增加。对第二写入MOS晶体管M2w的控制栅极施加控制脉冲直到基准电压生成部20的监视电压Vmon与应该设定的结束电压相比足够大为止。
接着，对第二写入MOS晶体管M2w的控制栅极施加第二控制脉冲，来控制第二写入MOS晶体管M2w的浮动栅极的电荷的状态。第二控制脉冲是正负的极性与第一控制脉冲的正负的极性相反的脉冲。在本例中，通过施加第二控制脉冲，基准电压生成部20的监视电压Vmon降低。以使基准电压生成部20的监视电压Vmon逐渐接近结束电压的方式施加第二控制脉冲。
关于控制脉冲，在脉宽宽的情况下或脉冲电压大的情况下，每次脉冲的由浮动栅极保存的电荷的变动量变大。当电荷的变动量大时，监视电压容易大幅地超过结束电压。因此，监视电压Vmon越接近结束电压，则模式选择部10对第二控制脉冲的脉宽和电压中的至少一方进行调整以使第二控制脉冲的强度越小。此外，也可以是，在被施加第二控制脉冲后监视电压Vmon变得小于结束电压的情况下，模式选择部10对控制栅极输入第一控制脉冲。由此，使监视电压Vmon接近结束电压。持续进行这种处理直到监视电压Vmon与结束电压之间的差处于允许范围内为止。
此外，模式选择部10与VPP端子、DATA端子、SCLK端子以及PULSE端子连接。模式选择部10利用从VPP端子输入的电压来对控制脉冲的电压进行控制。另外，模式选择部10利用从PULSE端子输入的周期信号来对控制脉冲的脉宽进行控制。SCLK端子将成为模式选择部10的动作时钟的时钟信号输出到模式选择部10。DATA端子将与测试模式有关的数据信号输出到模式选择部10。
图15示出基准电压设定模式下的电压检测器100的动作的一例。本例的电压检测器100示出进行向第一基准电压生成部21的第一写入MOS晶体管M1w的写入的状态。以粗线示出本例中使用的结构。
向第一写入MOS晶体管M1w的写入与图13所示的进行向第二写入MOS晶体管M2w的写入的情况相比，在不对第一基准电压生成部21输入电流镜61的输出这一点上不同。其它结构基本上与图13的情况相同。
图16示出向第一写入MOS晶体管M1w的写入动作。纵轴表示监视电压[V]，横轴表示时刻t。从模式选择部10对第一写入MOS晶体管M1w输入控制脉冲。
首先，对第一写入MOS晶体管M1w的控制栅极施加第一控制脉冲，来将第一写入MOS晶体管M1w的浮动栅极中蓄积的电荷的状态设定为预先决定的初始状态。由此，基准电压生成部20的监视电压Vmon降低。对第一写入MOS晶体管M1w的控制栅极施加第一控制脉冲直到基准电压生成部20的监视电压Vmon与结束电压相比足够小为止。
接着，对第一写入MOS晶体管M1w的控制栅极施加第二控制脉冲，来控制第一写入MOS晶体管M1w的浮动栅极中蓄积的电荷的状态。第二控制脉冲是正负的极性与第一控制脉冲的正负的极性相反的脉冲。在本例中，通过施加第二控制脉冲，基准电压生成部20的监视电压Vmon增加。以使基准电压生成部20的监视电压Vmon逐渐接近结束电压的方式调整第二控制脉冲。
在进行向第一写入MOS晶体管M1w的写入动作的情况下也同样地，监视电压Vmon越接近结束电压，则模式选择部10对第二控制脉冲的脉宽和电压中的至少一方进行调整以使第二控制脉冲的强度越小。在监视电压Vmon与结束电压大致一致的情况下，基准电压设定模式结束。监视电压Vmon与结束电压大致一致指的是并不必须完全一致，也可以是根据使用状况不同而实质上能够视为一致的程度。
图17示出本实施方式所涉及的基准电压生成部20的电路结构的一例。各结构与图9所示的基准电压生成部20的电路结构相同。在实际动作模式下基准电压生成部20输出基准电压Vref的状态下，如图17所示那样以如下方式控制开关。
SWl：VSS
SW2：VSS
SW3、SW4：开路
SW5、SW7：短路(连接)
SW9、SW10：任意
在如本例那样控制开关的状态下，基准电压生成部20使用被设定为耗尽状态的第一MOS晶体管M1w、M1r以及被设定为增强状态的第二MOS晶体管M2w、M2r来生成基准电压Vref。
使用调整序列(1)至(5)来调整基准电压生成部20所输出的基准电压Vref。
<调整序列(1)>
图18示出基准电压生成部20的电路结构的一例。模式选择部10通过对第一MOS晶体管M1w的控制栅极施加控制脉冲，来将第一MOS晶体管M1w、M1r的浮动栅极所保存的电荷的状态设为基准状态。在本例中，第一MOS晶体管M1w、M1r的阈值电压被控制为与在基准电压生成部20应该设定的基准电压Vref相比足够高。在调整序列(1)中，以如下方式控制开关。由此，设为电流不从第一MOS晶体管M1流向第二MOS晶体管M2的状态。
SWl：VSS
SW2：VSS
SW3：短路
SW4：开路
SW5、SW7：开路
SW9：VPP
SW10：任意
<调整序列(2)>
图19示出基准电压生成部20的电路结构的一例。模式选择部10通过对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲，来将第二MOS晶体管M2w、M2r设定为图14中说明的初始状态。在调整序列(2)中，以如下方式控制开关。
SWl：VSS
SW2：VSS
SW3：开路
SW4：短路
SW5、SW7：开路
SW9：任意
SW10：VPP
<确认序列>
此外，能够通过对基准电压生成部20所输出的基准电压Vref进行监视来判别调整序列(2)和后述的调整序列(3)中的第二MOS晶体管M2w、M2r的状态。
图20示出基准电压生成部20的电路结构的一例。本例的电压检测器100通过使调整用电流Iref流向第二输出MOS晶体管M2r来确认基准电压生成部20所输出的基准电压Vref。在确认序列中，以如下方式控制开关。
SWl、SW2：VSS
SW3、SW4、SW5：开路
SW7：短路
SW9、SW10：任意
图21示出调整序列(2)中的、阈值电压Vth相对于第一控制脉冲的写入时间的变化量。纵轴表示第二MOS晶体管M2w、M2r的阈值电压Vth，横轴表示针对第二MOS晶体管M2w、M2r第一控制脉冲写入时间。
第二MOS晶体管M2w、M2r的阈值电压Vth随着第一控制脉冲的写入时间增大而如图21所示那样随时间变化。模式选择部10生成第一控制脉冲直到成为图14中说明的初始状态为止。
<调整序列(3)>
图22示出基准电压生成部20的电路结构的一例。模式选择部10通过对第二写入MOS晶体管M2w的控制栅极施加第二控制脉冲，来如图14中说明的那样使基准电压生成部20所输出的基准电压Vref接近规定的结束电压。在调整序列(3)中，一边使调整用电流Iref流向第二输出MOS晶体管M2r，一边施加第二控制脉冲。在调整序列(3)中，以如下方式控制开关。在基准电压Vref与预先决定的电压相比下降过多的情况下，可以对第二写入MOS晶体管M2w的控制栅极施加第一控制脉冲来使基准电压Vref增大。
SWl：VSS
SW2：VPP
SW3：开路
SW4：短路
SW5、SW7：开路
SW9：任意
SW10：VSS
图23示出调整序列(2)和(3)中的阈值电压Vth的变化。纵轴表示第二MOS晶体管M2w、M2r的阈值电压Vth，横轴表示时间。
在图22所涉及的结构中，第二MOS晶体管M2w、M2r的阈值电压Vth如图23的调整序列(3)所示那样与第二控制脉冲的写入时间相应地减少。通过调整写入时间，来将第二MOS晶体管M2w、M2r的阈值电压Vth调整为基准电压Vref。
图24示出交替进行调整序列(3)和确认序列的情况下的阈值电压Vth的变化。在确认序列中，不对第二写入MOS晶体管M2w的控制栅极施加控制脉冲，因此基准电压Vref不变化。模式选择部10可以根据在前一确认序列中确认出的基准电压Vref来对调整序列(3)中生成的第二控制脉冲的脉宽和电压进行控制。
当基准电压生成部20所输出的基准电压Vref变为预先决定的值时，调整序列(3)结束。由此，第二MOS晶体管M2w、M2r的调整结束。接着，调整第一MOS晶体管M1w、M1r。
<调整序列(4)>
图25示出基准电压生成部20的电路结构的一例。模式选择部10通过对第一写入MOS晶体管M1w的控制栅极施加第一控制脉冲，来将第一MOS晶体管M1w、M1r设定为图16中说明的初始状态。在调整序列(4)中，以如下方式控制开关。
SWl：VPP
SW2：VSS
SW3：短路
SW4、SW5、SW7：开路
SW9：VSS
SW10：任意
<调整序列(5)>
图26示出基准电压生成部20的电路结构的一例。模式选择部10通过对第一写入MOS晶体管M1w的控制栅极施加第二控制脉冲，来如图16中说明的那样使基准电压生成部20所输出的基准电压Vref接近规定的结束电压。此外，在调整序列(4)和(5)中，不从外部施加调整用电流Iref。但是，第一MOS晶体管M1w、M1r生成与调整用电流Iref对应的电流。在调整序列(5)中，以如下方式控制开关。
SWl、SW2：VSS
SW3、SW4：开路
SW5、SW7：短路
SW9、SW10：任意
图27示出调整序列(4)和(5)中的阈值电压Vth的变化。纵轴表示第一MOS晶体管M1w、M1r的阈值电压Vth，横轴表示时间。在调整序列(4)中，第一MOS晶体管M1w、M1r的阈值电压Vth随着第一控制脉冲的写入时间增大而如图27所示那样随时间减少。模式选择部10生成第一控制脉冲直到成为图16中说明的初始状态为止。
在调整序列(5)中，第一MOS晶体管M1w、M1r的阈值电压Vth与第二控制脉冲的写入时间相应地增大。通过调整写入时间，来将第一MOS晶体管M1w、M1r的阈值电压Vth调整为基准电压Vref。在确认序列中，不对第一写入MOS晶体管M1w的控制栅极施加控制脉冲，因此基准电压Vref不变化。模式选择部10可以根据在前一确认序列中确认出的基准电压Vref来对调整序列(5)中生成的第二控制脉冲的脉宽和电压进行控制。
当基准电压生成部20所输出的基准电压Vref变为预先决定的值时，调整序列(5)结束。由此，第一MOS晶体管M1w、M1r的调整结束，基准电压生成部20的调整结束。此外，在确认调整序列(4)和(5)中的基准电压Vref的情况下，可以与实际动作时同样地控制各开关。例如与图9所示的例子同样地控制各开关。
图28是示出电流镜61的连接例的图。本例的模式选择部10具备作为栅极控制部而进行动作的写入电路15。写入电路15通过与图9至图27关联地说明的对开关SW1至SW10进行控制，来对基准电压生成部20的第一写入MOS晶体管M1w的控制栅极和第二写入MOS晶体管M2w的控制栅极输入控制脉冲。
电流镜61在基准电压设定模式下，基于从电压检测器100的外部输入的外部电流IREF来生成小于外部电流IREF的调整用电流Iref。例如，电流镜61基于从电压检测器100的外部输入的外部电流IREF来生成大小为外部电流IREF的n分之1的调整用电流Iref。本例的电流镜61与第一输出MOS晶体管M1r连接于共同的外部端子。电流镜61基于从该外部端子输入的外部电流IREF来生成小于外部电流IREF的微小的调整用电流Iref。
另外，在电流镜61与基准电压生成部20的输出端子之间设置有开关SW0。模式选择部10与各调整序列相应地控制开关SW0。例如，在调整序列(3)中，模式选择部10将开关SW0接通。另外，在调整序列(4)、(5)中，模式选择部10将开关SW0断开，来切断流向第二输出MOS晶体管M2r的调整用电流Iref。
在本例的基准电压的设定方法中，在调整序列(1)中第一MOS晶体管M1w、M1r的浮动栅极中蓄积的电荷被设定为基准状态的状态下，在调整序列(3)中对第二输出MOS晶体管M2r输入调整用电流Iref。因此，在调整用电流Iref流向第二输出MOS晶体管M2r的情况下，电流不从第一输出MOS晶体管M1r流向第二输出MOS晶体管M2r。因此，第二MOS晶体管M2w、M2r的设定精度提高。由此，无需在第一输出MOS晶体管M1r的漏极端设置用于切断耗尽型MOS晶体管M1r中蓄积的电荷的影响的开关。
图29示出实际动作模式下的电压检测器100的结构的一例。在模式选择部10选择了实际动作模式的情况下，电压检测器100使用VIN端子、OUT端子、GND端子。电压检测器100检测从VIN端子输入的电压是否为预先决定的目标电压以上并输出到OUT端子。
第一基准电压生成部21输出基准电压VrefH。另外，第二基准电压生成部22输出基准电压VrefL。基准电压(VrefH、VrefL)和输入电压Vin被输入到比较器50。比较器50对OUT端子输出与基准电压(VrefH、VrefL)和输入电压Vin相应的信号。
电压选择部40根据比较器50的输出来选择基准电压(VrefH、VrefL)。电压选择部40将所选择出的基准电压(VrefH、VrefL)输入到比较器50。由此，为了进行滞后动作而根据比较器50的输出来变更CMOS反相器51的目标电压。
图30示出基准电压生成部20中的第一MOS晶体管M1和第二MOS晶体管M2的其它连接例。此外，图30的(a)的第一MOS晶体管M1和第二MOS晶体管M2是与图6的(a)的第一MOS晶体管M1和第二MOS晶体管M2同样的元件。图30的(b)的第一MOS晶体管M1和第二MOS晶体管M2是与图6的(b)的第一MOS晶体管M1和第二MOS晶体管M2同样的非易失性存储元件。
在本例中，第一MOS晶体管M1的栅极与第二MOS晶体管M2的源极连接。另外，第一MOS晶体管M1的源极、第二MOS晶体管M2的漏极以及第二MOS晶体管M2的栅极相互连接。基准电压生成部20从它们的连接点输出基准电压Vref。
在图9所示的结构中，写入侧和输出侧的第一MOS晶体管M1和第二MOS晶体管M2可以具有与图30中的第一MOS晶体管M1和第二MOS晶体管M2相同的连接。在该情况下，也能够利用与图1至图29中说明的方法同样的方法来设定写入侧和输出侧的第一MOS晶体管M1和第二MOS晶体管M2。
图31示出本实施方式所涉及的计算机1900的硬件结构的一例。本实施方式所涉及的计算机1900具备：CPU周边部，其具有通过主控制器2082而相互连接的CPU 2000、RAM2020、图形控制器2075以及显示装置2080；输入输出部，其具有通过输入输出控制器2084而与主控制器2082连接的通信接口2030、硬盘驱动器2040以及CD-ROM驱动器2060；以及传统输入输出部，其具有与输入输出控制器2084连接的ROM 2010、软盘驱动器2050及输入输出芯片2070。
主控制器2082将RAM 2020、以高传送速率访问RAM 2020的CPU 2000以及图形控制器2075连接。CPU 2000基于ROM 2010和RAM 2020中保存的程序进行动作，并进行各部的控制。图形控制器2075获取CPU 2000等在设置于RAM 2020内的帧缓冲器上生成的图像数据，使该图像数据显示在显示装置2080上。图形控制器2075也可以取代上述方式而在内部包括用于保存由CPU2000等生成的图像数据的帧缓冲器。
输入输出控制器2084将主控制器2082、作为比较高速的输入输出装置的通信接口2030、硬盘驱动器2040、以及CD-ROM驱动器2060连接。通信接口2030经由网络而与其它装置之间进行通信。硬盘驱动器2040保存计算机1900内的CPU 2000所使用的程序和数据。CD-ROM驱动器2060从CD-ROM 2095读取程序或数据，并经由RAM 2020将该程序或数据提供给硬盘驱动器2040。
另外，输入输出控制器2084上连接有ROM 2010、以及软盘驱动器2050和输入输出芯片2070这种比较低速的输入输出装置。ROM 2010保存计算机1900在启动时所执行的引导程序和/或依赖于计算机1900的硬件的程序等。软盘驱动器2050从软盘2090读取程序或数据，并经由RAM 2020将该程序或数据提供给硬盘驱动器2040。输入输出芯片2070将软盘驱动器2050与输入输出控制器2084相连接，并且例如经由并口、串口、键盘口、鼠标口等将各种输入输出装置与输入输出控制器2084相连接。
要经由RAM 2020而提供给硬盘驱动器2040的程序被保存到软盘2090、CD-ROM2095或IC卡等记录介质，由使用者来提供。程序从记录介质被读出，经由RAM 2020而被安装到计算机1900内的硬盘驱动器2040，并在CPU2000中被执行。
在计算机1900中被安装且使计算机1900控制电压检测器100的程序在CPU 2000等中运行，来使计算机1900执行图1至图30中说明的设定方法。例如从用户等对计算机1900输入表示目标电压的信息。计算机1900为了对电压检测器100设定该目标电压而对电压检测器100进行控制，另外，为了对电压检测器100提供规定的信号、电压、电流而对电压检测器100的外部的信号源进行控制。
这些程序中描述的信息处理通过被读入到计算机1900，来作为软件与上述的各种硬件资源相协作的具体手段的控制装置而发挥功能。而且，通过这些具体的手段，来实现与本实施方式中的计算机1900的使用目的相应的信息的运算或加工，由此构建与使用目的相应的特有的控制装置。
作为一例，在计算机1900与外部的装置等之间进行通信的情况下，CPU 2000执行被下载到RAM 2020上的通信程序，基于通信程序中描述的处理内容来对通信接口2030指示通信处理。通信接口2030接受CPU 2000的控制，来读出在设置于RAM 2020、硬盘驱动器2040、软盘2090或CD-ROM 2095等存储装置上的发送缓冲区域等中存储的发送数据后发送到网络，或者将从网络接收到的接收数据写入到设置于存储装置上的接收缓冲区域等。这样，通信接口2030既可以通过DMA(直接存储器存取)方式来与存储装置之间传送发送接收数据，也可以代替该方式，通过由CPU 2000从传送源的存储装置或通信接口2030读出数据、并将数据写入到传送目的地的通信接口2030或存储装置来传送发送接收数据。
另外，CPU 2000从硬盘驱动器2040、CD-ROM驱动器2060(CD-ROM 2095)、软盘驱动器2050(软盘2090)等外部存储装置中保存的文件或数据库等中将全部或所需部分通过DMA传送等读入到RAM 2020，并对RAM 2020上的数据进行各种处理。然后，CPU 2000将结束了处理的数据通过DMA传送等写回到外部存储装置。在这种处理中，RAM 2020可以被视作暂时保持外部存储装置的内容的存储装置，因此在本实施方式中将RAM 2020和外部存储装置等总称为存储器、存储部或存储装置等。本实施方式中的各种程序、数据、表、数据库等各种信息被保存在这种存储装置上，成为信息处理的对象。此外，CPU 2000也能够将RAM 2020的一部分保持为高速缓冲存储器，在高速缓冲存储器上进行读写。在这种方式中也同样，高速缓冲存储器承担RAM 2020的功能的一部分，因此在本实施方式中，除了区别表示的情况以外，高速缓冲存储器也包含在RAM 2020、存储器和/或存储装置中。
另外，CPU 2000对从RAM 2020读出的数据进行由程序的命令串指定的包括本实施方式中记载的各种运算、信息的加工、条件判断、信息的检索/置换等在内的各种处理后写回到RAM 2020。例如，CPU 2000在进行条件判断的情况下，判断是否满足本实施方式中示出的各种变量与其它变量或常量相比为大、小、以上、以下、相等等条件，在条件成立的情况下(或不成立的情况下)分支为不同的命令串或调用子程序。
另外，CPU 2000能够对存储装置内的文件或数据库等中保存的信息进行检索。例如，在存储装置中保存有将第一属性的属性值与第二属性的属性值分别对应起来的多个条目的情况下，CPU 2000从存储装置中保存的多个条目中检索与指定了第一属性的属性值的条件一致的条目，并读出该条目中保存的第二属性的属性值，由此能够得到与满足规定的条件的第一属性相对应的第二属性的属性值。
另外，应该留意的是，关于权利要求书、说明书以及附图中示出的装置、系统、程序以及方法中的动作、过程、步骤以及阶段等各处理的执行顺序，只要没有特别注明“先于…”、“在…之前”等、并且不是前面的处理的输出在后面的处理中使用的情况，就能够以任意的顺序实现上述执行顺序。关于权利要求书、说明书以及附图中的动作流程，为了方便而使用“首先，”、“接着，”等来进行了说明，但是并不意味着必须以此顺序来实施。
以上示出的程序或块也可以保存在外部的记录介质中。作为记录介质，除了能够使用软盘2090、CD-ROM 2095以外，还能够使用DVD或CD等光学记录介质、MO等光磁记录介质、磁带介质、IC卡等半导体存储器等。另外，也可以将与专用通信网络或因特网连接的服务器系统中设置的硬盘或RAM等存储装置用作记录介质，经由网络向计算机1900提供程序。
以上，使用实施方式来对本发明进行了说明，但是本发明的技术范围不限定于上述实施方式所记载的范围。本领域技术人员应当清楚的是，能够对上述实施方式施加各种变更或改进。根据权利要求书的记载可以明确的是，施加了这种变更或改进的方式也包含在本发明的技术范围内。
附图标记说明
10：模式选择部；15：写入电路；20：基准电压生成部；21：第一基准电压生成部；22：第二基准电压生成部；40：电压选择部；50：比较器；51：CMOS反相器；52：输出电路；60：测试电路；61：电流镜；62：放大电路；70：非易失性存储元件；71：衬底；72：源极区域；73：漏极区域；74：隧道氧化膜；75：浮动栅极；76：绝缘膜；77：控制栅极；80：电压计；100：电压检测器；1900：计算机；2000：CPU；2010：ROM；2020：RAM；2030：通信接口；2040：硬盘驱动器；2050：软盘驱动器；2060：CD-ROM驱动器；2070：输入输出芯片；2075：图形控制器；2080：显示装置；2082：主控制器；2084：输入输出控制器；2090：软盘；2095：CD-ROM。

Claims (22)

1.一种电压检测器，检测输入电压是否为预先决定的阈值电压以上，该电压检测器的特征在于，具备：
基准电压生成部，其生成基准电压；以及
比较器，其被输入所述输入电压和所述基准电压，检测所述输入电压是否为根据所述基准电压而决定的所述阈值电压以上，
其中，所述基准电压生成部具有：
第一写入MOS晶体管，其具有控制栅极和浮动栅极；
第二写入MOS晶体管，其与所述第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；
第一输出MOS晶体管，其具有与所述第一写入MOS晶体管的所述控制栅极电连接的控制栅极、以及与所述第一写入MOS晶体管的所述浮动栅极电连接的浮动栅极；以及
第二输出MOS晶体管，其与所述第一输出MOS晶体管串联连接，具有与所述第二写入MOS晶体管的所述控制栅极电连接的控制栅极、以及与所述第二写入MOS晶体管的所述浮动栅极电连接的浮动栅极，
其中，所述第一写入MOS晶体管和所述第二写入MOS晶体管具有隧道氧化膜，向浮动栅极注入的电荷隧穿该隧道氧化膜，
所述第一输出MOS晶体管和所述第二输出MOS晶体管不具有所述隧道氧化膜，从所述第一输出MOS晶体管与所述第二输出MOS晶体管的连接点输出所述基准电压。
2.根据权利要求1所述的电压检测器，其特征在于，
所述比较器具有CMOS反相器，所述基准电压被输入到所述CMOS反相器的输入端子，所述输入电压被输入到所述CMOS反相器的电源端子。
3.根据权利要求2所述的电压检测器，其特征在于，
还具备电压选择部，该电压选择部选择所述基准电压和逐渐变化的设定电压中的某一个来输入到所述输入端子，
所述电压检测器具有基准电压检测模式和实际动作模式，其中，该基准电压检测模式是用于检测为了使所述比较器根据所述阈值电压进行动作而应该输入到所述输入端子的电压的模式，该实际动作模式是用于检测所述输入电压是否为所述阈值电压以上的模式，
在所述基准电压检测模式下，所述电压选择部选择所述设定电压来输入到所述输入端子，
在所述实际动作模式下，所述电压选择部选择所述基准电压来输入到所述输入端子。
4.根据权利要求3所述的电压检测器，其特征在于，
在所述基准电压检测模式下所述输入电压为预先决定的第一阈值电压的情况下，所述基准电压生成部将所述CMOS反相器的输出发生反转时的所述设定电压设定为所述基准电压。
5.根据权利要求4所述的电压检测器，其特征在于，
还具有在所述基准电压生成部设定所述基准电压的基准电压设定模式。
6.根据权利要求5所述的电压检测器，其特征在于，
还具备栅极控制部，该栅极控制部在所述基准电压设定模式下以使所述基准电压生成部所输出的所述基准电压与在所述基准电压检测模式下检测出的所述设定电压相等的方式对所述第一写入MOS晶体管的所述浮动栅极所保存的电荷的状态进行控制。
7.根据权利要求6所述的电压检测器，其特征在于，
还具备电流镜，该电流镜在所述基准电压设定模式下基于从所述电压检测器的外部输入的外部电流来生成小于所述外部电流的调整用电流，
所述栅极控制部对所述第二输出MOS晶体管输入所述调整用电流，以使所述基准电压生成部所输出的基准电压与预先决定的电压相等的方式对所述第二写入MOS晶体管的所述浮动栅极所保存的电荷的状态进行控制，之后，在不对所述第二输出MOS晶体管输入所述调整用电流的状态下，以使所述基准电压生成部所输出的基准电压与预先决定的电压相等的方式对所述第一写入MOS晶体管的所述浮动栅极所保存的电荷的状态进行控制。
8.根据权利要求4～7中的任一项所述的电压检测器，其特征在于，
还具备生成与所述基准电压不同的其它基准电压的不同的其它基准电压生成部，
在所述实际动作模式下，所述电压选择部根据所述CMOS反相器的输出来选择所述基准电压和所述不同的其它基准电压中的某一个来输入到所述输入端子，由此改变所述阈值电压。
9.根据权利要求8所述的电压检测器，其特征在于，
在所述基准电压检测模式下所述输入电压为与所述第一阈值电压不同的预先决定的第二阈值电压的情况下，所述不同的其它基准电压生成部将所述CMOS反相器的输出发生反转时的所述设定电压设定为所述不同的其它基准电压。
10.根据权利要求1～7中的任一项所述的电压检测器，其特征在于，
所述第一写入MOS晶体管和所述第一输出MOS晶体管作为增强型MOS晶体管而发挥功能，所述第二写入MOS晶体管和所述第二输出MOS晶体管作为耗尽型MOS晶体管而发挥功能。
11.根据权利要求1～7中的任一项所述的电压检测器，其特征在于，
所述第一写入MOS晶体管和所述第二写入MOS晶体管是非易失性存储元件。
12.根据权利要求1所述的电压检测器，其特征在于，
所述基准电压生成部输出不同的基准电压，
所述电压检测器还具备电压选择部，该电压选择部根据所述比较器的输出来选择从所述基准电压生成部输出的所述基准电压和所述不同的基准电压中的某一个。
13.一种基准电压设定方法，对基准电压生成部进行设定，其中，该基准电压生成部具备：第一写入MOS晶体管，其具有控制栅极和浮动栅极；第二写入MOS晶体管，其与所述第一写入MOS晶体管串联连接，具有控制栅极和浮动栅极；第一输出MOS晶体管，其具有与所述第一写入MOS晶体管的所述控制栅极电连接的控制栅极、以及与所述第一写入MOS晶体管的所述浮动栅极电连接的浮动栅极；以及第二输出MOS晶体管，其与所述第一输出MOS晶体管串联连接，具有与所述第二写入MOS晶体管的所述控制栅极电连接的控制栅极、以及与所述第二写入MOS晶体管的所述浮动栅极电连接的浮动栅极，
所述第一写入MOS晶体管和所述第二写入MOS晶体管是具有隧道氧化膜的非易失性存储元件，向浮动栅极注入的电荷隧穿该隧道氧化膜，
所述第一输出MOS晶体管和所述第二输出MOS晶体管是不具有所述隧道氧化膜的非易失性存储元件，从所述第一输出MOS晶体管与所述第二输出MOS晶体管的连接点输出基准电压，
该基准电压设定方法的特征在于，
使在所述第一写入MOS晶体管的所述浮动栅极和所述第一输出MOS晶体管的所述浮动栅极中蓄积的电荷为不使电流从所述第一输出MOS晶体管流向所述第二输出MOS晶体管的基准状态，
通过所述第二写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使所述第二写入MOS晶体管和所述第二输出MOS晶体管为增强状态，
通过所述第一写入MOS晶体管的隧道氧化膜对浮动栅极所保存的电荷的状态进行控制，由此使所述第一写入MOS晶体管和所述第一输出MOS晶体管为耗尽状态。
14.根据权利要求13所述的基准电压设定方法，其特征在于，
在要使所述第二写入MOS晶体管和所述第二输出MOS晶体管为增强状态的情况下，
在所述第一输出MOS晶体管的所述浮动栅极所蓄积的电荷被设定为所述基准状态的状态下，对所述第二输出MOS晶体管输入预先决定的调整用电流，
以使所述基准电压生成部所输出的基准电压与预先决定的电压相等的方式对所述第二写入MOS晶体管的所述浮动栅极所保存的电荷的状态进行控制。
15.根据权利要求14所述的基准电压设定方法，其特征在于，
所述调整用电流是由电流镜基于从所述基准电压生成部的外部输入的外部电流而生成的小于所述外部电流的电流。
16.根据权利要求14或15所述的基准电压设定方法，其特征在于，
在要使所述第一写入MOS晶体管和所述第一输出MOS晶体管为耗尽状态的情况下，
在不对所述第二输出MOS晶体管输入所述调整用电流的状态下，以使所述基准电压生成部所输出的基准电压与预先决定的电压相等的方式对所述第一写入MOS晶体管的所述浮动栅极所保存的电荷的状态进行控制。
17.根据权利要求14或15所述的基准电压设定方法，其特征在于，
通过对控制栅极输入控制脉冲，来对浮动栅极所保存的电荷的状态进行控制，
所述基准电压生成部的输出越接近所述基准电压，则调整所述控制脉冲的脉宽和电压中的至少一方来使所述控制脉冲的强度越小。
18.根据权利要求17所述的基准电压设定方法，其特征在于，
为了使所述基准电压生成部的输出接近所述基准电压而向所述第一写入MOS晶体管的所述控制栅极输入所述控制脉冲，
在所述基准电压生成部的输出超过所述基准电压的情况下，向控制栅极输入正负极性与所述控制脉冲的施加电压的正负极性相反的电压，由此使所述基准电压生成部的输出接近所述基准电压。
19.一种存储介质，其上存储有计算机程序，其特征在于，该计算机程序使计算机执行根据权利要求13～18中的任一项所述的基准电压设定方法，其中，该计算机对所述基准电压生成部进行控制。
20.一种电压检测器，检测输入电压是否为预先决定的阈值电压以上，该电压检测器的特征在于，具备：
基准电压生成部，其生成与所述阈值电压相应的基准电压；
电压选择部，其选择设定电压和所述基准电压中的某一个来输出，该设定电压用于测定所述基准电压生成部应该生成的所述基准电压；以及
比较器，其具有CMOS反相器，所述电压选择部所选择出的所述设定电压或所述基准电压被输入到CMOS反相器的输入端子，所述输入电压被输入到所述CMOS反相器的电源端子，
其中，所述电压选择部在用于检测相对于所述阈值电压所述基准电压生成部应该生成的所述基准电压的基准电压检测模式的情况下选择所述设定电压，在用于检测所述输入电压是否为所述阈值电压以上的实际动作模式的情况下选择所述基准电压。
21.一种基准电压设定方法，对根据权利要求20所述的电压检测器进行设定，该基准电压设定方法的特征在于，
所述比较器具备CMOS反相器，逐渐改变用于检测所述基准电压的设定电压，来检测所述CMOS反相器的输出发生反转时的所述设定电压，
在所述基准电压生成部设定所检测出的所述设定电压来作为所述基准电压。
22.一种存储介质，其上存储有计算机程序，其特征在于，该计算机程序使计算机执行根据权利要求21所述的基准电压设定方法，其中，该计算机对所述基准电压生成部进行控制。
CN201480062188.0A 2013-11-15 2014-11-13 电压检测器、基准电压设定方法以及存储介质 Active CN105723617B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-237094 2013-11-15
JP2013237094 2013-11-15
PCT/JP2014/080107 WO2015072522A1 (ja) 2013-11-15 2014-11-13 電圧検出器、基準電圧設定方法、および、プログラム

Publications (2)

Publication Number Publication Date
CN105723617A CN105723617A (zh) 2016-06-29
CN105723617B true CN105723617B (zh) 2018-07-31

Family

ID=53057456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480062188.0A Active CN105723617B (zh) 2013-11-15 2014-11-13 电压检测器、基准电压设定方法以及存储介质

Country Status (6)

Country Link
US (1) US9666287B2 (zh)
EP (1) EP3070846B1 (zh)
JP (1) JP6254607B2 (zh)
KR (1) KR101788997B1 (zh)
CN (1) CN105723617B (zh)
WO (1) WO2015072522A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9667255B2 (en) * 2015-10-29 2017-05-30 Peregrine Semiconductor Corporation Multiple gate voltage generation for FET switches in radio frequency circuits
GB2549856B (en) 2016-04-27 2020-01-01 Univ Bristol Voltage reference circuit, voltage detector and voltage detector system
WO2018088005A1 (ja) * 2016-11-14 2018-05-17 オリンパス株式会社 撮像素子および内視鏡
CN106771948B (zh) * 2016-12-15 2019-06-21 北京北广科技股份有限公司 一种mos管开启电压测量装置
JP6954854B2 (ja) * 2017-03-31 2021-10-27 旭化成エレクトロニクス株式会社 不揮発性記憶素子および基準電圧生成回路
DE102019001232A1 (de) * 2018-02-21 2019-08-22 Linear Technology Holding, LLC Gemittelte Referenz mit Fehlerüberwachung
US10928434B2 (en) * 2018-02-21 2021-02-23 Analog Devices International Unlimited Company Averaged reference with fault monitoring
CN114935714B (zh) * 2022-07-21 2022-10-18 成都利普芯微电子有限公司 电源检测电路、驱动芯片、控制器及led驱动系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368107A (ja) * 2001-06-07 2002-12-20 Ricoh Co Ltd 基準電圧発生回路とそれを用いた電源装置
CN1534481A (zh) * 2003-03-26 2004-10-06 三洋电机株式会社 误写入防止电路及包含该误写入防止电路的半导体器件
CN100463226C (zh) * 2005-08-16 2009-02-18 旺宏电子股份有限公司 快闪存储器的低介电系数侧壁子结构
CN202661534U (zh) * 2012-07-26 2013-01-09 南京华士电子科技有限公司 一种新型的电压检测器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105042A (zh) * 1974-01-23 1975-08-19
FR2412850A1 (fr) * 1977-04-26 1979-07-20 Suwa Seikosha Kk Circuit integre a semi-conducteurs
DE3264160D1 (en) 1982-01-30 1985-07-25 Itt Ind Gmbh Deutsche Isolated gate field effect transistor circuit for sensing the voltage of a knot
JPS5968027A (ja) * 1982-10-05 1984-04-17 Seiko Instr & Electronics Ltd 出力可変な定電圧回路
JPH01109917A (ja) * 1987-10-23 1989-04-26 Fujitsu Ltd 信号レベル識別回路
US5838040A (en) 1997-03-31 1998-11-17 Gatefield Corporation Nonvolatile reprogrammable interconnect cell with FN tunneling in sense
JPH1168538A (ja) * 1997-08-19 1999-03-09 Fujitsu Ltd 起動回路及び半導体集積回路装置
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
KR100574498B1 (ko) * 2004-12-28 2006-04-27 주식회사 하이닉스반도체 반도체 장치의 초기화 회로
US8300375B2 (en) * 2008-07-21 2012-10-30 Triune Ip Llc Monitoring method, circuit, and system
JP4803228B2 (ja) * 2008-09-03 2011-10-26 日本テキサス・インスツルメンツ株式会社 電圧検出装置
KR20110024936A (ko) * 2009-09-03 2011-03-09 삼성전자주식회사 광범위 전원용 승압 회로, 그것을 포함하는 전자 장치 및 전압 승압 방법
JP5782238B2 (ja) * 2010-07-30 2015-09-24 ルネサスエレクトロニクス株式会社 電圧検出回路及びその制御方法
JP5749685B2 (ja) * 2012-05-25 2015-07-15 旭化成エレクトロニクス株式会社 基準電圧発生回路及び基準電圧発生方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368107A (ja) * 2001-06-07 2002-12-20 Ricoh Co Ltd 基準電圧発生回路とそれを用いた電源装置
CN1534481A (zh) * 2003-03-26 2004-10-06 三洋电机株式会社 误写入防止电路及包含该误写入防止电路的半导体器件
CN100463226C (zh) * 2005-08-16 2009-02-18 旺宏电子股份有限公司 快闪存储器的低介电系数侧壁子结构
CN202661534U (zh) * 2012-07-26 2013-01-09 南京华士电子科技有限公司 一种新型的电压检测器

Also Published As

Publication number Publication date
EP3070846A1 (en) 2016-09-21
US20160240258A1 (en) 2016-08-18
CN105723617A (zh) 2016-06-29
KR101788997B1 (ko) 2017-10-20
JP6254607B2 (ja) 2017-12-27
JPWO2015072522A1 (ja) 2017-03-16
WO2015072522A1 (ja) 2015-05-21
EP3070846B1 (en) 2020-04-01
KR20160051863A (ko) 2016-05-11
EP3070846A4 (en) 2017-08-23
US9666287B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
CN105723617B (zh) 电压检测器、基准电压设定方法以及存储介质
US5497119A (en) High precision voltage regulation circuit for programming multilevel flash memory
US20190355420A1 (en) Power line compensation for flash memory sense amplifiers
US8588019B2 (en) Semiconductor device having current change memory cell
KR100349433B1 (ko) 반도체 기억장치
CN108492840B (zh) 灵敏放大器
EP1297535A1 (en) Reference cell for high speed sensing in non-volatile memories
KR101256911B1 (ko) 전압 발생 회로
US20160240230A1 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
CN103328932B (zh) 半导体集成电路及半导体物理量传感装置
KR101618732B1 (ko) 피엠아이씨용 엠티피 메모리
JP5240291B2 (ja) 不揮発性半導体メモリ素子および半導体装置
KR100283909B1 (ko) 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법
KR20020079604A (ko) 반도체 물리량 센서 장치
CN103873044A (zh) 低压差分信号lvds结构电路
US6707725B2 (en) Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same
CN105225693B (zh) 虚拟接地闪存电路
KR100929722B1 (ko) 반도체 물리량 센서 장치
CN107464580B (zh) 高速预充电敏感放大器电路、快速读取电路及电子装置
CN113314178B (zh) 一种忆阻器读写方法
WO2023190146A1 (ja) メモリ回路
JP2003331599A (ja) 半導体集積回路装置
JP3540594B2 (ja) センスアンプ
JPH0422000A (ja) 半導体装置
JP2003168294A (ja) センスアンプの駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant