CN104952870B - 半导体装置及半导体装置的设计方法 - Google Patents

半导体装置及半导体装置的设计方法 Download PDF

Info

Publication number
CN104952870B
CN104952870B CN201510141052.5A CN201510141052A CN104952870B CN 104952870 B CN104952870 B CN 104952870B CN 201510141052 A CN201510141052 A CN 201510141052A CN 104952870 B CN104952870 B CN 104952870B
Authority
CN
China
Prior art keywords
macroelement
wiring layer
region
design method
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510141052.5A
Other languages
English (en)
Other versions
CN104952870A (zh
Inventor
茂木大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN104952870A publication Critical patent/CN104952870A/zh
Application granted granted Critical
Publication of CN104952870B publication Critical patent/CN104952870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种通过有效地消除信号布线的拥挤来缩小芯片面积并减少布线层数的半导体装置及半导体装置的设计方法。所述设计方法包括如下步骤：基于使用虚拟模型的半导体装置的操作的仿真，计算半导体装置中的宏单元部的消耗电流；基于宏单元部的消耗电流和连接半导体装置的电源层和宏单元部的每个通孔的容许电流，在宏单元部的一侧端部的至少一个端部的上面定义由第一形状和第一大小组成的第一区域；基于第一区域，在宏单元部的上面定义由第二形状和第二大小组成的第二区域；基于第二区域，确定半导体装置中的宏单元部和电源层的配置；基于宏单元部和电源层的配置，确定第二区域中的通孔的配置。

Description

半导体装置及半导体装置的设计方法
技术领域
本发明涉及半导体装置及半导体装置的设计方法。
背景技术
以往，众所周知的半导体装置为在一个基板上，以CPU和/或存储单元等的大型的宏单元部为核心，在其周边根据目的的系统的规格形成有逻辑电路的装置。在这样的半导体装置中，通常，半导体装置整体的电源布线通过将上位层的金属布线层布置为网状而形成。另外，宏单元部的电源布线层作为电源连接带(strap)设在宏单元部的上部。宏单元部的电源布线层经由通孔与半导体装置整体的电源布线连接，由此将电源供给到宏单元部。
通常，这样的通孔被配置为将宏单元部的电源布线层整体全部盖住。因此，半导体装置中的其它信号布线不能穿过配置有宏单元部的区域。例如，当宏单元部被设在应由信号布线连接的节点之间时，该信号布线必须被配置为通过从一侧的节点绕过宏单元部的路径延向另一侧节点。由此，在半导体装置的宏单元部的周边部由于必须进行绕道而发生信号布线的拥挤。这样的宏单元部周边的信号布线的拥挤会对半导体装置产生诸如妨碍面积减小和/或布线层数减少的不良影响，结果，不利于半导体装置的小面积化和低层化。
例如，在宏单元部为存储单元部的情况下，宏单元部周边部的信号布线的拥挤的程度更大。即，存储单元部通常构成为包含有存储单元阵列部和控制部，由于控制部用于存储单元部中的与外部的输入输出控制，所以通常配置在存储单元部内的与外部邻接的位置处。另外，存储单元部中的功耗大部分由控制部占据，所以存储单元部的电源布线层被配置在控制部的上层以实现最高的效率。因此，存储单元部的电源布线层通常被配置在存储单元部中的与外部邻接的位置处，从而不会存在容易与存储单元部附近的信号布线物理干扰的问题。由此，存储单元部周边部的信号布线的拥挤的程度进一步加大。
下述专利文献1公开了包括宏单元部、形成在宏单元部的周边的逻辑部的半导体装置，其中，该宏单元部具有用于设置该逻辑部内的布线的逻辑布线区域。更具体地，公开在专利文献1中的半导体装置通过将宏单元部构成为包含逻辑部内的布线区域，从而能够在宏单元部内设置逻辑部内的布线，由此，可以降低该半导体装置的逻辑部的布线必须绕过宏单元部的概率。由此，公开在专利文献1中的半导体装置降低了逻辑部的布线容量并且防止了在宏单元部周边处的布线的拥挤，伴随与此，该半导体装置实现了电路操作的高速化和电路的高集成化。
另外，下述专利文献2公开了能够使用在电源布线附近配置了通孔的单元的半导体装置以及设计方法。更具体地，公开在专利文献2中的半导体装置以及设计方法具备：以一定间隔在芯片表面内配置上位金属布线层的电源连接带，并沿与该电源连接带正交的方向配置的低位布线层的单元的电源布线、以及与该电源连接带连接并且与该单元的电源布线平行地配置的中间金属布线层，其特征在于，将该中间金属布线层和该单元的电源布线连接的多个电源通孔分开而配置在高密度区域、低密度区域和无配置区域，且在该无配置区域中配置有由于通孔配置在电源布线附近的单元内而使单元面积减少的节省面积单元。由此，公开在专利文献2中的半导体装置以及布局方法可以使用在电源布线附近配置有通孔的单元，伴随与此，实现了该单元的面积节省化。
现有技术文献
专利文献
专利文献1：日本特开2001-160613号公报
专利文献2：日本特开2010-123895号公报
发明内容
技术问题
上述专利文献1公开的半导体装置通过使宏单元部包括用于设置逻辑部的信号布线的逻辑布线区域，从而缓和宏单元部周边的信号布线的拥挤。然而，在专利文献1中，没有公开在宏单元部内如何设置逻辑布线区域。因此，公开在专利文献1中的半导体装置由于广泛地设在宏单元部中的逻辑布线区域而导致出现供给到宏单元部的电流和/或电源电压下降的可能性，或者由于狭窄地设置该区域而导致不能充分利用宏单元部中的未使用区域的问题。另外，由于专利文献1需要对宏单元部自身进行修正，所以存在诸如随着宏单元部的修正而增加设计工数的其它的问题。
另外，在上述专利文献2公开的半导体装置的设计方法中，虽然通过调整电源布线上的通孔的配置密度，并且设置在该电源布线上未配置通孔的区域，从而形成了能够使用在该电源布线附近配置了通孔的单元的区域，并实现了单元的面积节省化，但是却不能缓和宏单元部的周边的信号布线的拥挤。另外，由于专利文献2需要对单元进行修正，所以与专利文献1相同，存在诸如随着单元的修正而增加设计工数的问题。
因此，本发明的目的在于提供一种通过有效地消除信号布线的拥挤，从而缩小半导体装置的芯片面积并减少布线层数的半导体装置的设计方法。
更具体地，本发明的目的在于提供一种通过在宏单元部中高效地生成通孔来消除发生在宏单元部周边的信号布线的拥挤，从而缩小半导体装置的芯片面积并减少布线层数的半导体装置的设计方法。
即，一方面，本发明提供了一种设计方法，该设计方法为半导体装置的设计方法，所述设计方法包括如下步骤：基于使用虚拟模型的所述半导体装置的操作的仿真，计算所述半导体装置中的宏单元部的消耗电流；基于所述宏单元部的消耗电流和连接所述半导体装置的电源层与所述宏单元部的每个通孔的容许电流，在所述宏单元部的一侧端部的至少一个端部的上面定义由第一形状和第一大小组成的第一区域；基于所述第一区域，在所述宏单元部的上面定义由第二形状和第二大小组成的第二区域；基于所述第二区域，确定所述半导体装置中的所述宏单元部和所述电源层的配置；基于所述宏单元部和所述电源层的所述配置，确定所述第二区域中的所述通孔的配置。
这里，定义所述第一区域的步骤可以包括定义所述一侧端部的两个端部的各自的上面的区域的步骤。
此外，所述设计方法还包括如下步骤：对发生在所述电源层中的预定的电气特性影响进行评价；基于所述评价，判断所述预定的电气特性影响是否在第一容许范围内，其中，当判定所述预定的电气特性影响不在所述第一容许范围内时，可重新确定所述第一区域并确定所述宏单元部和所述电源层的配置。
此外，对所述预定的电气特性影响进行评价的步骤可以包括对发生在所述电源层中的电压下降的程度进行评价的步骤。
另外，对所述预定的电气特性影响进行评价的步骤可以包括对在所述半导体装置中发生的电迁移效应的程度进行评价的步骤。
此外，所述设计方法还可以包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
此外，确定所述布线层的配置的步骤可以包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
此外，所述设计方法还可以包括如下步骤：基于所述布线层的配置，计算所述布线层的拥挤度；判断所述拥挤度是否在第二容许范围内，其中，当判定所述拥挤度不在所述第二容许范围内时，可重新确定所述第一区域并确定所述布线层的配置。
此外，计算所述拥挤度的步骤可以包括如下步骤：定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
此外，根据另一方面，本发明提供一种半导体设计装置，该半导体设计装置用于进行半导体装置的设计，所述半导体设计装置包括：基于使用虚拟模型的所述半导体装置的操作的仿真来计算所述半导体装置中的宏单元部的消耗电流的单元；基于所述宏单元部的消耗电流和连接所述半导体装置的电源层与所述宏单元部的每个通孔的容许电流，在所述宏单元部的一侧端部的至少一个端部的上面定义由第一形状和第一大小组成的第一区域的单元；基于所述第一区域，在所述宏单元部的上面定义由第二形状和第二大小组成的第二区域的单元；基于所述第二区域，确定所述半导体装置中的所述宏单元部和所述电源层的配置的单元；以及基于所述宏单元部和所述电源层的所述配置，确定所述第二区域中的所述通孔的配置的单元。
此外，根据另一方面，本发明提供一种半导体装置，所述半导体装置包括由至少一个单元电路构成的宏单元部、经由通孔向所述宏单元部供电的电源层以及用于交换信号的布线层，所述宏单元部包括在从一侧端部向另一侧端部的方向上延伸的多个电源连接带，所述多个电源连接带中的至少若干个被配置为通过使各前端部在所述宏单元部的所述一侧端部的至少一个端部的上面中形成梯形阵列排列，从而形成为用于所述布线层的预定的区域。
这里，形成所述梯形阵列排列的所述多个电源连接带中的至少若干个可被配置为各前端部从所述宏单元部的所述一侧端部的中间部向所述至少一个端部逐渐往后缩。
另外，所述半导体装置还可包括配置在所述宏单元部的周围的逻辑部，所述布线层可设在所述逻辑部和所述电源层之间以及所述预定的区域和所述电源层之间的至少任意一处。
应予说明，在本公开中，单元包括通过软件实现具有其单元的功能的情况而并不仅仅表示物理单元。另外，一个单元具有的功能可通过两个以上的物理单元来实现，基于两个以上的单元的功能可以通过一个物理单元来实现。
技术效果
根据本发明，半导体装置通过高效地消除信号布线的拥挤，从而能缩小半导体装置的芯片面积并减少布线层数。
本发明的其它技术特征、目的和作用效果甚至优点将通过参照附图描述的以下实施方式变得更明了。
附图说明
图1是示出根据本发明的一个实施方式的半导体设计方法而得到的半导体装置的概要构成的一个示例的图。
图2是示出根据本发明的一个实施方式的半导体设计方法而得到的半导体装置的概要构成的一个示例的图。
图3A是示出本实施方式的半导体设计装置采用的宏单元部配置模型的视图。
图3B是示出本实施方式的半导体设计装置采用的布线层配置模型的视图。
图3C是示出本实施方式的半导体设计装置采用的宏单元部配置模型的视图。
图4是用于概要地说明本发明的一个实施方式的半导体装置的设计方法的流程图。
图5A是用于概要地说明本发明的一个实施方式的半导体装置的设计方法的流程图。
图5B是用于概要地说明本发明的一个实施方式的半导体装置的设计方法的流程图。
图6是用于概要地说明本发明的一个实施方式的半导体装置的设计方法的流程图。
图7是示出本发明的一个实施方式的半导体装置的概要的硬件构成的一个示例的方块图。
符号说明
1：半导体装置 2：半导体设计装置
10：宏单元部 10a：宏单元部配置模型
11：电源连接带 11a：电源连接带配置模型
20：逻辑部 30、40：通孔
50：电源层 60、70：布线层
60a：布线层配置模型 61a：布线轨道
701：处理器模块 702：芯片组
703：存储器模块 704：存储装置
705：I/O控制器 706：外围接口
706a：输出接口 706b：I/O接口
706c：通信接口
具体实施方式
接下来，将参照附图来描述本发明的实施方式。
图1和图2示出根据本发明的一个实施方式的半导体设计方法而得到的半导体装置的概要构成的一个示例的视图。具体地，图1示出该半导体装置1的特定部分的平面示意图。另外，图2是在图1中示出的半导体装置1的II-II断面示意图。如图1和图2所示，半导体装置1构成为例如包含宏单元部10、逻辑部20、通孔30和40、电源层50、布线层60和70。在本示例中的特定部分是包含半导体装置1中的宏单元部10的一侧端部到一侧边部以及其周边的部分。在以下描述中，将从宏单元部10的该一侧端部朝与此相对的另一侧端部的方向定义为第一方向，将与该第一方向相对且在平面内正交的方向定义为第二方向。半导体装置1的这样的布局通过后述的半导体设计方法执行最优化并被确定下来。
宏单元部10为多个单元电路组合而构成的单元，宏单元部10例如为存储单元(RAM、ROM)和/或CPU。如图2所示，宏单元部10例如设在半导体装置1的最下层。宏单元部10经由形成在电源连接带11上的通孔30连接到上部层的电源层50。由此，宏单元部10从电源层50经由通孔30获得自身操作所需要的电流。
如后面所述，宏单元部10的一侧端部的两个端部上面的区域被定义为区域α0和α1。区域α0和α1的上方根据预定的设计方法设有通孔40以及布线层60和70(参照图2)。在本示例中，区域α0和α1具有在平面视图中大体三角形的形状。区域α0和α1的形状及面积由与宏单元部10连接的通孔30的个数决定，随后将进行详细描述。应予说明，虽然在该图中，在宏单元部10的一侧端部的两个端部上面设有区域α0和α1这两个区域，但是不限于此，也可以仅设有区域α0和α1中的任意一个。另外，虽然在该图中，区域α0和α1的面积和形状示出为大体相同，但是不限于此，区域α0和α1的面积和形状也可以不同。
另外，在本公开中，在宏单元部10上面的不存在区域α0和α1的区域中设有区域β。在区域β中形成有例如沿第一方向延伸的多个电源连接带11。具体地，多个电源连接带11的若干个被配置为，在区域β处其各前端部在宏单元10的一侧端部的至少一个端部的上面形成梯形阵列排列。例如，被配置为，离宏单元部10的外周越近的电源连接带11的前端部越沿区域α0及α1的边界逐渐往后缩。换言之，宏单元部10上的多个电源连接带11以能够确保应该配置布线层60和70的区域(相当于区域α0和α1)的方式进行配置。
逻辑部20例如为PLL电路、AD转换器、放大器、标准单元等的逻辑电路。逻辑部20例如在半导体装置1的最下层处设在宏单元部10的周围。逻辑部20经由通孔40连接到存在于其上方的电源层50、布线层60和70。
通孔30和40为电连接半导体装置1中的各层的构成要素之间的层间连接区域，在本实施方式中，通孔30电连接宏单元部10和电源层50。通孔40电连接宏单元部10以外的各构成要素。通孔40例如可设在逻辑部20和电源层50之间。另外，作为其它示例，通孔40可设在逻辑部20与布线层60和70中的至少任意一个之间。进一步，作为其它示例，通孔40例如可设在布线层60和70的至少任意一个与电源层50之间。此外，进一步，作为其它示例，通孔40可设在布线层60和70之间。由于一个通孔30能够供给的电流(即，容许电流)Ic有限，所以在宏单元部10上连接有用于供给宏单元10所需要的电流(即，消耗电流Im)的必要数量的通孔30。应予说明，在通孔30和40连接横跨在多层之间的构成要素的情况下，作为层间连接区域可包含布线层60和70。
电源层50通常由沿第二方向延伸的多个电源布线构成，并且设在半导体装置1的例如最上层。也就是说，在本示例中，电源层50被设为与电源连接带11正交。电源层50是向半导体装置1中的各构成要素供给电流的层。应予说明，虽然电源层50的连接关系示意性地示出在图1和图2中，但是电源层50和电源连接带11的连接通常在不改变电源种类情况下进行。
布线层60和70是为了在半导体装置1中交换预定的信号而将各层内的构成要素彼此电连接的层。布线层60例如可设在逻辑部20和布线层70中的任意至少一个与电源层50之间。另外，布线层70可设在电源层50和布线层60中的任意至少一个与逻辑部20之间。进一步，布线层60和70可设在区域α0和α1中的至少任意一个与电源层50之间。如上所述，布线层60和70例如经由通孔40相互连接，并且经由通孔40连接到逻辑部20和电源层50。
应予说明，在本实施方式的半导体装置1中，虽然设有布线层60和70这两层布线层，但是不限于此，也可以设置所需数量的布线层。
如上的半导体装置1的布局由半导体设计装置2来设计。半导体设计装置2例如为通用的电脑和/或控制装置、模拟器。半导体设计装置2例如通过实行预定的设计程序来确定半导体装置1的宏单元部10和/或逻辑部20、电源连接带11、通孔30和40、电源层50、布线层60和70的配置。另外，半导体设计装置2在半导体装置1的设计中通过使用虚拟模型来评价各构成要素的配置及各种电气特性，其中，虚拟模型模拟地示出被称为配置模型的各构成要素的配置和电气特性等。在此，半导体设计装置2的概要构成的一个示例可参照图7。
在本实施方式的半导体装置1的设计方法中，半导体设计装置2基于宏单元部10的消耗电流Im来确定可连接到宏单元10的通孔30的个数。接下来，半导体设计装置2基于确定的通孔30的个数来确定宏单元部10中的区域α0和α1的面积和形状，然后基于区域α0和α1的面积和形状来确定宏单元部10中的其中配置有电源连接带11的区域β的面积、形状及配置。然后，半导体设计装置2基于区域β的面积、形状及配置来进行半导体装置1中的各构成要素的配置。进一步，半导体设计装置2计算布线层60和70的拥挤度，并判断该拥挤度是否满足预定的标准。当半导体设计装置2判定该拥挤度不满足预定的标准时，半导体设计装置2基于该拥挤度再次确定区域α0和α1。另一方面，当半导体设计装置2判定该拥挤度满足预定的标准时，完成设计。如上所述，由于通孔40、布线层60和70能够配置在区域α0和α1的上方，所以本实施方式的半导体装置1消除在宏单元部10的附近发生的布线层60和70的拥挤，从而实现面积的缩小和布线层数的减少。
参照图3A至图6来描述本实施方式的半导体装置1的设计方法的一个示例。图3A是示出本实施方式的半导体设计装置采用的宏单元部配置模型的视图。如该图所示，宏单元部配置模型10a构成为包含有电源连接带配置模型11a、区域β、区域α0和α1。宏单元部配置模型10a是模拟地示出宏单元部10中的各构成要素的配置和电气特性等的虚拟模型。
电源连接带配置模型11a是模拟地示出宏单元部10中的电源连接带11的配置和电气特性等的虚拟模型。电源连接带配置模型11a设在宏单元部配置模型10a的区域β中。
区域β是能够在宏单元部10中配置电源连接片11的区域。区域β的面积、形状和配置在半导体装置1的设计过程中可改变。区域β(0)是在半导体装置1的设计过程中的初始的区域β，并且为当区域α0和α1的面积为0时的区域β。区域β(n)是在半导体装置1的设计过程中最终的区域β。
应予说明，在本实施方式的半导体装置1的设计方法中，区域α0和α1的除了斜边以外的边的长度分别定义为x0和x1。在此，在该图中，虽然区域α0和α1的面积和形状被示出为大体相同，但是不限于此，区域α0和α1的面积和形状也可以不同。另外，在本实施方式的半导体装置1的设计方法中，虽然区域α0的除了斜边以外的边的长度假设为相等，但是不限于此。区域α0的除了斜边以外的边的长度在能够保证区域α0的面积的范围内也可以彼此不同。另外，区域α1也和区域α0相同，区域α1的除了斜边以外的边的长度在能够保证区域α1的面积的范围内也可以彼此不同。
图3B是示出本实施方式的半导体设计装置使用的布线层配置模型的视图。具体地，图3B是示出布线层配置模型60a的视图，其中，布线层配置模型60a用于示意性地示出与后述图3C中的区域δ对应的布线层60和70的状态。在后述的布线的拥挤度的计算中可参照布线层配置模型60a。如该图所示，布线层配置模型60a是模拟地示出布线层60和70中的布线的配置和电气特性等的虚拟模型，根据布线层的层数由半导体设计装置2来定义。布线层配置模型60a构成为例如可包含布线轨道61a。另外，如该图所示，以根据预定的形状和面积划分布线层配置模型60a的方式将设在布线层配置模型60a中的区域定义为单位区域γ。
布线轨道61a是能够在布线层配置模型60a中配置布线的带状区域。布线轨道61a通常在布线层配置模型60a中沿第一方向或第二方向并列设有多个。在该图中，虽然布线轨道61a沿第二方向设置，但是不限于此。
单位区域γ是在布线层60和70的拥挤度的计算方面作为计算拥挤度的基本单位的区域，如上所述，单位区域γ具有预定的形状和面积并以划分布线层配置模型60a的方式设在布线层配置模型60a中。在此，随后将详细描述布线层60和70的拥挤度的计算过程。
图3C是示出本实施方式的半导体设计装置采用的宏单元部配置模型的视图。具体地，图3C是示出半导体设计装置2采用的宏单元部配置模型10a的视图，用于通过描述在后述的图4和图5B中基于布线层60和70的拥挤度来计算区域α0和α1中的非斜边的边的长度x0和x1，来描述改变区域α0和α1的情形。应予说明，在本示例中，虽然针对区域α0所处的一个端部进行描述，但对于区域α1所处的一个端部也是相同的。
在该图中，将宏单元部配置模型10a的一侧端部的、两个端部的一个的区域的各边，在宏单元部配置模型10a的外侧仅延长了长度a1的区域定义为区域δ1。区域δ1是用于计算宏单元部10附近的布线层60和70的拥挤度的区域。另外，在该图中，区域α1(0)和长度x1(0)分别是计算布线层60和70的拥挤度之前的区域α1和该区域的非斜边的长度x1。
半导体设计装置2计算与区域δ1对应的布线层60和70的拥挤度。半导体设计装置2判断该拥挤度是否满足预定的标准，并基于该判断结果确定区域α1(1)的非斜边的长度x1，随后将进行详细描述。
图4是用于概要说明本发明的一个实施方式的半导体装置的设计方法的流程图。这样的设计方法例如通过半导体设计装置2实施预定的设计程序来实现。
半导体设计装置2通过仿真来计算宏单元部10的消耗电流Im(S401)。该仿真是例如通过半导体设计装置2对表现电气特性的宏单元部10的虚拟模型(例如，宏单元部配置模型10a)进行与实际操作相同的控制，并参照该虚拟模型中的虚拟信号线和/或虚拟电源线的状态来预测宏单元部10的实际的操作的过程。接着，半导体设计装置2基于计算出的宏单元部10的消耗电流Im和每个通孔30的容许电流Ic来确定在宏单元部10中的配置电源连接带11的区域β的面积、形状和配置(S402)。关于该处理的详细过程将参照图5A来描述。
接下来，半导体设计装置2确定除了半导体装置1中的布线层60和70以及通孔30和40以外的各构成要素(例如，宏单元部10、逻辑部20和电源层50)的配置(S403)。关于该处理的详细过程将参照图6来描述。
半导体设计装置2基于在步骤S403的处理中确定的半导体装置1中的除了布线层60和70以及通孔30和40以外的各构成要素的配置来确定半导体装置1中的布线层60和70、通孔30和40的配置(S404)。
半导体设计装置2判断半导体装置1是否满足所定的设计规则。所定的设计规则例如是半导体装置1中的电源线的各节点的电压下降(IR Drop)的程度在由半导体设计装置2规定的容许范围内的规则、半导体装置1中的电迁移效应(Electro Migration Effect：EM效应)的程度同样在由半导体设计装置2规定的容许范围内的规则。即，半导体设计装置2确认半导体装置1中的电源线的各节点的电压下降和电迁移效应的程度，并评价其程度是否在设计规则上的可容许的范围中(S405)。半导体设计装置2基于该评价判断IRDrop和EM效应的程度是否可容许(S406)，当判定IRDrop和EM效应的程度不可容许时(S406失败)，进入到步骤S402的处理。另一方面，当半导体设计装置2基于该评价判定IRDrop和EM效应的程度可容许时(S406通过)，半导体设计装置2基于确定的布线层60和70以及通孔30和40的配置来计算布线层60和70的拥挤度(S407)。关于该处理的详细过程将参照图5B来描述。
然后，半导体设计装置2判断计算的布线层60和70的拥挤度是否在设计规则上可容许的容许拥挤度以下(S408)。当半导体设计装置2判定该拥挤度不在容许拥挤度以下时(S408失败)，进入到步骤S402的处理。另一方面，当半导体设计装置2判定该拥挤度在容许拥挤度以下时(S408通过)，则判定半导体装置1的设计正常进行，并完成该设计。
图5A是用于概要说明本发明的一个实施方式的半导体装置的设计方法的流程图，示出了图4中的步骤S402的处理的详细情况。
半导体设计装置2基于在步骤S401的处理中计算的宏单元部10的消耗电流Im和通孔30的容许电流Ic，计算宏单元部10所需要的通孔30的个数Nm(S501)。宏单元部10所需要的通孔30的个数Nm例如具有在以下的式中示出的关系。
Nm＝Im/Ic <式1>
接下来，半导体设计装置2计算将Nm个通孔30配置在宏单元部10中时需要的面积Sv(S502)。假设能够配置在半导体装置1中的通孔30的密度(即，每单位面积可配置的数量)的最大值为Dv，则该面积Sv例如具有在以下的式中示出的关系。
Sv＝Nm/Dv <式2>
进一步，半导体设计装置2计算可消减的配置有电源连接条11的区域β的面积Sd(步骤S503)。假设初始区域β(0)的面积为Sp，则该面积Sd例如具有在以下的式中示出的关系。
Sd＝Sp-Sv <式3>
接着，半导体设计装置2判断计算出的可消减的区域β的面积Sd是否为容许的值(例如，正值)(S504)。当半导体设计装置2判定该面积是不可容许的面积时(S504失败)，判定半导体装置1的设计没有正常进行，然后返回到初始流程，并结束该设计。另一方面，当半导体设计装置2判定该面积是可容许的面积时(S504通过)，则进入到步骤S505的处理。
半导体设计装置2判断电源线的各节点中的电压下降和半导体装置1的电迁移效应的评价(即，图4中的步骤S405的处理)是否实施完毕(S505)。当半导体设计装置2判定电源线的各节点中的电压下降和半导体装置1的电迁移效应的评价没有实施完毕时(S505失败)，将系数k0至k2初始化(S506)，进入到步骤S509的处理。这里，系数k0至k2是在确定区域α0和α1的非斜边的边的长度x0和x1时使用的值，所述值根据电源线的各节点的电压下降和半导体装置1的电迁移效应的评价而变化。系数k0是在0以上且在1以下的值，系数k1和k2是在0以上的值。
另一方面，当半导体设计装置2判定电源线的各节点的电压下降和半导体装置1的电迁移效应的评价实施完毕时(S505通过)，更新系数k0至k2的值(S507)。具体地，半导体设计装置2在步骤S507的处理中减小系数k0至k2的值。半导体设计装置2判断系数k0至k2的值是否为可容许的值(例如，正值)(S508)。当半导体设计装置2判定系数k0至k2的值是不可容许的值时(S508失败)，判定半导体装置1的设计没有正常进行，然后返回到初始步骤，并结束该设计。另一方面，当半导体设计装置2判定系数k0至k2的值是可容许的值时(S508通过)，进入到步骤S509的处理。
接下来，半导体设计装置2判断布线层60和70的拥挤度的评价(即，图4中的步骤S407的处理)是否实施完毕(S509)。当半导体设计装置2判定布线层60和70的拥挤度的评价没有实施完毕时(S509失败)，半导体设计装置2基于在步骤S503的处理中计算的可消减的区域β的面积Sd来确定区域α0和α1的非斜边的边的长度x0和x1，然后进入到步骤S512的处理(S510)。应予说明，在步骤S510的处理中，该长度x0和x1例如具有在以下的式中示出的关系。
另一方面，当半导体设计装置2判定布线层60和70的拥挤度的评价实施完毕时(S509通过)，半导体设计装置2基于在步骤S407的处理中计算的布线层60和70的拥挤度、容许拥挤度、区域δ0和δ1的面积Sa0和Sa1、布线层的个数N(在本示例中，具有布线层60和70这2个)、前一次计算的所述长度x0(0)和x1(0)，确定区域α0和α1的除了斜边以外的边的长度x0和x1，然后进入到步骤S512的处理(S511)。
具体地，半导体设计装置2在步骤S511的处理中，首先基于布线层60和70的拥挤度和容许拥挤度来计算过度拥挤率。这里，过度拥挤率是表示拥挤度超过容许拥挤度多少程度的比率。过度拥挤率例如具有在以下的式中示出的关系。
(过度拥挤率)＝(拥挤度-容许拥挤度) <式5>
半导体设计装置2在步骤S507的处理中，根据通过式5计算出的过度拥挤率来计算该长度x0和x1。该长度x0和x1例如具有在以下的式中示出的关系。
半导体设计装置2基于确定的长度x0和x1来确定宏单元部10中的区域α0和α1的面积和形状(S512)。接着，半导体设计装置2基于宏单元部10中的区域α0和α1的面积和形状确定宏单元部10中的配置有电源连接带11的区域β的形状、面积和配置(S513)，然后返回初始流程。
图5B是用于概要说明本发明的一个实施方式的半导体装置的设计方法的流程图，并且示出了图4中的步骤S407的处理的详细过程。
半导体设计装置2分别计算与区域δ0和δ1对应的布线层60和70的区域的拥挤度。具体地，半导体设计装置2将在计算布线层60和70的拥挤度时使用的各种值(例如，使用率和/或拥挤度等)初始化(S521)。其次，半导体设计装置2针对某一个布线层，计算该布线层60和70的区域中的作为计算对象的单位区域γ的布线轨道61a的使用率(S522)。使用率是指单位区域γ中的其中设有布线的布线轨道61a的数量与单位区域γ中存在的布线轨道61a的数量的比率。
接下来，半导体设计装置2判断该计算的单位区域γ的使用率是否超出容许使用率(S523)。当半导体设计装置2判定该计算的单位区域γ的布线轨道61a的使用率超过容许使用率时(S523通过)，给拥挤值加1(S524)，并更新作为计算对象的单位区域γ(S525)。另一方面，当半导体设计装置2判定该计算的单位区域γ的布线轨道61a的使用率没有超过容许使用率时(S523失败)，更新作为计算对象的单位区域γ(S525)。应予说明，容许使用率基于制造工艺和/或设计规则、半导体装置1的构造来任意确定。
半导体设计装置2判断是否对作为计算对象的全部的单位区域γ都计算了使用率(S526)。当半导体设计装置2判定为没有对作为计算对象的全部的单位区域γ都计算使用率时(S526失败)，进入到步骤S522的处理。另一方面，当半导体设计装置2判定为对作为计算对象的全部的单位区域γ都计算了使用率时(S526通过)，基于在步骤S524的处理中计算的拥挤值和存在于区域δ0和δ1中的单位区域γ的个数来计算作为计算对象的布线层的拥挤度(S527)。作为计算对象的布线层的拥挤度通过拥挤值除以存在于区域δ中的单位区域γ的数量来算出。
半导体设计装置2判断是否对作为计算对象的全部的布线层都计算了拥挤度(S528)。当半导体设计装置2判定为没有对作为计算对象的全部的布线层都计算拥挤度时(S528失败)，更新将计算拥挤度的布线层，并进入到步骤S522的处理。另一方面，当半导体设计装置2判定为对于作为计算对象的全部的布线层都计算了拥挤度时(S528通过)，合计作为计算对象的全部的布线层的拥挤度的总和，并将拥挤度更新为该合计结果(S529)，从而完成布线层的拥挤度的计算，然后返回到初始流程。
图6是用于概要说明本发明的一个实施方式的半导体装置的设计方法的流程图，并示出了图4中的步骤S403的处理的详细过程。
半导体设计装置2基于宏单元部10中的配置有电源连接带11的区域β来更新宏单元部配置模型10a。即，半导体设计装置2基于确定的区域β将电源连接带11a配置在宏单元部配置模型10a中，进一步，半导体设计装置2将宏单元部配置模型10a变更为该确定的内容(S601)。接下来，半导体设计装置2基于更新的宏单元部配置模型10a来确定半导体装置1中的宏单元部10的配置(S602)。
半导体设计装置2基于确定的半导体装置1中的宏单元部10的配置来确定半导体装置1中的逻辑部20的配置(S603)。接着，半导体设计装置2基于确定的半导体装置1中的宏单元部10和逻辑部20的配置来确定半导体装置1中的电源层50的配置(S604)。
图7是示出本发明的一个实施方式的半导体装置的概要的硬件构成的一个示例的方块图。如该图所示，构成上述半导体设计装置2的计算装置通常包括一个或两个以上的处理器模块701、芯片组702、存储器模块703、存贮装置704、I/O控制器705和各种外围接口706，但是不限于此。
处理器模块701例如包括处理器核、微控制器、数字信号处理器和/或它们的组合，但是不限于此。这里，术语“处理器核”被认为与表示主处理器的处理器和/或CPU、MPU等相同的意思。处理器模块701也可包括一级或更高级别的高速缓存单元。
芯片组702由集成了为构成总线及其桥和/或计算装置所需要的其它组件的电路组成，其中，所述总线及其桥将处理器模块701、存储器模块703、存储装置704和I/O控制器705等连接。芯片组702例如由处理器模块701控制。
存储器模块703通常为由易失性存储器(例如，RAM)、非易失性存储器(例如，ROM和/或闪存存储器等)和/或它们的组合构成的主存储装置。存储器模块703通常保存装置驱动程序、操作系统(OS)程序、一个或两个以上的应用程序和程序数据等的全部或一部分，并供处理器模块701利用。在本实施方式中，用于实现上述设计方法的设计程序作为应用程序中的一个被保存在存储器模块703中。
存储装置704通常由硬盘驱动器(HDD)和/或光学式磁盘驱动器、固态器件(SSD)等组成。存储装置704具有作为处理器模块701的辅助存储装置的功能，并存储OS、应用程序、程序数据和各种数据库。
I/O控制器705为高效地控制与各种外围接口706(例如，输出接口706a、I/O接口706b和通信接口706c等)之间的通信的电路。输出接口706a例如包括显卡和声卡等，并控制显示器和扬声器等的外部输出装置的操作。I/O接口706b例如包括串联控制器或并联控制器，并控制各种输入装置和/或其它外围装置等的操作。I/O接口706b例如包含PCI、USB接口、IEEE1394接口、雷电接口等，但是不限于此。通信接口706c为能够与其它计算装置等的节点通信的电路。通信接口例如包括以太网(注册商标)电路。网络通信可以是有线或无线中的任意一种。
如上所述，在本实施方式的半导体装置1的设计方法中，半导体设计装置2基于宏单元部10的消耗电流Im和通孔30的容许电流Ic确定设在宏单元部10的一侧端部的两个端部上的区域α0和α1，进一步，确定宏单元部10中的设有电源连接带11的区域β。并且，根据本实施方式的半导体装置1的设计方法，半导体设计装置2通过将通孔40、布线层60和70的配置确定在先行设置的区域α0和α1的上方，能够消除在宏单元部10周边处发生的信号布线的拥挤，从而能够缩小半导体装置1的面积并减少布线层的个数。
上述各实施方式为用于描述本发明的示例，并不意图将本发明仅限定在这些实施方式中。在不脱离其的主旨的情况下，本发明可以通过各种方式来实施。
例如，在本说明书公开的方法中，只要其结果不产生矛盾，也可将步骤、操作和功能并行实施或以不同的顺序实施。描述的步骤、操作和功能仅作为示例被提供，并且在不脱离本发明的主旨的范围的情况下，步骤、操作和功能中的若干个可以省略，另外，也可通过相互结合而作为一个整体，此外，也可追加其它的步骤、操作和功能。
另外，虽然在本说明书中公开了各种实施方式，但是可以适当地改善一个实施方式中的特定特征(技术事项)并追加其它实施方式，或者可以与该其它实施方式中的特定特征替换，那样的方式也包含在本发明的主旨中。
产业上的可利用性
本发明能够广泛地用于半导体集成电路领域。

Claims (30)

1.一种设计方法，所述设计方法为半导体装置的设计方法，其特征在于，包括如下步骤：
基于使用虚拟模型的所述半导体装置的操作的仿真，计算所述半导体装置中的宏单元部的消耗电流；
基于所述宏单元部的消耗电流和连接所述半导体装置的电源层与所述宏单元部的每个通孔的容许电流，在所述宏单元部的一侧端部的至少一个端部的上面定义由第一形状和第一大小组成的第一区域；
通过将所述第一区域从在所述宏单元部中应配置电源连接带的预定区域排除，从而在所述宏单元部的上面定义由第二形状和第二大小组成的第二区域；
通过在所述第二区域内配置所述电源连接带，从而确定所述半导体装置中的所述宏单元部的配置；
在所述宏单元部的上方，以与所述电源连接带交叉的方式确定所述电源层的配置；
基于所述宏单元部和所述电源层的所述配置，以使所述电源连接带与所述电源层电连接的方式确定所述第二区域中的所述通孔的配置。
2.如权利要求1所述的设计方法，其特征在于，定义所述第一区域的步骤包括定义所述一侧端部的两个端部的各自的上面的区域的步骤。
3.如权利要求1或2所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
对发生在所述电源层中的预定的电气特性影响进行评价；
基于所述评价，判断所述预定的电气特性影响是否在第一容许范围内，
其中，当判定所述预定的电气特性影响不在所述第一容许范围内时，重新确定所述第一区域并确定所述宏单元部和所述电源层的配置。
4.如权利要求3所述的设计方法，其特征在于，
对所述预定的电气特性影响进行评价的步骤包括对发生在所述电源层中的电压下降的程度进行评价的步骤。
5.如权利要求3所述的设计方法，其特征在于，
对所述预定的电气特性影响进行评价的步骤包括对在所述半导体装置中发生的电迁移效应的程度进行评价的步骤。
6.如权利要求4所述的设计方法，其特征在于，
对所述预定的电气特性影响进行评价的步骤包括对在所述半导体装置中发生的电迁移效应的程度进行评价的步骤。
7.如权利要求1或2所述的设计方法，其特征在于，所述设计方法还包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
8.如权利要求3所述的设计方法，其特征在于，所述设计方法还包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
9.如权利要求4所述的设计方法，其特征在于，所述设计方法还包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
10.如权利要求5所述的设计方法，其特征在于，所述设计方法还包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
11.如权利要求6所述的设计方法，其特征在于，所述设计方法还包括如下步骤：基于所述宏单元部和所述电源层的配置确定逻辑部和布线层的配置。
12.如权利要求7所述的设计方法，其特征在于，确定所述布线层的配置的步骤包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
13.如权利要求8所述的设计方法，其特征在于，确定所述布线层的配置的步骤包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
14.如权利要求9所述的设计方法，其特征在于，确定所述布线层的配置的步骤包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
15.如权利要求10所述的设计方法，其特征在于，确定所述布线层的配置的步骤包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
16.如权利要求11所述的设计方法，其特征在于，确定所述布线层的配置的步骤包括如下步骤：将所述布线层设在所述逻辑部和所述电源层之间以及所述第一区域和所述电源层之间的至少任意一处。
17.如权利要求12所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
基于所述布线层的配置，计算所述布线层的拥挤度；
判断所述拥挤度是否在第二容许范围内，
其中，当判定所述拥挤度不在所述第二容许范围内时，重新确定所述第一区域并确定所述布线层的配置。
18.如权利要求13所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
基于所述布线层的配置，计算所述布线层的拥挤度；
判断所述拥挤度是否在第二容许范围内，
其中，当判定所述拥挤度不在所述第二容许范围内时，重新确定所述第一区域并确定所述布线层的配置。
19.如权利要求14所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
基于所述布线层的配置，计算所述布线层的拥挤度；
判断所述拥挤度是否在第二容许范围内，
其中，当判定所述拥挤度不在所述第二容许范围内时，重新确定所述第一区域并确定所述布线层的配置。
20.如权利要求15所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
基于所述布线层的配置，计算所述布线层的拥挤度；
判断所述拥挤度是否在第二容许范围内，
其中，当判定所述拥挤度不在所述第二容许范围内时，重新确定所述第一区域并确定所述布线层的配置。
21.如权利要求16所述的设计方法，其特征在于，所述设计方法还包括如下步骤：
基于所述布线层的配置，计算所述布线层的拥挤度；
判断所述拥挤度是否在第二容许范围内，
其中，当判定所述拥挤度不在所述第二容许范围内时，重新确定所述第一区域并确定所述布线层的配置。
22.如权利要求17所述的设计方法，其特征在于，计算所述拥挤度的步骤包括如下步骤：
定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；
计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
23.如权利要求18所述的设计方法，其特征在于，计算所述拥挤度的步骤包括如下步骤：
定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；
计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
24.如权利要求19所述的设计方法，其特征在于，计算所述拥挤度的步骤包括如下步骤：
定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；
计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
25.如权利要求20所述的设计方法，其特征在于，计算所述拥挤度的步骤包括如下步骤：
定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；
计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
26.如权利要求21所述的设计方法，其特征在于，计算所述拥挤度的步骤包括如下步骤：
定义第三区域，所述第三区域包括所述第一区域的上方的区域和所述宏单元部的一侧端部的至少一个端部的周围部分的上方的区域；
计算在所述第三区域中配置有所述布线层的区域与所述第三区域的比率。
27.一种半导体设计装置，所述半导体设计装置用于进行半导体装置的设计，其特征在于，
所述半导体设计装置包括：
基于使用虚拟模型的所述半导体装置的操作的仿真来计算所述半导体装置中的宏单元部的消耗电流的单元；
基于所述宏单元部的消耗电流和连接所述半导体装置的电源层与所述宏单元部的每个通孔的容许电流，在所述宏单元部的一侧端部的至少一个端部的上面定义由第一形状和第一大小组成的第一区域的单元；
通过将所述第一区域从在所述宏单元部中应配置电源连接带的预定区域排除，从而在所述宏单元部的上面定义由第二形状和第二大小组成的第二区域的单元；
通过在所述第二区域内配置所述电源连接带，从而确定所述半导体装置中的所述宏单元部的配置的单元；
在所述宏单元部的上方，以与所述电源连接带交叉的方式确定所述电源层的配置的单元，以及
基于所述宏单元部和所述电源层的所述配置，以使所述电源连接带与所述电源层电连接的方式确定所述第二区域中的所述通孔的配置的单元。
28.一种半导体装置，所述半导体装置根据权利要求1至26中的任意一项所述的设计方法而设计，并且所述半导体装置包括由至少一个单元电路构成的宏单元部、经由通孔向所述宏单元部供电的电源层以及用于交换信号的布线层，其特征在于，
所述宏单元部包括在从一侧端部向另一侧端部的方向上延伸的多个电源连接带，
所述多个电源连接带中的至少若干个被配置为通过使各前端部在所述宏单元部的所述一侧端部的至少一个端部的上面中形成梯形阵列排列，从而形成为用于所述布线层的预定的区域。
29.如权利要求28所述的半导体装置，其特征在于，
形成所述梯形阵列排列的所述多个电源连接带中的至少若干个被配置为各前端部从所述宏单元部的所述一侧端部的中间部向所述至少一个端部逐渐往后缩。
30.如权利要求28所述的半导体装置，其特征在于，
所述半导体装置还包括配置在所述宏单元部的周围的逻辑部，
所述布线层设在所述逻辑部和所述电源层之间以及所述预定的区域和所述电源层之间的至少任意一处。
CN201510141052.5A 2014-03-28 2015-03-27 半导体装置及半导体装置的设计方法 Active CN104952870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014069125A JP6328974B2 (ja) 2014-03-28 2014-03-28 半導体装置及び半導体装置の設計手法
JP2014-069125 2014-03-28

Publications (2)

Publication Number Publication Date
CN104952870A CN104952870A (zh) 2015-09-30
CN104952870B true CN104952870B (zh) 2018-12-14

Family

ID=54167415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510141052.5A Active CN104952870B (zh) 2014-03-28 2015-03-27 半导体装置及半导体装置的设计方法

Country Status (3)

Country Link
US (2) US9754066B2 (zh)
JP (1) JP6328974B2 (zh)
CN (1) CN104952870B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
CN113053440B (zh) * 2019-04-29 2021-12-24 长江存储科技有限责任公司 多层存储器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147077A (zh) * 2005-03-22 2008-03-19 先进微装置公司 于多核心集成电路中的同步核心测试
CN102621360A (zh) * 2011-01-27 2012-08-01 台湾积体电路制造股份有限公司 探针板布线结构

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152144A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 半導体集積回路装置
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
JP2564659B2 (ja) * 1989-09-19 1996-12-18 富士通株式会社 半導体装置の製造方法
US5768146A (en) * 1995-03-28 1998-06-16 Intel Corporation Method of cell contouring to increase device density
US5633807A (en) * 1995-05-01 1997-05-27 Lucent Technologies Inc. System and method for generating mask layouts
JPH09293765A (ja) * 1996-04-26 1997-11-11 Nec Corp 半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置
JP3964575B2 (ja) * 1998-06-23 2007-08-22 株式会社東芝 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
US6282693B1 (en) * 1998-12-16 2001-08-28 Synopsys, Inc. Non-linear optimization system and method for wire length and density within an automatic electronic circuit placer
JP3408234B2 (ja) 1999-09-24 2003-05-19 三洋電機株式会社 半導体集積回路およびそれを備えたデジタルカメラ
JP2001308272A (ja) * 2000-04-19 2001-11-02 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6598206B2 (en) * 2001-05-10 2003-07-22 International Business Machines Corporation Method and system of modifying integrated circuit power rails
JP3718468B2 (ja) * 2001-10-17 2005-11-24 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2004103821A (ja) * 2002-09-10 2004-04-02 Toshiba Corp 半導体集積回路
GB0301251D0 (en) * 2003-01-20 2003-02-19 Paradigm Design Systems Ltd Generation of clock gating function for synchronous circuit
US7010763B2 (en) * 2003-05-12 2006-03-07 International Business Machines Corporation Method of optimizing and analyzing selected portions of a digital integrated circuit
JP4368641B2 (ja) * 2003-08-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 電源パッドの数及び位置見積もり方法、チップサイズ見積もり方法及び設計装置
US8286111B2 (en) * 2004-03-11 2012-10-09 Gradient Design Automation Inc. Thermal simulation using adaptive 3D and hierarchical grid mechanisms
JP2005316647A (ja) * 2004-04-28 2005-11-10 Renesas Technology Corp 集積回路の配線解析方法、論理合成方法、回路分割方法
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
JP2006228954A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置とそのレイアウト設計方法
JP2006301961A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 半導体集積回路の自動フロアプラン手法
US7370294B1 (en) * 2005-04-21 2008-05-06 Xilinx, Inc. Design techniques for low leakage circuits based on delay statistics
US20070033562A1 (en) * 2005-08-05 2007-02-08 International Business Machines Corporation Integrated circuit power distribution layout with sliding grids
JP2007052591A (ja) * 2005-08-17 2007-03-01 Fujitsu Ltd 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム
JP2007173760A (ja) * 2005-11-25 2007-07-05 Matsushita Electric Ind Co Ltd 半導体集積回路及びその設計方法
JP2007258215A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd セル配置プログラム、セル配置装置、及びセル配置方法
JP2008091406A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト方法
TWI339007B (en) * 2006-11-21 2011-03-11 Ind Tech Res Inst Design method of low frequency analog circuit and low frequency analog circuit using the same
JP5194461B2 (ja) * 2007-01-30 2013-05-08 富士通セミコンダクター株式会社 電流密度制限チェック方法及び電流密度制限チェック装置
US7975200B2 (en) * 2007-04-30 2011-07-05 Broadcom Corporation Error correction code (ECC) decoding architecture design using synthesis-time design parameters
JP2009164330A (ja) * 2008-01-07 2009-07-23 Panasonic Corp 半導体装置
US7966588B1 (en) * 2008-01-26 2011-06-21 National Semiconductor Corporation Optimization of electrical circuits
US7458050B1 (en) * 2008-03-21 2008-11-25 International Business Machines Corporation Methods to cluster boolean functions for clock gating
US8640071B2 (en) * 2008-06-06 2014-01-28 Nec Corporation Circuit design system and circuit design method
JP2010123895A (ja) 2008-11-21 2010-06-03 Toshiba Corp 半導体集積回路装置およびレイアウト方法
JP5285460B2 (ja) * 2009-02-10 2013-09-11 パナソニック株式会社 半導体集積回路の配線構造及びそれを有する半導体装置
JP5494586B2 (ja) * 2010-09-30 2014-05-14 大日本印刷株式会社 電圧変換モジュール
KR101848063B1 (ko) * 2010-11-17 2018-04-12 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8584066B1 (en) * 2012-09-04 2013-11-12 GlobalFoundries, Inc. System and method for generating a wire model
US9098666B2 (en) * 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9679916B2 (en) * 2013-02-01 2017-06-13 Sony Corporation Semiconductor integrated circuit
US10275553B2 (en) * 2014-01-15 2019-04-30 Oracle International Corporation Custom circuit power analysis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147077A (zh) * 2005-03-22 2008-03-19 先进微装置公司 于多核心集成电路中的同步核心测试
CN102621360A (zh) * 2011-01-27 2012-08-01 台湾积体电路制造股份有限公司 探针板布线结构

Also Published As

Publication number Publication date
CN104952870A (zh) 2015-09-30
US20150278424A1 (en) 2015-10-01
JP6328974B2 (ja) 2018-05-23
US9754066B2 (en) 2017-09-05
US20170357745A1 (en) 2017-12-14
US10216886B2 (en) 2019-02-26
JP2015192078A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
Pavlidis et al. 3-D topologies for networks-on-chip
Zhu Power distribution network design for VLSI
US8635572B1 (en) Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
CN205428923U (zh) 集成半导体电路裸片、集成半导体电路器件和集成半导体电路系统
CN107592728B (zh) 一种pcb布局布线的方法和结构
Kim et al. Architecture, chip, and package co-design flow for 2.5 D IC design enabling heterogeneous IP reuse
CN107066681A (zh) 集成电路和制造集成电路的计算机实现方法
US20120025403A1 (en) Design apparatus of semiconductor device, design method of semiconductor device, and semiconductor device
CN105574245A (zh) 高效率模拟电路版图设计流程方法
CN104952870B (zh) 半导体装置及半导体装置的设计方法
CN108804809A (zh) Ddr电路的仿真方法、系统及走线结构
Huang et al. Application-specific network-on-chip synthesis with topology-aware floorplanning
US11263379B2 (en) Hierarchical clock tree implementation
US9311440B2 (en) System and method of electromigration avoidance for automatic place-and-route
US9064081B1 (en) Generating database for cells routable in pin layer
JP2011509043A (ja) プリント回路基板およびパッケージ基板積層の制御による半導体装置のジッタの低減
CN104699867A (zh) Fpga芯片的局部布局的优化方法
CN103500240B (zh) 对硅通孔进行动态规划布线的方法
TWI527392B (zh) 建置電源網路之裝置與方法
CN215266279U (zh) 一种芯片的供电结构及芯片
US20140289693A1 (en) System and method for improved net routing
CN105760558A (zh) Fpga芯片中多输入查找表的布局方法
TWI701799B (zh) 集成電路靜電放電總線結構和相關方法
US8788994B2 (en) Routing of local clock interconnects
Lee et al. On GPU bus power reduction with 3D IC technologies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant