CN104900562A - 半导体制造装置及半导体制造方法 - Google Patents

半导体制造装置及半导体制造方法 Download PDF

Info

Publication number
CN104900562A
CN104900562A CN201410409333.XA CN201410409333A CN104900562A CN 104900562 A CN104900562 A CN 104900562A CN 201410409333 A CN201410409333 A CN 201410409333A CN 104900562 A CN104900562 A CN 104900562A
Authority
CN
China
Prior art keywords
semiconductor chip
objective table
semiconductor
elastic wave
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410409333.XA
Other languages
English (en)
Other versions
CN104900562B (zh
Inventor
广濑治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104900562A publication Critical patent/CN104900562A/zh
Application granted granted Critical
Publication of CN104900562B publication Critical patent/CN104900562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/14—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object using acoustic emission techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/08—Detecting presence of flaws or irregularities
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/269—Various geometry objects
    • G01N2291/2697—Wafer or (micro)electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75985—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及半导体制造装置及半导体制造方法。根据实施方式，半导体制造装置具有第1载物台、第2载物台、移送单元及检测器。第1载物台对半导体芯片的位置进行修正。第2载物台对安装半导体芯片的对象物进行支持。移送单元将从第1载物台提举的半导体芯片向第2载物台进行移送。检测器对来自半导体芯片的弹性波进行检测。检测器安装于第1载物台及第2载物台的至少一方。

Description

半导体制造装置及半导体制造方法
技术领域
本实施方式一般涉及半导体制造装置及半导体制造方法。
背景技术
近年来，半导体封装一方面大容量化，另一方面进展用于向有限的空间的安装的小型化、薄型化。作为半导体封装，具有在1个封装叠层有多个半导体芯片的多层构造。在如此的状况中，因为半导体芯片的厚度变得非常薄，所以容易在半导体芯片产生裂纹。裂纹例如在半导体芯片载置于异物附着的载物台的情况下，通过负荷集中于异物的部分而产生。
产生于半导体芯片的裂纹例如通过放大观察、利用识别照相机的外观检查而检测。例如，已知如下方法：对载置于载物台上的半导体芯片的表面以识别照相机进行拍摄，并对得到的图像信息进行处理。在该方法中，在半导体芯片的表面形成树脂层的情况下，存在裂纹与其周围的部分的对比度差变少的情况。因裂纹的判别变得不充分，难以得到可靠的检查结果。
例如，已知如下方法：对于在表面形成有树脂层的半导体芯片，从背面侧照射红外线，并根据反射光的差异对裂纹进行检测。在该方法中，在半导体芯片的背面形成粘接层的情况下，存在裂纹与其周围的部分的对比度差变少的情况。因裂纹的判别变得不充分，难以得到可靠的检查结果。并且，因设置从背面侧照射红外线的设备，半导体制造装置的构造变得复杂。
在直到封装化为止未检测到产生于半导体芯片的裂纹，在最终产品的检查时才初次判定为缺陷的情况下，该最终产品处理为不合格品。该情况下，浪费产生裂纹的半导体芯片以外的部件和制造成本。并且，因为裂纹的原因难以特定，所以产生许多的不合格品。
发明内容
根据本实施方式，半导体制造装置具有第1载物台、第2载物台、移送单元及检测器。第1载物台载置半导体芯片。第1载物台对半导体芯片的位置进行修正。第2载物台对安装半导体芯片的对象物进行支持。移送单元将从第1载物台提举的半导体芯片向第2载物台进行移送。移送单元在对象物载置半导体芯片。检测器对来自半导体芯片的弹性波进行检测。检测器安装于第1载物台及第2载物台的至少一方。
由此，半导体制造装置能够对半导体芯片中的裂纹的产生实时地进行检测。并且，半导体制造装置能够使产生裂纹的半导体芯片不会流向后续工序地从生产线除去。从而，半导体制造装置能够提高成品率。
附图说明
图1是示意地表示第1实施方式涉及的半导体制造装置的构成的图。
图2是表示拾取装置的工作顺序的流程图。
图3是表示管芯焊接装置的工作顺序的流程图。
图4是示意地表示第2实施方式涉及的半导体制造装置的构成的图。
具体实施方式
以下参照附图，对实施方式涉及的半导体制造装置及半导体制造方法详细地进行说明。还有，并非通过这些实施方式而限定本发明。
(第1实施方式)
图1是示意地表示第1实施方式涉及的半导体制造装置的构成的图。半导体制造装置具备拾取装置1、管芯焊接装置2、校准器3、控制装置4及显示装置5。还有，“芯片”及“管芯”虽然一般是指从晶片完全地分离，但是在实施方式中，为了方便，不管分离的前后地，包括性地使用“芯片”、“管芯”及“晶片”的词语。例如，存在指进行向每芯片区域的分割而表现为晶片的情况和/或指完全地分离之前的芯片区域而表现为芯片或者管芯的情况。
拾取装置1提举单片化的半导体芯片10。拾取装置1具备管芯拾取机构11、晶片载物台12及管芯弹出机构14。拾取装置1相应于来自控制装置4的控制信号进行驱动。
晶片载物台12对划片板13的外周部进行保持。单片化的半导体芯片10载置于划片板13。划片板13具备树脂制的片基材料和粘接剂层。片基材料包括具有伸缩性的树脂例如PVC(聚氯乙烯)、聚烯烃等。粘接剂层形成于片基材料的单面。半导体芯片10贴于粘接剂层。粘接剂层例如使用通过紫外线(UV)的照射等粘接力下降的性质的粘接剂而构成。
管芯弹出机构14通过向垂直方向的驱动，从划片板13的背面侧，向上方推举半导体芯片10。管芯弹出机构14一边向水平方向进行移动，一边进行对于各半导体芯片10的推举工作。管芯弹出机构14连接于真空泵(图示省略)。管芯弹出机构14在推举半导体芯片10时，利用通过真空泵产生的真空吸引，吸附划片板13的背面。
管芯拾取机构11通过向垂直方向的驱动，从划片板13提举半导体芯片10。管芯拾取机构11吸附通过管芯弹出机构14推举的半导体芯片10。管芯拾取机构11连接于真空泵(图示省略)。管芯拾取机构11利用通过真空泵产生的真空吸引，吸附半导体芯片10。
管芯拾取机构11将提举的半导体芯片10，通过向水平方向的移动，向校准器3进行移送。管芯拾取机构11将移动到校准器3为止的半导体芯片10载置于校准器3上。
管芯拾取机构11使提举半导体芯片10的位置在水平方向中变化，进行对于各半导体芯片10的提举工作。管芯拾取机构11对于划片板13上的各半导体芯片10，进行从划片板13的提举及向校准器3的移送的工作。
作为第1载物台的校准器3载置通过管芯拾取机构11移送的半导体芯片10。校准器3为拾取装置1与管芯焊接装置2之间的用于半导体芯片10的交接的交接台。并且，校准器3也是对载置的半导体芯片10的位置与角度进行修正的对准载物台。
半导体制造装置通过具备校准器3，能够独立地实施拾取装置1的工作与管芯焊接装置2的工作。半导体制造装置能够缩短半导体芯片10的拾取及管芯焊接所需的处理时间。
检测器21安装于校准器3。检测器21对来自载置于校准器3的半导体芯片10的弹性波进行检测。检测器21也可以安装于校准器3的任何位置。
管芯焊接装置2在对象物16载置半导体芯片10。对象物16为在管芯焊接装置2安装半导体芯片10的构件，例如引线框架及布线基板等。管芯焊接装置2具备管芯焊接机构15及管芯焊接载物台17。管芯焊接装置2相应于来自控制装置4的控制信号进行驱动。
作为第2载物台的管芯焊接载物台17支持对象物16。管芯焊接载物台17具备作为加热单元的加热器18。加热器18对载置于管芯焊接载物台17的对象物16进行加热。
作为移送单元的管芯焊接机构15在从管芯焊接载物台17向水平方向移动到校准器3为止的状态下，通过向垂直方向的驱动，从校准器3提举半导体芯片10。管芯焊接机构15吸附校准器3上的半导体芯片10。管芯焊接机构15连接于真空泵(图示省略)。管芯焊接机构15利用通过真空泵产生的真空吸引，吸附半导体芯片10。
管芯焊接机构15将提举的半导体芯片10，通过向水平方向的移动，向管芯焊接载物台17进行移送。管芯焊接机构15每次通过管芯拾取机构11在校准器3载置半导体芯片10，从校准器3向管芯焊接载物台17移送半导体芯片10。管芯焊接机构15将移动到管芯焊接载物台17为止的半导体芯片10载置于对象物16上。
检测器22安装于管芯焊接载物台17。检测器22对来自载置于管芯焊接载物台17的半导体芯片10的弹性波进行检测。检测器22也可以安装于管芯焊接载物台17的任何位置。
检测器21、22例如为压电元件(AE(Acoustic Emission)传感器)。检测器21、22对半导体芯片10的变形及破坏时放出的弹性能量进行检测，并将检测到的弹性能量变换为电信号。弹性能量为弹性波的能量。
弹性能量通常成为声波而放出。声波主要具有几万赫兹到几百万赫兹高的频率分量。该声波伴随于材料达到破坏之前的变形和/或裂纹的产生而产生。半导体制造装置通过对该声波以检测器21、22进行检测，对半导体芯片10的变形及裂纹的产生进行检测。
检测器21、22也可以具备除去噪声的滤波器。噪声为与通过半导体芯片10的裂纹而产生的声波不相同的频带的声波。滤波器也可以由硬件及软件的任一构成。由此，半导体制造装置能够对半导体芯片10中的裂纹的产生高精度地进行检测。
控制装置4对拾取装置1及管芯焊接装置2的驱动进行控制。控制装置4具备存储器6及判定部7。存储器6对用于对拾取装置1及管芯焊接装置2的驱动进行控制的各种数据进行保持。作为判定单元的判定部7相应于在检测器21、22的弹性波的检测结果，对半导体芯片10中的裂纹的产生进行判定。
半导体制造装置并不限于1个控制装置4对拾取装置1及管芯焊接装置2的驱动进行控制。半导体制造装置也可以相对于拾取装置1及管芯焊接装置2，分别具备的控制装置。该情况下，也可以将相应于在检测器21的弹性波的检测结果对裂纹的产生进行判定的判定部7设置于对拾取装置1进行控制的控制装置。也可以将相应于在检测器22的弹性波的检测结果对裂纹的产生进行判定的判定部7设置于对管芯焊接装置2进行控制的控制装置。
作为显示单元的显示装置5对判定部7中的判定结果进行显示。显示装置5也可以除此以外，对关于拾取装置1及管芯焊接装置2的驱动的各种数据进行显示。
在校准器3，会附着来源于拾取装置1及管芯焊接装置2的驱动系统的异物和硅屑及粘接材料片等的来源于材料的异物。硅屑及粘接材料片例如在半导体晶片的划片产生。这些异物也灰堆积于校准器3上。管芯拾取机构11在向载有异物的校准器3载置半导体芯片10时，负荷集中于半导体芯片10之中的与异物接触的部分。通过负荷集中，在半导体芯片10产生裂纹。在管芯焊接机构15从载有异物的校准器3上提举半导体芯片10时，通过负荷集中于与异物接触的部分，也会在半导体芯片10产生裂纹。
安装于校准器3的检测器21对向校准器3载置半导体芯片10时的弹性能量及从校准器3提举半导体芯片10时的弹性能量进行检测。判定部7相应于检测器21中的检测结果，对向校准器3载置半导体芯片10时及从校准器3提举半导体芯片10时的裂纹的产生进行判定。
校准器3使用金属构件例如铝材、不锈钢材等构成。通过应用使用金属构件构成的校准器3，能够对从半导体芯片10向检测器21进行传播的弹性波之中的主要的频率分量的衰减进行抑制。
校准器3之中的使弹性波传播的部分尽量节省金属构件以外的构件例如弹性构件和构件彼此间的界面。通过成为节省金属构件以外的构件及界面的结构，校准器3能够对弹性波的衰减进行抑制。通过对向检测器21进行传播的弹性波的衰减进行抑制，检测器21能够对在半导体芯片10产生的弹性波高精度地进行检测。还有，校准器3只要可以对在半导体芯片10产生的弹性波以检测器21进行充分地检测即可，也可以使用任何构件构成。
在管芯焊接载物台17，会附着或者堆积来源于管芯焊接装置2的驱动系统的异物和来源于构成基板、粘接层等的材料的异物。管芯焊接机构15在载有异物的管芯焊接载物台17，向对象物16载置半导体芯片10时，负荷集中于半导体芯片10的一部分。通过负荷集中，在半导体芯片10产生裂纹。此外，在管芯焊接载物台17上的平行度的确保不充分的情况下，通过偏负荷施加于半导体芯片10，产生裂纹。
安装于管芯焊接载物台17的检测器22对向对象物16载置半导体芯片10时的弹性能量进行检测。判定部7相应于检测器22中的检测结果，对向对象物16载置半导体芯片10时的裂纹的产生进行判定。
管芯焊接载物台17使用金属构件如铝材、不锈钢材等构成。通过应用使用金属构件构成的管芯焊接载物台17，能够对从半导体芯片10向检测器22进行传播的弹性波之中的主要的频率分量的衰减进行抑制。
检测器22例如直接安装于管芯焊接载物台17。通过尽量缩短从载置半导体芯片10的位置到检测器22为止的距离，能够对从半导体芯片10向检测器22进行传播中的弹性波的衰减进行抑制。
管芯焊接载物台17之中的使弹性波传播的部分尽量节省金属构件以外的构件如弹性构件和构件彼此间的界面。通过成为节省金属构件以外的构件及界面的结构，管芯焊接载物台17能够对弹性波的衰减进行抑制。通过对向检测器22进行传播的弹性波的衰减进行抑制，检测器22能够对在半导体芯片10产生的弹性波高精度地进行检测。
还有，管芯焊接载物台17只要可以对在半导体芯片10产生的弹性波以检测器22充分地进行检测即可，也可以使用任何构件构成。在第1实施方式中，检测器22具备即使受到来自加热器18的热传播也可以正常地工作的耐热性。
图2是表示拾取装置的工作顺序的流程图。控制装置4对成为拾取装置1所拾取的对象的半导体芯片10通过作为识别信息的ID进行识别(步骤S1)。存储器6对在步骤S1识别的ID进行存储。管芯拾取机构11相应于来自控制装置4的控制信号，从划片板13提举半导体芯片10(步骤S2)。
管芯拾取机构11将提举的半导体芯片10，通过向水平方向的移动，向校准器3进行移送。管芯拾取机构11将移动到校准器3为止的半导体芯片10载置于校准器3上(步骤S3)。
检测器21对在步骤S3载置半导体芯片10时的弹性能量e进行检测(步骤S4)。检测器21将弹性能量e的检测结果向控制装置4进行输出。存储器6对弹性能量e的检测结果进行保持。
存储器6保持有预先设定的阈值e1。阈值e1为关于在检测器21检测到的弹性能量的用于对裂纹的产生进行判定的阈值。判定部7对在步骤S4检测到的弹性能量e和从存储器6读出的阈值e1进行比较(步骤S5)。
在步骤S4检测到的弹性能量e比阈值e1小的情况下(步骤S5，是)，判定部7判定为，在步骤S1识别的ID的半导体芯片10未产生裂纹。校准器3对于判定为未产生裂纹的半导体芯片10，实施位置修正。
从进行未产生裂纹的判定起，控制装置4对划片板13上的全部的半导体芯片10的提举是否完成进行判断(步骤S6)。在提举未完成的半导体芯片10残留于划片板13的情况下(步骤S6，否)，控制装置4返回到步骤S1，对成为识别拾取装置1接下来拾取的对象的半导体芯片10的ID进行识别。
在划片板13上的全部的半导体芯片10的提举完成的情况下(步骤S6，是)，拾取装置1结束对于该划片板13的拾取工作。
另一方面，在步骤S4检测到的弹性能量e为阈值e1以上的情况下(步骤S5，否)，判定部7判定为：在步骤S1识别的ID的半导体芯片10，通过向校准器3的载置而产生裂纹。判定部7对产生裂纹通过与成为基准的阈值e1的比较进行判定。判定部7将如此的判定结果向显示装置5进行输出。
显示装置5相应于在判定部7的判定结果，对产生裂纹进行显示(步骤S7)。显示装置5例如对产生裂纹的半导体芯片10的ID和通过向校准器3的载置而产生裂纹的意思的消息进行显示。
控制装置4相应于在判定部7的判定结果，对于拾取装置1指示驱动的停止。拾取装置1相应于来自控制装置4的指示，停止驱动(步骤S8)。相应于产生裂纹的判定部7的判定，管芯拾取机构11停止半导体芯片10的移送。由此，拾取装置1结束拾取工作。
图3是表示管芯焊接装置的工作顺序的流程图。控制装置4对成为管芯焊接装置2所管芯焊接的对象的半导体芯片10的ID进行识别(步骤S11)。存储器6对在步骤S11识别的ID进行存储。管芯焊接机构15相应于来自控制装置4的控制信号，从校准器3提举半导体芯片10(步骤S12)。
管芯焊接机构15将提举的半导体芯片10，通过向水平方向的移动，向管芯焊接载物台17进行移送。管芯焊接机构15将移送到管芯焊接载物台17为止的半导体芯片10载置于对象物16例如布线基板上(步骤S13)。
检测器22对在步骤S13载置半导体芯片10时的弹性能量e进行检测(步骤S14)。检测器22将弹性能量e的检测结果向控制装置4进行输出。存储器6对弹性能量e的检测结果进行保持。
存储器6保持有预先设定的阈值e2。阈值e2为关于在检测器22检测到的弹性能量的用于对裂纹的产生进行判定的阈值。判定部7对在步骤S14检测到的弹性能量e和从存储器6读出的阈值e2进行比较(步骤S15)。
在步骤S14检测到的弹性能量e比阈值e2小的情况下(步骤S15，是)，判定部7判定为，在步骤S1识别的ID的半导体芯片10未产生裂纹。
从进行未产生裂纹的判定起，控制装置4对从拾取装置1向管芯焊接装置2交接的全部的半导体芯片10的管芯焊接是否完成进行判断(步骤S16)。在存在未完成管芯焊接的半导体芯片10的情况下(步骤S16，否)，控制装置4返回到步骤S11，对成为管芯焊接装置2接下来管芯焊接的对象的半导体芯片10的ID进行识别。
在全部的半导体芯片10的管芯焊接完成的情况下(步骤S16，是)，管芯焊接装置2结束管芯焊接工作。
另一方面，在步骤S14检测到的弹性能量e为阈值e2以上的情况下(步骤S15，否)，判定部7判定为：在步骤S11识别的ID的半导体芯片10，通过向对象物16的载置而产生裂纹。判定部7对产生裂纹通过与成为基准的阈值e2的比较进行判定。判定部7将如此的判定结果向显示装置5进行输出。
显示装置5相应于在判定部7的判定结果，对产生裂纹进行显示(步骤S17)。显示装置5例如对产生裂纹的半导体芯片10的ID和通过向对象物16的载置而产生裂纹的意思的消息进行显示。
控制装置4相应于在判定部7的判定结果，对于管芯焊接装置2指示驱动的停止。管芯焊接装置2相应于来自控制装置4的指示，停止驱动(步骤S18)。相应于产生裂纹的判定部7的判定，管芯焊接机构15停止半导体芯片10的移送。由此，管芯焊接装置2结束管芯焊接工作。
半导体制造装置在步骤S12中，在管芯焊接机构15从校准器3提举半导体芯片10时，也进行裂纹的产生的判定和相应于判定结果的控制。与步骤S4同样地，检测器21对在步骤S12提举半导体芯片10时的弹性能量e进行检测。与步骤S5同样地，判定部7对检测到的弹性能量e与阈值e1进行比较。
在弹性能量e比阈值e1小的情况下，判定部7判定为，在步骤S12提举的半导体芯片10未产生裂纹。经由如此的该判定，管芯焊接装置2进行步骤S13以下的工作。
另一方面，在弹性能量e为阈值e1以上的情况下，判定部7判定为，在步骤S12提举的半导体芯片10产生裂纹。与步骤S17同样地，显示装置5相应于在判定部7的判定结果，对产生裂纹进行显示。控制装置4相应于在判定部7的判定结果，对于管芯焊接装置2指示驱动的停止。与步骤S18同样地，管芯焊接装置2相应于来自控制装置4的指示，停止驱动。
根据第1实施方式，半导体制造装置对向校准器3载置半导体芯片10时及从校准器3提举半导体芯片10时的裂纹的产生通过在检测器21的弹性波的检测进行监视。半导体制造装置对向对象物16载置半导体芯片10时的裂纹的产生通过在检测器22的弹性波的检测进行监视。
由此，半导体制造装置能够不依赖于放大观察、外观检查的方法，对半导体芯片10中的裂纹的产生实时地进行检测。半导体制造装置在检测到裂纹的产生时，通过使拾取装置1及管芯焊接装置2的驱动停止，能够将产生裂纹的半导体芯片10从生产线除去，以免流向后续工序。半导体制造装置能够避免成为不合格品的最终产品的量产。半导体制造装置能够提高成品率。
通过能够早期地除去产生裂纹的半导体芯片10，相比于对通过包括该半导体芯片10产生的缺陷在最终产品的检查时进行判定的情况，能够减轻最终产品的检查的负担。并且，通过能够减少成为不合格品的最终产品，能够减少产生裂纹的半导体芯片10以外的部件和制造成本的浪费。
从实际产生时直到最终产品的检查为止，要经过长的时间。因而，在接受检查结果而究明原因的情况下，通过成为原因的装置的替换、或者夹具的更换等，存在原因的特定难以进行的情况。若根据本实施方式，则半导体制造装置能够避免通过将由于裂纹的产生造成的缺陷委以最终产品的检查引起的如此的不良状况。
用户能够根据显示装置5的显示掌握在校准器3及管芯焊接载物台17存在裂纹的产生。用户通过能够掌握存在裂纹的产生的部位，可以容易且紧急地对其原因进行验证。半导体制造装置能够对裂纹的产生原因的追究所需的人员及操作负担进行抑制。
半导体制造装置并不限于在校准器3及管芯焊接载物台17的双方中，对裂纹的产生进行检测。半导体制造装置只要在校准器3及管芯焊接载物台17的至少一方中，对裂纹的产生进行检测即可。半导体制造装置只要具备检测器21、22的至少一方即可。通过具备检测器21、22的至少一方，半导体制造装置对半导体芯片10中的裂纹的产生实时地进行检测。
拾取装置1及管芯焊接装置2也可以具备在判定为存在裂纹的产生的半导体芯片10附加标记的标记器。因为通过目视半导体芯片10能够确认裂纹的产生的有无，所以能够提高便利性。
(第2实施方式)
图4是示意地表示第2实施方式涉及的半导体制造装置的构成的图。在与所述的第1实施方式相同的部分附加同一符号，并对重复的说明适当进行省略。
作为第2载物台的管芯焊接载物台17具备加热器18及传播板30。作为传播单元的传播板30，向离开作为加热单元的加热器18的位置传播弹性波。检测器22安装于传播板30。
传播板30使用金属构件例如铝材、不锈钢材等构成。传播板30具备一块平板弯曲为L字型的弯曲形状。传播板30的一端连接于管芯焊接载物台17之中的加热器18以外的部分的侧面。
检测器22配置于传播板30之中的与连接于管芯焊接载物台17侧相反侧的端部附近。传播板30通过具备弯曲形状，在设置检测器22的部分与加热器18之间构成敞开部分。如此的敞开部分使热从加热器18向检测器22的传播受抑制，并促进来自传播板30的散热。
管芯焊接载物台17也可以在如此的敞开部分，设置包括陶瓷等的绝热构件的层。由此，管芯焊接载物台17在该层，能够隔绝热从加热器18向检测器22的传播。
管芯焊接载物台17通过应用使用金属构件构成的传播板30，能够使从半导体芯片10向检测器22进行传播的弹性波之中的主要的频率分量的衰减受抑制。
管芯焊接载物台17通过成为在传播弹性波的部分尽量节省包括金属构件以外的构件例如弹性构件的部分和/或构件彼此间的界面的构造，能够对向检测器22进行传播的弹性波的衰减进行抑制。通过对向检测器22进行传播的弹性波的衰减进行抑制，检测器22能够对在半导体芯片10产生的弹性波高精度地进行检测。
还有，传播板30只要可以对在半导体芯片10产生的弹性波以检测器22充分地进行检测即可，也可以使用任何构件构成。传播板30只要可以向离开加热器18的位置传播弹性波即可，形状及配置的位置为任意。
管芯焊接载物台17通过设置传播板30，在离开加热器18的位置配置检测器22。传播板30对来自加热器18的热进行散放。管芯焊接载物台17能够以传播板30向检测器22传播弹性波，并使热向检测器22的传播受抑制。传播板30也可以相应于热对检测器22的影响，适当设定敞开部分的宽度。
根据第2实施方式，半导体制造装置即使是不具备例如可耐在100℃以上的高温环境下的使用的耐热性的检测器22也能够应用。检测器22能够应用为，重视耐热性以外的条件例如价格、检测灵敏度等。
在第2实施方式中，半导体制造装置与第1实施方式同样地，也能够对半导体芯片10中的裂纹的产生实时地进行检测。
虽然对本发明的几个实施方式进行了说明，但是这些实施方式提示为例，并非意图对发明的范围进行限定。这些新的实施方式可以在其他的各种方式下实施，在不脱离发明的要旨的范围，能够进行各种省略、替换、变更。这些实施方式和/或其变形包括于发明的范围和/或要旨，并包括于记载于权利要求的范围的发明及其等同的范围。

Claims (18)

1.一种半导体制造装置，其特征在于，具有：
第1载物台，其载置半导体芯片，对所述半导体芯片的位置进行修正；
第2载物台，其对安装所述半导体芯片的对象物进行支持；
移送单元，其将从所述第1载物台提举的所述半导体芯片向所述第2载物台进行移送，并在所述对象物载置所述半导体芯片；和
检测器，其安装于所述第1载物台及所述第2载物台的至少一方，并对来自所述半导体芯片的弹性波进行检测。
2.根据权利要求1所述的半导体制造装置，其特征在于：
具有判定单元，该判定单元相应于在所述检测器的所述弹性波的检测结果，对所述半导体芯片中的裂纹的产生进行判定。
3.根据权利要求2所述的半导体制造装置，其特征在于：
所述判定单元在检测到的所述弹性波的能量超过预先设定的阈值的情况下，判定为产生所述裂纹。
4.根据权利要求2所述的半导体制造装置，其特征在于：
进一步具有对所述判定单元中的判定结果进行显示的显示单元。
5.根据权利要求1所述的半导体制造装置，其特征在于：
所述检测器安装于所述第1载物台，对向所述第1载物台载置所述半导体芯片时的所述弹性波的能量和从所述第1载物台提举所述半导体芯片时的所述弹性波的能量进行检测。
6.根据权利要求1所述的半导体制造装置，其特征在于：
所述检测器安装于所述第1载物台；
所述第1载物台使用金属构件而构成。
7.根据权利要求1所述的半导体制造装置，其特征在于：
所述检测器安装于所述第2载物台，对向所述对象物载置所述半导体芯片时的所述弹性波的能量进行检测。
8.根据权利要求1所述的半导体制造装置，其特征在于：
所述检测器安装于所述第2载物台；
所述第2载物台使用金属构件而构成。
9.根据权利要求1所述的半导体制造装置，其特征在于，
所述第2载物台具备：
加热单元，其对所述对象物进行加热，和
传播构件，其向离开所述加热单元的位置传播所述弹性波；
所述检测器安装于所述传播构件。
10.根据权利要求9所述的半导体制造装置，其特征在于：
所述传播构件使用金属构件而构成。
11.根据权利要求1所述的半导体制造装置，其特征在于：
所述检测器具备除去对所述弹性波的能量进行检测时的噪声的滤波器。
12.一种半导体制造方法，其特征在于，包括以下步骤：
对载置于第1载物台的半导体芯片的位置进行修正，
从所述第1载物台提举所述半导体芯片，向对安装所述半导体芯片的对象物进行支持的第2载物台移送所述半导体芯片，
在所述对象物载置所述半导体芯片；
在所述第1载物台及所述第2载物台的至少一方中，对来自所述半导体芯片的弹性波进行检测；
相应于所述弹性波的检测结果，对所述半导体芯片中的裂纹的产生进行判定。
13.根据权利要求12所述的半导体制造方法，其特征在于：
单片化且移送到所述第1载物台的所述半导体芯片载置于所述第1载物台。
14.根据权利要求13所述的半导体制造方法，其特征在于：
在相应于在所述第1载物台的所述弹性波的检测结果而判定为产生所述裂纹的情况下，停止向所述第1载物台的所述半导体芯片的移送。
15.根据权利要求12所述的半导体制造方法，其特征在于：
在相应于在所述第2载物台的所述弹性波的检测结果而判定为产生所述裂纹的情况下，停止从所述第1载物台向所述第2载物台的所述半导体芯片的移送。
16.根据权利要求12所述的半导体制造方法，其特征在于：
在检测到的所述弹性波的能量超过预先设定的阈值的情况下，判定为产生所述裂纹。
17.根据权利要求12所述的半导体制造方法，其特征在于：
显示对所述裂纹的产生判定的结果。
18.根据权利要求12所述的半导体制造方法，其特征在于：
在所述第2载物台中，对经过安装于所述第2载物台的传播构件的所述弹性波进行检测。
CN201410409333.XA 2014-03-07 2014-08-19 半导体制造装置及半导体制造方法 Active CN104900562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014045032A JP6211955B2 (ja) 2014-03-07 2014-03-07 半導体製造装置及び半導体製造方法
JP2014-045032 2014-03-07

Publications (2)

Publication Number Publication Date
CN104900562A true CN104900562A (zh) 2015-09-09
CN104900562B CN104900562B (zh) 2018-02-06

Family

ID=54018124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410409333.XA Active CN104900562B (zh) 2014-03-07 2014-08-19 半导体制造装置及半导体制造方法

Country Status (4)

Country Link
US (1) US9240388B2 (zh)
JP (1) JP6211955B2 (zh)
CN (1) CN104900562B (zh)
TW (1) TWI596684B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105945481A (zh) * 2016-06-08 2016-09-21 广东科杰机械自动化有限公司 一种半导体的自动生产方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN111952235A (zh) * 2019-05-17 2020-11-17 三菱电机株式会社 半导体制造装置及半导体装置的制造方法
TWI808515B (zh) * 2020-11-04 2023-07-11 韓商细美事有限公司 用於在焊接設備中傳送晶粒的裝置以及方法、焊接設備

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
JP2017212255A (ja) 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003247986A (ja) * 2002-02-27 2003-09-05 Sharp Corp 破損検出システムおよび破損検出方法
JP2006041282A (ja) * 2004-07-28 2006-02-09 Kyocera Corp シリコンウェハのクラック検出方法
JP2008016465A (ja) * 2006-07-03 2008-01-24 Murata Mfg Co Ltd 小型部品取出装置
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置
JP2011007750A (ja) * 2009-06-29 2011-01-13 Kyocera Corp ウエハのクラックの検出方法及びその検出装置
CN102956522A (zh) * 2011-08-16 2013-03-06 东京毅力科创株式会社 膜破裂检测装置和成膜装置
CN102956519A (zh) * 2011-08-23 2013-03-06 李昆达 检测太阳能电池板的音波检测装置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105039A (ja) * 1981-12-18 1983-06-22 Toshiba Corp 加工変質層の検出方法
JP3241050B2 (ja) 1990-12-04 2001-12-25 株式会社東芝 半導体の外観検査装置
DE69632116T2 (de) * 1995-05-12 2004-08-19 Seiko Epson Corp. Gerät zur diagnostizierung des zustandes vom lebenden organismus und steuereinheit
CN2365669Y (zh) * 1999-02-01 2000-02-23 北京安通铁路工务技术开发公司 车轴超声波探伤用组合探头
JP2001071261A (ja) * 1999-07-05 2001-03-21 Semiconductor Leading Edge Technologies Inc 超平坦化・高精度制御研磨装置および超平坦化・高精度制御研磨方法
JP4827490B2 (ja) 2004-10-27 2011-11-30 パナソニック株式会社 半導体装置の製造システム
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP4973062B2 (ja) 2006-08-14 2012-07-11 ヤマハ株式会社 半導体チップの検査方法及びウェハのクラック検査装置
KR20080015363A (ko) 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP2008096319A (ja) 2006-10-13 2008-04-24 Mega Trade:Kk 外観検査装置
JP5276347B2 (ja) * 2007-07-03 2013-08-28 国立大学法人 新潟大学 シリコンウェーハ中に存在する原子空孔の定量評価装置、その方法、シリコンウェーハの製造方法、及び薄膜振動子
WO2009016906A1 (ja) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. 弾性波装置及びその製造方法
JP2009243913A (ja) 2008-03-28 2009-10-22 Taiheiyo Cement Corp 音波検査装置
JP4906897B2 (ja) 2009-01-22 2012-03-28 三菱電機株式会社 クラック検知支援装置、及び、クラック検知支援方法
JP2011017626A (ja) * 2009-07-09 2011-01-27 Sony Corp 力学量検知部材及び力学量検知装置
WO2011062279A1 (ja) * 2009-11-20 2011-05-26 独立行政法人産業技術総合研究所 欠陥を検査する方法、欠陥の検査を行ったウエハまたはそのウエハを用いて製造された半導体素子、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置
JP5931772B2 (ja) 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003247986A (ja) * 2002-02-27 2003-09-05 Sharp Corp 破損検出システムおよび破損検出方法
JP2006041282A (ja) * 2004-07-28 2006-02-09 Kyocera Corp シリコンウェハのクラック検出方法
JP2008016465A (ja) * 2006-07-03 2008-01-24 Murata Mfg Co Ltd 小型部品取出装置
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置
JP2011007750A (ja) * 2009-06-29 2011-01-13 Kyocera Corp ウエハのクラックの検出方法及びその検出装置
CN102956522A (zh) * 2011-08-16 2013-03-06 东京毅力科创株式会社 膜破裂检测装置和成膜装置
CN102956519A (zh) * 2011-08-23 2013-03-06 李昆达 检测太阳能电池板的音波检测装置及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105945481A (zh) * 2016-06-08 2016-09-21 广东科杰机械自动化有限公司 一种半导体的自动生产方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN108364880B (zh) * 2017-01-26 2022-03-29 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
CN111952235A (zh) * 2019-05-17 2020-11-17 三菱电机株式会社 半导体制造装置及半导体装置的制造方法
TWI808515B (zh) * 2020-11-04 2023-07-11 韓商细美事有限公司 用於在焊接設備中傳送晶粒的裝置以及方法、焊接設備

Also Published As

Publication number Publication date
TW201535554A (zh) 2015-09-16
US9240388B2 (en) 2016-01-19
US20150255421A1 (en) 2015-09-10
JP6211955B2 (ja) 2017-10-11
JP2015170746A (ja) 2015-09-28
TWI596684B (zh) 2017-08-21
CN104900562B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN104900562A (zh) 半导体制造装置及半导体制造方法
JP7420185B2 (ja) 基板貼り合わせ装置および基板貼り合わせ方法
TW200947375A (en) Method of manufacturing optical display unit and manufacturing system of optical display unit
US9846512B2 (en) Method for inspecting touch-panel electrode substrate
US8429960B2 (en) Process for measuring an adhesion energy, and associated substrates
KR102223786B1 (ko) 다관절 로봇을 구비한 커버글라스 합착장치
JP2012042431A (ja) 貼り合せウェーハの検査方法
TWI606499B (zh) 用於使半導體晶片自箔分離的方法
JP6042175B2 (ja) ピックアップ方法およびピックアップ装置
CN102549712B (zh) 用于在键合之前检查芯片的方法和设备
CN104112686B (zh) 检测及分类led圆片的检测总成及方法
KR20150013613A (ko) 본딩 장치 및 본딩 장치에 의한 반도체 다이의 파손 검출 방법
JP2019029425A (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
TW201610446A (zh) 具頂起功能之電子元件測試設備
CN109164933B (zh) 一种贴合方法及触摸屏
JP2017034123A (ja) 密着度合検出方法
TW201732273A (zh) 玻璃板的製造方法
JP2012004490A (ja) 基板搬送装置及び基板搬送方法
KR101409216B1 (ko) 기판검사장치, 이를 이용한 기판검사방법 및 기판검사장치를 이용한 기판합착방법
JP3227876U (ja) ガラス板の切断面検査装置
KR102386533B1 (ko) 초박형 유리용 합착시트 검출방법
US10664714B2 (en) Substrate handling and identification mechanism
JPWO2010092665A1 (ja) 光発電セル検査装置
JP2017067868A (ja) 表示装置用部材の検査装置、検査方法及び製造装置
JP2023158090A (ja) ガラス積層体の検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170803

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220106

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right