JP2015170746A - 半導体製造装置及び半導体製造方法 - Google Patents

半導体製造装置及び半導体製造方法 Download PDF

Info

Publication number
JP2015170746A
JP2015170746A JP2014045032A JP2014045032A JP2015170746A JP 2015170746 A JP2015170746 A JP 2015170746A JP 2014045032 A JP2014045032 A JP 2014045032A JP 2014045032 A JP2014045032 A JP 2014045032A JP 2015170746 A JP2015170746 A JP 2015170746A
Authority
JP
Japan
Prior art keywords
semiconductor chip
stage
die bonding
detector
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014045032A
Other languages
English (en)
Other versions
JP6211955B2 (ja
Inventor
治 廣瀬
Osamu Hirose
治 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014045032A priority Critical patent/JP6211955B2/ja
Priority to CN201410409333.XA priority patent/CN104900562B/zh
Priority to TW103129077A priority patent/TWI596684B/zh
Priority to US14/475,726 priority patent/US9240388B2/en
Publication of JP2015170746A publication Critical patent/JP2015170746A/ja
Application granted granted Critical
Publication of JP6211955B2 publication Critical patent/JP6211955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/14—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object using acoustic emission techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/08—Detecting presence of flaws or irregularities
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/269—Various geometry objects
    • G01N2291/2697—Wafer or (micro)electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75985—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体チップにおけるクラックの発生を検出可能とする半導体製造装置及び半導体製造方法を提供すること。【解決手段】実施形態によれば、半導体製造装置は、第１のステージであるプリサイサ３、第２のステージであるダイボンディングステージ１７、移送手段であるダイボンディング機構１５及び検出器２１，２２を有する。第１のステージは、半導体チップ１０の位置を補正する。第２のステージは、半導体チップ１０を実装する対象物１６を支持する。移送手段は、第１のステージから取り上げられた半導体チップ１０を第２のステージへ移送する。検出器２１，２２は、半導体チップ１０からの弾性波を検出する。検出器２１，２２は、第１のステージ及び第２のステージの少なくとも一方に取り付けられている。【選択図】図１

Description

本発明の実施形態は、半導体製造装置及び半導体製造方法に関する。
近年、半導体パッケージは、大容量化の一方で、限られたスペースに実装するための小型化、薄型化が進められている。半導体パッケージとしては、１つのパッケージに複数の半導体チップを積層した多層構造を持つものもある。このような状況において、半導体チップの厚みが非常に薄くなっているために、半導体チップにはクラックが生じやすくなっている。クラックは、例えば、異物が付着しているステージに半導体チップが載置された場合に、異物の部分に荷重が集中することによって生じることがある。
半導体チップに発生したクラックは、例えば、拡大観察、認識カメラによる外観検査によって検出される。例えば、ステージ上に載置された半導体チップの表面を認識カメラで撮影し、得られた画像情報を処理する手法が知られている。この手法では、半導体チップの表面に樹脂層が形成されている場合に、クラックとその周囲の部分とのコントラスト差が少ないことで、正確な検査結果を得ることが困難となる。
また、例えば、表面に樹脂層が形成された半導体チップに対し、裏面側から赤外線を照射し、反射光の違いからクラックを検出する手法が知られている。この手法では、半導体チップの裏面に接着層が形成されている場合に、クラックとその周囲の部分とのコントラスト差が少ないことで、正確な検査結果を得ることが困難となる。また、裏面側から赤外線を照射する設備を設けることで、半導体製造装置の構造が複雑となる。
半導体チップに生じたクラックがパッケージ化までに検出されず、最終製品の検査時に初めて欠陥として判定される場合、その最終製品が不良品として扱われることになる。この場合、クラックが生じている半導体チップ以外の部品と、製造コストが無駄となる。また、クラックの原因の特定が困難となるため、多くの不良品を生じさせることになる。
特開平６−８２３７７号公報 特開２００８−４５９６５号公報
本発明の一つの実施形態は、半導体チップにおけるクラックの発生を検出可能とする半導体製造装置及び半導体製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、半導体製造装置は、第１のステージ、第２のステージ、移送手段及び検出器を有する。第１のステージは、半導体チップが載置される。第１のステージは、半導体チップの位置を補正する。第２のステージは、半導体チップを実装する対象物を支持する。移送手段は、第１のステージから取り上げられた半導体チップを第２のステージへ移送する。移送手段は、対象物に半導体チップを載置する。検出器は、半導体チップからの弾性波を検出する。検出器は、第１のステージ及び第２のステージの少なくとも一方に取り付けられている。
図１は、第１の実施形態にかかる半導体製造装置の構成を模式的に示す図である。 図２は、ピックアップ装置の動作手順を示すフローチャートである。 図３は、ダイボンディング装置の動作手順を示すフローチャートである。 図４は、第２の実施形態にかかる半導体製造装置の構成を模式的に示す図である。
以下に添付図面を参照して、実施形態にかかる半導体製造装置及び半導体製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態にかかる半導体製造装置の構成を模式的に示す図である。半導体製造装置は、ピックアップ装置１、ダイボンディング装置２、プリサイサ３、制御装置４及び表示装置５を備える。なお、「チップ」および「ダイ」は、一般には、ウェハから完全に分離されているものを指すが、実施形態では、便宜上、分離の前後に関わらず、「チップ」、「ダイ」および「ウェハ」の文言を包括的に使用している。例えば、チップ領域ごとへの分割がなされているものを指してウェハと表現する場合や、完全に分離される前のチップ領域を指してチップあるいはダイと表現する場合がある。
ピックアップ装置１は、個片化された半導体チップ１０を取り上げる。ピックアップ装置１は、ダイピックアップ機構１１、ウェハステージ１２及びダイエジェクト機構１４を備える。ピックアップ装置１は、制御装置４からの制御信号に応じて駆動する。
ウェハステージ１２は、ダイシングシート１３の外周部を保持する。個片化された半導体チップ１０は、ダイシングシート１３に載置されている。ダイシングシート１３は、樹脂製のシート基材と、粘着剤層とを備える。シート基材は、伸縮性を備える樹脂、例えば、ＰＶＣ（ポリ塩化ビニール）、ポリオレフィン等からなる。粘着剤層は、シート基材の片面に形成されている。半導体チップ１０は、粘着剤層に貼られている。粘着剤層は、例えば、紫外線（ＵＶ）の照射等により粘着力が低下する性質の粘着剤を使用して構成されている。
ダイエジェクト機構１４は、垂直方向への駆動により、ダイシングシート１３の裏面側から、半導体チップ１０を上方へ突き上げる。ダイエジェクト機構１４は、水平方向へ移動しながら、各半導体チップ１０に対する突き上げ動作を行う。ダイエジェクト機構１４は、真空ポンプ（図示省略）に接続されている。ダイエジェクト機構１４は、半導体チップ１０を突き上げた際に、真空ポンプによる真空引きを利用して、ダイシングシート１３の裏面を吸着する。
ダイピックアップ機構１１は、垂直方向への駆動により、ダイシングシート１３から半導体チップ１０を取り上げる。ダイピックアップ機構１１は、ダイエジェクト機構１４によって突き上げられている半導体チップ１０を吸着する。ダイピックアップ機構１１は、真空ポンプ（図示省略）に接続されている。ダイピックアップ機構１１は、真空ポンプによる真空引きを利用して、半導体チップ１０を吸着する。
ダイピックアップ機構１１は、取り上げられた半導体チップ１０を、水平方向への移動によって、プリサイサ３へ移送する。ダイピックアップ機構１１は、プリサイサ３まで移動させた半導体チップ１０を、プリサイサ３上に載置する。
ダイピックアップ機構１１は、半導体チップ１０を取り上げる位置を水平方向において変化させて、各半導体チップ１０に対する取り上げ動作を行う。ダイピックアップ機構１１は、ダイシングシート１３上の各半導体チップ１０に対し、ダイシングシート１３からの取り上げ、及びプリサイサ３への移送の動作を行う。
第１ステージであるプリサイサ３は、ダイピックアップ機構１１によって移送された半導体チップ１０が載置される。プリサイサ３は、ピックアップ装置１とダイボンディング装置２との間における半導体チップ１０の受け渡しのための受け渡し台である。また、プリサイサ３は、載置された半導体チップ１０の位置と角度を補正するアライメントステージでもある。
半導体製造装置は、プリサイサ３を備えることで、ピックアップ装置１の動作とダイボンディング装置２の動作とを独立して実施できる。半導体製造装置は、半導体チップ１０のピックアップ及びダイボンディングに必要なプロセス時間を短縮することができる。
検出器２１は、プリサイサ３に取り付けられている。検出器２１は、プリサイサ３に載置された半導体チップ１０からの弾性波を検出する。検出器２１は、プリサイサ３のいずれの位置に取り付けられたものであっても良い。
ダイボンディング装置２は、対象物１６に半導体チップ１０を載置する。対象物１６は、ダイボンディング装置２にて半導体チップ１０が実装される部材、例えば、リードフレーム及び配線基板等とする。ダイボンディング装置２は、ダイボンディング機構１５及びダイボンディングステージ１７を備える。ダイボンディング装置２は、制御装置４からの制御信号に応じて駆動する。
第２のステージであるダイボンディングステージ１７は、対象物１６を支持する。ダイボンディングステージ１７は、加熱手段であるヒータ１８を備える。ヒータ１８は、ダイボンディングステージ１７に載置されている対象物１６を加熱する。
移送手段であるダイボンディング機構１５は、ダイボンディングステージ１７からプリサイサ３にまで水平方向へ移動した状態にて、垂直方向への駆動により、プリサイサ３から半導体チップ１０を取り上げる。ダイボンディング機構１５は、プリサイサ３上の半導体チップ１０を吸着する。ダイボンディング機構１５は、真空ポンプ（図示省略）に接続されている。ダイボンディング機構１５は、真空ポンプによる真空引きを利用して、半導体チップ１０を吸着する。
ダイボンディング機構１５は、取り上げられた半導体チップ１０を、水平方向への移動によって、ダイボンディングステージ１７へ移送する。ダイボンディング機構１５は、ダイピックアップ機構１１によってプリサイサ３に半導体チップ１０が載置されるたびに、プリサイサ３からダイボンディングステージ１７へ半導体チップ１０を移送する。ダイボンディング機構１５は、ダイボンディングステージ１７まで移動させた半導体チップ１０を、対象物１６上に載置する。
検出器２２は、ダイボンディングステージ１７に取り付けられている。検出器２２は、ダイボンディングステージ１７に載置された半導体チップ１０からの弾性波を検出する。検出器２２は、ダイボンディングステージ１７のいずれの位置に取り付けられたものであっても良い。
検出器２１，２２は、例えば、圧電素子（ＡＥ(Acoustic Emission)センサ）である。検出器２１，２２は、半導体チップ１０の変形及び破壊のときに放出される弾性エネルギーを検出し、検出された弾性エネルギーを電気信号に変換する。弾性エネルギーは、弾性波のエネルギーである。
弾性エネルギーは、通常、音波となって放出される。音波は、主に、数十キロヘルツから数メガヘルツの高い周波数成分を持つ。この音波は、材料が破壊に至る前の変形や、クラックの発生に伴って発生する。半導体製造装置は、この音波を検出器２１，２２にて検出することにより、半導体チップ１０の変形及びクラックの発生を検出する。
検出器２１，２２は、半導体チップ１０のクラックによって発生する音波とは異なる周波数帯域の音波であるノイズを、フィルタにて除去するものであっても良い。フィルタは、ハードウェア及びソフトウェアのいずれで構成されたものであっても良い。これにより、半導体製造装置は、半導体チップ１０におけるクラックの発生を、精度良く検出することができる。
制御装置４は、ピックアップ装置１及びダイボンディング装置２の駆動を制御する。制御装置４は、メモリ６及び判定部７を備える。メモリ６は、ピックアップ装置１及びダイボンディング装置２の駆動を制御するための各種データを保持する。判定手段である判定部７は、検出器２１，２２での弾性波の検出結果に応じて、半導体チップ１０におけるクラックの発生を判定する。
半導体製造装置は、１つの制御装置４がピックアップ装置１及びダイボンディング装置２の駆動を制御するものに限られない。半導体製造装置は、ピックアップ装置１及びダイボンディング装置２に対し、それぞれ制御装置を備えるものであっても良い。この場合、検出器２１での弾性波の検出結果に応じてクラックの発生を判定する判定部７を、ピックアップ装置１を制御する制御装置に設けても良い。検出器２２での弾性波の検出結果に応じてクラックの発生を判定する判定部７を、ダイボンディング装置２を制御する制御装置に設けても良い。
表示装置５は、判定部７における判定結果を表示する。表示装置５は、この他、ピックアップ装置１及びダイボンディング装置２の駆動に関する各種データを表示するものであっても良い。
プリサイサ３には、ピックアップ装置１及びダイボンディング装置２の駆動系に由来する異物と、例えば半導体ウェハのダイシングにて生じたシリコン屑、接着材片等の、材料に由来する異物が付着あるいは堆積することがある。異物が載っているプリサイサ３にダイピックアップ機構１１が半導体チップ１０を載置したとき、半導体チップ１０の一部に荷重が集中することで、クラックが生じることがある。また、異物が載っているプリサイサ３上からダイボンディング機構１５が半導体チップ１０を取り上げたときも同様に、荷重の集中によりクラックが生じることがある。
プリサイサ３に取り付けられた検出器２１は、プリサイサ３へ半導体チップ１０が載置される際の弾性エネルギー、及びプリサイサ３から半導体チップ１０が取り上げられる際の弾性エネルギーを検出する。判定部７は、検出器２１における検出結果に応じて、プリサイサ３へ半導体チップ１０が載置される際、及びプリサイサ３から半導体チップ１０が取り上げられる際におけるクラックの発生を判定する。
プリサイサ３は、金属部材、例えば、アルミニウム材、ステンレス材等を使用して構成されている。金属部材を使用して構成されたプリサイサ３を適用することで、半導体チップ１０から検出器２１へ伝播する弾性波のうち、主な周波数成分の減衰を抑制させることができる。
プリサイサ３は、弾性波を伝播させる部分に、金属部材以外の部材、例えば弾性部材からなる部分や、部材同士の界面ができるだけ省かれた構造とすることで、検出器２１へ伝播する弾性波の減衰を抑制できる。検出器２１へ伝播する弾性波の減衰を抑制させることで、検出器２１は、半導体チップ１０で生じた弾性波を精度良く検出することができる。なお、プリサイサ３は、半導体チップ１０で生じた弾性波を検出器２１にて十分に検出可能であれば、いずれの部材を使用して構成されたものとしても良い。
ダイボンディングステージ１７には、ダイボンディング装置２の駆動系に由来する異物と、基板、接着層等を構成する材料に由来する異物が付着あるいは堆積することがある。異物が載っているダイボンディングステージ１７にて、ダイボンディング機構１５が対象物１６へ半導体チップ１０を載置したとき、半導体チップ１０の一部に荷重が集中することで、クラックが生じることがある。この他、ダイボンディングステージ１７上における平行度の確保が不十分である場合に、半導体チップ１０に偏荷重がかかることで、クラックが生じることがある。
ダイボンディングステージ１７に取り付けられた検出器２２は、対象物１６へ半導体チップ１０が載置される際の弾性エネルギーを検出する。判定部７は、検出器２２における検出結果に応じて、対象物１６へ半導体チップ１０が載置される際におけるクラックの発生を判定する。
ダイボンディングステージ１７は、金属部材、例えば、アルミニウム材、ステンレス材等を使用して構成されている。金属部材を使用して構成されたダイボンディングステージ１７を適用することで、半導体チップ１０から検出器２２へ伝播する弾性波のうち、主な周波数成分の減衰を抑制させることができる。
検出器２２は、例えばダイボンディングステージ１７に直接取り付けられている。半導体チップ１０が載置される位置から検出器２２までの距離をできるだけ短くすることで、半導体チップ１０から検出器２２へ伝播するまでにおける弾性波の減衰を抑制させることができる。
ダイボンディングステージ１７は、弾性波を伝播させる部分に、金属部材以外の部材、例えば弾性部材からなる部分や、部材同士の界面ができるだけ省かれた構造とすることで、検出器２２へ伝播する弾性波の減衰を抑制できる。検出器２２へ伝播する弾性波の減衰を抑制させることで、検出器２２は、半導体チップ１０で生じた弾性波を精度良く検出することができる。
なお、ダイボンディングステージ１７は、半導体チップ１０で生じた弾性波を検出器２２にて十分に検出可能であれば、いずれの部材を使用して構成されたものとしても良い。第１の実施形態では、検出器２２は、ヒータ１８からの熱の伝播を受けても正常に動作可能な耐熱性を備えるものとする。
図２は、ピックアップ装置の動作手順を示すフローチャートである。制御装置４は、ピックアップ装置１がピックアップの対象とする半導体チップ１０を、識別情報であるＩＤによって認識する（ステップＳ１）。メモリ６は、ステップＳ１で認識されたＩＤを記憶する。ダイピックアップ機構１１は、制御装置４からの制御信号に応じて、ダイシングシート１３から半導体チップ１０を取り上げる（ステップＳ２）。
ダイピックアップ機構１１は、取り上げられた半導体チップ１０を、水平方向への移動によって、プリサイサ３へ移送する。ダイピックアップ機構１１は、プリサイサ３まで移動させた半導体チップ１０を、プリサイサ３上に載置する（ステップＳ３）。
検出器２１は、ステップＳ３にて半導体チップ１０を載置するときの弾性エネルギーｅを検出する（ステップＳ４）。検出器２１は、弾性エネルギーｅの検出結果を、制御装置４へ出力する。メモリ６は、弾性エネルギーｅの検出結果を保持する。
メモリ６は、あらかじめ設定された閾値ｅ１を保持している。閾値ｅ１は、検出器２１で検出される弾性エネルギーについての、クラックの発生を判定するための閾値とする。判定部７は、ステップＳ４で検出された弾性エネルギーｅと、メモリ６から読み出された閾値ｅ１とを比較する（ステップＳ５）。
ステップＳ４で検出された弾性エネルギーｅが閾値ｅ１より小さい場合（ステップＳ５、Ｙｅｓ）、判定部７は、ステップＳ１で認識されたＩＤの半導体チップ１０にはクラックが発生していないと判定する。プリサイサ３は、クラックが発生していないと判定された半導体チップ１０に対し、位置補正を実施する。
クラックが発生していないとの判定がなされてから、制御装置４は、ダイシングシート１３上の全ての半導体チップ１０の取り上げが完了したか否かを判断する（ステップＳ６）。取り上げが完了していない半導体チップ１０がダイシングシート１３に残されている場合（ステップＳ６、Ｎｏ）、制御装置４は、ステップＳ１に戻り、ピックアップ装置１が次にピックアップの対象とする半導体チップ１０のＩＤを認識する。
ダイシングシート１３上の全ての半導体チップ１０の取り上げが完了した場合（ステップＳ６、Ｙｅｓ）、ピックアップ装置１は、当該ダイシングシート１３に対するピックアップ動作を終了する。
一方、ステップＳ４で検出された弾性エネルギーｅが閾値ｅ１以上である場合（ステップＳ５、Ｎｏ）、判定部７は、ステップＳ１で認識されたＩＤの半導体チップ１０に、プリサイサ３への載置によってクラックが発生したものと判定する。判定部７は、クラックが発生したことを、基準とする閾値ｅ１との比較によって判定する。判定部７は、かかる判定結果を表示装置５へ出力する。
表示装置５は、判定部７での判定結果に応じて、クラックが発生したことを表示する（ステップＳ７）。表示装置５は、例えば、クラックが発生した半導体チップ１０のＩＤと、プリサイサ３への載置によってクラックが発生した旨のメッセージとを表示する。
制御装置４は、判定部７での判定結果に応じて、ピックアップ装置１に対して駆動の停止を指示する。ピックアップ装置１は、制御装置４からの指示に応じて、駆動を停止する（ステップＳ８）。クラックが発生したとする判定部７の判定に応じて、ダイピックアップ機構１１は、半導体チップ１０の移送を停止する。これにより、ピックアップ装置１は、ピックアップ動作を終了する。
図３は、ダイボンディング装置の動作手順を示すフローチャートである。制御装置４は、ダイボンディング装置２がダイボンディングの対象とする半導体チップ１０のＩＤを認識する（ステップＳ１１）。メモリ６は、ステップＳ１１で認識されたＩＤを記憶する。ダイボンディング機構１５は、制御装置４からの制御信号に応じて、プリサイサ３から半導体チップ１０を取り上げる（ステップＳ１２）。
ダイボンディング機構１５は、取り上げられた半導体チップ１０を、水平方向への移動によって、ダイボンディングステージ１７へ移送する。ダイボンディング機構１５は、ダイボンディングステージ１７まで移送させた半導体チップ１０を、対象物１６、例えば配線基板上に載置する（ステップＳ１３）。
検出器２２は、ステップＳ１３にて半導体チップ１０を載置するときの弾性エネルギーｅを検出する（ステップＳ１４）。検出器２２は、弾性エネルギーｅの検出結果を、制御装置４へ出力する。メモリ６は、弾性エネルギーｅの検出結果を保持する。
メモリ６は、あらかじめ設定された閾値ｅ２を保持している。閾値ｅ２は、検出器２２で検出される弾性エネルギーについての、クラックの発生を判定するための閾値とする。判定部７は、ステップＳ１４で検出された弾性エネルギーｅと、メモリ６から読み出された閾値ｅ２とを比較する（ステップＳ１５）。
ステップＳ１４で検出された弾性エネルギーｅが閾値ｅ２より小さい場合（ステップＳ１５、Ｙｅｓ）、判定部７は、ステップＳ１で認識されたＩＤの半導体チップ１０にはクラックが発生していないと判定する。
クラックが発生していないとの判定がなされてから、制御装置４は、ピックアップ装置１からダイボンディング装置２へ受け渡される全ての半導体チップ１０のダイボンディングが完了したか否かを判断する（ステップＳ１６）。ダイボンディングが完了していない半導体チップ１０がある場合（ステップＳ１６、Ｎｏ）、制御装置４は、ステップＳ１１に戻り、ダイボンディング装置２が次にダイボンディングの対象とする半導体チップ１０のＩＤを認識する。
全ての半導体チップ１０のダイボンディングが完了した場合（ステップＳ１６、Ｙｅｓ）、ダイボンディング装置２は、ダイボンディング動作を終了する。
一方、ステップＳ１４で検出された弾性エネルギーｅが閾値ｅ２以上である場合（ステップＳ１５、Ｎｏ）、判定部７は、ステップＳ１１で認識されたＩＤの半導体チップ１０に、対象物１６への載置によってクラックが発生したものと判定する。判定部７は、クラックが発生したことを、基準とする閾値ｅ２との比較によって判定する。判定部７は、かかる判定結果を表示装置５へ出力する。
表示装置５は、判定部７での判定結果に応じて、クラックが発生したことを表示する（ステップＳ１７）。表示装置５は、例えば、クラックが発生した半導体チップ１０のＩＤと、対象物１６への載置によってクラックが発生した旨のメッセージとを表示する。
制御装置４は、判定部７での判定結果に応じて、ダイボンディング装置２に対して駆動の停止を指示する。ダイボンディング装置２は、制御装置４からの指示に応じて、駆動を停止する（ステップＳ１８）。クラックが発生したとする判定部７の判定に応じて、ダイボンディング機構１５は、半導体チップ１０の移送を停止する。これにより、ダイボンディング装置２は、ダイボンディング動作を終了する。
半導体製造装置は、ステップＳ１２において、ダイボンディング機構１５がプリサイサ３から半導体チップ１０を取り上げる際も、クラックの発生の判定と、判定結果に応じた制御とを行う。ステップＳ４と同様に、検出器２１は、ステップＳ１２にて半導体チップ１０を取り上げるときの弾性エネルギーｅを検出する。ステップＳ５と同様に、判定部７は、検出された弾性エネルギーｅと閾値ｅ１とを比較する。
弾性エネルギーｅが閾値ｅ１より小さい場合、判定部７は、ステップＳ１２にて取り上げられた半導体チップ１０にはクラックが発生していないと判定する。かかる判定を経て、ダイボンディング装置２は、ステップＳ１３以降の動作を行う。
一方、弾性エネルギーｅが閾値ｅ１以上である場合、判定部７は、ステップＳ１２にて取り上げられた半導体チップ１０にはクラックが発生したものと判定する。ステップＳ１７と同様に、表示装置５は、判定部７での判定結果に応じて、クラックが発生したことを表示する。制御装置４は、判定部７での判定結果に応じて、ダイボンディング装置２に対して駆動の停止を指示する。ステップＳ１８と同様に、ダイボンディング装置２は、制御装置４からの指示に応じて、駆動を停止する。
第１の実施形態によれば、半導体製造装置は、プリサイサ３へ半導体チップ１０が載置される際、及びプリサイサ３から半導体チップ１０が取り上げられる際におけるクラックの発生を、検出器２１での弾性波の検出によって監視する。半導体製造装置は、対象物１６へ半導体チップ１０が載置される際におけるクラックの発生を、検出器２２での弾性波の検出によって監視する。
これにより、半導体製造装置は、拡大観察、外観検査の手法によらず、半導体チップ１０におけるクラックの発生をリアルタイムにて検出することができる。半導体製造装置は、クラックの発生が検出されたときに、ピックアップ装置１及びダイボンディング装置２の駆動を停止させることで、クラックが発生した半導体チップ１０を、後の工程へ流さずにラインから除去できる。半導体製造装置は、不良品となる最終製品の量産を回避できる。半導体製造装置は、歩留まりを向上できる。
クラックが発生した半導体チップ１０を早期に除去できることで、当該半導体チップ１０を含むことによる欠陥を最終製品の検査時に判定することとした場合に比べて、最終製品の検査の負担を軽減できる。また、不良品となる最終製品を少なくできることで、クラックが生じている半導体チップ１０以外の部品と、製造コストの無駄を少なくできる。
クラックが実際に発生したときから最終製品の検査までには、長い時間が経過することとなる。このため、検査結果を受けて原因を究明する場合に、原因となっていた装置の入れ替え、あるいは治具の交換等によって、原因の特定が困難となる場合がある。本実施形態によると、半導体製造装置は、クラックの発生による欠陥を最終製品の検査に委ねることによるこのような不具合を回避できる。
ユーザは、プリサイサ３及びダイボンディングステージ１７にてクラックの発生があったことを、表示装置５の表示から把握できる。ユーザは、クラックの発生があった箇所を把握できることで、その原因を容易かつ早急に検証することが可能となる。半導体製造装置は、クラックの発生原因の追究に要する人員及び作業負担を抑制できる。
半導体製造装置は、プリサイサ３及びダイボンディングステージ１７の双方において、クラックの発生を検出するものに限られない。半導体製造装置は、プリサイサ３及びダイボンディングステージ１７の少なくとも一方において、クラックの発生を検出するものであれば良い。半導体製造装置は、検出器２１，２２の少なくとも一方を備えるものであれば良い。検出器２１，２２の少なくとも一方を備えることで、半導体製造装置は、半導体チップ１０におけるクラックの発生をリアルタイムにて検出することができる。
ピックアップ装置１及びダイボンディング装置２は、クラックの発生があるものと判定された半導体チップ１０に目印を付与するマーカを備えるものとしても良い。半導体チップ１０を目視することでクラックの発生の有無を確認できるため、利便性を向上できる。
（第２の実施形態）
図４は、第２の実施形態にかかる半導体製造装置の構成を模式的に示す図である。上記の第１の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。
第２のステージであるダイボンディングステージ１７は、ヒータ１８及び伝搬板３０を備える。伝搬手段である伝搬板３０は、加熱手段であるヒータ１８から離れた位置へ弾性波を伝搬する。検出器２２は、伝搬板３０に取り付けられている。
伝搬板３０は、金属部材、例えば、アルミニウム材、ステンレス材等を使用して構成されている。伝搬板３０は、一枚の平板がＬ字型に折り曲げられた折り曲げ形状を備える。伝搬板３０の一端は、ダイボンディングステージ１７のうちヒータ１８以外の部分の側面に接続されている。
検出器２２は、伝搬板３０のうちダイボンディングステージ１７に接続された側とは反対側の端部近傍に配置されている。伝搬板３０は、折り曲げ形状を備えることで、検出器２２が設けられている部分とヒータ１８との間に開放部分を構成する。かかる開放部分は、ヒータ１８から検出器２２への熱の伝播を抑制させるとともに、伝搬板３０からの放熱を促す。
ダイボンディングステージ１７は、かかる開放部分に、セラミック等の断熱部材からなる層を設けることとしても良い。これにより、ダイボンディングステージ１７は、当該層にて、ヒータ１８から検出器２２への熱の伝播を遮断できる。
ダイボンディングステージ１７は、金属部材を使用して構成された伝搬板３０を適用することで、半導体チップ１０から検出器２２へ伝播する弾性波のうち、主な周波数成分の減衰を抑制させることができる。
ダイボンディングステージ１７は、弾性波を伝播させる部分に、金属部材以外の部材、例えば弾性部材からなる部分や、部材同士の界面ができるだけ省かれた構造とすることで、検出器２２へ伝播する弾性波の減衰を抑制できる。検出器２２へ伝播する弾性波の減衰を抑制させることで、検出器２２は、半導体チップ１０で生じた弾性波を精度良く検出することができる。
なお、伝搬板３０は、半導体チップ１０で生じた弾性波を検出器２２にて十分に検出可能であれば、いずれの部材を使用して構成されたものとしても良い。伝搬板３０は、ヒータ１８から離れた位置へ弾性波を伝搬可能であれば良く、形状及び配置される位置は任意とする。
ダイボンディングステージ１７は、伝搬板３０を設けることで、ヒータ１８から離れた位置に検出器２２を配置する。伝搬板３０は、ヒータ１８からの熱を放出する。ダイボンディングステージ１７は、伝搬板３０にて弾性波を検出器２２へ伝播させるとともに、検出器２２への熱の伝播を抑制させることができる。伝搬板３０は、検出器２２への熱の影響に応じて、開放部分の広さを適宜設定しても良い。
第２の実施形態によれば、半導体製造装置は、例えば１００℃以上の高温環境下での使用に耐え得るような耐熱性を備えていない検出器２２であっても適用できる。検出器２２は、耐熱性以外の条件、例えば、価格、検出感度等を重視したものを適用できる。
第２の実施形態でも、半導体製造装置は、第１の実施形態と同様に、半導体チップ１０におけるクラックの発生をリアルタイムにて検出することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３ プリサイサ、７ 判定部、１０ 半導体チップ、１５ ダイボンディング機構、１７ ダイボンディングステージ、１８ ヒータ、２１，２２ 検出器、３０ 伝搬板。

Claims (5)

  1. 半導体チップが載置され、前記半導体チップの位置を補正する第１のステージと、
    前記半導体チップを実装する対象物を支持する第２のステージと、
    前記第１のステージから取り上げられた前記半導体チップを前記第２のステージへ移送し、前記対象物に前記半導体チップを載置する移送手段と、
    前記第１のステージ及び前記第２のステージの少なくとも一方に取り付けられており、前記半導体チップからの弾性波を検出する検出器と、を有することを特徴とする半導体製造装置。
  2. 前記検出器での前記弾性波の検出結果に応じて、前記半導体チップにおけるクラックの発生を判定する判定手段を有することを特徴とする請求項１に記載の半導体製造装置。
  3. 前記第２のステージは、
    前記対象物を加熱する加熱手段と、
    前記加熱手段から離れた位置へ前記弾性波を伝搬する伝搬部材と、を備え、
    前記検出器は、前記伝搬部材に取り付けられていることを特徴とする請求項１又は２に記載の半導体製造装置。
  4. 前記判定手段は、検出された前記弾性波のエネルギーが、あらかじめ設定された閾値を超えた場合に、前記クラックが発生したものと判定することを特徴とする請求項２に記載の半導体製造装置。
  5. 第１のステージに載置された半導体チップの位置を補正し、
    前記第１のステージから前記半導体チップを取り上げ、前記半導体チップを実装する対象物を支持する第２のステージへ、前記半導体チップを移送し、
    前記対象物に前記半導体チップを載置することを含み、
    前記第１のステージ及び前記第２のステージの少なくとも一方において、前記半導体チップからの弾性波を検出し、
    前記弾性波の検出結果に応じて、前記半導体チップにおけるクラックの発生を判定することを特徴とする半導体製造方法。
JP2014045032A 2014-03-07 2014-03-07 半導体製造装置及び半導体製造方法 Active JP6211955B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014045032A JP6211955B2 (ja) 2014-03-07 2014-03-07 半導体製造装置及び半導体製造方法
CN201410409333.XA CN104900562B (zh) 2014-03-07 2014-08-19 半导体制造装置及半导体制造方法
TW103129077A TWI596684B (zh) 2014-03-07 2014-08-22 半導體製造裝置及半導體製造方法
US14/475,726 US9240388B2 (en) 2014-03-07 2014-09-03 Semiconductor manufacturing device and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045032A JP6211955B2 (ja) 2014-03-07 2014-03-07 半導体製造装置及び半導体製造方法

Publications (2)

Publication Number Publication Date
JP2015170746A true JP2015170746A (ja) 2015-09-28
JP6211955B2 JP6211955B2 (ja) 2017-10-11

Family

ID=54018124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045032A Active JP6211955B2 (ja) 2014-03-07 2014-03-07 半導体製造装置及び半導体製造方法

Country Status (4)

Country Link
US (1) US9240388B2 (ja)
JP (1) JP6211955B2 (ja)
CN (1) CN104900562B (ja)
TW (1) TWI596684B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157760B2 (en) 2016-05-23 2018-12-18 J-Devices Corporation Semiconductor manufacturing apparatus having a pickup unit simultaneously picking up a plurality of semiconductor chips

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
CN105945481B (zh) * 2016-06-08 2017-11-21 广东科杰机械自动化有限公司 一种半导体的自动生产方法
JP6653273B2 (ja) * 2017-01-26 2020-02-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法
KR102635493B1 (ko) * 2020-11-04 2024-02-07 세메스 주식회사 본딩 설비에서 다이를 이송하기 위한 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003247986A (ja) * 2002-02-27 2003-09-05 Sharp Corp 破損検出システムおよび破損検出方法
JP2008016465A (ja) * 2006-07-03 2008-01-24 Murata Mfg Co Ltd 小型部品取出装置
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105039A (ja) * 1981-12-18 1983-06-22 Toshiba Corp 加工変質層の検出方法
JP3241050B2 (ja) 1990-12-04 2001-12-25 株式会社東芝 半導体の外観検査装置
DE69637358T2 (de) * 1995-05-12 2008-04-17 Seiko Epson Corp. Gerät zur Kontrolle eines physiologischen Zustands
CN2365669Y (zh) * 1999-02-01 2000-02-23 北京安通铁路工务技术开发公司 车轴超声波探伤用组合探头
JP2001071261A (ja) * 1999-07-05 2001-03-21 Semiconductor Leading Edge Technologies Inc 超平坦化・高精度制御研磨装置および超平坦化・高精度制御研磨方法
JP2006041282A (ja) * 2004-07-28 2006-02-09 Kyocera Corp シリコンウェハのクラック検出方法
JP4827490B2 (ja) 2004-10-27 2011-11-30 パナソニック株式会社 半導体装置の製造システム
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
KR20080015363A (ko) 2006-08-14 2008-02-19 야마하 가부시키가이샤 웨이퍼 및 반도체 소자의 검사 방법 및 장치
JP4973062B2 (ja) 2006-08-14 2012-07-11 ヤマハ株式会社 半導体チップの検査方法及びウェハのクラック検査装置
JP2008096319A (ja) 2006-10-13 2008-04-24 Mega Trade:Kk 外観検査装置
JP5276347B2 (ja) * 2007-07-03 2013-08-28 国立大学法人 新潟大学 シリコンウェーハ中に存在する原子空孔の定量評価装置、その方法、シリコンウェーハの製造方法、及び薄膜振動子
WO2009016906A1 (ja) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. 弾性波装置及びその製造方法
JP2009243913A (ja) 2008-03-28 2009-10-22 Taiheiyo Cement Corp 音波検査装置
JP4906897B2 (ja) 2009-01-22 2012-03-28 三菱電機株式会社 クラック検知支援装置、及び、クラック検知支援方法
JP2011007750A (ja) * 2009-06-29 2011-01-13 Kyocera Corp ウエハのクラックの検出方法及びその検出装置
JP2011017626A (ja) * 2009-07-09 2011-01-27 Sony Corp 力学量検知部材及び力学量検知装置
JP5713264B2 (ja) * 2009-11-20 2015-05-07 独立行政法人産業技術総合研究所 欠陥を検査する方法、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置
JP5741315B2 (ja) * 2011-08-16 2015-07-01 東京エレクトロン株式会社 膜割れ検出装置及び成膜装置
CN102956519A (zh) * 2011-08-23 2013-03-06 李昆达 检测太阳能电池板的音波检测装置及方法
JP5931772B2 (ja) 2013-02-13 2016-06-08 株式会社東芝 半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003247986A (ja) * 2002-02-27 2003-09-05 Sharp Corp 破損検出システムおよび破損検出方法
JP2008016465A (ja) * 2006-07-03 2008-01-24 Murata Mfg Co Ltd 小型部品取出装置
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157760B2 (en) 2016-05-23 2018-12-18 J-Devices Corporation Semiconductor manufacturing apparatus having a pickup unit simultaneously picking up a plurality of semiconductor chips

Also Published As

Publication number Publication date
TW201535554A (zh) 2015-09-16
CN104900562A (zh) 2015-09-09
CN104900562B (zh) 2018-02-06
US20150255421A1 (en) 2015-09-10
TWI596684B (zh) 2017-08-21
JP6211955B2 (ja) 2017-10-11
US9240388B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
JP6211955B2 (ja) 半導体製造装置及び半導体製造方法
KR102651554B1 (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
TWI750146B (zh) 基板貼合裝置及基板貼合方法
TWI638426B (zh) Stripping device, stripping system, stripping method and information memory medium
TW201232689A (en) Measurement means and method for measuring layer thicknesses and voids of a wafer stack
JP2018152376A (ja) ダイボンディング装置および半導体装置の製造方法
KR20160131905A (ko) 웨이퍼의 가공 방법
WO2014027375A1 (ja) 板ガラスの検査ユニット及び製造設備
JP2019075446A5 (ja)
TWI591745B (zh) 用於在接合前檢測半導體晶片的方法及裝置
TWI649555B (zh) 光學構件的檢查方法、光學製品的製造方法、及光學構件的檢查裝置
JP2013084677A (ja) 異物検査装置および半導体製造装置
JP2009145154A (ja) 基板割れ検査装置及び基板割れ検査方法
JP5899153B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
CN108139336B (zh) 玻璃板的制造方法
JP2017034123A (ja) 密着度合検出方法
TWI778024B (zh) 分離裝置及分離方法
TW202119518A (zh) 晶圓測試方法
JP2013197278A (ja) 半導体製造装置
JP2019046961A (ja) 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法
KR102398710B1 (ko) 이간 장치 및 이간 방법
TW202300310A (zh) 用於試紙半成品之後處理設備
TW201724344A (zh) 支持體分離裝置及支持體分離方法
JP2018190888A (ja) 離間装置および離間方法
JP2008181964A (ja) ウェハ接着装置、ウェハ接着方法、およびウェハ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170914

R150 Certificate of patent or registration of utility model

Ref document number: 6211955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350