CN102549712B - 用于在键合之前检查芯片的方法和设备 - Google Patents

用于在键合之前检查芯片的方法和设备 Download PDF

Info

Publication number
CN102549712B
CN102549712B CN201080035984.7A CN201080035984A CN102549712B CN 102549712 B CN102549712 B CN 102549712B CN 201080035984 A CN201080035984 A CN 201080035984A CN 102549712 B CN102549712 B CN 102549712B
Authority
CN
China
Prior art keywords
chip
handling implement
working surface
described chip
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080035984.7A
Other languages
English (en)
Other versions
CN102549712A (zh
Inventor
约翰尼斯·斯库斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Die Bonding GmbH
Original Assignee
Kulicke and Soffa Die Bonding GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Die Bonding GmbH filed Critical Kulicke and Soffa Die Bonding GmbH
Priority to CN201510381758.9A priority Critical patent/CN105047588B/zh
Publication of CN102549712A publication Critical patent/CN102549712A/zh
Application granted granted Critical
Publication of CN102549712B publication Critical patent/CN102549712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明属于自动化技术领域并涉及用于处理芯片尤其是半导体管芯的设备和方法。芯片处理工具被配置为在接管位置处接收芯片，尤其是半导体管芯，并将芯片移交至交付位置，并且包括工作表面，工作表面被配置为与芯片的第一侧上的第一表面连接。芯片处理工具还包括照射装置，用于当芯片的所述第一侧与工作表面连接时从芯片的第一侧照射芯片。还呈现了一种芯片处理方法。

Description

用于在键合之前检查芯片的方法和设备
技术领域
本发明属于自动化技术领域。根据独立权利要求的前序部分，本发明涉及用于处理芯片尤其是半导体管芯的设备和方法。
背景技术
半导体封装中最大的挑战之一是极薄半导体芯片的拾取、处理和加工。半导体芯片通常放置在输送带上，输送带通常包含已经被切成小芯片的完整半导体晶片，该过程常被称为切割。因此半导体芯片通常被称为管芯。输送带通常是在切割期间支撑晶片的同一个输送带，其常被称为切割带。现如今，管芯厚度一般低至25μm，并且厚度还有进一步减小的趋势。
管芯键合机从输送带拾取单个管芯并将所拾取管芯放置且基本附接至基板或另一个管芯上。在大多数情形下，管芯都是永久附接的，但也存在管芯仅临时附接的情况。常常，临时附接通过额外的加热和/或按压过程而随后转为永久附接。通常，薄管芯与晶片背面层压结构(WBL)或者膜或引线上流体(FOW)层压结构(即施加至晶片或管芯的无结构侧的粘附膜)一起提供。薄化晶片、将粘附膜施加至晶片、将晶片安放至输送带和框架、将它们切割成单个芯片的过程通常被称为晶片制备。允许管芯因其粘附性质而被附接的层压结构可设置在输送带与晶片之间，或设置在晶片远离输送带的表面上。
拾取和放置可通过管芯键合机中的单个芯片处理单元进行。然而，在现代的管芯键合机中，可以存在多个芯片处理单元：通常，拾取从所谓的晶片台开始，并且由第一芯片处理单元辅助，第一芯片处理单元又称为管芯发出器。管芯发出器有助于从输送带上移除管芯，例如，通过抵靠第二芯片处理单元从输送带下方推动管芯，第二芯片处理单元又称为拾取单元。拾取单元随后在拾取过程中从输送带上拾取管芯并将其交付给第三芯片处理单元，第三芯片处理单元又称为放置单元。放置单元将管芯放置在被附接的目标位置上。在某些情况下，至少一个第四芯片处理单元(又称为转移单元)被设置为将管芯从拾取单元转交至放置单元。WO 07118511A1中给出了一个示例，该专利申请的全部内容通过引用并入本文。通过这种方法，管芯可附接至基板，例如导线框架、印刷电路板、多层电路板等，或连接至自身可能已经通过相同方式附接的另一个管芯。
相比于不具有层压结构的标准厚度的晶片，极薄晶片和相应管芯的制造非常昂贵。极薄管芯的切割、拾取以及处理具有显著的产量损失。大多数产量损失于晶片制备、管芯拾取、或后续处理期间，导致因例如破碎管芯、破裂管芯、切损管芯等典型缺陷而产生损坏的管芯。相比之下，放置和附接过程更加可靠，仅带来微不足道的损失。
在管芯键合机上检测破碎、破裂或切损管芯的已知检查方法在拾取过程之前进行，其自身具有有限的产量，并且通常基于在表面照明下对管芯表面进行成像并随后进行图像处理。这些检查技术具有有限的可靠性，这是由于低裂缝对比度和裂缝宽度、管芯翘曲(又称为土豆片效应)，还由于在管芯表面上具有其它类似可见图案的裂缝特征的干扰。
特别是对于将两个或更多个管芯附接至彼此之上的堆叠管芯键合加工，破碎管芯的附接可具有戏剧性结果：如果损坏的管芯被附接至堆上，先前在该堆(又称为封装)中所附接的所有管芯均损失。在极限情形下，例如，由15个堆叠管芯组成的封装会因为在其顶部附接破裂的第16个管芯而损失。
发明内容
因此，本发明的目的是允许在拾取管芯之后而不是在拾取管芯前进行检查，或者除了在拾取管芯前还允许在拾取管芯之后进行检查，例如在管芯发出器上，从而保证仅未损坏的管芯通过管芯键合机被附接至基板或先前附接的管芯。
此外，本发明应允许在附接之前识别已损坏的管芯，从而允许省略将该已损坏的管芯放置于基板或先前附接的管芯的堆之上的步骤。理想地，管芯的检查应在其被放置并随后附接至基板或已经附接的管芯之前立即进行。
本发明的另一个目的是使信噪比和碎裂检测的成功率最大化。
本发明的又一个目的是允许附加的检查(尤其是对管芯图案或结构完整性的检查、对芯片ID的检测、在转移之前的准确对准等)被有效地执行。
上述目的通过根据独立权利要求的芯片处理工具和处理芯片的方法实现。
上述目的具体可通过生成管芯的背部照射图像(又称为吸收图像)来实现，在该图像中，裂缝、缺失部分、图案等被识别为穿过管芯传播的光强度基本变化的区域。例如，如果可见光源被用来进行照射，则裂缝在实际没有光透射的全暗背景上表现为亮线，而没有固有的管芯表面图案可见或干扰后续信号处理。因此当与基于表面照射的已知检查方法相比时，能够获得更好的信噪比。
在本发明的示例性实施方式中，呈现了一种芯片处理工具，尤其用于半导体管芯键合机。芯片处理工具被配置为在接管位置处接收芯片(尤其是半导体管芯)，并将芯片移交至交付位置，并且芯片处理工具包括工作表面，该工作表面被配置为与位于芯片的第一侧上的第一表面连接。芯片处理工具还包括照射装置，用于当芯片的所述第一侧与工作表面连接时(优选地通过工作表面)从芯片的第一侧照射芯片。
在本发明的另一个示例性实施方式中，呈现了一种芯片处理方法，尤其管芯键合方法，其中芯片处理工具在接管位置处接收芯片，尤其是半导体管芯，并通过芯片处理工具转交至交付位置。在接管位置处，芯片处理工具的工作表面与芯片的第一侧上的第一表面连接。随后当芯片与芯片处理工具的工作表面连接时优选穿过共工作表面从第一侧照射芯片，并且检测并分析已穿过芯片的光，以确定芯片的损坏。
前述目的和进一步的目的、优点和特征本发明的将在下面结合附图在优选实施方式的描述中详细说明。
附图说明
当结合附图阅读时，本发明通过下面的详细描述最佳地理解。应强调，根据一般实践，附图的各种特征没有按比例绘制。相反地，为了清楚起见，各种特征的尺寸被任意扩展或缩小。在附图中：
图1示出根据本发明的第一示例性实施方式的芯片处理工具；
图2示出根据本发明的第二示例性实施方式的芯片处理工具；
图3示出根据本发明的示例性实施方式的管芯键合机；
图4示出根据本发明的示例性实施方式的管芯发出器；
图5示出根据本发明的示例性实施方式的示出芯片处理方法的流程图。
具体实施方式
图1示出根据本发明的第一示例性实施方式的芯片处理工具10。在由刚性材料(优选金属)制成的工具本体101上设置有至少部分透明层2，其包括表面子层201，表面子层201包括弹性材料(例如，硅橡胶)并具有工作表面21，工作表面21可与位于芯片(尤其是待由芯片处理工具10处理的管芯5)的第一侧的第一表面接触；反之亦然。管芯5可设置有WBL或FOW层压结构，也可以不设置WBL或FOW层压结构。工具本体101包括充当集成光源的多个发光二极管31。可替换地，一个或多个光源可设置在工具本体101的表面中或表面上。层2包括基层202，基层202也由对来自发光二极管31的照射至少部分透明的材料组成。优选地，子层201和/或基层202展现出一些散射，以向由芯片处理工具10处理的管芯5提供更加均匀的照射。因此，在管芯5的第一表面与层2的工作表面21紧密接触时，可穿过所述工作表面21对管芯5的第一表面进行照射。芯片处理工具10中的薄真空通道102允许施加真空，以将管芯5临时固定至工作表面21，从而在通过芯片处理工具10将管芯从第一位置运输至不同于第一位置的第二位置时保持住管芯。可以设置用于将管芯5临时固定至工作表面21的其他装置。具体地，例如可以采用静电装置或粘性工作表面21。
在如图2a-d所示的本发明的第二示例性实施方式中，芯片处理工具10本身不包括任何光源。然而，设置有用于重新引导光的装置，使得来自外部光源33的光可用于照射由芯片处理工具10的工作表面21保持的管芯5，来自外部光源33的光优选穿过工作表面21。这可以通过形成至少部分透明层2来实现，该至少部分透明层2由散射、衍射或反射来自光源33的光的材料制成，例如由于如图2a所示设置在层2′的体积内的散射中心221、或如图2b所示设置在层2″的后表面和/或前表面上或工具本体101的前表面上的散射中心222；或它们的组合。这还可以这样来实现，即，通过如图2c所示在层2″′内设置至少部分反射区域223，或通过如图2d所示设置具有与工作表面21成角度的反射表面104的工具本体101，或通过所示不同变形的一个或多个的任意组合。优选地，层2′、2″、2″′由弹性材料制成或包括由弹性材料制成的区域。第二和第一实施方式的组合也是可能的。
如果光敏元件4设置在与管芯5的第二表面相对的位置处，则由于破碎、破裂、切损或相似地损坏的管芯5相比未损坏的管芯5将允许更大量的光到达光敏元件4的事实，故管芯5的缺陷可被检测到。优选地，图像获取工具，例如CCD元件或CMOS光传感器阵列，被用作光敏元件4。随后可以采用图像处理方法来区分未损坏管芯5和已损坏管芯5。例如，图像处理算法可用于在未损坏管芯的预期为暗的区域中检测亮点。然而，当充分校准时，一个或多个光检测器(例如测量峰值或总透射率的区域光检测器)也满足检测管芯损坏的目的。随后，可在光检测器本身中实施、或在与检测器相连的控制系统中实施的阈值操作可区分未损坏管芯5和已损坏管芯5。这可以允许更快、更简单且潜在地成本更低的区分过程，因为没有图像处理，从而不需要图像处理软件。
优选地，芯片处理工具10被配置为依靠相关联的芯片处理单元在由线性坐标x、y、z和角坐标θx、θy、θz表示的六个自由度中的至少两个中运动。这允许芯片处理工具10灵活地抓取待接纳的管芯5。可替换地，芯片处理工具10还可以仅具有一个自由度。在这种情况下，通常需要将管芯5交付给芯片处理工具10。具体地，芯片处理工具10可以被形成为转盘或传送带，使得多个管芯5可同时接触工作表面21，并从第一位置并行地输送至第二位置。
在上述和下述的所有实施方式中，可替换地，可以使用非接触式管芯处理，其具有优点。不是通过如上所述使工作表面21和管芯5的第一表面接触，并通过将管芯5临时固定至工作表面21来建立管芯5与工作表面21之间的连接，而是可借助于作用在管芯5上的吸引力和排斥力的平衡使管芯5保持在合适位置并且其第一表面与工作表面21之间具有小间隙。对于晶片来说，这种方式如何实现的示例在US 5080 549中给出，其全部内容通过引用并入本文。
图3示出根据本发明的管芯5键合机的示例性实施方式的示意图。管芯键合机包括多个芯片处理单元：第一芯片处理单元91(所谓的管芯发出器)从输送带发出管芯5，该管芯5可以与WBL或FOW层压结构层压。在管芯5被发出之后，其被第二芯片处理单元92(又称为拾取单元)接管。拾取单元能够围绕第一轴线旋转，并被配置为将管芯5转交至第三芯片处理单元93。所述第三芯片处理单元93(又称为转移单元)能够围绕第二轴线旋转，并因此可将管芯5转交至第四芯片处理单元94(又称为放置单元)，第四芯片处理单元94随后将从转移单元93接管管芯5并将其输送并放置在基板6的目标位置上。如上面通过示例所述，转移单元93包括根据本发明的芯片处理工具10。当转移单元处于如图4中的实线所代表的交付位置，且管芯5通过设置在芯片处理工具10中的照射装置进行照射时，来自芯片处理工具10的集成光源或来自外部光源33的光(优选已经穿过工作表面21并穿过管芯5)可以被转移相机41检测到。管芯键合机还包括控制系统(图3中未示出)以控制各种芯片处理单元等的运动。
在转移相机41当管芯5被照射装置照射时所获得的图像中，裂缝、破碎或切损区域和类似损坏呈现为亮点，而完整区域呈现为暗区。为了获得足够好的对比度，需要选择被管芯5的半导体材料足够好地吸收的合适照射波长。可见光照射通常是合适的。基于如上所述的对已损坏和未损坏管芯的区分，异常处理控制随后可以允许避免破碎管芯的附接并允许将它们从转移单元93上移除。
在本发明的优选实施方式中，管芯5还可以被不可见光(尤其是处于红外波长范围内的光)照射，其中半导体材料是至少部分透明的。1.2μm至1.7μm的波长特别适合，尤其是对于硅管芯来说，这是因为它们允许管芯5的集成电路图案的检查。此外，操作中不具有冷却或残留光放大的简单相机也能够容易地应用于这些波长。例如由毁坏的电路图案等导致的缺损的管芯5因此可以被检测并且还可以被视为损坏的并作为损坏的处理。此外，管芯ID标记可以是可见的。可以采用允许通过不同波长进行照射的照射装置来获得更好的效果。
对于永久附接至基板或另一个管芯，常常需要对管芯5进行加热。芯片处理工具10中可设置有加热元件，尤其是电阻式加热元件。该至少部分透明层2、2′、2″、2″′、或至少子层201，优选应由既表现出充分的耐热性又优选地表现出良好的导热性的材料制成。为了避免管芯5由于静电放电而损坏，该至少部分透明层2、2′、2″、2″′或至少子层201还应优选地展现出良好的导电性。可替换地，传导透明材料(例如氧化铟锡(ITO))的薄层可设置在工作表面21上。这种薄层还可用于加热。
优选地，转移相机41还可用于管芯键合机中的其它检查或测量目的，尤其是确定由转移单元91所保持的管芯5的准确转移位置。对于放置单元94接管管芯5并将其精确放置在由放置相机42所确定的基板6上的目标位置，转移位置的准确识别是必要的。对于该目的(称为管芯对准)，可设置转移位置灯，从而在被转移单元93保持在转移位置处时对管芯5进行照射。优选地，当检查管芯5是否损坏时，转移位置灯被调暗或关闭。可替换地，当使用位于红外波长范围内的不可见光时，可部署单个光源以用于管芯缺陷的检测和/或管芯对准图案在管芯表面上的成像。
在如上所述的具有创造性的管芯键合机中，根据本发明的芯片处理工具10还可用作其他芯片处理单元91、92、93、94的一部分，或者可代替转移单元93的芯片处理工具10或者可与转移单元93的芯片处理工具10结合。在这方面，将根据本发明的芯片处理工具10设置为放置单元94的一部分是特别有利的。这将允许检测在将管芯5附接至基板之前可能出现的所有管芯损坏，特别是将管芯5移交至放置单元94而导致的损坏。随后当放置相机44被用作光敏元件并用于确定由放置单元所处理的管芯5的准确位置和/或旋转时，可以获得优良的放置精度。
将根据本发明的芯片处理工具10′用作管芯发出器单元91的一部分也是特别有益的。在这种情况下，可以事先避免从输送带59上移除损坏的管芯5，从而将有缺陷的部分留在输送带上并避免在管芯键合机上对这些管芯5进行任何处理。后一种实施使管芯键合机具有更高的产量并减少操作员的干涉。图4a示出了包括发出销111的芯片处理工具10′的示例，如图4b所示，发出销111可从芯片处理工具10′突出，以将管芯5从输送带59上发出。然而，将管芯5从输送带上发出或移除的其它装置可包含在工具10′中，例如，如WO 2005/117072A1中所述。例如可通过拾取相机40分析已通过管芯5的光。
在到目前为止所述的管芯键合机中，管芯5被输送带支撑的方向与管芯5附接至基板6的方向相同。然而，在常称为倒装芯片应用的某些应用中，管芯5在附接至基板6之前将被翻转。在上述管芯键合机中，这可以通过提供从转移单元93接收管芯5并将其转交至放置单元94的倒装单元来实现。可替换地，其可以通过远离转移单元93以使拾取单元92可将管芯5直接转交至放置单元94来实现。当然，在后一种情况中，具有创造性的芯片处理工具10必须设置在芯片处理单元处而不是转移单元处，尤其必须设置在拾取单元92或放置单元94处。因为对于倒装芯片应用来说，管芯5通常与面向基板6的结构表面或已经附接的管芯附接，故放置精度非常重要。因此，放置相机44通常被设置为允许在管芯5被放置工具94保持的同时获取管芯5的结构表面的图像，并且放置相机44可用于区分已损坏的管芯5和未损坏的管芯5。
在根据本发明的管芯键合机的可选实施方式中，可沿着芯片处理工具10的运动路径按以下方式设置一个或多个光敏元件49，尤其是一个或多个行扫描相机，该方式即，当具有管芯5的芯片处理工具10经过时，已穿过管芯5(优选也已穿过工作表面21)的照明装置的光到达一个或多个光敏元件49。类似地，如果如图2所示的芯片处理工具10被部署，则也可沿着光敏元件49附近的路径设置一个或多个外部光源39，从而当具有管芯5的芯片处理工具10经过时，管芯5的第一侧被照射，优选穿过工作表面21。
图5是根据本发明的某些示例性实施方式的流程图。本领域技术人员应理解，可以省略该流程图中所包含的某些步骤，可以增加某些附加步骤，并且可以将这些步骤的顺序改变为与所示顺序不同。
虽然文中参照具体实施方式图示和描述了本发明，但本发明不打算被限制为所示细节。相反，在不背离本发明且在权利要求的等同的范围和范畴内，可以对细节进行各种修改。
具体地，虽然本发明参照半导体管芯进行描述，但其可用于任何类型的芯片，包括由一种或多种材料组成的从任何类型的供给输送器(尤其是胶带或皮带)上拾取并放置在目标位置上(尤其是芯片、基板、胶带、皮带或储存装置上)的任何基本的平板。

Claims (19)

1.一种芯片处理设备，包括：
a)芯片处理工具，配置为在接管位置处接收芯片，并将所述芯片移交至交付位置，所述芯片处理工具包括：
i)工作表面，被配置为与位于所述芯片的第一侧上的第一表面连接，以及
ii)照射装置，用于当所述芯片的所述第一侧与所述工作表面连接时从所述芯片的第一侧照射所述芯片；
b)至少一个光源，用于结合所述照射装置照射与所述芯片处理工具的工作表面连接的芯片；
c)光敏元件，被配置为：当被所述至少一个光源结合所述照射装置照射时，检测穿过由所述芯片处理工具处理的芯片而传输的光；以及
d)区分装置，被配置为基于检测到的穿过所述芯片传输的光的性质来确定所述芯片是否被损坏。
2.根据权利要求1所述的芯片处理设备，还包括用于将所述芯片临时固定至所述工作表面的装置。
3.根据权利要求1或2所述的芯片处理设备，其中所述芯片处理工具包括至少部分透明的区域，并且所述工作表面形成于所述至少部分透明的区域上。
4.根据权利要求3所述的芯片处理设备，其中，将光重新引导至所述工作表面上的装置设置在所述至少部分透明的区域中或设置在所述至少部分透明的区域的后表面处。
5.根据权利要求4所述的芯片处理设备，其中将光重新引导至所述工作表面上的所述装置包括散射装置、衍射装置或反射装置。
6.根据权利要求3所述的芯片处理设备，其中所述至少部分透明的区域包括弹性材料子区域。
7.根据权利要求6所述的芯片处理设备，其中所述弹性材料子区域包括橡胶层。
8.根据权利要求6所述的芯片处理设备，其中所述工作表面形成于所述弹性材料子区域上。
9.根据权利要求1所述的芯片处理设备，其中所述芯片处理工具包括加热装置，用于在连接或靠近所述工作表面时对所述芯片进行加热。
10.根据权利要求3所述的芯片处理设备，其中所述至少一个光源设置在所述芯片处理工具的刚性工具本体之中或之上，以通过所述至少部分透明的区域和所述工作表面照射所述芯片。
11.根据权利要求1所述的芯片处理设备，其中，所述芯片处理工具用于半导体管芯键合机中。
12.一种芯片处理方法，其中：
a)由芯片处理工具在接管位置处接收芯片，并通过所述芯片处理工具将所述芯片转交至交付位置；
b)在所述接管位置处，使所述芯片处理工具的工作表面与位于所述芯片的第一侧上的第一表面连接，
其特征在于，
c)当所述芯片与所述芯片处理工具的所述工作表面连接时，使用至少一个光源从所述第一侧照射所述芯片；以及
d)使用光敏元件检测并且使用区分装置分析已穿过所述芯片的光，以确定所述芯片是否被损坏。
13.根据权利要求12所述的芯片处理方法，其中在步骤a)中，所述芯片在其从所述接管位置运输至所述交付位置时临时固定至所述芯片处理工具的所述工作表面。
14.根据权利要求13所述的芯片处理方法，其中在所述芯片被运输时，检测已穿过所述芯片的光。
15.根据权利要求12、13或14所述的芯片处理方法，其中在步骤d)中，获取所述芯片的图像，并且随后根据所获得的图像确定所述芯片的位置和/或旋转。
16.根据权利要求12所述的芯片处理方法，其中所述芯片处理方法用于管芯键合的方法。
17.一种芯片处理设备，包括：
a)芯片处理工具，配置为在接管位置处接收芯片，并将所述芯片移交至交付位置，所述芯片处理工具包括：
i)工作表面，被配置为与位于所述芯片的第一侧上的第一表面连接，以及
ii)照射装置，用于当所述芯片的所述第一侧与所述工作表面连接时从所述芯片的第一侧照射所述芯片，
其中至少一个光源设置在所述芯片处理工具的刚性工具本体之中或之上，以通过所述芯片处理工具的至少部分透明的区域和所述工作表面照射所述芯片；
b)光敏元件，被配置为：当由包含在所述芯片处理工具中的所述至少一个光源照射时，检测穿过所述芯片传输的光；以及
c)区分装置，被配置为基于所检测到的穿过所述芯片传输的光的性质来确定所述芯片是否被损坏。
18.根据权利要求17所述的芯片处理设备，其中所述光敏元件能够获取与所述工作表面相关的所述芯片的图像，并且所述区分装置包括能够确定所述芯片的位置和/或旋转的图像处理装置。
19.根据权利要求17或18所述的芯片处理设备，其中所述芯片处理设备是半导体管芯键合机。
CN201080035984.7A 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备 Active CN102549712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510381758.9A CN105047588B (zh) 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09167663A EP2284863B1 (en) 2009-08-11 2009-08-11 Method and apparatus for inspecting a chip prior to bonding
EP09167663.5 2009-08-11
PCT/EP2010/061189 WO2011018375A1 (en) 2009-08-11 2010-08-02 Method and apparatus for inspecting a chip prior to bonding

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510381758.9A Division CN105047588B (zh) 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备

Publications (2)

Publication Number Publication Date
CN102549712A CN102549712A (zh) 2012-07-04
CN102549712B true CN102549712B (zh) 2015-07-29

Family

ID=41138126

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080035984.7A Active CN102549712B (zh) 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备
CN201510381758.9A Active CN105047588B (zh) 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510381758.9A Active CN105047588B (zh) 2009-08-11 2010-08-02 用于在键合之前检查芯片的方法和设备

Country Status (6)

Country Link
EP (1) EP2284863B1 (zh)
KR (2) KR101953146B1 (zh)
CN (2) CN102549712B (zh)
AT (1) ATE552610T1 (zh)
SG (1) SG178101A1 (zh)
WO (1) WO2011018375A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658248B (zh) * 2011-06-03 2021-06-22 豪锐恩科技私人有限公司 用于将半导体芯片置于衬底上的系统
CH705370A1 (de) * 2011-07-31 2013-01-31 Kulicke & Soffa Die Bonding Gmbh Verfahren und Vorrichtung zur Inspektion eines Halbleiterchips vor der Montage.
US9093549B2 (en) 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
KR102122038B1 (ko) * 2018-05-28 2020-06-11 세메스 주식회사 본딩 툴과 이를 포함하는 다이 본딩 장치 및 이를 이용하는 다이 본딩 방법
CN109712912B (zh) * 2018-12-06 2023-07-18 通富微电子股份有限公司 一种芯片倒装设备及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189496A1 (de) * 2000-09-13 2002-03-20 Esec Trading S.A. Vorrichtung für die Montage von Halbleiterchips

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5080549A (en) 1987-05-11 1992-01-14 Epsilon Technology, Inc. Wafer handling system with Bernoulli pick-up
JPH0755711A (ja) * 1993-08-12 1995-03-03 Sumitomo Electric Ind Ltd 半導体デバイスの検査装置
JPH07285087A (ja) * 1994-04-15 1995-10-31 Rohm Co Ltd 半導体チップのピックアップ検査装置
JP2000260789A (ja) * 1999-03-10 2000-09-22 Nec Kansai Ltd ダイボンダ
WO2005013354A1 (ja) * 2003-07-30 2005-02-10 Nec Machinery Corporation ワーク移載手段、画像認識装置および位置決め方法
CH697213A5 (de) 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
JP2006108281A (ja) * 2004-10-04 2006-04-20 Matsushita Electric Ind Co Ltd 電子部品ピックアップ方法および電子部品搭載方法ならびに電子部品搭載装置
ATE461611T1 (de) 2006-04-12 2010-04-15 Kulicke & Soffa Die Bonding Gm Verfahren und vorrichtung zum ablegen von elektronischen bauteilen, insbesondere halbleiterchips auf einem substrat

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1189496A1 (de) * 2000-09-13 2002-03-20 Esec Trading S.A. Vorrichtung für die Montage von Halbleiterchips

Also Published As

Publication number Publication date
CN102549712A (zh) 2012-07-04
KR101953146B1 (ko) 2019-02-28
EP2284863B1 (en) 2012-04-04
KR20180037063A (ko) 2018-04-10
CN105047588B (zh) 2019-06-21
CN105047588A (zh) 2015-11-11
WO2011018375A1 (en) 2011-02-17
EP2284863A1 (en) 2011-02-16
KR20120059524A (ko) 2012-06-08
SG178101A1 (en) 2012-03-29
ATE552610T1 (de) 2012-04-15

Similar Documents

Publication Publication Date Title
CN106920762B (zh) 半导体制造装置、半导体器件的制造方法及芯片贴装机
CN102549712B (zh) 用于在键合之前检查芯片的方法和设备
CN110729210B (zh) 半导体制造装置以及半导体器件的制造方法
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
KR20180134934A (ko) 전자 디바이스를 플립핑 및 다중 검사하기 위한 이송 시스템
CN1693877A (zh) 检测绝缘膜的方法和装置，对其打孔的装置及控制方法
KR102136084B1 (ko) 웨이퍼의 에지 영역 검사 시스템
JP2004021051A (ja) フレキシブル基板を液晶パネルに圧着する方法及び装置
JP2021034414A (ja) ワークの確認方法、及び、加工方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
KR100605451B1 (ko) 패턴 검사 장치
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
JP2011044497A (ja) 半導体装置の製造方法
CN109712912B (zh) 一种芯片倒装设备及方法
CN219065198U (zh) 半导体检测装置
JP2012104543A (ja) Ｆｐｄモジュールに搭載される部材の端部検出装置、端部検出方法及びａｃｆ貼付け装置
JP5175610B2 (ja) 半導体装置の製造方法
TW202328660A (zh) 含金屬鍍膜半導體元件的檢測系統
KR20220150767A (ko) 다이 픽업 콜렛 검사 장치
CN114093789A (zh) 芯片贴装装置以及半导体器件的制造方法
CN116403936A (zh) 半导体制造装置、检查装置及半导体器件的制造方法
JPH10242209A (ja) 導電性ボールの搭載装置および搭載方法
TWM499559U (zh) Ｌｅｄ封裝晶片檢測裝置
JPH10284501A (ja) ボール配列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant