TWI606499B - 用於使半導體晶片自箔分離的方法 - Google Patents

用於使半導體晶片自箔分離的方法 Download PDF

Info

Publication number
TWI606499B
TWI606499B TW102142440A TW102142440A TWI606499B TW I606499 B TWI606499 B TW I606499B TW 102142440 A TW102142440 A TW 102142440A TW 102142440 A TW102142440 A TW 102142440A TW I606499 B TWI606499 B TW I606499B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
foil
wafer
image
stripping step
Prior art date
Application number
TW102142440A
Other languages
English (en)
Other versions
TW201430924A (zh
Inventor
恩斯特 巴梅特勒
歐文 羅德里古茲
Original Assignee
貝西瑞士股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 貝西瑞士股份有限公司 filed Critical 貝西瑞士股份有限公司
Publication of TW201430924A publication Critical patent/TW201430924A/zh
Application granted granted Critical
Publication of TWI606499B publication Critical patent/TWI606499B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1105—Delaminating process responsive to feed or shape at delamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

用於使半導體晶片自箔分離的方法
本發明關於一種用於在所謂的預剝離階段期間使薄半導體晶片自箔分離的方法。
半導體晶片通常設置在由框架保持的箔(在本領域中還稱為帶)上，用於在半導體安裝裝置(所謂的晶片黏合機)上進行處理。半導體晶片黏接於箔。帶有箔的框架由可位移的晶圓臺容納。使晶圓臺依序位移以在一位置處一個接一個地提供半導體晶片，且所提供的半導體晶片以循環方式由晶片夾持器夾取並被放置在基板上。所提供的半導體晶片從箔的移除是由設置在箔下方的晶片脫離器(在本領域稱為晶片脫離器)支撐。
半導體晶片的分離通常以兩個階段進行，即，第一階段，在沒有晶片夾持器的輔助下由晶片脫離器使半導體晶片與箔至少部分地分離；和第二階段，晶片夾持器夾持半導體晶片並使半導體晶片完全地自箔分離。第一階段被專家稱為“預剝離”階段。晶片脫離器包括能上升和下降的可機械移動裝置，如針或可位移的托架或幾個板，並且在設定階段需要確定和設定決定機械 裝置如何移動的幾個參數。該參數需要以這樣的方式設置，使得一方面預剝離過程在盡可能最短的時段內進行，且另一方面不損壞半導體晶片。如果預剝離過程進行得過快，有可能會出現半導體晶片分裂。
本發明的目的是改善在預剝離階段期間使薄半導體晶片自箔分離。
本發明整體係關於用於在預剝離階段期間使半導體晶片自箔分離的方法。預剝離階段是晶片夾持器不涉及的階段。根據第一態樣，本發明關於的方法包括用於確定和設定時段的設定階段，每個上述時段限定分離過程的預剝離步驟的持續時間，其中，在每個預剝離步驟過程中，首先上述半導體晶片的至少一個區域保持黏接到上述箔且被彎曲，然後從箔分離。上述設定階段包括以下步驟：利用大致垂直地作用在待被移除的半導體晶片的表面上的光，照射上述待被移除的半導體晶片；對持續時間待被確定的每個預剝離步驟進行以下步驟：初始化上述預剝離步驟；重複以下兩個步驟：記錄上述半導體晶片的圖像，並將自上述預剝離步驟的初始化起已經過的時段分配到上述圖像，以及檢查在上述圖像中上述半導體晶片的周圍區 域是否比預定的亮度值暗；直到上述檢查所得到的結果為，沒有任何半導體晶片的周圍區域比預定的亮度值暗；以及對上述預剝離步驟分配與最後記錄的圖像有關的時段或由其得出的時段。
根據第二態樣，本發明關於在預剝離階段期間即時監測箔的分離的方法。上述方法包括以下步驟：利用大致垂直作用在待被移除的半導體晶片的表面上的光，照射上述待被移除的半導體晶片；執行至少一個預剝離步驟，在上述至少一個預剝離步驟中，首先上述半導體晶片的至少一個區域保持黏接到上述箔且被彎曲，然後從箔分離，其中，上述至少一個預剝離步驟中的每一者包括以下步驟：初始化上述預剝離步驟；重複兩個步驟：記錄上述半導體晶片的圖像，以及檢查在上述圖像中上述半導體晶片的周圍區域是否比預定的亮度值暗；直到上述檢查所得到的結果為，沒有半導體晶片的周圍區域比預定的亮度值暗；以及在最後的預剝離步驟結束時，藉由晶片夾持器夾持上述半導體晶片並完成上述半導體晶片與上述箔的分離。
例如，藉由具有可上升和可下降的板的晶片脫離器用於上述半導體晶片與上述箔的分離。在該情況 中，在上述預剝離步驟中的上述初始化包含使尚未下降的最外側的板下降。
在上述預剝離階段，上述半導體晶片與上述箔的分離還能夠藉由可平行於上述箔的表面位移的托架執行。在這種情況下，在上述預剝離步驟中的上述初始化包括上述托架的預定距離的位移。
1‧‧‧晶圓臺
2‧‧‧箔
3‧‧‧半導體晶片
3A‧‧‧半導體晶片
3B‧‧‧半導體晶片
4‧‧‧晶片脫離器
5‧‧‧相機
6‧‧‧反射鏡
7‧‧‧光學元件
8‧‧‧光源
9‧‧‧圖像處理裝置
10‧‧‧光束
11‧‧‧板
12‧‧‧凹槽
13‧‧‧周圍區域
14‧‧‧周圍區域
附圖被納入說明書並構成本說明書的一部分，附圖顯示本發明的一個或多個實施例，並與詳細說明一起，用於解釋本發明的原理和實施。附圖不是成比例的。在附圖中：圖1藉由實例方式示意性地顯示對於執行根據本發明的過程所必須的半導體安裝裝置的部件的相互設置；圖2顯示可上升和可下降的板的設置的俯視圖；並且圖3-13顯示由相機記錄的圖像。
如已經在引言中提到的，晶圓的半導體晶片黏接到被夾緊到框架的箔。具有箔的框架由晶圓臺容納。下一個待藉由晶片夾持器取得的對應的半導體晶片由位於拾取點的晶圓臺準備好。所提供的半導體晶片自箔的分離是由設置在箔的下方的晶片脫離器支撐。半導體安裝裝置包含相機，上述相機的視野對準拾取點，且上述相機用來確定所提供的半導體晶片的位置。該相機根據本發明且與半導體的直接照明相結合用於與分離過 程的優化和/或監測有關的不同過程。這些過程是：- 使半導體晶片相對於晶片脫離器精確對準；- 確定半導體晶片的黏接特性；- 確定控制用於使半導體晶片自箔分離的晶片脫離器的參數；- 監測晶片與箔的分離，以及- 對於每個半導體晶片單獨控制與箔的分離過程。
這些過程將在下面進行詳細說明。
圖1藉由實例方式示意性地顯示半導體安裝裝置的對於執行根據本發明的過程所必須的部件的相互設置。這些部件包括：容納具有半導體晶片3的箔2的晶圓臺1；晶片脫離器4；相機5；包括半透明反射鏡6、光學元件7和光源8的照明裝置；以及圖像處理裝置9。相機5通常作為半導體晶片提供，光學元件7是光圈(aperture)和/或透鏡，光源8設置在其焦點。光源8例如是LED。對於本發明重要的是，照明裝置的光束10在幾度的預定公差值內垂直作用在所提供的半導體晶片3A上。只要所提供的半導體晶片3A以及相鄰的半導體晶片3B位於相機5的視野中，相機5檢測到由所提供的半導體晶片3A以及由相鄰的半導體晶片3B垂直反射的光束，並將所記錄的圖像提供給圖像處理裝置9。
將在下文藉由參考如在瑞士專利申請No.453/12中詳細描述的晶片脫離器4對本發明進行說明，該瑞士專利申請在本專利申請的申請日期時仍未公開。這種晶片脫離器4包括平行和垂直於由x和y表示的方 向設置的幾個板11，即在這種情況下的板11A和L形板11B、11C。圖2以俯視圖顯示能在此處被表示為z方向的垂直於箔表面而延伸的方向上上升和下降的板11的這種設置。z方向係垂直於圖2的圖面而延伸。箔2位於z=0的水準。藉由控制裝置控制的驅動器允許使板11一起上升，然後從最外側的板開始，隨時間以預定進度和預定順序使其成對下降。
圖3至圖13顯示在藉由相機5記錄時的中央半導體晶片3A以及相鄰的半導體晶片3B的圖像。用於這些快照的半導體晶片是所謂的偽晶片，即無結構晶片。
圖3顯示位於晶片脫離器4的上方的半導體晶片3A以及相鄰半導體晶片3B的部分。半導體晶片3A以及相鄰半導體晶片3B是平坦的，使得其等將垂直作用在晶片上的光束10在垂直方向上反射回相機5並在圖像中顯得明亮。在半導體晶片3之間由鋸產生的凹槽12在圖像中顯得暗。虛線顯示相機5的視野之以十字准線(crosshair)形式的中央。圖4顯示在晶片脫離器4的上方的半導體晶片3A，其周圍區域13向下彎曲。半導體晶片3A的中央平坦區域將照明裝置的光垂直反射回相機5並在圖像中顯得明亮。半導體晶片3A的向下彎曲的周圍區域13在成角度方向上反射照明裝置的光，從而使在這裏被反射的光束不會到達相機5。因此，半導體晶片3A的向下彎曲的周圍區域13在圖像中顯得暗甚至顯現成黑色。設置在晶片脫離器4的上方的半導體晶片3A的周圍區域13的特性係藉由相機5檢測，且會如下文上述用 於優化和/或檢查上述過程。這將在下面對於以下幾個過程進行說明：
1.半導體晶片相對於晶片脫離器4的精確對準
晶圓臺1藉由自動半導體安裝機器相對於晶片脫離器4自動放置和定向(利用位移和旋轉)，或藉由操作人員相對於晶片脫離器4手動放置和定向(利用位移和旋轉)，使得半導體晶片3A位於晶片脫離器4的上方，其中，使半導體晶片3A的邊緣盡可能平行於晶片脫離器4的外L形板11而對準。在理想定中心(centering)的情況下，半導體晶片3A將在所有側以典型0.3mm的預定距離突出超過最外側的板11。現在，半導體晶片3A相對於晶片脫離器4的精確對準係藉由下面的步驟進行：
- 使板11上升到預定高度z1>0。
較佳為，將高度z1的尺寸設定成使得半導體晶片3A的周圍區域13與箔2分離。一旦半導體晶片3A的周圍區域13已經與箔2分離，則半導體晶片3A在圖像中顯得明亮。相鄰半導體晶片3B的周圍區域14隨箔2向上彎曲，因此在圖像中顯現為黑色區域。
- 利用相機5記錄圖像。
當半導體晶片3A已經被定中心時，相鄰半導體晶片3B的在圖像中顯現黑色的周圍區域14都是等寬的。如果半導體晶片3A不相對於晶片脫離器4定中心，則直接相鄰半導體晶片3B的在圖像中顯現黑色的周圍區域14具有不同的寬度，如圖5所示。
- 確定四個黑色周圍區域的寬度B1到B4。
- 計算修正值△x=½(B1-B3)和△y=½(B2-B4)，晶圓臺1需要在x方向上和y方向上位移該修正值的距離；或計算修正值△x=½(B3-B1)和△y=½(B4-B2)，晶片脫離器4需要在x方向上和y方向上位移該修正值的距離，以使得半導體晶片3相對於晶片脫離器4的板11定中心。
圖6顯示半導體晶片3A和相鄰半導體晶片3B的圖像，其中彼此相反的相鄰半導體晶片3B1的周圍區域14A等寬，且其中互相反向的相鄰半導體晶片3B2的周圍區域14B等寬。在這種情況下，半導體晶片3A相對於晶片脫離器4定中心。
上述步驟能夠被重複用於驗證和/或改善定中心。
2.半導體晶片的黏接特性的確定
由於箔2的黏接性從箔到箔變動，在各種晶圓中半導體晶片3將以不同的較強程度黏接到箔2。半導體晶片的黏接特性或箔的黏接性能夠藉由下列步驟來確定：
1. 使板11上升到預定高度z0。
2. 設定zK=z0。
3. 允許預定持續時間△tV經過。
4. 利用相機5記錄圖像。
5. 驗證在圖像中是否半導體晶片的整個表面顯得明亮。如果在圖像中仍然存在顯得暗的周圍區域，那麼這意味著周圍區域仍然黏接到箔。
6. 如果情況是這樣： 重複以下步驟，直到半導體晶片不包含任何暗的周圍區域：6.1進一步使板11上升預定距離△zK；6.2設定新的值zK=zK+△zK；6.3允許持續時間△tV經過，6.4利用相機5記錄圖像，以及6.5驗證在圖像中是否半導體晶片的整個表面顯得明亮或者圖像是否仍然包含暗的周圍區域。
所確定的高度zK是黏接性的量度。
3.參數的確定，該參數在預剝離階段控制晶片脫離器用於使半導體晶片自箔分離
與半導體晶片從箔的分離有關的參數，通常需要在開始安裝過程之前對於每個晶圓單獨確定或可選擇地對於一組晶圓的中的幾個晶圓確定，且需要在自動半導體安裝機器上設定。參數需要以如下方式確定，使得分離過程在一方面盡可能快速地執行，並在另一方面達到如此緩慢的程度使得沒有半導體晶片被損壞或毀壞。在具有可上升的和可下降的板11的晶片脫離器4的被選擇的實例中，半導體晶片3A與箔2的分離過程以如下方式發生，使得板11首先共同上升到預定高度z2，然後以預定順序和預定時間進度從最外側的板開始使板11下降。將所有板11已經上升到高度z2的時間點以t0=0表示。將兩個最外側的板11下降的時間點以t1表示。將第二最外側的板11下降的時間點以t2表示。將第三最外側的板11下降的時間點以t3表示等。以下參數需要被確 定：
- 高度z2
一方面高度z2應當盡可能高，這是因為隨著增加的高度，箔2會更容易與半導體晶片3A分離。另一方面，必須只能使高度z2高到使得在相鄰半導體晶片3B之間的應力不會變得太高，這是因為在這個過程中其面對半導體晶片3A之待被分離的周圍區域14將被向上彎曲。
- 持續時間△t1=t1-t0、△t2=t2-t1、△t3=t3-t2等。
持續時間△t1、△t2、△t3等中的每一者必須以如下方式被確定，使得半導體晶片3A的突出超過還未下降的板11的周圍區域在相應持續時間結束時完全與箔2分離。如果該持續時間以過短的長度設定，則在進一步的分離過程中存在半導體晶片3A將會被損壞的高可能性。如果持續時間以過長的長度設定，則分離過程會佔用比所必須的時間長的時間，這降低了自動半導體安裝機器的處理量(throu ghput)。
- 高度z2藉由以下步驟確定：
1. 使板11上升到預定高度z0。
2. 設定z2=z0。
3. 利用相機5記錄圖像，並確定直接相鄰半導體晶片3B的黑色周圍區域14的寬度Bi(i=1到4)。確定自寬度B1到B4得到的寬度B。
4. 如果所確定的寬度B不超過預定的最大寬度：重複下列步驟直到所確定的寬度B大於最大寬度： 4.1進一步使板11上升預定距離△z；4.2設定新的值z2=z2+△z，以及4.3利用相機5記錄圖像，並確定直接相鄰半導體晶片3B的黑色周圍區域14的新的寬度B1到B4；4.4確定新的寬度B；4.5檢查所確定的寬度B是否超過最大寬度。
5. 將高度z2確定到最終值z2=z2-△z。
得自寬度B1到B4的寬度B為例如寬度B1到B4的平均值或寬度B1到B4的最大值。
圖7至圖9顯示半導體晶片3A和相鄰半導體晶片3B的狀態如下：
圖7：在步驟3之後，即在已經使板11上升到高度z0的狀態下。
圖8：在第一次經過步驟4.1到4.5之後，即在已經使板11上升到高度z0+△z的狀態下。
圖9：在三次經過步驟4.1至4.5之後，即在使板11已經上升到高度z0+3*△z的狀態下。
圖7至圖9所示的記錄係分別在突出超過晶片脫離器4的板11之半導體晶片3A的周圍區域已經與箔2分離的時間點進行。
持續時間△t1、△t2、△t3等是在板11上升到高度z2時被確定，並且在使板11逐步下降的過程中半導體晶片與箔2的分離被監測，以確定在半導體晶片3的突出超過仍未下降的板11的周圍區域處箔2已經完全分離的時間點。至少使板11分別下降到使其不再接觸箔 2的程度。
這藉由例如下列步驟進行：
1. 使最外側的板11下降。
2. 重複以下步驟：2.1利用相機5記錄圖像，以及2.2利用圖像處理裝置9針對半導體晶片3A的周圍區域13中的至少一個是否仍然是黑色的或者是否整個半導體晶片3A看起來是明亮來評價圖像；直到整個半導體晶片第一次看起來是明亮的。
3. 確定從在步驟1中使板11下降直到整個半導體晶片3A看起來明亮的第一圖像的記錄的持續時間。
步驟2還能夠以如下方式進行：相機5以預定時間進度一個接一個地記錄圖像，然後評價該圖像。
圖10至圖13顯示半導體晶片3A和相鄰半導體晶片3B的狀態如下：
圖10：在時間點t0，即直接在使板11上升之後，此時半導體晶片3A的突出超過板11的周圍區域13還未與箔2分離。
圖11：在時間點t1，其中突出超過板11的半導體晶片3A的周圍區域13已經與箔2分離，並因此也顯得明亮。
圖12：在時間點t1之後不久，在兩個最外側的板11已經下降之後，且在突出超過保持在高度z2處的板11的半導體晶片3A的周圍區域13與箔2分離之前。
圖13：在時間點t2，其中半導體晶片3A突出超過 保持在高度z2處的板11的周圍區域13已與箔2分離。
在時間點t2之後不久的狀態，在此之後兩個第二最外側的板11已經下降，且在半導體晶片3A的突出超過保持在高度z2處的板11的周圍區域13與箔2分離之前，對應於圖4所示的狀態。在時間點t3的狀態對應於圖13再次所示的狀態。
晶圓的半導體晶片3會更強地黏接到箔2的區域通常是已知的。持續時間△t1、△t2、△t3等因此有利地在晶圓的幾個位置被確定，且其最長的將被選擇作為最終的持續時間並作為過程參數被存儲。替代地，得自所確定的持續時間△t1、△t2、△t3等的持續時間可被作為過程參數存儲。所得的持續時間是已經延長例如預定的安全持續時間△t的持續時間。隨後，則利用以這種方式確定的用於分離過程的參數來處理晶圓。
4. 監測在預剝離階段半導體晶片與箔的分離
只要在沒有晶片夾持器的幫助下作為預剝離進行半導體晶片與箔的分離，且晶片夾持器還未位於相機5的視野中，則相機5能用於例如藉由以下步驟監測分離過程：
1. 在各持續時間△t1或△t2或△t3等過去之後利用相機5記錄。
2. 利用圖像處理裝置9就在圖像中是否整個半導體晶片顯得明亮來評價圖像。
如果是這樣的情況：繼續分離過程。
如果不是這樣的情況：終止當前的分離過程，並發 出警報。
5. 在預剝離階段對於每個半導體晶片單獨控制與箔的分離過程
方法3和4能夠相結合並略作變化，以在預剝離階段過程中對於每個半導體晶片單獨控制與箔的分離過程。這例如由具有以下步驟的方法提供：
1.單獨為新的晶圓或為整組晶圓如在方法3中所描述的那樣確定高度z2。
2.利用以下步驟處理晶圓的半導體晶片：
2.1使板11上升到高度z2。
2.2執行包括以下預處理步驟中的至少一個：
2.2.1使最外側的板11下降。
2.2.2可選擇性地，等待預定的持續時間。
2.2.3利用相機5記錄圖像。
2.2.4利用圖像處理裝置9就是否整個半導體晶片在圖像中顯得明亮來評價圖像。
如果不是這種情況：重複步驟2.2.2至2.2.4。
如果是這種情況：在使下一個最外側的板下降的情況下繼續下一個預剝離步驟，即對於尚未下降的下一個最外側的板的步驟2.2.1，或繼續利用晶片夾持器夾持半導體晶片並完成半導體晶片與箔的分離。
在這個過程中，每當在半導體晶片3A的突出超過尚未下降的板11的周圍區域中箔2已經完全與半導體晶片3A分離，將總是下降下一個板11。這進行直 到最後的板已下降，或直到晶片夾持器能夠夾持半導體晶片並支撐分離過程的最後部分。
本發明並不限於上述晶片脫離器4，而是能夠應用到箔2與半導體晶片逐步分離或連續分離的每個過程。具體來說，根據本發明的方法還能夠用於具有可下降的板的其他晶片脫離器，如在例如台灣專利TW201025483號中描述的晶片脫離器，或用於具有可位移的托架的晶片脫離器，如在台灣專利TW201036089號中所描述的晶片脫離器。在這種情況下，板的逐步下降對應於托架的逐步位移。
雖然已經顯示和描述了本發明的實施例和應用，但是在不脫離本文的進步性概念的情況下，對於受益於本公開的本發明所屬技術領域中具有通常知識者來說明顯的是，在可以進行與上述不同的許多變型。因此，除了在所附申請專利範圍及其等同物的精神中之外，本發明不受限制。
12‧‧‧凹槽
13‧‧‧周圍區域
3A‧‧‧半導體晶片
3B‧‧‧半導體晶片

Claims (4)

  1. 一種用於使半導體晶片自箔分離的方法，該方法包括用於確定和設定時段的設定階段，每個上述時段係限定分離過程的預剝離步驟的持續時間，其中，在每個預剝離步驟過程中，首先上述半導體晶片的至少一個區域保持黏接到上述箔且被彎曲，然後從上述箔分離，上述設定階段包括以下步驟：利用大致垂直地作用在待被移除的半導體晶片的表面上的光，照射上述待被移除的半導體晶片；對持續時間待被確定的每個預剝離步驟執行以下步驟：初始化上述預剝離步驟；重複以下兩個步驟：記錄上述半導體晶片的圖像，並將自上述預剝離步驟的初始化起已經過的時段分配到上述圖像，以及檢查在上述圖像中上述半導體晶片的周圍區域是否比預定的亮度值暗；直到上述檢查所得到的結果為，沒有任何上述半導體晶片的周圍區域比上述預定的亮度值暗；以及對上述預剝離步驟分配與最後記錄的圖像有關的時段或由其得出的時段。
  2. 一種用於使半導體晶片自箔分離的方法，該方法包括以下步驟：利用大致垂直作用在待被移除的半導體晶片的表 面上的光，照射上述待被移除的半導體晶片；進行至少一個預剝離步驟，在上述至少一個預剝離步驟中，首先上述半導體晶片的至少一個區域保持黏接到上述箔且被彎曲，然後從上述箔分離，其中，上述至少一個預剝離步驟中的每一者係包括以下步驟：初始化上述預剝離步驟；重複以下兩個步驟：記錄上述半導體晶片的圖像，以及檢查在上述圖像中上述半導體晶片的周圍區域是否比預定的亮度值暗；直到上述檢查所得到的結果為，沒有任何上述半導體晶片的周圍區域比上述預定的亮度值暗；以及在最後的預剝離步驟結束時，藉由晶片夾持器夾持上述半導體晶片並完成上述半導體晶片與上述箔的分離。
  3. 如申請專利範圍第1或2項之方法，該方法進一步包括將具有可上升和可下降的板(11)的晶片脫離器(4)使用於上述半導體晶片(3)與上述箔(2)的分離，其中，在上述至少一個預剝離步驟中的上述初始化包含使尚未下降的最外側的板下降。
  4. 如申請專利範圍第1或2項之方法，該方法進一步包括將具有能平行於上述箔(2)的表面而位移之托架的晶片脫離器(4)使用於上述半導體晶片(3)與上述箔(2)的分離，其中，在上述至少一個預剝離步驟中的上述初 始化包括上述托架之預定距離的位移。
TW102142440A 2012-11-23 2013-11-21 用於使半導體晶片自箔分離的方法 TWI606499B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH02518/12A CH707236B1 (de) 2012-11-23 2012-11-23 Verfahren zum Ablösen von Halbleiterchips von einer Folie.

Publications (2)

Publication Number Publication Date
TW201430924A TW201430924A (zh) 2014-08-01
TWI606499B true TWI606499B (zh) 2017-11-21

Family

ID=50679141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142440A TWI606499B (zh) 2012-11-23 2013-11-21 用於使半導體晶片自箔分離的方法

Country Status (10)

Country Link
US (1) US9240334B2 (zh)
JP (1) JP6318568B2 (zh)
KR (1) KR102163824B1 (zh)
CN (1) CN103839772B (zh)
CH (1) CH707236B1 (zh)
DE (1) DE102013112666A1 (zh)
FR (1) FR2998711B1 (zh)
MY (1) MY161210A (zh)
SG (1) SG2013079017A (zh)
TW (1) TWI606499B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle
JP7023733B2 (ja) 2018-02-09 2022-02-22 株式会社Ｓｃｒｅｅｎホールディングス 判定装置、判定方法、錠剤印刷装置および錠剤印刷方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH643959A5 (de) * 1978-04-14 1984-06-29 Siemens Ag Verfahren und vorrichtung zur automatischen lageerkennung von halbleiterchips.
JPS6215831A (ja) * 1985-07-12 1987-01-24 Matsushita Electronics Corp 半導体ペレツト検出装置
JP2771190B2 (ja) * 1988-10-07 1998-07-02 株式会社日立製作所 スルーホール充填状態検査方法およびその装置
JP2589411B2 (ja) * 1990-12-27 1997-03-12 シャープ株式会社 チップ位置検出方法
KR19990038969U (ko) * 1998-04-01 1999-11-05 구자홍 미세칩 분리 장치
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP4151816B2 (ja) * 2000-08-25 2008-09-17 芝浦メカトロニクス株式会社 半導体製造装置
DE10347543B4 (de) * 2003-10-14 2006-07-13 Mühlbauer Ag Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger
US7240422B2 (en) 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CH699851A1 (de) * 2008-11-05 2010-05-14 Esec Ag Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
MY150953A (en) * 2008-11-05 2014-03-31 Esec Ag Die-ejector
SG163493A1 (en) * 2009-01-22 2010-08-30 Esec Ag Die ejector
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Also Published As

Publication number Publication date
CH707236B1 (de) 2016-10-31
JP6318568B2 (ja) 2018-05-09
FR2998711B1 (fr) 2017-05-05
CH707236A1 (de) 2014-05-30
KR20140066644A (ko) 2014-06-02
SG2013079017A (en) 2014-06-27
MY161210A (en) 2017-04-14
US9240334B2 (en) 2016-01-19
DE102013112666A1 (de) 2014-05-28
KR102163824B1 (ko) 2020-10-13
FR2998711A1 (fr) 2014-05-30
CN103839772B (zh) 2018-03-06
TW201430924A (zh) 2014-08-01
CN103839772A (zh) 2014-06-04
JP2014107555A (ja) 2014-06-09
US20140196853A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
KR102522968B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI606499B (zh) 用於使半導體晶片自箔分離的方法
US11791223B2 (en) Substrate bonding apparatus and substrate bonding method
TWI619181B (zh) Installation method and installation device
KR20170137639A (ko) 피가공물의 검사 방법, 검사 장치, 레이저 가공 장치 및 확장 장치
US8657181B2 (en) Wedge bonder and a method of cleaning a wedge bonder
US8168036B2 (en) Apparatus and method for the removal of pellicles from masks
WO2020084983A1 (ja) 基板貼り合わせ装置、算出装置、基板貼り合わせ方法および算出方法
JP5373022B2 (ja) ピングリッドアレイパッケージ基板の製造のためのリードピン検査装置及びこれを利用したリードピン検査方法
JP2014204020A (ja) 加工装置
JP6362466B2 (ja) 基板保持検査方法および基板処理装置
JP6042175B2 (ja) ピックアップ方法およびピックアップ装置
KR20200104802A (ko) 기판 처리 장치, 기판 처리 방법 및 접합 방법
US9594312B2 (en) Processing apparatus, processing method, and device manufacturing method
TW202303085A (zh) 試驗裝置及試驗方法
TW201117272A (en) Method for cleaning a wafer stage
KR20140128670A (ko) 열상 카메라를 이용한 다이 고장해석 장치
US20150276849A1 (en) Semiconductor automatic test equipment
US20210327773A1 (en) Parameter adjustment method of bonding apparatus and bonding system
JP6700093B2 (ja) ウエーハ分割装置
JP4875263B2 (ja) ダイボンディング方法
KR20200093177A (ko) 다이 본딩 장치
JP5613034B2 (ja) 半導体チップの特性測定システム及びチップ特性測定方法
JP2018148032A (ja) 電子部品の取り外し装置および電子部品の取り外し方法
KR101681027B1 (ko) 반도체 칩 분리 방법