KR20140066644A - 포일로부터 반도체 칩을 탈착하기 위한 방법 - Google Patents

포일로부터 반도체 칩을 탈착하기 위한 방법 Download PDF

Info

Publication number
KR20140066644A
KR20140066644A KR20130142327A KR20130142327A KR20140066644A KR 20140066644 A KR20140066644 A KR 20140066644A KR 20130142327 A KR20130142327 A KR 20130142327A KR 20130142327 A KR20130142327 A KR 20130142327A KR 20140066644 A KR20140066644 A KR 20140066644A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
foil
image
peripheral region
plate
Prior art date
Application number
KR20130142327A
Other languages
English (en)
Other versions
KR102163824B1 (ko
Inventor
에른스트 바메틀러
어빙 로드리게즈
Original Assignee
베시 스위처랜드 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베시 스위처랜드 아게 filed Critical 베시 스위처랜드 아게
Publication of KR20140066644A publication Critical patent/KR20140066644A/ko
Application granted granted Critical
Publication of KR102163824B1 publication Critical patent/KR102163824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1105—Delaminating process responsive to feed or shape at delamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 포일로부터 반도체 칩을 탈착하기 위한 방법의 사전 박리 단계에 관한 것이다. 제1 태양에 따르면, 본 발명은 반도체 칩의 적어도 하나의 영역이 우선 포일에 고착되어 유지되고 구부러지며 이어서 포일로부터 탈착되는 사전 박리 단계의 지속시간을 각각 규정하는 시간 주기의 결정에 관한 것이다. 셋업 단계에서, 다음 단계들이 각각의 사전 박리 단계에 대해 수행된다:
상기 방법 단계를 개시하는 단계;
검사가 반도체 칩의 어떠한 주연부 영역도 사전결정된 휘도 값보다 어둡지 않다는 결과를 산출할 때까지,
반도체 칩의 이미지를 기록하고, 사전 박리 단계의 개시 이후 흐른 시간 주기를 이미지에 할당하는 단계; 및
이미지에서 반도체 칩의 주연부 영역이 사전결정된 휘도 값보다 어두운지를 검사하는 단계
를 반복하는 단계.
제2 태양에 따르면, 본 발명은 포일로부터 반도체 칩의 탈착이 실시간으로 모니터되는 방법에 관한 것이다.

Description

포일로부터 반도체 칩을 탈착하기 위한 방법{METHOD FOR DETACHING SEMICONDUCTOR CHIPS FROM A FOIL}
본 발명은 이른바 사전 박리 단계(prepeeling phase) 중 포일로부터 얇은 반도체 칩을 탈착하기 위한 방법에 관한 것이다.
반도체 칩은 전형적으로 반도체 실장 장치, 이른바 다이 본더 상에서의 처리를 위해, 본 기술 분야에서 테이프로도 알려져 있는, 프레임에 의해 유지되는 포일 상에 제공된다. 반도체 칩은 포일에 부착된다. 포일을 갖춘 프레임은 변위가능한 웨이퍼 테이블에 의해 수용된다. 웨이퍼 테이블은 반도체 칩을 차례로 소정 위치에 공급하기 위해 변위되고, 공급된 반도체 칩은 주기적으로 칩 그리퍼에 의해 취출되어 기판상에 배치된다. 공급된 반도체 칩을 포일로부터 제거하는 것은 포일 아래에 배치되는 칩 이젝터(본 기술 분야에서 다이 이젝터로 알려져 있음)에 의해 지원된다.
반도체 칩의 탈착은 전형적으로 두 단계, 즉 반도체 칩이 칩 그리퍼에 의한 지원 없이 다이 이젝터에 의해 포일로부터 적어도 부분적으로 탈착되는 제1 단계와, 칩 그리퍼가 반도체 칩을 파지하여 그것을 포일로부터 완전히 탈착하는 제2 단계로 수행된다. 제1 단계는 전문가에 의해 "사전 박리(prepeeling)" 단계로 알려져 있다. 다이 이젝터는 바늘 또는 변위가능 캐리지 또는 승강될 수 있는 수개의 판과 같은 기계적으로 이동가능한 수단을 포함하고, 이러한 기계적 수단이 이동되는 방식을 결정하는 수개의 파라미터가 셋업 단계에서 결정되고 설정될 필요가 있다. 이러한 파라미터는 한편으로는 사전 박리 공정이 최단 시간 주기 내에 수행되도록 그리고 다른 한편으로는 반도체 칩이 손상되지 않도록 설정될 필요가 있다. 사전 박리 공정이 너무 빨리 수행되면, 반도체 칩이 부서질 가능성이 있다.
본 발명의 목적은 사전 박리 단계 중 포일로부터 반도체 칩의 탈착을 개선하는 것이다.
본 발명은 일반적으로 사전 박리 단계 중 포일로부터 반도체 칩을 탈착하기 위한 방법에 관한 것이다. 사전 박리 단계는 칩 그리퍼가 탈착에 관여하지 않는 단계이다. 제1 태양에 따르면, 본 발명은 각각 탈착 공정의 사전 박리 단계의 지속시간을 규정하는 시간 주기를 결정하고 설정하기 위한 셋업 단계를 포함하는 그러한 방법에 관한 것이며, 여기에서 각각의 사전 박리 단계 중 반도체 칩의 적어도 하나의 영역이 우선 포일에 고착되어 유지되고 구부러지며 이어서 포일로부터 탈착된다. 셋업 단계는 다음 단계들을 포함한다:
제거될 반도체 칩을 반도체 칩의 표면상에 실질적으로 수직하게 입사하는 광으로 조명하는 단계;
그 지속시간이 결정되도록 의도되는 각각의 사전 박리 단계에 대해 다음 단계, 즉
사전 박리 단계를 개시하는 단계;
검사가 반도체 칩의 어떠한 주연부 영역도 사전결정된 휘도 값보다 어둡지 않다는 결과를 산출할 때까지,
반도체 칩의 이미지를 기록하고, 사전 박리 단계의 개시 이후 흐른 시간 주기를 이미지에 할당하는 단계; 및
이미지에서 반도체 칩의 주연부 영역이 사전결정된 휘도 값보다 어두운지를 검사하는 단계
를 반복하는 단계; 및
최종 기록된 이미지와 관련되는 시간 주기 또는 그것으로부터 도출되는 시간 주기를 사전 박리 단계에 할당하는 단계
를 수행하는 단계.
제2 태양에 따르면, 본 발명은 사전 박리 단계 중 포일의 탈착이 실시간으로 모니터되는 방법에 관한 것이다. 이러한 방법은 다음 단계들을 포함한다:
제거될 반도체 칩을 반도체 칩의 표면상에 실질적으로 수직하게 입사하는 광으로 조명하는 단계;
반도체 칩의 적어도 하나의 영역이 우선 포일에 고착되어 유지되고 구부러지며 이어서 포일로부터 탈착되는 적어도 하나의 사전 박리 단계를 수행하는 단계로서, 적어도 하나의 사전 박리 단계 각각은,
사전 박리 단계를 개시하는 단계;
검사가 반도체 칩의 어떠한 주연부 영역도 사전결정된 휘도 값보다 어둡지 않다는 결과를 산출할 때까지,
반도체 칩의 이미지를 기록하는 단계; 및
이미지에서 반도체 칩의 주연부 영역이 사전결정된 휘도 값보다 어두운지를 검사하는 단계
를 반복하는 단계
를 포함하는 단계; 및
최종 사전 박리 단계의 종료시 반도체 칩을 칩 그리퍼에 의해 파지하고 포일로부터 반도체 칩의 탈착을 완료하는 단계.
사전 박리 단계에서 포일로부터 반도체 칩의 탈착은 예를 들어 승강가능한 판을 갖춘 다이 이젝터에 의해 수행된다. 이러한 경우에, 전술된 사전 박리 단계의 개시는 아직 하강되지 않은 최외측 판의 하강을 포함한다.
사전 박리 단계에서 포일로부터 반도체 칩의 탈착은 또한 포일의 표면에 평행하게 변위가능한 캐리지에 의해 수행될 수 있다. 이러한 경우에, 전술된 사전 박리 단계의 개시는 사전결정된 거리만큼의 캐리지의 변위를 포함한다.
본 발명에 의하면, 사전 박리 단계 중 포일로부터 반도체 칩의 탈착이 개선된다.
본 명세서 내에 포함되고 본 명세서의 일부를 구성하는 첨부 도면은 본 발명의 하나 이상의 실시 형태를 예시하고, 상세한 설명과 함께 본 발명의 원리 및 구현예를 설명하는 역할을 한다. 도면은 축척에 맞게 도시되지 않는다.
도 1은 본 발명에 따른 공정을 수행하는데 필요한 반도체 실장 장치의 구성요소의 상호 배열을 일례로서 개략적으로 도시한다.
도 2는 소정 배열의 승강가능한 판의 평면도를 도시한다.
도 3 내지 도 13은 카메라에 의해 기록된 이미지를 도시한다.
서두에서 이미 언급된 바와 같이, 웨이퍼의 반도체 칩은 프레임에 클램핑되는 포일에 부착된다. 포일을 갖춘 프레임은 웨이퍼 테이블에 의해 수용된다. 칩 그리퍼에 의해 파지될 다음의 각각의 반도체 칩이 취출점에서 웨이퍼 테이블에 의해 이용가능해진다. 공급된 반도체 칩을 포일로부터 탈착하는 것은 포일 아래에 배치되는 다이 이젝터에 의해 지원된다. 반도체 실장 장치는 그 시야가 취출점을 조준하는 그리고 공급된 반도체 칩의 위치를 결정하기 위해 사용되는 카메라를 포함한다. 이러한 카메라는 본 발명에 따라 그리고 탈착 공정의 최적화 및/또는 모니터링과 관련되는 상이한 공정을 위한 반도체 칩의 직접 조명과 조합되어 사용된다. 이들 공정은 다음과 같다:
- 다이 이젝터에 대한 반도체 칩의 정확한 정렬;
- 반도체 칩의 접착 거동의 결정;
- 포일로부터 반도체 칩을 탈착하기 위한 다이 이젝터를 제어하는 파라미터의 결정;
- 포일로부터 칩의 탈착의 모니터링; 및
- 각각의 반도체 칩에 대한 포일로부터의 탈착 공정의 개별적인 제어.
이들 공정은 아래에서 더욱 상세히 설명될 것이다.
도 1은 본 발명에 따른 공정을 수행하는데 필요한 반도체 실장 장치의 구성요소의 상호 배열을 일례로서 개략적으로 도시한다. 이들 구성요소는 반도체 칩(3)과 함께 포일(2)을 수용하는 웨이퍼 테이블(1), 다이 이젝터(4), 카메라(5), 반투명 거울(6), 광학 요소(7) 및 광원(8)을 포함하는 조명 장치, 및 이미지 처리 장치(9)를 포함한다. 카메라(5)는 전형적으로 반도체 칩으로서 제공되고, 광학 요소(7)는 조리개 및/또는 렌즈이며, 이때 그 초점에 광원(8)이 배치된다. 광원(8)은 예를 들어 LED이다. 조명 장치의 광 빔(10)이 수 도의 사전결정된 허용치 내에서 공급된 반도체 칩(3A)에 수직하게 입사하는 것이 본 발명에 중요하다. 카메라(5)는 공급된 반도체 칩(3A)에 의해 그리고 또한 인접 반도체 칩(3B)에 의해 수직하게 반사되는 광 빔을 그것들이 카메라(5)의 시야 내에 위치되는 한 검출하고, 기록된 이미지를 이미지 처리 장치(9)에 공급한다.
본 발명은 본 특허 출원의 출원일에 아직 공개되지 않은 스위스 특허 출원 제453/12호에 상세히 기재된 바와 같이 다이 이젝터(4)를 참조하여 아래에서 설명될 것이다. 그러한 다이 이젝터(4)는 x 및 y로 표기된 방향에 평행하게 그리고 그것에 수직하게 정렬되는 수개의 판(11), 즉 이 경우에 판(11A) 및 L자형 판(11B)을 포함한다. 도 2는 여기에서 z 방향으로 표기되는, 포일 표면에 수직하게 연장되는 방향으로 승강될 수 있는, 그러한 판(11)의 배열을 평면도로 도시한다. z 방향은 도 2의 도시면에 수직하게 연장된다. 포일(2)은 높이 z=0에 위치된다. 제어 장치에 의해 제어되는 구동 장치가 판(11)을 함께 상승시키는 것과 이어서 그것들을 최외측 판으로부터 시작하여 시간에 따른 사전결정된 순서 및 사전결정된 진행으로 하강시키는 것을 허용한다.
도 3 내지 도 13은 카메라(5)에 의해 기록된 바와 같은 중심 반도체 칩(3A)과 인접 반도체 칩(3B)의 이미지를 도시한다. 이들 스냅샷에 사용되는 반도체 칩은 이른바 더미 칩(dummy chip), 즉 무구조 칩(structureless chip)이다.
도 3은 다이 이젝터(4) 위에 위치되는 반도체 칩(3A)과 인접 반도체 칩(3B)의 일부를 도시한다. 반도체 칩(3A)과 또한 인접 반도체 칩(3B)은 평평하여, 그것들은 칩에 수직하게 입사하는 조명 장치의 광 빔(10)을 다시 카메라(5)로 수직 방향으로 반사하고, 이미지에서 밝게 보인다. 소잉(sawing)에 의해 생성된 반도체 칩(3) 사이의 홈(12)은 이미지에서 어둡게 보인다. 파선은 카메라(5)의 시야의 중심을 십자선의 형태로 보여준다. 도 4는 그 주연부 영역(13)이 하향으로 구부러진, 다이 이젝터(4) 위의 반도체 칩(3A)을 도시한다. 반도체 칩(3A)의 중심의 평평한 영역은 조명 장치의 광을 다시 카메라(5)로 수직하게 반사하고, 이미지에서 밝게 보인다. 반도체 칩(3A)의 하향으로 구부러진 주연부 영역(13)은 조명 장치의 광을 각진 방향으로 반사하여, 여기에서 반사된 광 빔은 카메라(5)에 도달하지 않는다. 따라서, 반도체 칩(3A)의 하향으로 구부러진 주연부 영역(13)은 이미지에서 어둡게 또는 심지어 검게 보인다. 다이 이젝터(4) 위에 제공되는 반도체 칩(3A)의 주연부 영역(13)의 거동은 카메라(5)에 의해 검출되고, 전술된 공정의 최적화 및/또는 검사를 위해 후술되는 바와 같이 사용될 것이다. 이는 이하에서 아래의 몇몇 공정에 대해 설명될 것이다:
1. 다이 이젝터에 대한 반도체 칩의 정확한 정렬
웨이퍼 테이블(1)은 반도체 칩(3A)이 다이 이젝터(4) 위에 위치되도록 다이 이젝터(4)에 대해 자동 반도체 실장기에 의해 자동으로 또는 조작자에 의해 수동으로 배치되고 배향되며(변위 및 회전에 의해), 여기에서 반도체 칩(3A)의 에지는 다이 이젝터(4)의 외측 L자형 판(11)에 가능한 한 평행하게 정렬된다. 이상적인 중심설정의 경우에, 반도체 칩(3A)은 전형적으로 0.3 mm인 사전결정된 거리로 모든 쪽에서 최외측 판(11)을 넘어 돌출될 것이다. 이제 다이 이젝터(4)에 대한 반도체 칩(3A)의 정확한 정렬이 다음 단계로 수행된다:
- 판(11)을 사전결정된 높이 z1 > 0으로 상승시키는 단계.
높이 z1은 유리하게는 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착되도록 치수지어진다. 일단 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착되었으면, 반도체 칩(3A)은 이미지에서 밝게 보인다. 인접 반도체 칩(3B)의 주연부 영역(14)은 포일(2)과 함께 상향으로 구부러져, 이미지에서 검은 영역으로 보인다.
- 카메라(5)로 이미지를 기록하는 단계.
반도체 칩(3A)이 중심설정되었을 때, 이미지에서 검게 보이는 인접 반도체 칩(3B)의 주연부 영역(14)은 모두 동일한 폭을 갖는다. 반도체 칩(3A)이 다이 이젝터(4)에 대해 중심설정되지 않으면, 이미지에서 검게 보이는 바로 인접한 반도체 칩(3B)의 주연부 영역(14)은 도 5에 예시된 바와 같이 상이한 폭을 갖는다.
- 4개의 검은 주연부 영역의 폭 B1 내지 B4를 결정하는 단계.
- 웨이퍼 테이블(1)이 x 방향 및 y 방향으로 변위될 필요가 있는 보정 값 Δx = ½(B1 - B3) 및 Δy = ½(B2 - B4)를 계산하거나, 반도체 칩(3)이 다이 이젝터(4)의 판(11)에 대해 중심설정되도록 다이 이젝터(4)가 x 방향 및 y 방향으로 변위될 필요가 있는 보정 값 Δx = ½(B3 - B1) 및 Δy = ½(B4 - B2)를 계산하는 단계.
도 6은 상호 대향하는 인접 반도체 칩(3B1)의 주연부 영역(14A)이 동일한 폭을 갖고, 상호 대향하는 인접 반도체 칩(3B2)의 주연부 영역(14B)이 동일한 폭을 갖는, 반도체 칩(3A)과 인접 반도체 칩(3B)의 이미지를 도시한다. 이 경우에, 반도체 칩(3A)은 다이 이젝터(4)에 대해 중심설정된다.
이러한 단계들은 중심설정을 확인 및/또는 개선하기 위해 반복될 수 있다.
2. 반도체 칩의 접착 거동의 결정
포일(2)의 접착성이 포일마다 변하기 때문에, 반도체 칩(3)은 다양한 웨이퍼에서 상이하게 보다 강한 정도로 포일(2)에 부착될 것이다. 반도체 칩의 접착 거동 또는 포일의 접착성은 다음 단계로 결정될 수 있다:
1. 판(11)을 사전결정된 높이 z0로 상승시키는 단계.
2. zK = z0로 설정하는 단계.
3. 사전결정된 지속시간 Δtv가 흐르도록 하는 단계.
4. 카메라(5)로 이미지를 기록하는 단계.
5. 반도체 칩의 전체 표면이 이미지에서 밝게 보이는지를 확인하는 단계. 이미지에서 어둡게 보이는 주연부 영역이 여전히 존재하면, 이는 주연부 영역이 여전히 포일에 부착되어 있음을 의미한다.
6. 만약 그렇다면:
반도체 칩이 더 이상 어떠한 어두운 주연부 영역도 포함하지 않을 때까지 다음 단계들을 반복하는 단계:
6.1 판(11)을 사전결정된 거리 ΔzK만큼 추가로 상승시키는 단계;
6.2 새로운 값 zK = zK + ΔzK를 설정하는 단계;
6.3 지속시간 Δtv가 흐르도록 하는 단계;
6.4 카메라(5)로 이미지를 기록하는 단계; 및
6.5 반도체 칩의 전체 표면이 이미지에서 밝게 보이는지를 또는 그것이 여전히 어두운 주연부 영역을 포함하는지를 확인하는 단계.
결정된 높이 zK가 접착성에 대한 척도이다.
3. 사전 박리 단계에서 포일로부터 반도체 칩을 탈착하기 위한 다이 이젝터 를 제어하는 파라미터의 결정
포일로부터 반도체 칩의 탈착과 관련되는 파라미터는 보통 실장 공정의 개시 전에 개별적으로 각각의 웨이퍼에 대해 또는 선택적으로 로트(lot)의 수개의 웨이퍼에 대해 결정될 필요가 있고, 자동 반도체 실장기에 설정될 필요가 있다. 이러한 파라미터는 탈착 공정이 한편으로는 최대한 신속하게 그리고 다른 한편으로는 어떠한 반도체 칩도 손상되거나 파괴되지 않을 정도로 느리게 수행되도록 결정될 필요가 있다. 승강가능한 판(11)을 갖춘 다이 이젝터(4)의 선택된 실시예에서, 포일(2)로부터 반도체 칩(3A)의 탈착 공정은 판(11)이 우선 사전결정된 높이 z2로 함께 상승되고, 이어서 판(11)이 최외측 판으로부터 시작하여 사전결정된 순서 및 사전결정된 시간 진행으로 하강되도록 수행된다. 모든 판(11)이 높이 z2로 상승된 시점이 t0 = 0으로 표기된다. 두 최외측 판(11)이 하강되는 시점이 t1으로 표기된다. 제2 최외측 판(11)이 하강되는 시점이 t2로 표기된다. 제3 최외측 판(11)이 하강되는 시점이 t3 등으로 표기된다. 다음 파라미터가 결정될 필요가 있다:
- 높이 z2
높이 z2는 한편으로는 포일(2)이 높이의 증가에 따라 반도체 칩(3A)으로부터 더욱 쉽게 탈착될 것이기 때문에 최대한 높아야 한다. 다른 한편으로는, 높이 z2는 탈착될 반도체 칩(3A)을 향하는 인접 반도체 칩(3B)의 주연부 영역(14)이 이러한 공정에서 상향으로 구부러질 것이기 때문에, 인접 반도체 칩(3B) 내의 응력이 너무 커지지 않을 정도로만 높아야 한다.
- 지속시간 Δt1 = t1 - t0, Δt2 = t2 - t1, Δt3 = t3 - t2 등.
지속시간 Δt1, Δt2, Δt3 등의 각각은 아직 하강되지 않은 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역이 각각의 지속시간의 종료시 포일(2)로부터 완전히 탈착되도록 결정되어야 한다. 그러한 지속시간이 너무 짧은 길이로 설정되면, 반도체 칩(3A)이 후속 탈착 공정 중 파괴될 가능성이 높다. 지속시간이 너무 긴 길이로 설정되면, 탈착 공정이 필요 이상으로 길어질 것이며, 이는 자동 반도체 실장기의 처리량을 감소시킨다.
높이 z2는 다음 단계로 결정된다:
1. 판(11)을 사전결정된 높이 z0로 상승시키는 단계.
2. z2 = z0로 설정하는 단계.
3. 카메라(5)로 이미지를 기록하는 단계 및 바로 인접한 반도체 칩(3B)의 검은 주연부 영역(14)의 폭 Bi(i= 1 내지 4)를 결정하는 단계. 폭 B1 내지 B4로부터 도출되는 폭 B를 결정하는 단계.
4. 결정된 폭 B가 사전결정된 최대 폭을 초과하지 않으면:
결정된 폭 B가 최대 폭보다 클 때까지 다음 단계들을 반복하는 단계:
4.1 판(11)을 사전결정된 거리 Δz만큼 추가로 상승시키는 단계;
4.2 새로운 값 z2 = z2 + Δz를 설정하는 단계;
4.3 카메라(5)로 이미지를 기록하는 단계 및 바로 인접한 반도체 칩(3B)의 검은 주연부 영역(14)의 새로운 폭 B1 내지 B4를 결정하는 단계;
4.4 새로운 폭 B를 결정하는 단계;
4.5 결정된 폭 B가 최대 폭을 초과하는지를 검사하는 단계.
5. 높이 z2를 최종 값 z2 = z2 - Δz로 결정하는 단계.
폭 B1 내지 B4로부터 도출되는 폭 B는 예를 들어 폭 B1 내지 B4의 평균치 또는 폭 B1 내지 B4의 최대치이다.
도 7 내지 도 9는 반도체 칩(3A)과 인접 반도체 칩(3B)의 상태를 다음과 같이 도시한다:
도 7: 단계 3 후의 상태, 즉 판(11)이 높이 z0로 상승된 상태.
도 8: 단계 4.1 내지 4.5를 통한 최초 진행 후의 상태, 즉 판(11)이 높이 z0 + Δz로 상승된 상태.
도 9: 단계 4.1 내지 4.5의 3회 진행 후의 상태, 즉 판(11)이 높이 z0 + 3*Δz로 상승된 상태.
도 7 내지 도 9에 도시된 기록은 다이 이젝터(4)의 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역이 이미 포일(2)로부터 탈착된 시점에서 각각 기록되었다.
판(11)이 높이 z2로 상승되고 포일(2)로부터 반도체 칩의 탈착이 아직 하강되지 않은 판(11)을 넘어 돌출되는 반도체 칩(3)의 주연부 영역에서 포일(2)이 완전히 탈착된 시점을 결정하기 위해 판(11)의 단계적인 하강 중 모니터된다는 점에서 지속시간 Δt1, Δt2, Δt3 등이 결정된다. 판(11)은 각각 적어도 그것들이 더 이상 포일(2)과 접촉하지 않을 정도로 하강된다.
이는 예를 들어 다음 단계에 의해 수행된다:
1. 최외측 판(11)을 하강시키는 단계.
2. 다음 단계들을 반복하는 단계:
전체 반도체 칩이 최초로 밝게 보일 때까지,
2.1 카메라(5)로 이미지를 기록하는 단계; 및
2.2 반도체 칩(3A)의 주연부 영역(13) 중 적어도 하나가 여전히 검은지 또는 전체 반도체 칩(3A)이 밝게 보이는지에 관한 면에서 이미지를 이미지 처리 장치(9)로 평가하는 단계.
3. 전체 반도체 칩(3A)이 밝게 보인 제1 이미지의 기록 때까지 단계 1에서의 판(11)의 하강으로부터 지속시간을 결정하는 단계.
단계 2는 또한 카메라(5)가 이미지를 차례로 사전결정된 시간 진행으로 기록하고 이미지가 후속하여 평가되도록 수행될 수 있다.
도 10 내지 도 13은 반도체 칩(3A)과 인접 반도체 칩(3B)의 상태를 다음과 같이 도시한다:
도 10: 시점 t0에서의 상태, 즉 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역(13)이 아직 포일(2)로부터 탈착되지 않은 판(11)의 상승 직후의 상태.
도 11: 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착되어 또한 밝게 보이는 시점 t1에서의 상태.
도 12: 두 최외측 판(11)이 하강된 후 그리고 높이 z2로 유지되는 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착되기 전, 시점 t1 직후의 상태.
도 13: 높이 z2로 유지되는 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착된 시점 t2에서의 상태.
두 제2 최외측 판(11)이 하강된 후 그리고 높이 z2로 유지되는 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역(13)이 포일(2)로부터 탈착되기 전, 시점 t2 직후의 상태는 도 4에 도시된 상태에 해당한다. 시점 t3에서의 상태는 도 13에 도시된 상태에 해당한다.
반도체 칩(3)이 포일(2)에 더욱 강하게 부착될 웨이퍼의 영역은 보통 알려져 있다. 따라서, 지속시간 Δt1, Δt2, Δt3 등이 유리하게는 웨이퍼의 수개의 위치에서 결정되고, 이어서 그 최장치가 최종 지속시간으로서 선택되고 공정 파라미터로서 저장될 것이다. 대안적으로, 결정된 지속시간 Δt1, Δt2, Δt3 등으로부터 도출되는 지속시간이 공정 파라미터로서 저장될 수 있다. 도출된 지속시간은 예를 들어 사전결정된 안전 지속시간 Δt만큼 연장된 지속 시간이다. 이어서, 웨이퍼가 이러한 방식으로 결정된 탈착 공정을 위한 파라미터로 처리될 것이다.
4. 사전 박리 단계에서 포일로부터 반도체 칩의 탈착의 모니터링
포일로부터 반도체 칩의 탈착이 칩 그리퍼의 어떠한 도움 없이 사전 박리로서 수행되고, 칩 그리퍼가 아직 카메라(5)의 시야 내에 있지 않은 한, 카메라(5)는 예컨대 다음 단계에 의해 탈착 공정을 모니터링하기 위해 사용될 수 있다:
1. 각각의 지속시간 Δt1 또는 Δt2 또는 Δt3 등의 종료 후 카메라(5)로 이미지를 기록하는 단계.
2. 전체 반도체 칩이 이미지에서 밝게 보이는지에 관해 이미지를 이미지 처리 장치(9)로 평가하는 단계.
만약 그렇다면: 탈착 공정을 계속하는 단계.
만약 그렇지 않다면: 현재 탈착 공정을 종료하고 경보를 발하는 단계.
5. 사전 박리 단계에서 각각의 반도체 칩에 대한 포일로부터의 탈착 공정의 개별적인 제어
방법 3과 4가 개별적으로 각각의 반도체 칩에 대해 사전 박리 단계 중 포일로부터의 탈착 공정을 제어하기 위해 조합되고 약간 변경될 수 있다. 이는 예를 들어 다음 단계를 갖는 방법에 의해 제공된다:
1. 개별적으로 새로운 웨이퍼에 대해 또는 웨이퍼의 전체 로트에 대해 방법 3에 기술된 바와 같이 높이 z2를 결정하는 단계.
2. 웨이퍼의 반도체 칩을 다음 단계들로 처리하는 단계:
2.1 판(11)을 높이 z2로 상승시키는 단계.
2.2 다음 단계들을 포함하는 적어도 하나의 사전 박리 단계를 수행하는 단계:
2.2.1 최외측 판(11)을 하강시키는 단계.
2.2.2 선택적으로, 사전결정된 지속시간 동안 대기하는 단계.
2.2.3 카메라(5)로 이미지를 기록하는 단계.
2.2.4 전체 반도체 칩이 이미지에서 밝게 보이는지에 관해 이미지를 이미지 처리 장치(9)로 평가하는 단계.
만약 그렇지 않다면: 단계 2.2.2 내지 2.2.4를 반복하는 단계.
만약 그렇다면: 다음 최외측 판의 하강, 즉 아직 하강되지 않은 다음 최외측 판에 대해 단계 2.2.1로 다음 사전 박리 단계를 계속하거나, 칩 그리퍼에 의한 반도체 칩의 파지를 계속하고 포일로부터 반도체 칩의 탈착을 완료하는 단계.
이러한 공정에서, 다음 판(11)은 포일(2)이 아직 하강되지 않은 판(11)을 넘어 돌출되는 반도체 칩(3A)의 주연부 영역에서 반도체 칩(3A)으로부터 완전히 탈착되었을 때마다 항상 하강될 것이다. 이는 최종 판이 하강될 때까지 또는 칩 그리퍼가 반도체 칩을 파지할 수 있어 탈착 공정의 최종 부분을 지원할 때까지 수행된다.
본 발명은 전술된 다이 이젝터(4)로 제한되지 않으며, 포일(2)이 반도체 칩으로부터 단계적으로 또는 연속적으로 탈착되는 각각의 공정에 적용될 수 있다. 특히, 본 발명에 따른 방법은 예를 들어 대한민국 특허 출원 KR 20100050432 A에 기재된 다이 이젝터와 같은 하강가능한 판을 갖춘 다른 다이 이젝터에 또는 대한민국 특허 출원 KR 20100086429 A에 기재된 다이 이젝터와 같은 변위가능한 캐리지를 갖춘 다이 이젝터에 또한 사용될 수 있다. 이러한 경우에, 판의 단계적인 하강은 캐리지의 단계적인 변위에 대응한다.
본 발명의 실시 형태와 응용이 도시되고 기술되었지만, 본 개시의 이익을 향수하는 당업자에게 본 명세서의 발명의 개념으로부터 벗어나지 않고서 위에 언급된 것보다 더욱 많은 변경이 가능함이 명백할 것이다. 따라서, 본 발명은 첨부 특허청구범위 및 그 등가물의 사상에서를 제외하고는 제한되도록 의도되지 않는다.
1: 웨이퍼 테이블 2: 포일
3: 반도체 칩 4: 다이 이젝터
5: 카메라 6: 반투명 거울
7: 광학 요소 8: 광원
9: 이미지 처리 장치 10: 광 빔

Claims (4)

  1. 포일로부터 반도체 칩을 탈착하기 위한 방법으로서,
    상기 방법은 각각 탈착 공정의 사전 박리 단계의 지속시간을 규정하는 시간 주기를 결정하고 설정하기 위한 셋업 단계를 포함하고, 각각의 사전 박리 단계 중 반도체 칩의 적어도 하나의 영역이 우선 포일에 고착되어 유지되고 구부러지며 이어서 포일로부터 탈착되고, 상기 셋업 단계는,
    제거될 반도체 칩을 반도체 칩의 표면상에 실질적으로 수직하게 입사하는 광으로 조명하는 단계;
    그 지속시간이 결정되도록 의도되는 각각의 사전 박리 단계에 대해 다음 단계, 즉
    사전 박리 단계를 개시하는 단계;
    검사가 반도체 칩의 어떠한 주연부 영역도 사전결정된 휘도 값보다 어둡지 않다는 결과를 산출할 때까지,
    반도체 칩의 이미지를 기록하고, 사전 박리 단계의 개시 이후 흐른 시간 주기를 이미지에 할당하는 단계; 및
    이미지에서 반도체 칩의 주연부 영역이 사전결정된 휘도 값보다 어두운지를 검사하는 단계
    를 반복하는 단계; 및
    최종 기록된 이미지와 관련되는 시간 주기 또는 그것으로부터 도출되는 시간 주기를 사전 박리 단계에 할당하는 단계
    를 수행하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 포일로부터 반도체 칩을 탈착하기 위한 방법으로서,
    제거될 반도체 칩을 반도체 칩의 표면상에 실질적으로 수직하게 입사하는 광으로 조명하는 단계;
    반도체 칩의 적어도 하나의 영역이 우선 포일에 고착되어 유지되고 구부러지며 이어서 포일로부터 탈착되는 적어도 하나의 사전 박리 단계를 수행하는 단계로서, 적어도 하나의 사전 박리 단계 각각은,
    사전 박리 단계를 개시하는 단계;
    검사가 반도체 칩의 어떠한 주연부 영역도 사전결정된 휘도 값보다 어둡지 않다는 결과를 산출할 때까지,
    반도체 칩의 이미지를 기록하는 단계; 및
    이미지에서 반도체 칩의 주연부 영역이 사전결정된 휘도 값보다 어두운지를 검사하는 단계
    를 반복하는 단계
    를 포함하는 단계; 및
    최종 사전 박리 단계의 종료시 반도체 칩을 칩 그리퍼에 의해 파지하고 포일로부터 반도체 칩의 탈착을 완료하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 방법은 포일(2)로부터 반도체 칩(3)의 탈착을 위해 승강가능한 판(11)을 갖춘 다이 이젝터(4)를 사용하는 단계를 추가로 포함하고, 상기 적어도 하나의 사전 박리 단계의 개시는 아직 하강되지 않은 최외측 판의 하강을 포함하는 것을 특징으로 하는 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 방법은 포일(2)로부터 반도체 칩(3)의 탈착을 위해, 포일(2)의 표면에 평행하게 변위가능한 캐리지를 갖춘 다이 이젝터(4)를 사용하는 단계를 추가로 포함하고, 상기 적어도 하나의 사전 박리 단계의 개시는 사전결정된 거리만큼의 캐리지의 변위를 포함하는 것을 특징으로 하는 방법.
KR1020130142327A 2012-11-23 2013-11-21 포일로부터 반도체 칩을 탈착하기 위한 방법 KR102163824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH02518/12A CH707236B1 (de) 2012-11-23 2012-11-23 Verfahren zum Ablösen von Halbleiterchips von einer Folie.
CH2518/12 2012-11-23

Publications (2)

Publication Number Publication Date
KR20140066644A true KR20140066644A (ko) 2014-06-02
KR102163824B1 KR102163824B1 (ko) 2020-10-13

Family

ID=50679141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142327A KR102163824B1 (ko) 2012-11-23 2013-11-21 포일로부터 반도체 칩을 탈착하기 위한 방법

Country Status (10)

Country Link
US (1) US9240334B2 (ko)
JP (1) JP6318568B2 (ko)
KR (1) KR102163824B1 (ko)
CN (1) CN103839772B (ko)
CH (1) CH707236B1 (ko)
DE (1) DE102013112666A1 (ko)
FR (1) FR2998711B1 (ko)
MY (1) MY161210A (ko)
SG (1) SG2013079017A (ko)
TW (1) TWI606499B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle
JP7023733B2 (ja) 2018-02-09 2022-02-22 株式会社Ｓｃｒｅｅｎホールディングス 判定装置、判定方法、錠剤印刷装置および錠剤印刷方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038969U (ko) * 1998-04-01 1999-11-05 구자홍 미세칩 분리 장치
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
KR20110091469A (ko) * 2010-02-05 2011-08-11 에이에스엠 어쌤블리 오토메이션 리미티드 얇은 다이 탈착 및 취출용 제어 및 모니터링 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH643959A5 (de) * 1978-04-14 1984-06-29 Siemens Ag Verfahren und vorrichtung zur automatischen lageerkennung von halbleiterchips.
JPS6215831A (ja) * 1985-07-12 1987-01-24 Matsushita Electronics Corp 半導体ペレツト検出装置
JP2771190B2 (ja) * 1988-10-07 1998-07-02 株式会社日立製作所 スルーホール充填状態検査方法およびその装置
JP2589411B2 (ja) * 1990-12-27 1997-03-12 シャープ株式会社 チップ位置検出方法
JP4151816B2 (ja) * 2000-08-25 2008-09-17 芝浦メカトロニクス株式会社 半導体製造装置
DE10347543B4 (de) * 2003-10-14 2006-07-13 Mühlbauer Ag Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger
US7240422B2 (en) 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
MY150953A (en) 2008-11-05 2014-03-31 Esec Ag Die-ejector
CH699851A1 (de) * 2008-11-05 2010-05-14 Esec Ag Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
SG163493A1 (en) 2009-01-22 2010-08-30 Esec Ag Die ejector
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038969U (ko) * 1998-04-01 1999-11-05 구자홍 미세칩 분리 장치
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
KR20110091469A (ko) * 2010-02-05 2011-08-11 에이에스엠 어쌤블리 오토메이션 리미티드 얇은 다이 탈착 및 취출용 제어 및 모니터링 시스템

Also Published As

Publication number Publication date
KR102163824B1 (ko) 2020-10-13
TW201430924A (zh) 2014-08-01
DE102013112666A1 (de) 2014-05-28
CN103839772A (zh) 2014-06-04
US9240334B2 (en) 2016-01-19
CH707236B1 (de) 2016-10-31
JP6318568B2 (ja) 2018-05-09
TWI606499B (zh) 2017-11-21
CH707236A1 (de) 2014-05-30
SG2013079017A (en) 2014-06-27
FR2998711B1 (fr) 2017-05-05
MY161210A (en) 2017-04-14
FR2998711A1 (fr) 2014-05-30
US20140196853A1 (en) 2014-07-17
CN103839772B (zh) 2018-03-06
JP2014107555A (ja) 2014-06-09

Similar Documents

Publication Publication Date Title
KR102473026B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102163824B1 (ko) 포일로부터 반도체 칩을 탈착하기 위한 방법
KR101858816B1 (ko) 유하 판정 방법, 유하 판정 장치 및 토출 장치
US10269782B2 (en) Apparatuses and methods for forming die stacks
JP2002096013A (ja) 樹脂塗布方法
KR20220114005A (ko) 집광 렌즈의 높이 조정 방법 및 칩 전사 방법 그리고 집광 렌즈의 높이 조정 장치 및 칩 전사 장치
KR20220054559A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2022069419A (ja) 回路基板に接続された電子部品を除去及び／又は再配置するための方法及び装置
JP2014204020A (ja) 加工装置
KR20110086698A (ko) 테이프로부터 반도체 칩을 탈착 및 제거하기 위한 방법
EP2993522A2 (en) Processing apparatus, processing method, and device manufacturing method
CN116237611A (zh) 微型led焊盘残锡推平装置、方法及修复装置
CN101165707B (zh) 用于电子器件模式识别的图像捕获
JP2007115836A (ja) 半導体デバイスの検査方法及び検査装置並びに検査システム
TWI509681B (zh) Method and apparatus for processing on wafers
CN219304167U (zh) 一种巴条与保护膜分离装置
CN212161759U (zh) 切割后半导体晶圆检查模组及其检查设备
CN211088301U (zh) Cob灯条固晶设备
JP2012199442A (ja) ダイボンダ及び半導体製造方法
CN117594480A (zh) 半导体制造装置及半导体器件的制造方法
JP2023167027A (ja) 紫外線硬化型の液状樹脂の硬化判断方法及び保護部材形成装置
KR101282104B1 (ko) 자동 디마운팅 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant