JP2771190B2 - スルーホール充填状態検査方法およびその装置 - Google Patents

スルーホール充填状態検査方法およびその装置

Info

Publication number
JP2771190B2
JP2771190B2 JP63251758A JP25175888A JP2771190B2 JP 2771190 B2 JP2771190 B2 JP 2771190B2 JP 63251758 A JP63251758 A JP 63251758A JP 25175888 A JP25175888 A JP 25175888A JP 2771190 B2 JP2771190 B2 JP 2771190B2
Authority
JP
Japan
Prior art keywords
hole
circuit board
image
filling
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63251758A
Other languages
English (en)
Other versions
JPH02100393A (ja
Inventor
峰生 野本
隆典 二宮
洋哉 越柴
利満 浜田
康夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63251758A priority Critical patent/JP2771190B2/ja
Priority to US07/416,934 priority patent/US5015097A/en
Priority to KR1019890014209A priority patent/KR920005987B1/ko
Publication of JPH02100393A publication Critical patent/JPH02100393A/ja
Application granted granted Critical
Publication of JP2771190B2 publication Critical patent/JP2771190B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95692—Patterns showing hole parts, e.g. honeycomb filtering structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G06T7/64—Analysis of geometric attributes of convexity or concavity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's
    • G01N2021/95653—Through-holes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線基板（セラミック等で形成さ
れた配線基板を含む）において、表裏配線間等を電気的
に接続するために形成したスルーホールに充填された充
填物の充填状態を検査する方法およびその装置に関す
る。
〔従来の技術〕
従来、ポリイミド等を基材とし、銅配線で形成されて
いる透光性のプリント配線基板のスルーホール検査方法
として、特開昭61-17049号公報で開示されている方法が
あり、一般の充填物の充填不良を検出する方法として
は、特開昭55-118753号公報で開示されている方法があ
る。
一方、対象物に対して斜め方向より照明を行ない、そ
の時に生じる影の長さを計測することによって、対象物
の高さを検出するものがある。例えば、特開昭60-22611
号、特開昭58-92204号にはこの種の方式が開示されてい
る。
〔発明が解決しようとする課題〕
上記従来技術はいずれの方式も、対象物がある基準面
から出っ張ているか、へっこんでいるかの識別ができ
ず、スルーホールに充填された充填不良を検出する点に
ついて配慮がなされていない。
本発明の第１の目的は、導通不良の要因となる凹欠
陥、不足欠陥を他の欠陥と識別して高精度で検出し得よ
うにしたスルーホール充填状態検査方法およびその装置
を提供することにある。
また、本発明の第２の目的は、回路基板のスルーホー
ルへの充填物の充填状態の自動検査を高速で、且つ好適
に実現できるようにしたスルーホール充填状態検査方法
およびその装置を提供することにある。
〔課題を解決するための手段〕
上記目的は、スルーホールを有する回路基板の前記ス
ルーホールの内部に充填した充填物の充填の状態を検査
する方法において、スルーホールを含む回路基板の表面
を斜方より照明し、この照明により回路基板の表面及び
スルーホールで反射した反射光を回路基板の法線方向に
対して照明の方向に傾いた方向から検出してスルーホー
ルを含む回路基板表面の画像を得、この得た画像からス
ルーホールの内壁面からの反射光の領域を求め、この求
めた反射光の領域の面積又は長さに基づいてスルーホー
ルの内部への充填物の充填の不足欠陥を判定することに
より達成される。
また、上記目的は、スルーホールを有する回路基板の
前記スルーホールの内部に充填した充填物の充填の状態
を検査する方法において、スルーホールを含む回路基板
の表面を第１の斜方から照明し、この第１の斜方から照
明されたスルーホールを含む回路基板表面を撮像してス
ルーホールを含む回路基板表面の第１の画像を得、第１
の斜方から照明したスルーホールを含む回路基板の表面
を第１の斜方と異なる第２の斜方から照明し、この第２
の斜方から照明されたスルーホールを含む回路基板表面
を撮像して第１の画像に対応するスルーホールを含む回
路基板表面の第２の画像を得、この得た第１の画像での
スルーホールを含む回路基板の表面の凹凸により生じる
影の幅とエッジ位置情報と第２の画像でのスルーホール
を含む回路基板の表面の凹凸により生じる影の幅とエッ
ジ位置情報とに基づいてスルーホールに充填された充填
物の欠陥の有無と欠陥の種類とを判定することにより達
成される。
更に、上記目的は、スルーホールを有する回路基板の
前記スルーホールの内部に充填した充填物の充填の状態
を検査するスルーホール充填状態検査装置を、スルーホ
ールを有する回路基板を載置する載置手段と、この載置
手段に載置されたスルーホールを含む回路基板の表面を
斜方より照明する照明手段と、この照明手段により照明
されて回路基板の表面及びスルーホールで反射した反射
光を回路基板の法線方向に対して照明の方向に傾いた方
向から検出してスルーホールを含む回路基板表面の画像
を得る撮像手段と、この撮像手段により得た画像からス
ルーホールの内壁面からの反射光の領域を求める領域検
出手段と、この領域検出手段で検出した反射光の領域の
面積又は長さに基づいてスルーホールの内部への充填物
の充填の不足欠陥を判定する欠陥判定手段とを備えて構
成することにより達成される。
更に、上記目的は、スルーホールを有する回路基板の
前記スルーホールの内部に充填した充填物の充填の状態
を検査するスルーホール充填状態検査装置を、スルーホ
ールを有する回路基板を載置する載置手段と、この載置
手段に載置されたスルーホールを含む回路基板の表面を
第１の斜方から照明する第１の照明手段と、この第１の
照明手段により照明されたスルーホールを含む回路基板
表面を撮像してスルーホールを含む回路基板表面の第１
の画像を得る第１の画像検出手段と、第１の照明手段で
照明したスルーホールを含む回路基板の表面を第１の照
明手段と異なる第２の斜方から照明する第２の照明手段
と、この第２の照明手段により照明されたスルーホール
を含む回路基板表面を撮像して第１の画像検出手段で得
た第１の画像に対応するスルーホールを含む回路基板表
面の第２の画像を得る第２の画像検出手段と、第１の画
像検出手段で得た第１の画像でのスルーホールを含む回
路基板の表面の凹凸により生じる影の部分の幅とエッジ
位置情報と第２の画像検出手段で得た第２の画像でのス
ルーホールを含む回路基板の表面の凹凸により生じる影
の部分の幅とエッジ位置情報とに基づいてスルーホール
に充填された充填物の欠陥の有無と欠陥の種類とを判定
する欠陥判定手段とを備えて構成することにより達成さ
れる。
〔作用〕
セラミック等で形成されている多層配線基板において
は、それらの基板に形成されている表裏プリント配線間
または各層プリント配線間の電気的接続のために、形成
されたスルーホールに電気伝導性の良好な物質（一般に
はタングステンあるいはモリブデン）が充填されてい
る。ところが、このスルーホールの充填物の充填状態は
常に良好な状態にあるとは限らず、充填物が基材となる
セラミック等の面から突出していたりあるいはまた基材
面以下に不足していたり、充填物の一部が欠落したり、
充填物が基材面上に必要以上に形成されたりすることが
ある。これらの欠陥は、電気的接続の目的を阻害し、プ
リント配線基板の信頼性を大幅に低下させるため、これ
らの欠陥は厳重に検査する必要がある。即ち、スルーホ
ール内に充填された充填物の形状不良（例えば、第２図
に示す凹欠陥、凸欠陥、不足欠陥、にじみ欠陥、飛散欠
陥）を検出する必要がある。しかし、多重に積層して回
路を形成する多層セラミック基板に用いるグリーンシー
トにおいては第２図に示すこれらの欠陥のうち、凹欠陥
や不足欠陥は導通不良となる重要な欠陥であり、他の欠
陥よりも高感度で検出する必要がある。一方凸，にじ
み，飛散等の欠陥はショートの要因となるが凹欠陥や凸
欠陥と同等の検出感度できびしく検出しすぎると、良品
として見逃して良いものまで欠陥として検出するおそれ
がある。そこで、第２図に示すこれらの欠陥を識別して
検出し、欠陥の種類に応じて検出感度を可変して検査す
る必要がある。また、上記多層セラミック基板各層に用
いられるグリーンシートには、基板１枚当り１万点以上
にも及ぶスルーホールが形成されておりこのスルーホー
ルに充填された導体の充填状態を、欠陥検出に十分な精
度で、十分高速で自動検査する必要がある。しかしなが
ら、本発明によれば、これを満足させることができる。
即ち、更に本発明の作用を具体的に説明する。
第２図（ａ）はスルーホールにおける充填物の充填状
態を示したもので、欠陥には、凹欠陥、凸欠陥、不足欠
陥、にじみ欠陥および飛散欠陥がある。第２図（ｂ）
（ｃ）は、スルーホールを斜方照明して検出した画像と
画像信号をしめした図である。凹凸により生じる影の画
像信号はスルーホール充填部より低いレベルとなる。こ
のため凹凸検出には影のみを検出する図中VH2で２値化
した２値画像を用いると他の欠陥との識別が可能であ
る。不足欠陥検出には画像信号レベルの中央付近VH1で
２値化した２値画像をもちいる。また、微小な飛散欠陥
等を検出するためには基材レベルに近い２値化閾値を新
たに設定してもよい。上記した複数の２値化閾値で得ら
れた２値画像から後述する各々の欠陥を検出する。
次に凹および凸を識別し凹凸欠陥を検出する原理につ
いて説明する。第３図は、斜め上方から特定の対象物に
対して照明光をあてた場合における影のでき方を示す図
である。
第３図に示すように、左斜め上方からの照明光によっ
て生じる影の左側のエッヂは、対象物の左から右に下が
る段差位置に対応することがわかる。逆に、右斜め上方
からの照明光によって生じる影の右側のエッヂは、対象
物の右から左に下がる段差位置に対応する。従って、第
３図に示すように、左斜め照明による影の左側エッヂ
（以下、＋エッヂと呼ぶ）と右斜め照明による影の右側
エッヂ（以下、−エッヂと呼ぶ）との位置関係により、
対象物の凹凸状態が識別できる。すなわち、同図左から
右に向かって、＋エッヂ，−エッヂの順の場合は凸、−
エッヂ，＋エッヂの順の場合は凹である。さらに、画像
左はじから初めての＋エッヂまでの影の長さ、最後の−
エッヂから画像右はじまでにある影の長さが凸量、−エ
ッヂと＋エッヂの間の影の長さが凹量に対応する。それ
ぞれの影の長さをl,基準面から照明光の光軸への角度を
θとし、影の検出を基準面に対して垂直方向から行なう
ものとすると、対象物が凸の場合の基準面からの高さｈ
は、 ｈ＝ltanθ と表わされる。
一方、凹の場合は、凹の部分の幅をｄとすれば となる。
なお、ｌから必ずしもｈが一意的に求まるわけではな
いが、スルーホール等の欠陥の検出においては、d,h共
に欠陥検出基準として設定される場合が多いので、θを
適当に選べば、ｌから凹の欠陥の程度に対応する量が得
られるので、欠陥検出上は問題がない。
第４図は不足欠陥の検出原理を示す。充填不足のスル
ーホールを斜方照明して検出するとスルーホール壁面が
明るく検出される。このため図中の２値化レベル（１）
で２値化して得られる２値画像（１）は、基材部表面ま
で充填されているスルーホールより充填部の面積が小さ
く検出される。また、基材部より明るく検出されるスル
ーホール壁面の不足個所を検出するためには、２値化レ
ベル（２）で２値化すると、不足欠陥が発生したときだ
け２値画像（２）が検出される。そこで２値化レベル
（１）、（２）のいずれか一方あるいは両方を用いて２
値化して得られる検出画像の、面積あるいは径の長さを
比較することにより、良品あるいは他の欠陥と不足欠陥
との識別が可能となる。
にじみ欠陥は第２図（ｂ）の検出画像から明らかなよ
うに良品よりも充填物が大きく検出される。このため検
出画像の面積あるいは周囲長を比較して基準値より大き
いものを欠陥として識別することができる。飛散欠陥も
同様スルーホール充填部の検出画像面積、周囲長、径の
長さを比較して良品及び他の欠陥と識別することができ
る。
〔実施例〕
以下、本発明の一実施例を図面に従って説明する。
第１図は該実施例のスルーホール充填状態検査装置の
構成を示す図である。図において、ステージベース２上
にはＸステージ３を介してＹステージ４が設置されてXY
ステージが構成されており、このＹステージ４の上に被
検査物体である基板１が搭載されている。上記Ｘステー
ジ３およびＹステージ４は、それぞれ外部駆動装置であ
るＸ軸駆動部５およびＹ軸駆動部６に連結されていて、
それぞれＸ方向およびＹ方向に移動されるようになって
いる。上記Ｘステージ３およびＹステージ４の移動量
は、それぞれＸ軸測長器７およびＹ軸測長器８により測
定される。
基板１は平行光源9aによって斜め方向より照明され、
この部分が垂直上方よりレンズ12aを介してラインセン
サ13aで検出される。照明系と検出系の光軸のなす平面
は、検出対象物面に対して垂直である。また、ラインセ
ンサ13aの検出領域は、この平面に対して垂直である。
一方、ラインセンサ13aの検出領域に平行で、かつ距
離Ｄ離れた部分をやはり斜め逆方向より平行光源9bで照
明し、この部分をレンズ12b,12cを介してラインセンサ1
3b,13cで検出する。また、光源9aはラインセンサ13aの
検出領域を、光源9bはラインセンサ13b,13cの検出領域
をそれぞれ別々に照明するようにする。上記の構成にお
いて、検出対象物１をラインセンサ13a,13b,13cの検出
長手方向に平行でない方向に水平移動させれば、それぞ
れのラインセンサ13a,13b,13cから画像検出回路を介し
て２次元画像が得られる。そして、それぞれのラインセ
ンサ13a,13b,13cの出力信号をシェーディング補正回路1
7,18,19を通し、２値化回路20,21,22,23およびヒストグ
ラム作成回路24,25,26へ入力される。ヒストグラム作成
回路24,25,26は、前記しきい値を求めるために、検出し
た画像信号レベルの頻度を算出するもので、その出力は
マイクロコンピュータ27へ入力され、２値化回路20,21,
22,23のそれぞれのしきい値ＶH1,VH2,VH3が演算により
求められる。２値化回路20,21は、基板あるいは充填物
に生じる影を検出するもので、その出力は位置合せ回路
28でラインセンサ検出位置のずれを補正し、２つのライ
ンセンサ13a,13bが、それぞれ異なった方向からの照明
による画像を、あたかも同時に検出しているようにな
る。
エッヂ検出回路29,30は、影領域の＋エッヂ又は−エ
ッヂの検出を行なうものであり、位置関係解析回路31に
おいては、＋エッヂと−エッヂの位置関係を解析し、凹
に対応する影、及び凸に対応する影の長さを検出して出
力する。他方２値化回路22および23の出力は、投影分布
作成回路32,33および輪郭抽出回路34へ入力される。投
影分布作成回路32,33は、２値化信号によって水平およ
び垂直方向の投影分布を作成するもので、その分布か
ら、スルーホール充填部の面積、径が、それぞれ面積算
出回路35,36、スルーホール径算出回路37,38において算
出される。輪郭抽出回路34は、２値化信号によってスル
ーホール充填部の輪郭を抽出するもので、抽出した輪郭
信号は投影分布作成回路39へ入力されて、水平または垂
直方向の投影分布が作成され、その分布から、スルーホ
ール充填部の周囲長が周囲長算出回路40において算出さ
れる。一方、２値化回路21の出力は投影分布作成回路41
に入力それ、その分布から、面積算出回路42において、
スルーホールごとにその影の面積が算出される。
座標発生回路40は、前記画像検出回路14,15,16のいず
れかから検出器13a,13b,13cの走査クロックを入力し
て、検出器の走査位置座標を作成するものである。一
方、座標測長回路44は、Ｘ軸測長器７およびＹ軸測長器
８の出力を入力し、検出器13a,13b,13cの位置座標を検
出している。マイクロコンピュータ27は、XY駆動制御部
45を介してＸ軸駆動部５およびＹ軸駆動部６を制御し、
さらに座標測長回路41から検出器13a,13b,13cの位置を
入力できるように構成されている。また、フロッピディ
スク46には、基板１に形成されているスルーホールの設
計データ（位置、スルーホール径、スルーホールピッチ
等）が記憶されており、そのデータはマイクロコンピュ
ータ27に入力され、そのデータに従ってＸステージ３お
よびＹステージ４が駆動される。さらに、スルーホール
の位置座標が、マイクロコンピュータ27からスルーホー
ル座標メモリ47へ入力され、スルーホール座標メモリ47
の内容と、座標発生回路43および座標測長回路44の出力
とが比較回路48おいて比較され、スルーホールの画像が
検知されたことを検知するごとに信号を出力して、位置
関係解析回路31、面積算出回路35,36,42、スルーホール
径算出回路37,38、および周囲長算出回路40が起動され
る。そして、位置関係解析回路31、面積算出回路35,36,
42、スルーホール径算出回路37,38、周囲長算出回路40
の各出力は、マイクロコンピュータ27により設定された
各基準値と、それぞれ比較回路49,50,51,52,53,54,55に
おいて比較され、充填状態の良否が判定される。比較回
路49,50,51,52,53,54,55の出力は、スルーホール座標メ
モリ47の対応する座標と合わせて、判定結果メモリ56に
書き込まれる。マイクロコンピュータ27は、判定結果メ
モリ55の内容を入力し、判定結果をプリンタ57へ出力す
る。
この装置による検査は、基板１を対物レンズ９に対し
て往復矢印Ａのように動かし、順次全面を走査して行
う。この矢印Ａのように基板１を移動させるため、マイ
クロコンピュータ27は、XY駆動制御部45を介し、Ｘ軸駆
動部５およびＹ軸駆動部６を制御する。
また、照明方法としては、点光源となる水銀灯やキセ
ノン灯を光源10として用い、コンデンサレンズ11で平行
光束の照明にして、回折現象を極力少なくすると、撮像
の出力が出やすい利点がある。
上記構成の装置において、検出された画像はまずシェ
ーディング補正回路17,18,19に入力され照明むら、ライ
ンセンサ13a,13b,13cの感度むらを補正する。このシェ
ーディング補正回路17,18,19は例えば、特開昭57−3572
1号に開示された回路と同様なものである。シェーディ
ング補正された画像信号は２値化回路20,21,22,23で、
それぞれの２値化しきい値ＶH1,VH2で２値化される。こ
の２値化しきい値の求め方について第５図により説明す
る。すなわち、第５図（ａ）のように検出した画像信号
から、その頻度分布を第５図（ｂ）のように求める。そ
して、求めた頻度分布について、第５図（ｂ）に示すよ
うに、基板の信号レベルHmaxと充填部の信号レベルHmin
を求め、これらの出力に基づき、しきい値とする２値化
レベルＶH1,VH2を演算により決定する。これらの動作
は、第１図に示すヒストグラム作成回路24,25,26および
マイクロコンピュータ27で行われる。これらの２値化レ
ベルの決定は、自動検査の前に、あらかじめ、被検査基
板を用いて行っておけばよい。
上記の方法で２値化したスルーホール充填部の画像お
よび影の画像から、スルーホールごとに、影像のエッヂ
の位置関係を解析し、凹に対応する影、及び凸に対応す
る影の長さを検出、影像の面積を検出、スルーホール充
填部の面積、周囲長および径の長さを検出して欠陥判定
を行う。
つぎに、凹および凸を識別して凹量、凸量を検出する
方法について詳細に説明する。２値化回路20,21は、基
板あるいは充填物に生じる影を検出するための２値化信
号を得るものである。ラインセンサ検出位置のずれを補
正するため、位置合せ回路28で一方のラインセンサの信
号を遅らせ、２つのラインセンサ13a,13bが、それぞれ
異なった方向からの照明による画像を、あたかも同時に
検出しているようにする。位置合せ回路28には、FIFO
（First−In First−Out）動作をする画像用メモリを用
いることができる。エッヂ検出回路29,30は、影領域の
＋エッヂ又は−エッヂの検出を行うものであって、隣り
合った入力信号値をvi（ｉ）,vi（ｉ＋１），出力信号
をv0（ｉ）としたとき、 ＋エッヂに対して、 v0（ｉ）＝vi（ｉ）・▲▼ −エッヂに対して、 v0（ｉ）＝▲▼・vi（ｉ＋１） である。ここに、 ・は論理積を表わす。
位置関係解析回路31においては、＋エッヂと−エッヂ
の位置関係を解析し、凹に対応する影、及び凸に対応す
る影の長さを検出して出力する。すなわち、前記第３図
に例示したように、右方向からの照明による影の２値画
像に対しては、画像左端から＋エッヂまでの影の長さの
最大値を凸量１、又、−エッヂと＋エッヂの間の影の長
さの最大値を凹量１、左方向からの照明による影の２値
画像に対しては、−エッヂから画像右端までの影の長さ
の最大値を凸量２、−エッヂと＋エッヂの間の影の長さ
の最大値を凹量２として検出するものである。
次に、第６図は第１図の実施例におけるエッヂ検出回
路29,30の一実施例図である。
第６図において、ラインセンサ13の画素数の長さを持
ったシフトレジスタ130a,130bによって、２画素が垂直
方向に切り出され、エッヂ信号が生成される。その他、
131a,131bはアンドゲート、132a,132bはインバータであ
る。
つぎに、第１図の位置関係解析回路31において、上記
凹量１、凹量２を検出する回路の実施例を第７図に、凸
量１を検出する回路の実施例を第８図に、凸量２を検出
する回路の実施例を第９図に示す。
本実施例では、第３図に示す影像において、上下方向
（影の投射方向に直角の方向）がラインセンサの画素の
並び方向に一致するので、凹凸状態の識別および凹凸量
の検出処理はラインセンサの画素毎に行っている。
まず、第７図に示す凹量を検出する回路について説明
する。
本回路における入力信号は、凹量１の検出回路では第
１図の２値化回路20の出力、凹量２の検出回路では第１
図の２値化回路21の出力である。また、Start信号およ
びEnd信号は、第10図に示すように凹凸量を検出すべき
長方形領域の上辺（Start信号）と下辺（End信号）に対
応する信号であり、後述する検出領域生成回路によって
生成されるものである。本凹量検出回路は、上記のStar
t信号とEnd信号とに挾まれた長方形領域に関して、凹部
分に対応する影の長さの最大値を検出し、その結果をメ
モ112aに格納するものである。
入力信号（２値）は、１ライン分の長さを持つメモリ
100aの出力DOと加算器で加算され、一旦ラッチ102aに記
憶された後、セレクタ106aを経由して再びメモリ100aの
同一アドレスに書き込まれる。これによって、ラッチ10
2aとこれに続くラッチ102bには、影の長さの計数値が格
納される。なお、メモリ100aのアドレスは、ラインセン
サの画素の読み出し順に従って、１ライン毎に０から順
に増加するものとする（アドレス生成回路は図示せ
ず）。また、セレクタ106aは、Start信号、または＋エ
ッヂ信号、または−エッヂ信号が入力された場合、０を
選択して、計数値を初期化する。
一方、アンドゲート108b〜108e、109a、オアゲート11
0b、インバータ111a〜111c、１ライン分の長さを持つメ
モリ100c、ラッチ104cを図示するように接続することに
よって、ラッチ104bからは、第10図中、Ａの領域で“1"
となる信号が出力される。メモリ100cのアドレスの生成
法は、上記したメモリ100aと同じである。ラッチ104bの
出力が“1"の場合について、コンパレータ107aの出力Ａ
＜Ｂの出力にしたがって、ラッチ102bの出力またはメモ
リ100bの出力をセレクタ106bにより切り換えてラッチ10
3aに記憶する。すなわち、Ａ≧Ｂの場合Ａを、Ａ＜Ｂの
場合Ｂを記憶する。ラッチ104bの出力が“0"場合は、セ
レクタ106bの出力はＢが選択され、ラッチ103aに記憶さ
れる。ラッチ103aの出力は、メモリ100bの同一アドレス
に書き込まれる。メモリ100bは、メモリ100a、メモリ10
0cと同様、１ライン分の長さを持つメモリであり、ま
た、アドレスの生成法もこれらと同様である。以上の処
理によって、ラッチ103aおよびこれに接続するラッチ10
2cには、第10図に示すStart信号とEnd信号間の特定のｘ
座標において、Ａの領域すなわち−エッヂと＋エッヂに
囲まれた領域が複数あった場合でも、そのなかで最も長
い影の長さが記憶されていることになる。なお、ラッチ
103aは、Start信号によって０に初期化されている。
最後に、End信号以外のところで常に強制的に０にセ
ットされているラッチ103bと、ラッチ102cの出力をコン
パレータ107bで比較し、大きい方をセレクタ106cで選択
する。
これによって、End信号の最後（第Ｔ図において、End
信号の右端）で、ラッチ103cの出力には、Start信号とE
nd信号に挾まれた長方形領域内で、−エッヂと＋エッヂ
に囲まれた領域中の影の長さの最大値が出力される。En
d信号の立ち下がりエッヂをラッチ104d、104eおよびア
ンドゲート108f、インバータ111eで検出し、ラッチ103c
の出力をラッチ105aに記憶し、さらに、順にメモリ112a
に記憶することによって、Start信号とEnd信号に挾まれ
た各検出領域の凹量が検出される。
なお、第７図中、φは画素毎に対応するラインセンサ
のクロックの立上りエッヂでラッチすることを、φはク
ロックの立下がりエッヂでラッチすることを意味し、Ｒ
はリセット信号入力を示す。また、セレクタのSEL信号
入力は、“0"の場合Ａを、“1"の場合Ｂを選択するもの
とする。
第８図、第９図においても、以下の点を除いて第７図
とほぼ同一の構成、動作である。すなわち、ラッチ104g
（第８図）、104k（第９図）の出力は、第10図の領域
Ｂ、Ｃで“1"になるよう回路が構成されている点、およ
び、セレクタ106e（第８図）、106h（第９図）は、それ
ぞれラッチ104g、104kの出力のみで入力データを選択す
る点が異なる。
第11図に上記の検出領域生成回路の実施例を示す。凹
凸量の検出に先立ち、メモリ121aには、Start信号の開
始アドレス（xs,ys）が、メモリ121bにはEnd信号の開始
アドレス（xe,ye）が、またレジスタ122には検出領域の
幅xwが格納されている。なお、（xs,ys）及び（xe,ye）
は、その出現順に、メモリに格納されているものとす
る。検出領域生成回路は、メモリ121a、121bの内容を順
次読み出しながら、xs、xe、xs＋xe、およびxe＋xwとｘ
方向カウンタ120aの出力値の比較、ys、yeとｙ方向カウ
ンタ120bの出力値の比較を、それぞれコンパレータ124
a,124d,124b,124e,124c,124fを用いて実行する。そし
て、これらのコンパレータ出力をアンドゲート125a,125
bを用いて合成することによって、Start信号、End信号
を生成する。なお、xs＋xw、xe＋ｘは、加算器123a,123
bを用いて生成する。また、第11図において、φは画素
毎に対応するラインセンサのクロック、HDは１ライン毎
の同期信号である。
以上述べたごとき位置関係解析回路の実施例によれ
ば、１ライン内に複数の検出対象物が存在している場合
でも、その存在領域を分離して処理できるため、大量の
検出対象物の凹凸状態を同時かつ高速に検出できるとい
う効果がある。
次に２値化したスルーホール充填部の画像および影の
画像から、スルーホールごとに、スルーホール充填部の
面積、周囲長および径の長さと、影像の面積を算出して
欠陥判定を行う方法を２つのしきい値で２値化した場合
の具体例について、以下に説明する。
第２図（ｄ）は、２つのしきい値ＶH1,VH2で２値化し
た２値画像を示したものである。そして、しきい値ＶH1
で２値化した画像から、スルーホール充填部の面積S
H1、周囲長ｌ、径の長さLx、ＬYを求め、しきい値ＶH2
で２値化した画像から、その面積SH2を求め、これらの
出力をもとに欠陥判定を行う、欠陥の判定は、充填状態
が正常な良品をしきい値ＶH1で２値化した場合を基準値
とし、面積SH0、周囲長l0、長さをL0とすると、第２図
（ｅ）で示すように、以下のように判定する。すなわ
ち、 良品…SH1≒SH0,l≒l0,LX≒ＬY≒L0 凹欠陥…SH1≒SH0，SH2＞０ 凸欠陥…SH1＞SH0，SH2＞０ 不足欠陥…SH1＜SH0，SH2＞０ にじみ欠陥…SH1＞SH0,l＞l0 飛散欠陥…SH1＞SH0,l＞l0 である。
第１図に示す実施例では、投影分布から面積、スルー
ホール径、周囲長を検出するように構成しているが、そ
の具体的な方法の例を、第12図を用いて説明する。第12
図において、符号239は得られたスルーホール充填部の
２値画像であり、240,241は２値画像239をそれぞれ水
平、垂直に投影した投影分布である。図において、スル
ーホール充填部の面積は、投影分布240または241の各値
を積算することにより求められる。また、スルーホール
充填部の径の長さＬX,LYは、投影分布241,240の存在す
る範囲から第12図のように求められる。また、周囲長に
関しては、スルーホール充填部の輪郭画像を抽出し、こ
の輪郭画像を水平または垂直に投影した投影分布からそ
の面積を算出すれば、求めることができる。
第13図に、２値信号242から上記輪郭信号を抽出する
輪郭抽出回路34の具体的構成の例を示す。２値信号242
は、走査線の長さに相当する３本のシフトレジスタから
構成されるシフトレジスタ群271に入力された後、シリ
アルイン・パラレルアウトのシフトレジスタから構成さ
れる局部メモリ272の入力される。局部メモリ272のシフ
トレジスタP1，P2，P3，P4の出力はNANDゲート273に入
力され、NANDゲート273の出力とシフトレジスタP0の出
力とはANDゲート74に入力される。このような構成をと
ると、P0が“1"であり、その近傍P1，P2，P3，P4に“0"
があるときANDゲート274の出力が“1"となり、輪郭信号
75がANDゲート274の出力として得られる。
次に、スルーホールごとに投影分布を作成する投影分
布作成回路32,33,39,41の具体的構成の例を第14図によ
り説明する。第14図において、２値信号242は、検出器1
3b,13cの走査線の長さに相当する（ｎ＋１）個のシフト
レジスタからなるシフトレジスタ群243へ入力され、そ
のｎ本のシフトレジスタの出力は、長さｎのシフトレジ
スタ244を介して、加減算回路245へ入力される。加減算
回路245は、シフトレジスタ群243のｎ本のシフトレジス
タの各出力と、水平投影分布メモリ246の各出力とをそ
れぞれ加算し、シフトレジスタ244の各出力を減算し、
その結果が水平投影分布メモリ246へ入力され、そのメ
モリの内容が更新される。一方、シフトレジスタ群243
の第１番目のシフトレジスタの出力と、第（ｎ＋１）番
目のシフトレジスタの出力とは加減算回路247へ入力さ
れて、垂直投影分布メモリ248の出力とそれぞれ加算、
減算され、その結果が垂直投影分布メモリ248へ入力さ
れ、そのメモリの内容が更新される。垂直投影分布メモ
リ248は、走査線の長さに相当する容量を有しており、
走査クロック249を計数し、シフトレジスタ群243の出力
の相当する走査線上の位置をカウンタ250の出力によ
り、そのアドレスｉが指定される。このような構成をと
ると、水平投影分布メモリ246、ＰY（ｊ）（ｊ＝1,…
ｎ）においては、走査線上においてｎ＋１画素の距離を
有する２つの２値信号が加減算されるため、その間のｎ
画素分の２値信号を加算した値が入力されることにな
る。同様に、垂直投影分布メモリ248、ＰX（ｋ）におい
ても、ｎ本の走査線にわたり２値信号を加算した値が入
力される。すなわち、第15図に示すように、二次元画面
251に対し、シフトレジスタ群243の第１番目のシフトレ
ジスタの出力の位置を（i,j）とすると、水平投影分布
メモリ246には領域252の分布が入力されており、垂直投
影分布メモリ248には領域253の分布が入力されることに
なる。
次に、これらの投影分布から面積を算出する面積算出
回路35,36,42の具体的構成の例を第16図に示す。第16図
では、水平投影分布メモリ246から ｎ×ｎ画素の領域における面積算出の例を示してお
り、水平投影分布メモリ246の出力を加算回路254に入力
することにより面積が求められる。
第17図は、水平、垂直投影分布メモリ246,248から、
ｎ×ｎ画素の領域においてスルーホール充填部の径の長
さＬX、ＬYを算出する具体的構成の例を示したものであ
る。第17図において、選択回路255は、水平投影分布メ
モリ246からＰY（１）,PY（２），……ＰY（ｎ）の順に
内容を順次読み出し、その値を比較回路256において
“0"と比較し、“0"以上のとき、カウンタ357を＋１加
える。選択回路255の出力が“0"と等しいことが比較回
路256において検知されると、ＬYレジスタ258とカウン
タ257の値が比較回路259で比較され、カウンタ257の値
が大きいとき、その値をＬYレジスタ258にセットすると
ともに、カウンタ257をクリアする。このような構成を
とると、水平投影分布メモリ246の内容が“0"でなく、
連続している長さの最大値が、水平投影分布メモリ246
をすべて読み出すことにより、ＬYレジスタ258に入力さ
れる。一方、第17図において、選択回路260は、垂直投
影分布メモリ248からＰX（ｊ−ｎ＋１）,PX（ｊ−ｎ＋
２），……ＰX（ｊ）の順にｎ個の内容を順次読み出
し、その値を比較回路261において“0"と比較し、“0"
以上のとき、カウンタ262を＋１加える。選択回路260の
出力が“0"に等しいことが比較回路261において検知さ
れると、ＬXレジスタ263とカウンタ262の値が比較回路2
64で比較され、カウンタ262の値が大きいとき、その値
をＬXレジスタ263にセットするとともに、カウンタ262
をクリアする。このような構成をとると、ＬY検出と同
様に、垂直投影分布メモリ248の内容が“0"でなく、連
続している長さの最大値がＬXレジスタ263の入力され
る。
次に、位置関係解析回路31、面積算出回路35,36,42、
スルーホール径算出回路37,38、および周囲長算出回路4
0を動作させるタイミングについて、第18図を用いて説
明する。第18図では、スルーホール265が一定のピッチ
ｎで配列されている場合について示してあり、画像検出
が矢示のごとく行われるとする。マイクロコンピュータ
27は、フロッピディスク46から入力した設計データをも
とに、第18図に黒丸印で示す座標をスルーホール座標メ
モリ47に入力する。スルーホール座標メモリ47の内容
は、比較回路48において、その座標値が第14図に示した
シフトレジスタ群243の第１番目のシフトレジスタの出
力位置と一致するかどうかが判定され、一致するごと
に、位置関係解析回路31、面積算出回路35,36,42、スル
ーホール径算出回路37,38、および周囲長算出回路40を
起動する。このようにすることにより、スルーホール26
5を囲むｎ×ｎ画素の領域における水平、垂直投影分布
から、面積、周囲長およびスルーホール径を求めること
ができる。また、スルーホールのピッチが数種類存在す
る場合には、スルーホール座標メモリ47に、第18図に黒
丸印で示すような座標を設計データに基づきセットする
ことにより、上記した処理が可能なことも明らかであ
る。
第19図は、ヒストグラム作成回路24,25,26の具体的構
成の例を示したものである。第19図において、ヒストグ
ラムメモリ266は、リニアセンサ13の出力267をドアレス
として選択回路268により読み出され、加算回路269によ
り＋１加えられた後、再び選択回路270によりヒストグ
ラムメモリ266の同じアドレスに加算結果が入力され
る。このような構成をとると、ヒストグラムメモリ266
のドアレスが信号レベルに対応し、その内容が頻度に対
応する検出信号の頻度分布が作成できる。
本実施例の装置においては、座標測長回路44で基板１
の検査位置が測定されるため、設計データにスルーホー
ルの位置情報があって、検査した結果そのスルーホール
が存在しない場合、あるいはその逆の場合も、欠陥とし
て出力することができ、スルーホールの有無の判定も可
能である。
上記実施例のうち凹凸欠陥の検出については影の２
値画像のエッヂ間の幅の長さで凹か凸かを識別、検出す
る方法と、影の２値画像面積を検出する方法について
説明した。これら２方式のうちは凹および凸を確実に
識別できる効果があり、発明者らの実験ではスルーホー
ル充填物あるいは基材に生じる10μｍ程度の凹および凸
を確実に識別し検出できた。
一方の方式は検出感度の点ではより劣るが検出系
が１系統であるため、安価で簡単な構成で凹凸検出がで
きる効果がある。発明者らの実験ではスルーホール充填
物あるいは基材に生じる20μｍ程度の凹凸を確実に検出
できた。
また本実施例では３個の検出系を用いた方式について
説明したが、上記の影の面積を比較する方法で凹凸欠
陥を検出する場合は、検出センサ１個で第２図に示した
凹凸，不足，にじみ，飛散等の識別、検出が可能であ
る。すなわち第１図のラインセンサ13cを用いラインセ
ンサ13bに接続されている２値化回路21,22をシェーディ
ング補正回路23の後段に接続するようにすればよく、検
出センサ１個で第２図に示すこれらの欠陥をすべて検出
でき、安価で簡単な構成で識別検査できる効果がある。
第２図で示した欠陥のうち、断線の要因となる致命欠
陥は凹欠陥および不足欠陥である。第20図（ａ）はスル
ーホールの一部が不足している場合の斜視図で（ｂ）は
断面図である。第１図の実施例では不足欠陥は１方向か
らしか検出していないため第20図に示すようなスルーホ
ール充填部の一部が欠落したような欠陥については検出
感度が低下する。このため第21図に示すように斜め２方
向から検出する構成にするとこれらの不足欠陥の検出能
力も向上する効果がある。第21図の構成はレンズ12a,12
bおよびラインセンサ13a,13bを斜め上方に配置して検出
する点を除いては第１図の実施例の回路を用いることで
実現できる。
以上述べた本発明の実施例によれば、リニアセンサの
一走査線内に複数の検出対象物が存在している場合で
も、その存在領域を分離して処理しているため、一度に
大量の検出対象物を高速に検出できるという効果もあ
る。
〔発明の効果〕
本発明によれば、影の位置関係を解析して充填物の凹
凸状態を識別して凹欠陥を検出し、また、スルーホール
壁面を明るくするように照明して、不足欠陥を検出して
いるため、充填欠陥の中でも導通不良の要因となる重要
な欠陥である、凹欠陥や不足欠陥を確実に識別、検査で
きる効果がある。
またスルーホールに対応する領域ごとに不良内容を解
析して欠陥判定を行なっているため、スルーホールが高
密度に形成されている大形基板も高速に検査できる効果
がある。
【図面の簡単な説明】
第１図は本発明による検査装置の一実施例の構成を示す
構成図、第２図は本発明のよる検査の原理を示す図、第
３図は本発明の凹凸検出原理を示す図、第４図は本発明
の充填不足の検出原理を示す図、第５図は該実施例にお
ける２値化しきい値の求め方を示す説明図、第６図はエ
ッヂ検出回路の実施例図、第７図は凹量を検出する位置
関係解析回路の実施例図、第８図は凸量１を検出する位
置関係解析回路の実施例図、第９図は凸量２を検出する
位置関係解析回路の実施例図、第10図はStart信号及びE
nd信号の位置関係を示す図、第11図はStart信号及びEnd
信号生成回路の実施例図、第12図は投影分布の作成を示
す図、第13図は輪郭抽出回路の構成を示す実施例図、第
14図は投影分布作成回路の構成を示す実施例図、第15図
は投影分布作成回路の動作を示す図、第16図は面積算出
回路の構成を示す実施例図、第17図はスルーホール径算
出回路の構成を示す実施例図、第18図は第１図における
各算出の動作をさせるタイミングの説明図、第19図は第
１図のヒストグラム作成回路の具体的構成を示す説明
図、第20図は充填不足形状を示す図、第21図は本発明の
第２の実施例を示す図である。 １…基板 ９…光源 12…対物レンズ 13…リニアセンサ 14,15,16…画像検出回路 17,18,19…シェーディング補正回路 20,21,22,23…２値化回路 24,25,26…ヒストグラム検出回路 27…マイクロコンピュータ 28…位置合せ回路 29,30…エッヂ検出回路 31…位置関係解析回路 32,33,41…投影分布作成回路 34…輪郭抽出回路 35,36,42…面積算出回路 37,38…スルーホール径算出回路 40…周囲長算出回路 48,49,50,51,52,53,54,55…比較回路 56…判定結果メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜田 利満 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 中川 康夫 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭63−124944（ＪＰ，Ａ) 特開 昭63−241344（ＪＰ，Ａ) 特開 昭48−48183（ＪＰ，Ａ) 特開 昭53−72679（ＪＰ，Ａ) 特開 昭61−230048（ＪＰ，Ａ) 実開 昭59−64559（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01N 21/84 - 21/90 H05K 3/00

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】スルーホールを有する回路基板の前記スル
    ーホールの内部に充填した充填物の充填の状態を検査す
    る方法であって、 前記スルーホールを含む前記回路基板の表面を斜方より
    照明し、 該照明により前記回路基板の表面及び前記スルーホール
    で反射した反射光を前記回路基板の法線方向に対して前
    記照明の方向に傾いた方向から検出して前記スルーホー
    ルを含む前記回路基板表面の画像を得、 該得た画像から前記スルーホールの内壁面からの反射光
    の領域を求め、 該求めた反射光の領域の面積又は長さに基づいて前記ス
    ルーホールの内部への前記充填物の充填の不足欠陥を判
    定する ことを特徴とするスルーホール充填状態検査方法。
  2. 【請求項２】前記画像を、前記スルーホールの内部に充
    填した充填物からの反射光の信号レベルよりも高いレベ
    ルの閾値で２値化することにより、前記スルーホールの
    内壁面からの反射光の領域を求めることを特徴とする請
    求項１記載のスルーホール充填状態検査方法。
  3. 【請求項３】スルーホールを有する回路基板の前記スル
    ーホールの内部に充填した充填物の充填の状態を検査す
    る方法であって、 前記スルーホールを含む前記回路基板の表面を第１の斜
    方から照明し、 該第１の斜方から照明された前記スルーホールを含む前
    記回路基板表面を撮像して前記スルーホールを含む前記
    回路基板表面の第１の画像を得、 前記第１の斜方から照明した前記スルーホールを含む前
    記回路基板の表面を前記第１の斜方と異なる第２の斜方
    から照明し、 該第２の斜方から照明された前記スルーホールを含む前
    記回路基板表面を撮像して前記第１の画像に対応する前
    記スルーホールを含む前記回路基板表面の第２の画像を
    得、 該得た第１の画像での前記スルーホールを含む前記回路
    基板の表面の凹凸により生じる影の幅とエッジ位置情報
    と第２の画像での前記スルーホールを含む前記回路基板
    の表面の凹凸により生じる影の幅とエッジ位置情報とに
    基づいて前記スルーホールに充填された前記充填物の欠
    陥の有無と欠陥の種類とを判定する ことを特徴とするスルーホール充填状態検査方法。
  4. 【請求項４】前記第１の画像を得た後に、前記第１の斜
    方から照明した前記スルーホールを含む前記回路基板の
    表面が前記第１の斜方と異なる第２の斜方から照明され
    る位置に前記回路基板を移動させることにより前記第１
    の画像に対応する前記第２の画像を得ることを特徴とす
    る請求項３記載のスルーホール充填状態検査方法。
  5. 【請求項５】スルーホールを有する回路基板の前記スル
    ーホールの内部に充填した充填物の充填の状態を検査す
    る装置であって、 前記スルーホールを有する回路基板を載置する載置手段
    と、 該載置手段に載置された前記スルーホールを含む前記回
    路基板の表面を斜方より照明する照明手段と、 該照明手段により照明されて前記回路基板の表面及び前
    記スルーホールで反射した反射光を前記回路基板の法線
    方向に対して前記照明の方向に傾いた方向から検出して
    前記スルーホールを含む前記回路基板表面の画像を得る
    撮像手段と、 該撮像手段により得た画像から前記スルーホールの内壁
    面からの反射光の領域を求める領域検出手段と、 該領域検出手段で検出した反射光の領域の面積又は長さ
    に基づいて前記スルーホールの内部への前記充填物の充
    填の不足欠陥を判定する欠陥判定手段とを備えたことを
    特徴とするスルーホール充填状態検査装置。
  6. 【請求項６】前記載置手段は、前記画像検出手段で前記
    回路基板表面の画像を得ているときに、前記回路基板を
    少なくとも１軸方向に連続的に移動させることを特徴と
    する請求項５記載のスルーホール充填状態検査装置。
  7. 【請求項７】前記領域検出手段は、前記撮像手段で得た
    画像を、前記スルーホールの内部に充填した充填物から
    の反射光の信号レベルよりも高いレベルの閾値で２値化
    する２値化回路部を備え、該２値化回路部で２値化した
    画像データに基づいて、前記スルーホールの内壁面から
    の反射光の領域を求めることを特徴とする請求項５記載
    のスルーホール充填状態検査装置。
  8. 【請求項８】スルーホールを有する回路基板の前記スル
    ーホールの内部に充填した充填物の充填の状態を検査す
    る装置であって、 前記スルーホールを有する回路基板を載置する載置手段
    と、 該載置手段に載置された前記スルーホールを含む前記回
    路基板の表面を第１の斜方から照明する第１の照明手段
    と、 該第１の照明手段により照明された前記スルーホールを
    含む前記回路基板表面を撮像して前記スルーホールを含
    む前記回路基板表面の第１の画像を得る第１の画像検出
    手段と、 前記第１の照明手段で照明した前記スルーホールを含む
    前記回路基板の表面を前記第１の照明手段と異なる第２
    の斜方から照明する第２の照明手段と、 該第２の照明手段により照明された前記スルーホールを
    含む前記回路基板表面を撮像して前記第１の画像検出手
    段で得た第１の画像に対応する前記スルーホールを含む
    前記回路基板表面の第２の画像を得る第２の画像検出手
    段と、 前記第１の画像検出手段で得た第１の画像での前記スル
    ーホールを含む前記回路基板の表面の凹凸により生じる
    影の部分の幅とエッジ位置情報と前記第２の画像検出手
    段で得た第２の画像での前記スルーホールを含む前記回
    路基板の表面の凹凸により生じる影の部分の幅とエッジ
    位置情報とに基づいて前記スルーホールに充填された前
    記充填物の欠陥の有無と欠陥の種類とを判定する欠陥判
    定手段と を備えたことを特徴とするスルーホール充填状態検査装
    置。
  9. 【請求項９】前記載置手段は、前記台１及び第２の画像
    検出手段でそれぞれ前記回路基板表面の画像を得ている
    ときに、前記回路基板を少なくとも１軸方向に連続的に
    移動させることを特徴とする請求項８記載のスルーホー
    ル充填状態検査装置。
JP63251758A 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置 Expired - Fee Related JP2771190B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63251758A JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置
US07/416,934 US5015097A (en) 1988-10-07 1989-10-04 Method for inspecting filled state of via-holes filled with fillers and apparatus for carrying out the method
KR1019890014209A KR920005987B1 (ko) 1988-10-07 1989-10-04 충전물로 충전된 스루홀의 충전상태를 검사하는 방법 및 그 방법을 실시하는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63251758A JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置

Publications (2)

Publication Number Publication Date
JPH02100393A JPH02100393A (ja) 1990-04-12
JP2771190B2 true JP2771190B2 (ja) 1998-07-02

Family

ID=17227487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63251758A Expired - Fee Related JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置

Country Status (3)

Country Link
US (1) US5015097A (ja)
JP (1) JP2771190B2 (ja)
KR (1) KR920005987B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600734A (en) * 1991-10-04 1997-02-04 Fujitsu Limited Electron beam tester
US5150422A (en) * 1989-03-31 1992-09-22 Dainippon Screen Mfg. Co., Ltd. Method of and apparatus for inspecting conductive pattern on printed board
CA2044820C (en) * 1990-06-19 1998-05-26 Tsugito Maruyama Three-dimensional measuring apparatus
US5198878A (en) * 1990-11-30 1993-03-30 International Business Machines Corporation Substrate machining verifier
JPH05223532A (ja) * 1991-07-10 1993-08-31 Raytheon Co 自動視覚検査システム
US5220617A (en) * 1991-09-04 1993-06-15 International Business Machines Corporation Method and apparatus for object inspection
US5216485A (en) * 1991-09-04 1993-06-01 International Business Machines Corporation Advanced via inspection tool (avit)
US5515452A (en) * 1992-12-31 1996-05-07 Electroglas, Inc. Optical character recognition illumination method and system
JP3051279B2 (ja) * 1993-05-13 2000-06-12 シャープ株式会社 バンプ外観検査方法およびバンプ外観検査装置
US5991436A (en) * 1995-06-30 1999-11-23 Cognex Corporation Apparatus and method for inspecting wirebonds on leads
US5926557A (en) * 1997-02-26 1999-07-20 Acuity Imaging, Llc Inspection method
US6246788B1 (en) * 1997-05-30 2001-06-12 Isoa, Inc. System and method of optically inspecting manufactured devices
US6496559B1 (en) 2000-06-28 2002-12-17 Advanced Micro Devices, Inc. Sample preparation for inspection of ball contacts and internal vias
JP3671822B2 (ja) 2000-07-26 2005-07-13 株式会社日立製作所 欠陥検査方法および欠陥検査システム
US6384911B1 (en) * 2000-09-19 2002-05-07 Machvision, Inc. Apparatus and method for detecting accuracy of drill holes on a printed circuit board
US20060291715A1 (en) * 2005-06-24 2006-12-28 Mv Research Limited Machine vision system and method
JP4825643B2 (ja) * 2006-11-14 2011-11-30 日置電機株式会社 プリント基板の穴充填部欠陥検査システム及び欠陥検査方法
US7903864B1 (en) * 2007-01-17 2011-03-08 Matrox Electronic Systems, Ltd. System and methods for the detection of irregularities in objects based on an image of the object
JP4978215B2 (ja) * 2007-01-30 2012-07-18 トヨタ自動車株式会社 加工面欠陥判定方法
IL188029A0 (en) * 2007-12-10 2008-11-03 Nova Measuring Instr Ltd Optical method and system
CN101576508B (zh) * 2009-05-27 2011-09-21 华南理工大学 芯片外观缺陷自动检测装置及检测方法
KR101337328B1 (ko) * 2012-07-13 2013-12-06 홍익대학교 산학협력단 형태필터를 이용한 영상처리 방식의 콘크리트 혼합물의 골재 선별 시스템 및 그 방법
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
WO2016006039A1 (ja) * 2014-07-08 2016-01-14 日産自動車株式会社 欠陥検査装置及び生産システム
JP6225222B1 (ja) 2016-06-14 2017-11-01 Ckd株式会社 半田印刷検査装置
JP6506784B2 (ja) * 2017-01-30 2019-04-24 名古屋電機工業株式会社 検査情報表示装置、検査情報表示方法および検査情報表示プログラム
JP6997038B2 (ja) 2018-05-16 2022-01-17 富士フイルム株式会社 マイクロニードルアレイの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883714A (ja) * 1972-02-07 1973-11-08
IS1094B6 (is) * 1976-12-10 1982-09-24 Ashimori Kogyo Kabushiki Kaisha, (Ashimori Industry Co., Ltd.) Tæki til að búa til nýja gerð af korklínu
JPS5821550A (ja) * 1981-07-31 1983-02-08 Matsushita Electric Works Ltd 傷検出装置
JPS5892904A (ja) * 1981-11-30 1983-06-02 Hitachi Ltd 面方向の検出方法及び同装置
JPS58115314A (ja) * 1981-12-28 1983-07-09 Matsushita Electric Works Ltd 平坦度測定装置
JPS58153328A (ja) * 1982-03-09 1983-09-12 Hitachi Ltd イメ−ジセンサの受光感度不均一補正方式
JPS6022611A (ja) * 1984-06-28 1985-02-05 Matsushita Electric Ind Co Ltd 高さ測定装置
JPS6117049A (ja) * 1984-07-02 1986-01-25 Fujitsu Ltd スル−ホ−ル検査装置
JPS61230048A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 異物検出方法
JPH0652244B2 (ja) * 1986-11-14 1994-07-06 株式会社日立製作所 スル−ホ−ル充填状態検査方法
JPH06103273B2 (ja) * 1987-03-30 1994-12-14 株式会社日立製作所 スル−ホ−ル充填状態検査方法およびその装置

Also Published As

Publication number Publication date
KR900007289A (ko) 1990-05-09
KR920005987B1 (ko) 1992-07-25
US5015097A (en) 1991-05-14
JPH02100393A (ja) 1990-04-12

Similar Documents

Publication Publication Date Title
JP2771190B2 (ja) スルーホール充填状態検査方法およびその装置
US20060133660A1 (en) Apparatus and method for detecting defect existing in pattern on object
EP0467149A2 (en) Method of and device for inspecting pattern of printed circuit board
EP0466013B1 (en) Method of and device for inspecting pattern of printed circuit board
JP4408298B2 (ja) 検査装置及び検査方法
WO2004083901A2 (en) Detection of macro-defects using micro-inspection inputs
JP2003065966A (ja) フィルムに対する異物検査方法およびその装置
JP3257010B2 (ja) パターン検査方法及び装置
JPH0737891B2 (ja) 凹凸状態検出装置
JP2954381B2 (ja) パターン検査方法及び装置
JP3089079B2 (ja) 回路パターンの欠陥検査方法
JP3189796B2 (ja) 欠陥検査方法及び装置
JPH11352073A (ja) 異物検査方法および装置
JP2000046748A (ja) 導体パターンの検査方法およびその装置並びに多層基板の製造方法
JPH0666528A (ja) 外観検査方法及び装置
JPH06103273B2 (ja) スル−ホ−ル充填状態検査方法およびその装置
JP2596158B2 (ja) 部品認識装置
JP3283866B2 (ja) 回路パターンの欠陥検査方法及びその装置
JP3166984B2 (ja) スルーホール充填状態検査方法とその装置
JPH06305110A (ja) 印刷スクリーンの目詰まり検査装置及び方法
JP2536745B2 (ja) 基板のカツト状態検査方法
JP2756738B2 (ja) 半導体装置の外観検査装置
JPH0814546B2 (ja) 光学式形状検査装置
KR100529929B1 (ko) 플라즈마 디스플레이 패널 격벽의 검사장치 및 그 방법
JP3400797B2 (ja) 回路パターンの欠陥検査方法及びその装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees