JPH02100393A - スルーホール充填状態検査方法およびその装置 - Google Patents

スルーホール充填状態検査方法およびその装置

Info

Publication number
JPH02100393A
JPH02100393A JP63251758A JP25175888A JPH02100393A JP H02100393 A JPH02100393 A JP H02100393A JP 63251758 A JP63251758 A JP 63251758A JP 25175888 A JP25175888 A JP 25175888A JP H02100393 A JPH02100393 A JP H02100393A
Authority
JP
Japan
Prior art keywords
filling
hole
optical image
defect
shadow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63251758A
Other languages
English (en)
Other versions
JP2771190B2 (ja
Inventor
Mineo Nomoto
峰生 野本
Takanori Ninomiya
隆典 二宮
Hiroya Koshishiba
洋哉 越柴
Toshimitsu Hamada
浜田 利満
Yasuo Nakagawa
中川 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63251758A priority Critical patent/JP2771190B2/ja
Priority to KR1019890014209A priority patent/KR920005987B1/ko
Priority to US07/416,934 priority patent/US5015097A/en
Publication of JPH02100393A publication Critical patent/JPH02100393A/ja
Application granted granted Critical
Publication of JP2771190B2 publication Critical patent/JP2771190B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95692Patterns showing hole parts, e.g. honeycomb filtering structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/60Analysis of geometric attributes
    • G06T7/64Analysis of geometric attributes of convexity or concavity
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N2021/95638Inspecting patterns on the surface of objects for PCB's
    • G01N2021/95653Through-holes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8806Specially adapted optical and illumination features
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Quality & Reliability (AREA)
  • Biochemistry (AREA)
  • Geometry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線基板(セラミック等で形成され
た配線基板を含む)において、表裏配線間等を電気的に
接続するために形成したスルーホールに充填された充填
物の充填状態を検査する方法およびその装置に関する。
〔従来の技術〕
従来、ポリイミド等を基材とし、銅配線で形成されてい
る透光性のプリント配線基板のスルーホール検査方法と
して、特開昭61−17049号公報で開示されている
方法があり、一般の充填物の充填不良を検出する方法と
しては、特開昭55−118753号公報で開示されて
いる方法がある。
一方、対象物に対して斜め方向より照明を行ない、その
時に生じる影の長さを計測することによって、対象物の
高さを検出するものがある。例えば、特開昭60−22
611号、特開昭58−92204号にはこの種の方式
が開示されている。
〔発明が解決しようとする課題〕
上記従来技術はいずれの方式も、対像物がある基準面か
ら出っ張ているか、八つこんでいるかの識別ができず、
スルーホールに充填された充填不良を検出する点につい
て配慮がなされていない。
本発明の第1の目的は、導通不良の要因となる凹欠陥、
不足欠陥を他の欠陥と識別して高精度で検出し得ように
したスルーホール充填状態検査方法およびその装置を提
供することにある。
また、本発明の第2の目的は、回路基板のスルーホール
への充填物の充填状態の自動検査を高速で、且つ好適に
実現できるようにしたスルーホール充填状態検査方法お
よびその装置を提供することにある。
〔課題を解決するための手段〕
上記目的は、充填されたスルーホールを有する回路基板
の光学画像を検出し、該光学画像を解析して充填物の凹
凸状態を識別し5上記充填物の凹欠陥及び不足欠陥を検
出するスルーホール充填状態検査方法およびその装置に
より達成できるようにした。
また、上記目的を、充填されたスルーホールを有する回
路基板に対し、充填物の凹凸状態によって影を形成すべ
く複数方向から光を照射し、該複数の影の光学画像を独
立して検出し、それぞれの影の画像の位置関係を解析し
て充填物の凹凸状態を識別し、影の長さに基いて充填物
の凹欠陥を検出するスルーホール充填状態検査方法およ
びその装置により達成できるようにした。
また、上記目的は、充填されたスルーホールを有する回
路基板に対し、充填物の凹凸状態によって影を形成すべ
く複数方向からの光の各々を異なる位置で照射し、該複
数の影の光学画像を上記具なる位置で独立して検出し、
それぞれの影の画像の位置関係を解析して充填物の凹凸
状態を識別し、影の長さに基いて充填物の凹欠陥を検出
するスルーホール充填状態検査方法およびその装置によ
り達成できるようにした。
また、上記目的を、充填されたスルーホールを有する回
路基板に対し、スルーホールの壁面を明るくすべく光を
照射し、上記回路基板の光学画像を検出し、該光学画像
の充填部分の大きさを解析し、該大きさの減小をもって
充填物の不足欠陥を検出するスルーホール充填状態検査
方法およびその装置により達成できるようにした。
また、上記目的を、充填されたスルーホールを有する回
路基板の光学画像を検出し、該光学画像をスルーホール
に対応する領域毎に分割して解析し、充填物の欠陥を検
査するスルーホール充填状態検査方法およびその装置に
より達成できるようにした。
また、上記目的を、充填されたスルーホールを有する回
路基板に対して光を斜め照明し、−に記回路基板からの
光学画像を光検出器により検出し、該光学画像における
充填物の凹凸により生じる影像画像からそれぞれの影領
域を抽出し、それぞれの影領域の片側の境界をそれぞれ
異なった方向について検出し、該検出された境界の位置
関係から凹凸を識別し、上記影領域の幅を検出すること
によって凹凸量を検出してその量に応じて充填物の欠陥
を判定し、更に光検出器から検出される光学画像に基づ
く基板及びスルーホール壁面と充填物との明暗コントラ
スト画像から得られる充填部分の画像形状に基いて充填
物の不足欠陥と他の欠陥を識別して判定するスルーホー
ル充填状態検査方法および装置によって達成された。
〔作用〕
セラミック等で形成されている多層配線基板においては
、それらの基板に形成されている表裏プリント配線間ま
たは各層プリント配線間の電気的接続のために、形成さ
れたスルーホールに電気伝導性の良好な物質(一般には
タングステンあるいはモリブデン)が充填されている。
ところが、このスルーホールの充填物の充填状態は常に
良好な状態にあるとは限らず、充填物が基材となるセラ
ミック等の面から突出していたりあるいはまた基材面以
下に不足していたり、充填物の一部が欠落したり、充填
物が基材面上に必要以上に形成されたりすることがある
。これらの欠陥は、電気的接続の目、的を阻害し、プリ
ント配線基板の信頼性を大幅に低下させるため、これら
の欠陥は迷電に検査する必要がある。即ち、スルーホー
ル内に充填された充填物の形状不良(例えば、第2図に
示す凹欠陥、凸欠陥、不足欠陥、にじみ欠陥、飛散欠陥
)を検出する必要がある。しかし、多重に積層して回路
を形成する多層セラミック基板に用いるグリーンシート
においては第2図に示すこれらの欠陥のうち、凹欠陥や
不足欠陥は導通不良となる重要な欠陥であり、他の欠陥
よりも高感度で検出する必要がある。一方凸、にじみ、
飛散等の欠陥はシミートの要因となるが凹欠陥や凸欠陥
と同等の検出感度できびしく検出しすぎると、良品とし
て見逃して良いものまで欠陥として検出するおそれがあ
る。そこで、第2図に示すこれらの欠陥を識別して検出
し、欠陥の種類に応じて検出感度を可変して検査する必
要がある。また、上記多層セラミック基板各層に用いら
れるグリーンシートには、基板1枚当り一万点以上にも
及ぶスルーホールが形成されておりこのスルーホールに
充填された導体の充填状態を、欠陥検出に十分な精度で
、十分高速で自動検査する必要がある。しかしながら、
本発明によれば、これを満足させることができる。
即ち、更に本発明の作用を具体的に説明する。
第2図(a)はスルーホールにおける充填物の充填状態
を示したもので、欠陥には、凹欠陥、凸欠陥、不足欠陥
、にじみ欠陥および飛散欠陥がある。第2図(b)(c
)は、スルーホールを斜方照明して検出した画像と画像
信号をしめした図である。凹凸により生じる影の画像信
号はスルーホール充填部より低いレベルとなる。このた
め凹凸検出には影のみを検出する図中VH2で2値化し
た2値画像を用いると他の欠陥との識別が可能である。
不足欠陥検出には画像信号レベルの中央付近VHIで2
値化した2値画像をもちいる。また、微小な飛散欠陥等
を検出するためには基材レベルに近い2値化閾値を新た
に設定してもよい。上記した複数の2値化閾値で得られ
た2値画像から後述する各々、の欠陥を検出する。
次に凹および凸を識別し凹凸欠陥を検出する原理につい
て説明する。第3図は、斜め上方から特定の対象物に対
して照明光をあてた場合における影のでき方を示す図で
ある。
第3図に示すように、左斜め上方からの照明光によって
生じる影の左側のエッヂは、対象物の左から右に下がる
段差位置に対応することがわかる。
逆に、右斜め上方からの照明光によって生じる影の右側
のエッヂは、対象物の右から左に下がる段差位置に対応
する。従って、第3図に示すように、左斜め照明による
影の左側エッチ(以下、十エッヂと呼ぶ)と右斜め照明
による影の右側エッチ(以下、−エッヂと呼ぶ)との位
置関係により、対象物の凹凸状態が識別できる。すなわ
ち、同図左から右に向かって、十エッヂ、−エッヂの順
の場合は凸、−エッヂ、十エッヂの順の場合は凹である
。さらに、画像左はしから初めての十エッヂまでの影の
長さ、最後の一エッヂから画像右はじまでにある影の長
さが凸量、−エッヂと十エッヂの間の影の長さが目量に
対応する。それぞれの影の長さをΩ、基準面から照明光
の光軸への角度を0とし、影の検出を基準面に対して垂
直方向から行なうものとすると、対象物が凸の場合の基
準面からの高さhは、 h = Q tanθ と表わされる。
一方、凹の場合は、凹の部分の幅をdとすればとなる。
なお、Qから必ずしもhが一意的に求まるわけではない
が、スルーホール等の欠陥の検出においては、d、h共
に欠陥検出基準として設定される場合が多いので、θを
適当に選べば、Qから凹の欠陥の程度に対応する量が得
られるので、欠陥検出上は問題がない。
第4図は不足欠陥の検出原理を示す。充填不足のスルー
ホールを斜方照明して検出するとスルーホール壁面が明
るく検出される。このため図中の2値化レベル(1)で
2値化して得られる2値画像(1)は、基材部表面まで
充填されているスルーホールより充填部の面積が小さく
検出される。また、基材部より明るく検出されるスルー
ホール壁面の不足個所を検出するためには、2値化レベ
ル(2)で2値化すると、不足欠陥が発生したときだけ
2値画像(2)が検出される。そこで2値化レベル(1
)、(2)のいずれか一方あるいは両方を用いて2値化
して得られる検出画像の、面積あるいは径の長さを比較
することにより、良品あるいは他の欠陥と不足欠陥との
識別が可能となる。
にじみ欠陥は第2図(b)の検出画像から明らかなよう
に良品よりも充填物が大きく検出される。
このため検出画像の面積あるいは周囲長を比較し。
て基準値より大きいものを欠陥として識別することがで
きる。飛散欠陥も同様スルーホール充填部の検出画像面
積、周囲長、径の長さを比較して良品及び他の欠陥と識
別することができる。
〔実施例〕
以下、本発明の一実施例を図面に従って説明する。
第1図は該実施例のスルーホール充填状態検査装置の構
成を示す図である6図において、ステージベース2上に
はXステージ3を介してYステージ4が設置されてXY
ステージが構成されており。
このYステージ4の上に被検査物体である基板1が搭載
されている。上記Xステージ3およびYステージ4は、
それぞれ外部駆動装置であるX軸部動部5およびYlf
IIl駆動部6に連結されていて、それぞれX方向およ
びY方向に移動されるようになっている。上記Xステー
ジ3およびYステージ4の移動量は、それぞれX軸測長
器7およびY軸測長器8により測定される。
基板1は平行光源9aによって斜め方向より照明され、
この部分が垂直上方よりレンズ12aを介してラインセ
ンサ13aで検出される。照明系と検出系の光軸のなす
平面は、検出対象物面に対して垂直である。また、ライ
ンセンサ13aの検出領域は、この平面に対して垂直で
ある。
一方、ラインセンサ13aの検出領域に平行で、かつ距
RDIIlれた部分をやはり斜め逆方向より平行光源2
bで照明し、この部分をレンズ12b、12Cを介して
ラインセンサ13b、1.3cで検出する。
さらに、平行光源9の斜め上方よりレンズ12を介して
ラインセン−サ13cで検出する。また、光源2aはラ
インセンサ13aの検出領域を、光源2hはラインセン
サ13b、13cの検出領域をそれぞれ別々に照明する
ようにする。」二記の構成において、検出対象物1をラ
インセンサ13a 、 13b 、 13cの検出長手
方向に平行でない方向に水平移動させれば、それぞれの
ラインセンサ13a 、 13b 、 13cから画像
検出回路を介して2次元画像が得られる。
そして、それぞれのラインセンサ13a 、 13b 
、 f3Cの出力信号をシェーディング補正回路+7.
18゜19を通し、2値化回路20.21.22.23
およびヒストグラム作成回路24.25.26へ入力さ
れる。ヒストグラム作成回路24.25.26は、前記
しきい値を求めるために、検出した画像信号レベルの頻
度を算出するもので、その出力はマイクロコンピュータ
27へ入力され、2値化回路20.21.22.23の
それぞれのしきい値VI11. Vl+2. V113
が演算により求められる。2値化回路20.21は、基
板あるいは充填物に生じる影を検出するもので、その出
力は位置合せ回路28でラインセンサ検出位置のずれを
補正し、2つのラインセンサ13a、13bが、それぞ
れ異なった方向からの照明による画像を、あたかも同時
に検出しているようになる。
エッチ検出回路29.30は、影領域の十エッヂ又は−
エッヂの検出を行なうものであり、位置関係解析回路3
1においては、十エッヂと一エッヂの位置関係を解析し
、凹に対応する影、及び凸に対応する影の長さを検出し
て出力する。他方2値化回路22および23の出力は、
投影分布作成回路32.33および輪郭抽出回路34へ
入力される。投影分布作成回路32.33は、2値化信
号によって水平および垂直方向の投影分布を作成するも
ので、その分布から、スルーホール充填部の面積、径が
、それぞれ面積算出回路35.36、スルーホール径算
出回路37、38において算出される。輪郭抽出回路3
4は、2値化信号によってスルーホール充填部の輪郭を
抽出するもので、抽出した輪郭信号は投影分布作成回路
39へ入力されて、水平または垂直方向の投影分布が作
成され、その分布から、スルーホール充填部の周囲長が
周囲長算出回路40において算出される。一方、2値化
回路21の出力は投影分布作成回路41に入力それ、そ
の分布から、面積算出回路42において、スルーホール
ごとにその影の面積が算出される。
座標発生回路40は、前記画像検出回路14.15゜1
6のいずれかから検出器13a 、 13b 、 13
cの走査クロックを入力して、検出器の走査位置座標を
作成するものである。一方、座標測長回路44は、X軸
測長器7およびY@tIM長器8の長刀8入力し。
検出器13a 、 13b 、 13cの位置座標を検
出している。マイクロコンピュータ27は、xY駆動制
御部45を介してX軸駆動部5およびY軸駆動部6を制
御し、さらに座標測長回路41から検出器13a、13
b、13cの位置を入力できるように構成されている。
また、フロッピディスク46には、基板1に形成されて
いるスルーホールの設計データ(位置。
スルーホール径、スルーホールピッチ等)が記憶されて
おり、そのデータはマイクロコンピュータ27に入力さ
れ、そのデータに従ってXステージ3およびXステージ
4が駆動される。さらに、スルーホールの位置座標が、
マイクロコンピュータ27からスルーホール座標メモリ
47へ入力され、スルーホール座標メモリ47の内容と
、座標発生回路43および座標測長回路44の出力とが
比較回路48おいて比較され、スルーホールの画像が検
知されたことを検知するごとに信号を出力して1位置関
係解析回路31、面積算出回路35.36.42、スル
ーホール径算出回路37.3g、および周囲長算出回路
40が起動される。そして1位置関係解析回路31、面
積算出回路35.36.42.スルーホール径算出回路
37゜38、周囲長算出回路40の各出力は、マイクロ
コンピュータ27により設定された各基準値と、それぞ
れ比較回路49.50.51.52.53.54.55
において比較され、充填状態の良否が判定される。比較
回路49.50.51.52.53.54.55の出力
は、スルーホール座標メモリ47の対応する座標と合わ
せて、判定結果メモリ56に書き込まれる。マイクロコ
ンピュータ27は、判定結果メモリ55の内容を入力し
、判定結果をプリンタ57へ出力する。
この装置による検査は、基板1を対物レンズ9に対して
往復矢印Aのように動かし、順次全面を走査して行う、
この矢印Aのように基板1を移動させるため、マイクロ
コンピュータ27は、XY駆動制御部42を介し、X軸
駆動部5およびY軸駆動部6を制御する。
また、照明方法としては、点光源となる水銀灯やキセノ
ン灯を光源10として用い、コンデンサレンズ11で平
行光束の照明にして、回折現象を極力少なくすると、影
像の出力、が出やすい利点がある。
上記構成の装置において、検出された画像はまずシェー
ディング補正回路17.18.19に入力され照明むら
、ラインセンサ13a 、 13b 、 13cの感度
むらを補正する。このシェーディング補正口y&17゜
18、19は例えば、特開昭57−35721号に開示
された回路と同様なものである。シェーディング補正さ
れた画像信号は2値化回路20.21.22゜23で、
それぞれの2値化しきい値VH工、v11□で2値化さ
れる。この2値化しきい値の求め方について第5図によ
り説明する。すなわち、第5図(a)のように検出した
画像信号から、その頻度分布を第5図(b)のように求
める。そして、求めた頻度分布について、第5図(b)
に示すように、基板の信号レベルHmaxと充填部の信
号レベルHwinを求め、これらの出力に基づき、しき
い値とする2値化レベルVl(0,Vl12を演算によ
り決定する。
これらの動作は、第1図に示すヒストグラム作成回路2
4.25.26およびマイクロコンピュータ27で行オ
〕れる。これらの2値化レベルの決定は、自動検査の前
に、あらかじめ、被検査基板を用いて行っておけばよい
上記の方法で2値化したスルーホール充填部の画像およ
び影の画像から、スルーホールごとに、影像のエツジの
位置関係を解析し、凹に対応する影、及び凸に対応する
影の長さを検出、影像の面積を検出、スルーホール充填
部の面積、周囲長および径の長さを検出して欠陥判定を
行う。
つぎに、凹および凸を識別して四端、6量を検出する方
法について詳細に説明する。2値化回路20.21は、
基板あるいは充填物に生じる影を検出するための2値化
信号を得るものである。ラインセンサ検出位置のずれを
補正するため1位置合せ回路28で一方のラインセンサ
の信号を遅らせ、2つのラインセンサ13a、13bが
、それぞれ異なった方向からの照明による画像を、あた
かも同時に検出しているようにする。位置合せ回路28
には、FIFO(First  −In    Fir
st−(’)ut)動作をする画像用メモリを用いるこ
とができる。エッチ検出回路29.30は、影領域の十
エッヂ又は−エッヂの検出を行うものであって、隣り合
った入力信号値をvi(i)、vi(i+1)、出力信
号をV。(i)としたとき、 +エッヂに対して。
v、(i)=vf(i)・viN、+1)−エツヂに対
して、 vo(i) =vi(i)・vi(i+1)である。こ
こに、−は否定、・は論理積を表わす。
位置関係解析回路31においては、+エッヂと一エッヂ
の位置関係を解析し、凹に対応する影、及び凸に対応す
る影の長さを検出して出力する。すなわち、前記第3図
に例示したように、右方向からの照明による影の2値画
像に対しては、画像左端から十エッヂまでの影の長さの
最大値を6量1、又、−エッヂと十エッヂの間の影の長
さの最大値を回置1、左方向からの照明による影の2値
画像に対しては、−エッヂから画像右端までの影の長さ
の最大値を6量2、−エッヂと十エッヂの間の影の長さ
の最大値を回置2として検出するものである。
次に、第6図は第1図の実施例におけるエッチ検出回路
29.30の一実施例図である。
第6図において、ラインセンサ13の画素数の長さを持
ったシフトレジスタ130a 、 130bによって。
2画素が垂直方向に切り出され、エッチ信号が生成され
る。その他、131 a 、 131 bはアンドゲー
ト。
132a 、 132bはインバータである。
つぎに、第1図の位置関係解析回路31において。
上記回置1、回置2を検出する回路の実施例を第7図に
、6量1を検出する回路の実施例を第8図に、6量2を
検出する回路の実施例を第9図に示す。
本実施例では、第3図に示す影像において、上下方向(
影の投射方向に直角の方向)がラインセンサの画素の並
び方向に一致するので、凹凸状態の識別および凹凸量の
検出処理はラインセンサの画素毎に行っている。
まず、第7図に示す回置を検出する回路について説明す
る。
本回路における入力信号は、四端1の検出回路では第1
図の2値化回路20の出力、回置2の検出回路では第1
図の2値化回路21の出力である。また、5tart信
号およびEnd信号は、第1O図に示すように凹凸量を
検出すべき長方形領域の上辺(Start、信号)と下
辺(End信号)に対応する信号であり、後述する検出
領域生成回路によって生成されるものである。水門量検
出回路は、上記の5tart信号とEnd信号とに挾ま
れた長方形領域に関して、開部分に対応する影の長さの
最大値を検出し、その結果をメモ]、12aに格納する
ものである。
入力信号(2値)は、1ライン分の長さを持つメモリ1
00aの出力DOと加算器で加算され、旦ラッチ102
aに記憶された後、セレクタ106aを経由して再びメ
モリ100aの同一アドレスに書き込まれる。これによ
って、ラッチ102aとこれに続くラッチ102bには
、影の長さの計数値が格納される。なお、メモリ100
 aのアドレスは、ラインセンサの画素の読み出し順に
従って、1ライン毎に0から順に増加するものとする(
アドレス生成回路は図示せず)、また、セレクタ106
aは、5tart信号、または十エッヂ信号、または−
エッヂ信号が入力された場合、0を選択して、計数値を
初期化する。
一方、アンドゲート108 b −108e、109a
、オアゲート110b、  インバータ1lla〜1l
lc、1ライン分の長さを持つメモ’月00c、ラッチ
104cを図示するように接続することによって、ラッ
チ1゜4bからは、第10図中、Aの領域で1′1″′
となる信号が出力される。メモリ 100cのアドレス
の生成法は、上記したメモリ】00a と同じである。
ラッチ104b  の出力がIt l ljの場合につ
いて、コンパレータ107a  の出力A<Bの出力に
したがって、ラッチ102bの出力またはメモリ100
bの出力をセレクタ106 bにより切り換えてラッチ
103 aに記憶する。すなわち、A≧Bの場合Aを、
A<Bの場合Bを記憶する。ラッチ104bの出力が“
0″の場合は、セレクタ106bの出力はBが選択され
、ラッチ103 aに記憶される。ラッチ103 aの
出力は、メモリtoo bの同一アドレスに書き込まれ
る。メモリ100bは、メモリ100a、メモリ100
cと同様、1542分の長さを持つメモリであり、また
、アドレスの生成法もこれらと同様である。以上の処理
によって、ラッチ103 aおよびこれに接続するラッ
チ102cには、第10図に示す5tart信号とEn
d信号信号待定のX座標において、Aの領域すなわち一
エッヂと十エッチに囲まれた領域が複数あった場合でも
、そのなかで最も長い影の長さが記憶されていることに
なる。なお、ラッチ103aは、5tart信号によっ
て0に初期化されている。
最後に、End信号以外のところで常に強制的に0にセ
ットされているラッチ103bと、ラッチ102cの出
力をコンパレータ107 bで比較し、大きい方をセレ
クタ106 cで選択する。
これによって、End信号の最後(第1図において、E
nd信号の右端)で、ラッチ103cの出力には、5t
art信号とEnd信号に挾まれた長方形領域内で、−
エッヂと十エッヂに囲まれた領域中の影の長さの最大値
が出力される。End信号の立ち下がりエッヂをラッチ
104d 、 104eおよびアンドゲート108 f
、インバータ1llaで検出し。
ラッチ103cの出力をラッチ105aに記憶し、さら
に、順にメモリ112 aに記憶することによって。
Sta rt信号とEnd信号に挾まれた各検出領域の
回置が検出される。
なお、第7図中、φは画素毎に対応するラインセンサの
クロックの立上りエッチでラッチすることを、φはクロ
ックの立下がりエッヂでラッチすることを意味し、Rは
リセット信号入力を示す。
また、セレクタのSEL信号入力は、′0”の場合Aを
、“1”の場合Bを選択するものとする。
第8図、第9図においても、以下の点を除いて第7図と
ほぼ同一の構成、動作である。すなわち、ラッチ104
g(第8図)、104k(第9図)の出力は、第10図
の領域B、Cで“1″になるよう回路が構成されている
点、および、セレクタ]、06e(第8図)、106h
(第9図)は、それぞれラッチ104 g、104にの
出力のみで入力データを°選択する点が異なる。
第11図に上記の検出領域生成回路の実施例を示す。凹
凸量の検出に先立ち、メモリ121aには、5tart
信号の開始アドレス(xs、 ys)が、メモリ121
bにはEnd信号の開始アドレス(xe。
ye)が、またレジスタ122には検出領域の幅xwが
格納されている。なお、(Xli* ys)及び(xe
ye)は、その出現類に、メモリに格納されているもの
とする。検出領域生成回路は、メモリ121a、121
bの内容を順次読み出しながら、XS、xe、  xs
+xe、およびxe+xすとX方向カウンタ120aの
出力値の比較、ys、yeとy方向カウンタ120bの
出力値の比較を、それぞれコンパレータ124a 、 
124d 、 124b 、 124e 、 124c
 、 124fを用いて実行する。そして、これらのコ
ンパレータ出力をアンドゲート125a 、 125b
を用いて合成することによって、 5tart信号、E
nd信号を生成するφなお、xs+xw、xe+xは、
加算器123a 、 123bを用いて生成する。また
、第11図において、φは画素毎に対応するラインセン
サのクロック、HDは1ライン毎の同期信号である。
以上述べたごとき位置関係解析回路の実施例によれば、
1ライン内に複数の検出対象物が存在している場合でも
、その存在領域を分離して処理できるため、大量の検出
対象物の凹凸状態を同時がつ高速に検出できるという効
果がある。
次に2値化したスルーホール充填部の画像および影の画
像から、スルーホールごとに、スルーホール充填部の面
積、周囲長および径の長さと、影像の面積を算出して欠
陥判定を行う方法を2つのしきい値で2値化した場合の
具体例について、以下に説明す”る。
第2図(d)は、2つのしきい値V)I□、 VH,テ
2値化した2値画像を示したものである。そして、しき
い値VH□で2値化した画像から、スルーホール充填部
の面積SH1,周囲長Q、径の長さLx。
LYを求め、 しきい値v1(2で2値化した画像から
、その面積SH2を求め、 これらの出力をもとに欠陥
判定を行う。欠陥の判定は、充填状態が正常な良品をし
きい値VH□で2値化した場合を基準値とし、面積をS
H,、周囲長Q0、長さをり、とすると、第2図(e)
で示すように、以下のように判定する。すなわち。
良品−s n、、4 S Ho、 QHQo、 r=y
、L:r−y4 L、。
凹欠陥・・SH,4SH,、SH2>0凸欠陥−S H
,> S Ho、 S H,> 0不足欠陥・・・SH
,<SHo、 SH2>0にじみ欠陥−5H,>SH,
、Q>Q。
飛散欠陥−5H,>SH,、11>Qoである。
第1図に示す実施例では、投影分布から面積、スルーホ
ール径、周囲長を検出するように構成しているが、その
具体的な方法の例を、第12図を用いて説明する。第1
2図において、符号239は得られたスルーホール充填
部の2値画像であり、24o。
241は2値画像239をそれぞれ水平、垂直に投影し
た投影分布である。図において、スルーホール充填部の
面積は、投影分布240または241の各値を積算する
ことにより求められる。また、スルーホール充填部の径
の長さLX、LYは、投影分布241,240の存在す
る範囲から第12図のように求められる。
また、周囲長に関しては、スルーホール充填部の輪郭画
像を抽出し、この輪郭画像を水平または垂直に投影した
投影分布からその面積を算出すれば、求めることができ
る。
第13図に、2値信号242から上記輪郭信号を抽出す
る輪郭抽出口vII34の具体的構成の例を示す。
2値信号242は、走査線の長さに相当する3本のシフ
トレジスタから構成されるシフトレジスタ群271に入
力された後、シリアルイン・パラレルアウトのシフトレ
ジスタから構成される局部メモリ272の入力される。
局部メモリ272のシフトレジスタ群工、 p、、 p
3. p4の出力はNANDゲート273に入力され、
NANDゲート273の出力とシフトレジスタP、の出
力とはANDゲート74に入力される。 このような構
成をとると、 Poが′1″であり、その近傍Pよl 
pzy P3T P4にII OIIがあるときAND
ゲート274の出力がLL I 11となり、輪郭信号
75がANDゲート274の出力として得られる。
次に、スルーホールごとに投影分布を作成する投影分布
作成回路32.33.39.41の具体的構成の例を第
14図により説明する。第14図において、2値信号2
42は、検出器13b、13cの走査線の長さに相当す
る(n+1)個のシフトレジスタからなるシフトレジス
タ群243へ入力され、そのn本のシフトレジスタの出
力は、長さnのシフトレジスタ244を介して、加減算
回路245へ入力される。加減算回路245は、シフト
レジスタ群243のn本のシフトレジスタの各出力と、
水平投影分布メモリ246の各出力とをそれぞれ加算し
、シフ1−レジスタ244の各出力を減算し、その結果
が水平投影分布メモリ246へ入力され、そのメモリの
内容が更新される。一方、シフトレジスタ群243の第
1番目のシフトレジスタの出力と、第(n+1)番目の
シフトレジスタの出力とは加減算回路247へ入力され
て、垂直投影分布メモリ248の出力とそれぞれ加算、
減算され、その結果が垂直投影分布メモリ248へ入力
され、そのメモリの内容が更新される。
垂直投影分布メモリ248は、走査線の長さに相当する
容量を有しており、走査クロック249を計数し、シフ
トレジスタ群243の出力の相当する走査線上の位置を
カウンタ250の出力により、そのアドレスiが指定さ
れる。このような構成をとると、水平投影分布メモリ2
46、PY(j )(j = 1 、− n )におい
ては、走査線上において n+1 画素の距離を有する
2つの2値信号が加減算されるため、その間のn画素分
の2値信号を加算した値が入力されることになる。同様
に、垂直投影分布メモリ248、PX(k)においても
、n本の走査線にわたり2値信号を加算した値が入力さ
れる。すなわち、第15図に示すように、2次元画面2
51に対し、シフトレジスタ群243の第1番目のシフ
トレジスタの出力の位置を(i、j)とすると、水平投
影分布メモリ246には領域252の分布が入力されて
おり。
垂直投影分布メモリ248には領域253の分布が入力
されることになる。
次に、これらの投影分布から面積を算出する面積算出回
路35,36.42の具体的構成の例を第16図に示す
。第16図では、水平投影分布メモリ246からnXn
画素の領域における面積算出の例を示しており、水平投
影分布メモリ246の出力を加算回路254に入力する
ことにより面積が求められる。
第17図は、水平、垂直投影分布メモリ246,248
から、nXn画素の領域においてスルーホール充填部の
径の長さLX、 L’/を算出する具体的構成の例を示
したものである。第17図において1選択回路255は
、水平投影分布メモリ246からPY(1)。
PY(2)、・・・・・・PY(n)の順に内容を順次
読み出し、その値を比較回路256においてII O1
1と比較し、40″以上のとき、カウンタ257を+1
加える。選択回路255の出力が110”と等しいこと
が比較回路256において検知されると、LYレジリス
258とカウンタ257の値が比較回@ 259で比較
され。
カウンタ257の値が大きいとき、その値をLYレジリ
ス258にセットするとともに、カウンタ257をクリ
アする。このような構成をとると、水平投影分布メモリ
246の内容が110”でなく、連続している長さの最
大値が、水平投影分布メモリ246をすべて読み出すこ
とにより、LYレジリス258に入力される。一方、第
17図において1選択回路260は、垂直投影分布メモ
リ248からPX(j −n + 1)。
PX(j −n + 2)、 −−PX(j )の順に
n個の内容を順次読み出し、その値を比較回路261に
おいて“0”と比較し、′0”以上のとき、カウンタ2
62を+1加える0選択回路260の出力が“0”に等
しいことが比較回路261において検知されると、LX
レジスタ263とカウンタ262の値が比較回路264
で比較され、カウンタ262の値が大きいとき、その値
をLXレジスタ263にセットするとともに、カウンタ
262をクリアする。このような構成をとると、LY検
出と同様に、垂直投影分布メモリ248の内容が110
”でなく、連続している長さの最大値がLXレジスタ2
63の入力される。
次に1位置関係解析回路311面積算出回路35゜36
、42、スルーホール径算出回路37.38.および周
囲長算出回路40を動作させるタイミングについて、第
18図を用いて説明する。第18図では、スルーホール
265が一定のピッチnで配列されている場合について
示してあり、画像検出が矢示のごとく行われるとする。
マイクロコンピュータ27は、フロッピディスク46か
ら入力した設計データをもとに、第18図に黒丸印で示
す座標をスルーホール座標メモリ47に入力する。スル
ーホール座標メモリ47の内容は、比較回路48におい
て、その座標値が第14図に示したシフトレジスタ群2
43の第1番目のシフトレジスタの出力位置と一致する
かどうかが判定され、一致するごとに、位置関係解析回
路31、面積算出回路35.36.42、スルーホール
径算出回路37.38.および周囲長算出回路40を起
動する。このようにすることにより、スルーホール26
5を囲むnXn画素の領域における水平、垂直投影分布
から、面積、周囲長およびスルーホール径を求めること
ができる。また、スルーホールのピッチが数種類存在す
る場合には、スルーホール座標メモリ47に、第18図
に黒丸印で示すような座標を設計データに基づきセット
することにより、上記した処理が可能なことも明らかで
ある。
第19図は、ヒストグラム作成回路24.25.26の
具体的構成の例を示したものである。第19図において
、ヒストグラムメモリ266は、リニアセンサ13の出
力267をアドレスとして選択回路268により読み出
され、加算回路269により+1加えられた後、再び選
択回路270によりヒストグラムメモリ266の同じア
ドレスに加算結果が入力される。このような構成をとる
と、ヒストグラムメモリ266のドアレスが信号レベル
に対応し、その内容が頻度に対応する検出信号の頻度分
布が作成できる。
本実施例の装置においては、座l1ll測長回路44で
基板1の検査位置が測定されるため、設計データにスル
ーホールの位置情報があって、検査した結果そのスルー
ホールが存在しない場合、あるいはその逆の場合も、欠
陥として出力することができ、スルーホールの有無の判
定も可能である。
上記実施例のうち凹凸欠陥の検出については■影の2値
画像のエツジ間の幅の長さで凹か凸かを識別、検出する
方法と、■影の2値画像面積を検出する方法について説
明した。これら2方式のうち■は凹および凸を確実に識
別できる効果があり、発明者らの実験ではスルーホール
充填物あるいは基材に生じる10μm程度の凹および凸
を確実に識別し検出できた。
一方■の方式は検出感度の点では■より劣るが検出系が
1系統であるため、安価で簡単な構成で凹凸検出ができ
る効果がある。発明者らの実験ではスルーホール充填物
あるいは基材に生じる20μm程度の凹凸を確実に検出
できた。
また本実施例では3個の検出系を用いた方式について説
明したが、上記■の影の面積を比較する方法で凹凸欠陥
を検出する場合は、検出センサ1個で第2図に示した凹
凸、不足、にじみ、飛散等の識別、検出が可能である。
すなわち第1図のラインセンサ13cを用いラインセン
サ13bに接続されている2値化回路21 、22をシ
ェーディング補正回路23の後段に接続するようにすれ
ばよく、検出センサ1個で第2図に示すこれらの欠陥を
すべて検出でき、安価で簡単な構成で識別検査できる効
果がある。
第2図で示した欠陥のうち、断線の要因となる致命欠陥
は凹欠陥および不足欠陥である。第20図(a)はスル
ーホールの一部が不足している場合の斜視図で(b)は
断面図である。第1図の実施例では不足欠陥は1方向か
らしか検出していないため第20図に示すようなスルー
ホール充填部の一部が欠落したような欠陥については検
出感度が低下する。
このため第21図に示すように斜め2方向から検出する
構成にするとこれらの不足欠陥の検出能力も向上する効
果がある。第21図の構成はレンズ12a。
12bおよびラインセンサ13a、13bを斜め上方に
配置して検出する点を除いては第1図の実施例の回路を
用いることで実現できる。
以上述べた本発明の実施例によれば、リニアセンサの一
走査線内に複数の検出対象物が存在している場合でも、
その存在領域を分離して処理しているため、−度に大量
の検出対象物を高速に検出できるという効果もある。
〔発明の効果〕
本発明によれば、影の位置関係を解析して充填物の凹凸
状態を識別して凹欠陥を検出し、また、スルーホール壁
面を明るくするように照明して、不足欠陥を検出してい
るため、充填欠陥の中でも導通不良の要因となる重要な
欠陥である。凹欠陥や不足欠陥を確実に識別、検査でき
る効果がある。
またスルーホールに対応する領域ごとに不良内容を解析
して欠陥判定を行なっているため、スルーホールが高密
度に形成されている大形基板も高速に検査できる効果が
ある。
【図面の簡単な説明】
第1図は本発明による検査装置の一実施例の構成を示す
構成図、第2図は本発明のよる検査の原理を示す図、第
3図は本発明の凹凸検出原理を示す図、第4図は本発明
の充填不足の検出原理を示す図、第5図は該実施例にお
ける2値化しきい値の求め方を示す説明図、第6図はエ
ッチ検出回路の実施例図、第7図は回置を検出する位置
関係解折回路の実施例図、第8図は凸型1を検出する位
置関係解析回路の実施例図、第9図は6量2を検出する
位置関係解析回路の実施例図、第1θ図は5tart信
号及びEnd信号の位置関係を示す図、第11図は5t
art信号及びEnd信号生成回路の実施例図、第12
図は投影分布の作成を示す図、第13図は輪郭抽出回路
の構成を示す実施例図、第14図は投影分布作成回路の
構成を示す実施例図、第15図は投影分布作成回路の動
作を示す図、第16図は面積算出回路の構成を示す実施
例図、第17図はスルーホール径算出回路の構成を示す
実施例図、第18図は第1図における各算出の動作をさ
せるタイミングの説明図、第19図は第1図のヒストグ
ラム作成回路の具体的構成を示す説明図、第20図は充
填不足形状を示す図、第21図は本発明の第2の実施例
を示す図である。 1・・・基板 9・・・光源 12・・・対物レンズ 13・・・ リニアセンサ 15、16・・・画像検出回路 18、19・・・シェーディング補正回路21、22.
23・・・2値化回路 25、26・・・ヒストグラム検出回路・・・マイクロ
コンピュータ ・・・位置合せ回路 30・・・エツジ検出回路 ・・・位置関係解析回路 33、41・・・投影分布作成回路 ・・・輪郭抽出回路 36、42・・・面積算出回路 38・・・スルーホール径算出回路 ・・・周囲長算出回路 49、50.51.52.53.54.55・・・比較
回路・・・判定結果メモリ 図面のl’r’;:i(+’V容ニー文更々し)躬 因i石の浄クエ便弓省;:ニゴEり=なし)第40 不足欠T16 S<5O Lx<LY 良 品 SキS。 Lx・LY レllu+ Qi’yj、;、以シー、なし) 凹 凸 [;面のi多2(内、ン二二り二=なし)第 目 YHI = dX’ Hml’?5 す(1−d )H
mz  0<d(1V力2=βxj−1爪、八 0〈β〈1 才60 1OSb ib オフ 口 11J5[1 Q 才ql!1 1o&c ■2G 才tO囚 ヤ131ワ / 汁 ?Atp tI#I、t a a 2イ1f11号 57トレシ′ズ7メを 眉トL眸七、11 NA NDγ−ト ANDγ′−ト #l¥p信号 240.241 叔影脅亭 す(+(1 2I直lさヲ シフトレジズクi’f シブ[しσスタ na退1G路 −(す校条141弔〕そす 7717城Xu蹟 11λlも全イトメ(q 走1りO−/7 カり〉7 茅 庁1躬 才 、761図 十/θ 1コ オ/71男 x レダズク ヤ/タ ミ ζス1デラムメ社す A10’1域1旨土方 図ニルd+Tm−’r’、。、:AA4し)肩210 手 続 補 正 書 (方式) %式% スルーホール充填状態検査方法および その装置 補正をする者 事件と1係 特許出願人 名 称 (5+01株式会社 立 製 作 所 代 理 人 補正命令の日付 補正の対象 平成 1年 1月 51日(発送日) 図面の第1図乃至第5図、及びjg21図補 正 の 内 容

Claims (13)

    【特許請求の範囲】
  1. 1.充填されたスルーホールを有する回路基板の光学画
    像を検出し、該光学画像を解析して充填物の凹凸状態を
    識別し、上記充填物の凹欠陥及び不足欠陥を検出するこ
    とを特徴とするスルーホール充填状態検査方法。
  2. 2.充填されたスルーホールを有する回路基板に対し、
    充填物の凹凸状態によって影を形成すべく複数方向から
    光を照射し、該複数の影の光字画像を独立して検出し、
    それぞれの影の画像の位置関係を解析して充填物の凹凸
    状態を識別し、影の長さに基いて充填物の凹欠陥を検出
    することを特徴とするスルーホール充填状態検査方法。
  3. 3.充填されたスルーホールを有する回路基板に対し、
    充填物の凹凸状態によって影を形成すべく複数方向から
    の光の各々を異なる位置で照射し、該複数の影の光学画
    像を上記異なる位置で独立して検出し、それぞれの影の
    画像の位置関係を解析して充填物の凹凸状態を識別し、
    影の長さに基いて充填物の凹欠陥を検出することを特徴
    とするスルーホール充填状態検査方法。
  4. 4.充填されたスルーホールを有する回路基板に対し、
    スルーホールの壁面を明るくすべく光を照射し、上記回
    路基板の光学画像を検出し、該光学画像の充填部分の大
    きさを解析し、該大きさの減小をもって充填物の不足欠
    陥を検出することを特徴とするスルーホール充填状態検
    査方法。
  5. 5.充填されたスルーホールを有する回路基板の光学画
    像を検出し、該光学画像をスルーホールに対応する領域
    毎に分割して解析し、充填物の欠陥を検査することを特
    徴とするスルーホール充填状態検査方法。
  6. 6.充填されたスルーホールを有する回路基板に対して
    光を斜め照明し、上記回路基板からの光学画像を光検出
    器により検出し、該光学画像における充填物の凹凸によ
    り生じる影像画像からそれぞれの影領域を抽出し、それ
    ぞれの影領域の片側の境界をそれぞれ異なった方向につ
    いて検出し、該検出された境界の位置関係から凹凸を識
    別し、上記影領域の幅を検出することによって凹凸量を
    検出してその量に応じて充填物の欠陥を判定し、更に光
    検出器から検出される光学画像に基づく基板及びスルー
    ホール壁面と充填物との明暗コントラスト画像から得ら
    れる充填部分の画像形状に基いて充填物の不足欠陥と他
    の欠陥を識別して判定することを特徴とするスルーホー
    ル充填状態検査方法。
  7. 7.スルーホール充填物の凹凸で生じる影像及び充填部
    分の画像形状の抽出を、上記光学画像から複数の2値化
    しきい値を用いて複数の2値画像を求めることにより行
    うことを特徴とする請求項6記載のスルーホール充填状
    態検査方法。
  8. 8.充填されたスルーホールを有する回路基板の光学画
    像を検出する光学画像検出手段と、該光学画像検出手段
    によって検出される光学画像を解析して充填物の凹凸状
    態を識別する識別し、上記充填物の凹欠陥及び不足欠陥
    を検出する欠陥検出手段とを備えたことを特徴とするス
    ルーホール充填状態検査装置。
  9. 9.充填されたスルーホールを有する回路基板に対し、
    充填物の凹凸状態によって影を形成すべく複数方向から
    光を照射する光照射手段と、該複数の影の光学画像を独
    立して検出する光学画像検出手段と、該光学画像検出手
    段によって独立して検出されるそれぞれの影の画像の位
    置関係を解析して充填物の凹凸状態を識別し、影の長さ
    に基いて充填物の凹欠陥を検出する凹欠陥検出手段とを
    備えたことを特徴とするスルーホール充填状態検査装置
  10. 10.充填されたスルーホールを有する回路基板に対し
    、充填物の凹凸状態によって影を形成すべく複数方向か
    らの光の各々を異なる位置で照射する複数の光照射手段
    と、該複数の影の光学画像を上記異なる位置で独立して
    検出する複数の光学画像検出手段と、該複数の光学画像
    検出手段で検出されるそれぞれの影の画像の位置関係を
    解析して充填物の凹凸状態を識別し、影の長さに基いて
    充填物の凹欠陥を検出する凹欠陥検出手段とを備えたこ
    とを特徴とするスルーホール充填状態検査装置。
  11. 11.充填されたスルーホールを有する回路基板に対し
    、スルーホールの壁面を明るくすべく光を照射する光照
    射手段と、上記回路基板の光学画像を検出する光学画像
    検出手段と、該光学画像検出手段によって検出される光
    学画像の充填部分の大きさを解析し、該大きさの減小を
    もって充填物の不足欠陥を検出する不足欠陥検出手段と
    を備えたことをを特徴とするスルーホール充填状態検査
    装置。
  12. 12.充填されたスルーホールを有する回路基板の光学
    画像を検出する光学画像検出手段と、該光学画像検出手
    段によって検出される光学画像をスルーホールに対応す
    る領域毎に分割して解析し、充填物の欠陥を検査する領
    域毎分割欠陥検査手段とを備えたことを特徴とするスル
    ーホール充填状態検査装置。
  13. 13.充填されたスルーホールを有する回路基板に対し
    て光を斜め照明する光照明手段と、回路基板の光学画像
    を検出する光学像検出手段と、該光学像検出手段から検
    出される光学画像に基づく充填物の凹凸により生じる影
    の画像からそれぞれの影領域を抽出する影領域抽出手段
    と、該影領域抽出手段によって抽出されたそれぞれの影
    領域の片側の境界をそれぞれ異なった方向について検出
    する境界検出手段と、該境界検出手段によって得られた
    境界の位置関係から凹凸を識別し影領域の幅を検出する
    ことによって凹凸量を検出しその量に応じて欠陥を判定
    する第1の欠陥判定手段と、上記光学像検出手段から検
    出される光学画像に基づく基板及びスルーホール壁面と
    充填物との明暗コントラスト画像から得られる充填部分
    の画像形状に基いて充填物の不足欠陥と他の欠陥を識別
    して判定する第2の欠陥判定手段とを備えたことを特徴
    とするスルーホール充填状態検査装置。
JP63251758A 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置 Expired - Fee Related JP2771190B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63251758A JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置
KR1019890014209A KR920005987B1 (ko) 1988-10-07 1989-10-04 충전물로 충전된 스루홀의 충전상태를 검사하는 방법 및 그 방법을 실시하는 장치
US07/416,934 US5015097A (en) 1988-10-07 1989-10-04 Method for inspecting filled state of via-holes filled with fillers and apparatus for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63251758A JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置

Publications (2)

Publication Number Publication Date
JPH02100393A true JPH02100393A (ja) 1990-04-12
JP2771190B2 JP2771190B2 (ja) 1998-07-02

Family

ID=17227487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63251758A Expired - Fee Related JP2771190B2 (ja) 1988-10-07 1988-10-07 スルーホール充填状態検査方法およびその装置

Country Status (3)

Country Link
US (1) US5015097A (ja)
JP (1) JP2771190B2 (ja)
KR (1) KR920005987B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792359B2 (en) 2000-07-26 2004-09-14 Hitachi, Ltd. Method for inspecting defect and system therefor
JP2008124306A (ja) * 2006-11-14 2008-05-29 Hinstec Co Ltd プリント基板の穴充填部欠陥検査システム及び欠陥検査方法
JP2008185479A (ja) * 2007-01-30 2008-08-14 Toyota Motor Corp 加工面欠陥判定方法
JP2017223509A (ja) * 2016-06-14 2017-12-21 Ckd株式会社 半田印刷検査装置
JP2018124075A (ja) * 2017-01-30 2018-08-09 名古屋電機工業株式会社 検査情報表示装置、検査情報表示方法および検査情報表示プログラム

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600734A (en) * 1991-10-04 1997-02-04 Fujitsu Limited Electron beam tester
US5150422A (en) * 1989-03-31 1992-09-22 Dainippon Screen Mfg. Co., Ltd. Method of and apparatus for inspecting conductive pattern on printed board
CA2044820C (en) * 1990-06-19 1998-05-26 Tsugito Maruyama Three-dimensional measuring apparatus
US5198878A (en) * 1990-11-30 1993-03-30 International Business Machines Corporation Substrate machining verifier
DE4222804A1 (de) * 1991-07-10 1993-04-01 Raytheon Co Einrichtung und verfahren zur automatischen visuellen pruefung elektrischer und elektronischer baueinheiten
US5220617A (en) * 1991-09-04 1993-06-15 International Business Machines Corporation Method and apparatus for object inspection
US5216485A (en) * 1991-09-04 1993-06-01 International Business Machines Corporation Advanced via inspection tool (avit)
US5515452A (en) * 1992-12-31 1996-05-07 Electroglas, Inc. Optical character recognition illumination method and system
JP3051279B2 (ja) * 1993-05-13 2000-06-12 シャープ株式会社 バンプ外観検査方法およびバンプ外観検査装置
US5991436A (en) * 1995-06-30 1999-11-23 Cognex Corporation Apparatus and method for inspecting wirebonds on leads
US5926557A (en) * 1997-02-26 1999-07-20 Acuity Imaging, Llc Inspection method
US6246788B1 (en) * 1997-05-30 2001-06-12 Isoa, Inc. System and method of optically inspecting manufactured devices
US6496559B1 (en) 2000-06-28 2002-12-17 Advanced Micro Devices, Inc. Sample preparation for inspection of ball contacts and internal vias
US6384911B1 (en) * 2000-09-19 2002-05-07 Machvision, Inc. Apparatus and method for detecting accuracy of drill holes on a printed circuit board
US20060291715A1 (en) * 2005-06-24 2006-12-28 Mv Research Limited Machine vision system and method
US7903864B1 (en) * 2007-01-17 2011-03-08 Matrox Electronic Systems, Ltd. System and methods for the detection of irregularities in objects based on an image of the object
IL188029A0 (en) * 2007-12-10 2008-11-03 Nova Measuring Instr Ltd Optical method and system
CN101576508B (zh) * 2009-05-27 2011-09-21 华南理工大学 芯片外观缺陷自动检测装置及检测方法
KR101337328B1 (ko) * 2012-07-13 2013-12-06 홍익대학교 산학협력단 형태필터를 이용한 영상처리 방식의 콘크리트 혼합물의 골재 선별 시스템 및 그 방법
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
MX354715B (es) * 2014-07-08 2018-03-16 Nissan Motor Dispositivo de deteccion de defectos y sistema de produccion.
JP6997038B2 (ja) * 2018-05-16 2022-01-17 富士フイルム株式会社 マイクロニードルアレイの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883714A (ja) * 1972-02-07 1973-11-08
JPS5372679A (en) * 1976-12-10 1978-06-28 Hitachi Ltd Surface defect detection of test piece
JPS5821550A (ja) * 1981-07-31 1983-02-08 Matsushita Electric Works Ltd 傷検出装置
JPS58115314A (ja) * 1981-12-28 1983-07-09 Matsushita Electric Works Ltd 平坦度測定装置
JPS6022611A (ja) * 1984-06-28 1985-02-05 Matsushita Electric Ind Co Ltd 高さ測定装置
JPS61230048A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 異物検出方法
JPS63124944A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd スル−ホ−ル充填状態検査方法
JPS63241344A (ja) * 1987-03-30 1988-10-06 Hitachi Ltd スル−ホ−ル充填状態検査方法およびその装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892904A (ja) * 1981-11-30 1983-06-02 Hitachi Ltd 面方向の検出方法及び同装置
JPS58153328A (ja) * 1982-03-09 1983-09-12 Hitachi Ltd イメ−ジセンサの受光感度不均一補正方式
JPS6117049A (ja) * 1984-07-02 1986-01-25 Fujitsu Ltd スル−ホ−ル検査装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883714A (ja) * 1972-02-07 1973-11-08
JPS5372679A (en) * 1976-12-10 1978-06-28 Hitachi Ltd Surface defect detection of test piece
JPS5821550A (ja) * 1981-07-31 1983-02-08 Matsushita Electric Works Ltd 傷検出装置
JPS58115314A (ja) * 1981-12-28 1983-07-09 Matsushita Electric Works Ltd 平坦度測定装置
JPS6022611A (ja) * 1984-06-28 1985-02-05 Matsushita Electric Ind Co Ltd 高さ測定装置
JPS61230048A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 異物検出方法
JPS63124944A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd スル−ホ−ル充填状態検査方法
JPS63241344A (ja) * 1987-03-30 1988-10-06 Hitachi Ltd スル−ホ−ル充填状態検査方法およびその装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792359B2 (en) 2000-07-26 2004-09-14 Hitachi, Ltd. Method for inspecting defect and system therefor
US7010447B2 (en) 2000-07-26 2006-03-07 Hitachi, Ltd. Method for inspecting defect and system therefor
US7305314B2 (en) 2000-07-26 2007-12-04 Hitachi, Ltd. Method for inspecting defect and system therefor
US7558683B2 (en) 2000-07-26 2009-07-07 Hitachi, Ltd. Method for inspecting defect and system therefor
JP2008124306A (ja) * 2006-11-14 2008-05-29 Hinstec Co Ltd プリント基板の穴充填部欠陥検査システム及び欠陥検査方法
JP2008185479A (ja) * 2007-01-30 2008-08-14 Toyota Motor Corp 加工面欠陥判定方法
JP2017223509A (ja) * 2016-06-14 2017-12-21 Ckd株式会社 半田印刷検査装置
US10679332B2 (en) 2016-06-14 2020-06-09 Ckd Corporation Solder printing inspection device
JP2018124075A (ja) * 2017-01-30 2018-08-09 名古屋電機工業株式会社 検査情報表示装置、検査情報表示方法および検査情報表示プログラム

Also Published As

Publication number Publication date
JP2771190B2 (ja) 1998-07-02
KR900007289A (ko) 1990-05-09
US5015097A (en) 1991-05-14
KR920005987B1 (ko) 1992-07-25

Similar Documents

Publication Publication Date Title
JPH02100393A (ja) スルーホール充填状態検査方法およびその装置
JP5190405B2 (ja) ガラス表面の異物検査装置及びその方法
US6661912B1 (en) Inspecting method and apparatus for repeated micro-miniature patterns
KR920005862B1 (ko) X선 투과화성에 의한 납땜부의 검사방법과 그 장치 및 기판에의 전자부품의 내장구조
JP3566589B2 (ja) 欠陥検査装置およびその方法
JP2006170809A (ja) 欠陥検出装置および欠陥検出方法
JPH1151622A (ja) 異物検査方法および装置
KR100374762B1 (ko) 결함 검사 장치 및 그 방법
JP3793668B2 (ja) 異物欠陥検査方法及びその装置
JP4015436B2 (ja) 金めっき欠陥検査装置
JPH0737891B2 (ja) 凹凸状態検出装置
JP4052733B2 (ja) パターン付きウエハの異物検査方法
JP2000046748A (ja) 導体パターンの検査方法およびその装置並びに多層基板の製造方法
JPH043820B2 (ja)
JPH0432340B2 (ja)
JP3166984B2 (ja) スルーホール充填状態検査方法とその装置
JPS63241344A (ja) スル−ホ−ル充填状態検査方法およびその装置
JP2756738B2 (ja) 半導体装置の外観検査装置
JP3283866B2 (ja) 回路パターンの欠陥検査方法及びその装置
JP4909215B2 (ja) 検査方法および装置
JPS63124944A (ja) スル−ホ−ル充填状態検査方法
KR100564871B1 (ko) 초소형반복패턴의검사방법및장치
KR100529929B1 (ko) 플라즈마 디스플레이 패널 격벽의 검사장치 및 그 방법
JPH0253722B2 (ja)
JP2006093172A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees