CN103839772A - 用于使半导体芯片与箔分离的方法 - Google Patents

用于使半导体芯片与箔分离的方法 Download PDF

Info

Publication number
CN103839772A
CN103839772A CN201310585803.3A CN201310585803A CN103839772A CN 103839772 A CN103839772 A CN 103839772A CN 201310585803 A CN201310585803 A CN 201310585803A CN 103839772 A CN103839772 A CN 103839772A
Authority
CN
China
Prior art keywords
semiconductor chip
prestripping
paper tinsel
image
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310585803.3A
Other languages
English (en)
Other versions
CN103839772B (zh
Inventor
恩斯特·巴尔梅特勒
艾尔万·罗德里格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Besi Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Switzerland AG filed Critical Besi Switzerland AG
Publication of CN103839772A publication Critical patent/CN103839772A/zh
Application granted granted Critical
Publication of CN103839772B publication Critical patent/CN103839772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1105—Delaminating process responsive to feed or shape at delamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

用于使半导体芯片与箔分离的方法。本发明涉及一种用于使半导体芯片与箔分离的方法的预剥离阶段。根据第一方面，本发明涉及确定时间段，每个所述时间段限定预剥离步骤的持续时间，其中，首先所述半导体芯片的至少一个区域保持粘接到所述箔且被弯曲，随后与箔分离。在设置阶段，为每个预剥离步骤执行以下步骤：初始化所述方法步骤；重复以下两个步骤：记录所述半导体芯片的图像，并为所述图像分配自所述预剥离步骤的初始化起已经过的时间段，和检查在所述图像中所述半导体芯片的周围区域是否比预定的亮度值暗；直到所述检查得到没有半导体芯片的周围区域比预定的亮度值暗的结果。根据第二方面，本发明涉及一种实时监测半导体芯片与箔的分离的方法。

Description

用于使半导体芯片与箔分离的方法
技术领域
本发明涉及一种用于在所谓的预剥离阶段期间使薄半导体芯片与箔分离的方法。
背景技术
半导体芯片通常设置在由框架保持的箔（在本领域中还称为带）上，用于在半导体安装装置（所谓的粘片机）上进行处理。半导体芯片附接于箔。带有箔的框架由可移位的晶圆台容纳。使晶圆台移位以在特定位置处一个接一个地提供半导体芯片，且所提供的半导体芯片以循环方式由芯片夹持器夹取并被放置在基片上。所提供的半导体芯片从箔的移除由布置在箔下方的芯片脱离器（在本领域称为晶片脱离器）支撑。
半导体芯片的分离通常以两个阶段进行，即，第一阶段，在没有芯片夹持器的辅助下由晶片脱离器使半导体芯片与箔至少部分地分离；和第二阶段，芯片夹持器夹持半导体芯片并使半导体芯片与箔完全分离。第一阶段被专家称为“预剥离”阶段。晶片脱离器包括能上升和下降的可机械移动装置，如针或可移位的载架或几个板，并且在设置阶段需要确定和设置决定机械装置如何移动的几个参数。该参数需要以这样的方式设置，使得一方面预剥离过程在尽可能最短的时间段内进行，且另一方面不损坏半导体芯片。如果预剥离过程进行得过快，有可能会出现半导体芯片分裂。
发明内容
本发明的目的是改善在预剥离阶段期间使薄半导体芯片与箔分离。
本发明总体涉及用于在预剥离阶段期间使半导体芯片与箔分离的方法。预剥离阶段是芯片夹持器不涉及的阶段。根据第一方面，本发明涉及的方法包括用于确定和设置时间段的设置阶段，每个所述时间段限定分离过程的预剥离步骤的持续时间，其中，在每个预剥离步骤过程中，首先所述半导体芯片的至少一个区域保持粘接到所述箔且被弯曲，随后与箔分离。所述设置阶段包括以下步骤：
利用大致垂直作用在待被移除的半导体芯片的表面上的光照射所述待被移除的半导体芯片；
为持续时间待被确定的每个预剥离步骤进行以下步骤：
初始化所述预剥离步骤；
重复以下两个步骤：
记录所述半导体芯片的图像，并为所述图像分配自所述预剥离步骤的初始化起已经过的时间段，以及
检查在所述图像中所述半导体芯片的周围区域是否比预定的亮度值暗；
直到所述检查得到没有半导体芯片的周围区域比预定的亮度值暗的结果；以及
为所述预剥离步骤分配与最后记录的图像有关的时间段或由其得出的时间段。
根据第二方面，本发明涉及在预剥离阶段期间实时监测箔的分离的方法。所述方法包括以下步骤：
利用大致垂直作用在待被移除的半导体芯片的表面上的光照射所述待被移除的半导体芯片；
执行至少一个预剥离步骤，在所述至少一个预剥离步骤中，首先所述半导体芯片的至少一个区域保持粘接到所述箔且被弯曲，随后与箔分离，其中，所述至少一个预剥离步骤中的每个包括以下步骤：
初始化所述预剥离步骤；
重复两个步骤：
记录所述半导体芯片的图像，以及
检查在所述图像中所述半导体芯片的周围区域是否比预定的亮度值暗；
直到所述检查得到没有半导体芯片的周围区域比预定的亮度值暗的结果；以及
在最后的预剥离步骤结束时，由晶片夹持器夹持所述半导体芯片并完成所述半导体芯片与所述箔的分离。
例如，通过具有可上升和可下降的板的晶片脱离器用于所述半导体芯片与所述箔的分离。在该情况中，在所述预剥离步骤中的上述初始化包含使尚未下降的最外侧的板下降。
在所述预剥离阶段，所述半导体芯片与所述箔的分离还能够借助于可平行于所述箔的表面移位的载架执行。在这种情况下，在所述预剥离步骤中的上述初始化包括所述载架的预定距离的移位。
附图说明
附图被纳入说明书并构成本说明书的一部分，附图示出本发明的一个或多个实施例，并与详细说明一起，用于解释本发明的原理和实施。附图不是成比例的。在附图中：
图1通过实例方式示意性地示出对于执行根据本发明的过程所必须的半导体安装设备的部件的相互布置；
图2示出可上升和可下降的板的布置的顶视图；并且
图3-13示出由相机记录的图像。
具体实施方式
如已经在引言中提到的，晶圆的半导体芯片附接到被夹紧到框架的箔。具有箔的框架由晶圆台容纳。下一个待借助于芯片夹持器取得的相应的半导体芯片由处于拾取点的晶圆台准备好。所提供的半导体芯片与箔的分离由布置在箔的下方的晶片脱离器支撑。半导体安装设备包含相机，所述相机的视野对准拾取点，且所述相机用来确定所提供的半导体芯片的位置。该相机根据本发明且与半导体的直接照明相结合用于与分离过程的优化和/或监测有关的不同过程。这些过程是：
-使半导体芯片相对于晶片脱离器精确对准；
-确定半导体芯片的粘接特性；
-确定控制用于使半导体芯片与箔分离的晶片脱离器的参数；
-监测芯片与箔的分离，以及
-对于每个半导体芯片单独控制与箔的分离过程。
这些过程将在下面进行详细说明。
图1通过实例方式示意性地示出半导体安装设备的对于执行根据本发明的过程所必须的部件的相互布置。这些部件包括：容纳具有半导体芯片3的箔2的晶圆台1，晶片脱离器4，相机5，包括半透明反射镜6、光学元件7和光源8的照明设备，以及图像处理设备9。相机5通常作为半导体芯片提供，光学元件7是光栅和/或透镜，光源8布置在其焦点中。光源8例如是LED。对于本发明重要的是，照明设备的光束10在几度的预定公差值内垂直作用在所提供的半导体芯片3A上。只要所提供的半导体芯片3A以及相邻的半导体芯片3B位于相机5的视野中，相机5检测到由所提供的半导体芯片3A以及由相邻的半导体芯片3B垂直反射的光束，并将所记录的图像提供给图像处理设备9。
将在下文通过参考如在瑞士专利申请No.453/12中详细描述的晶片脱离器4对本发明进行说明，该瑞士专利申请在本专利申请的申请日期仍未公开。这种晶片脱离器4包括平行和垂直于由x和y表示的方向布置的几个板11，即在这种情况下的板11A和L形板11B。图2以顶视图示出能在此处被表示为z方向的垂直于箔表面延伸的方向上上升和下降的板11的这种布置。z方向垂直于图2的图面延伸。箔2位于z=0的水平。由控制设备控制的驱动器允许使板11一起上升，然后从最外侧的板开始，随时间以预定进度和预定顺序使其成对下降。
图3至图13示出在由相机5记录时的中央半导体芯片3A以及相邻的半导体芯片3B的图像。用于这些快照的半导体芯片是所谓的伪芯片，即无结构芯片。
图3示出位于晶片脱离器4的上方的半导体芯片3A以及相邻半导体芯片3B的部分。半导体芯片3A以及相邻半导体芯片3B是平坦的，使得其将垂直作用在芯片上的光束10在垂直方向上反射回相机5并在图像中显得明亮。在半导体芯片3之间由锯产生的凹槽12在图像中显得暗。虚线示出相机5的视野的以十字准线形式的中央。图4示出在晶片脱离器4的上方的半导体芯片3A，其周围区域13向下弯曲。半导体芯片3A的中央平坦区域将照明设备的光垂直反射回相机5并在图像中显得明亮。半导体芯片3A的向下弯曲的周围区域13在成角度方向上反射照明设备的光，从而使在这里被反射的光束不到达相机5。因此，半导体芯片3A的向下弯曲的周围区域13在图像中显得暗甚至显现成黑色。设置在晶片脱离器4的上方的半导体芯片3A的周围区域13的特性借助于相机5检测，且会如下文所述用于优化和/或检查上述过程。这将在下面对于以下几个过程进行说明：
1.半导体芯片相对于晶片脱离器4的精确对准
晶圆台1通过自动半导体安装机器相对于晶片脱离器4自动放置和取向（利用移位和旋转），或通过操作人员相对于晶片脱离器4手动放置和取向（利用移位和旋转），使得半导体芯片3A位于晶片脱离器4的上方，其中，使半导体芯片3A的边缘尽可能平行于晶片脱离器4的外L形板11对准。在理想对中的情况下，半导体芯片3A将在所有侧突出超过最外侧的板11典型0.3mm的预定距离。现在半导体芯片3A相对于晶片脱离器4的精确对准通过下面的步骤进行：
-使板11上升到预定高度z1>0。
有利的是将高度z1的尺寸设定成使得半导体芯片3A的周围区域13与箔2分离。一旦半导体芯片3A的周围区域13已经与箔2分离，则半导体芯片3A在图像中显得明亮。相邻半导体芯片3B的周围区域14随箔2向上弯曲，因此在图像中显现为黑色区域。
-利用相机5记录图像。
当半导体芯片3A已经被对中时，相邻半导体芯片3B的在图像中显现黑色的周围区域14都是等宽的。如果半导体芯片3A不相对于晶片脱离器4对中，则直接相邻半导体芯片3B的在图像中显现黑色的周围区域14具有不同的宽度，如图5所示。
-确定四个黑色周围区域的宽度B1到B4。
-计算修正值Δx=1/2（B1-B3）和Δy=1/2（B2-B4），晶圆台1需要在x方向上和y方向上移位该修正值的距离；或计算修正值Δx=1/2（B3-B1）和Δy=1/2（B4-B2），晶片脱离器4需要在x方向上和y方向上移位该修正值的距离，以使得半导体芯片3相对于晶片脱离器4的板11对中。
图6示出半导体芯片3A和相邻半导体芯片3B的图像，其中彼此相反的相邻半导体芯片3B1的周围区域14A等宽，且其中互相反向的相邻半导体芯片3B2的周围区域14B等宽。在这种情况下，半导体芯片3A相对于晶片脱离器4对中。
所述步骤能够被重复用于验证和/或改善对中。
2.半导体芯片的粘接特性的确定
由于箔2的粘接性从箔到箔波动，在各种晶圆中半导体芯片3将以不同的较强程度附接到箔2。半导体芯片的粘接特性或箔的粘接性能够通过下列步骤来确定：
1.使板11上升到预定高度z0。
2.设置zK=z0。
3.允许预定持续时间ΔtV经过。
4.利用相机5记录图像。
5.验证在图像中是否半导体芯片的整个表面显得明亮。如果在图像中仍然存在显得暗的周围区域，那么这意味着周围区域仍然附接到箔。
6.如果情况是这样：
重复以下步骤，直到半导体芯片不包含任何暗的周围区域：
6.1进一步使板11上升预定距离ΔzK；
6.2设置新值zK=zK+ΔzK；
6.3允许持续时间ΔtV经过，
6.4利用相机5记录图像，以及
6.5验证在图像中是否半导体芯片的整个表面显得明亮或者图像是否仍然包含暗的周围区域。
所确定的高度zK是粘接性的量度。
3.控制晶片脱离器用于在预剥离阶段使半导体芯片与箔分离的 参数的确定
与半导体芯片从箔的分离有关的参数，通常需要在开始安装过程之前对于每个晶圆单独确定或可选地对于一组晶圆的中的几个晶圆确定，且需要在自动半导体安装机器上设置。参数需要以如下方式确定，使得分离过程在一方面尽可能快速地执行，并在另一方面达到如此缓慢的程度使得没有半导体芯片被损坏或毁坏。在具有可上升的和可下降的板11的晶片脱离器4的被选实例中，半导体芯片3A与箔2的分离过程以如下方式发生，使得板11首先共同上升到预定高度z2，然后以预定顺序和预定时间进度从最外侧的板开始使板11下降。使所有板11已经上升到高度z2所在的时间点以t0=0表示。使两个最外侧的板11下降所在的时间点以t1表示。使第二最外侧的板11下降所在的时间点以t2表示。使第三最外侧的板11下降所在的时间点以t3表示等。以下参数需要被确定：
-高度z2
一方面高度z2应当尽可能高，这是因为利用增加的高度箔2会更容易与半导体芯片3A分离。另一方面，必须只能使高度z2高到使得在相邻半导体芯片3B之间的应力不会变得太高，这是因为在这个过程中其面对半导体芯片3A的待被分离的周围区域14将被向上弯曲。
-持续时间Δt1=t1-t0、Δt2=t2-t1、Δt3=t3-t2等。
持续时间Δt1、Δt2、Δt3等中的每个必须以如下方式被确定，使得半导体芯片3A的突出超过还未下降的板11的周围区域在相应持续时间结束时完全与箔2分离。如果该持续时间以过短的长度设定，则在进一步的分离过程中存在半导体芯片3A将会被损坏的高可能性。如果持续时间以过长的长度设定，则分离过程会占用比所必须的时间长的时间，这降低了自动半导体安装机器的吞吐量。
-高度z2通过以下步骤确定：
1.使板11上升到预定高度z0。
2.设置z2=z0。
3.利用相机5记录图像，并确定直接相邻半导体芯片3B的黑色周围区域14的宽度Bi（i=1到4）。确定自宽度B1到B4得到的宽度B。
4.如果所确定的宽度B不超过预定的最大宽度：
重复下列步骤直到所确定的宽度B大于最大宽度：
4.1进一步使板11上升预定距离Δz；
4.2设置新的值z2=z2+Δz，以及
4.3利用相机5记录图像，并确定直接相邻半导体芯片3B的黑色周围区域14的新的宽度B1到B4；
4.4确定新的宽度B；
4.5检查所确定的宽度B是否超过最大宽度。
5.将高度z2确定到最终值z2=z2-Δz。
得自宽度B1到B4的宽度B例如是宽度B1到B4的平均值或宽度B1到B4的最大值。
图7至图9示出半导体芯片3A和相邻半导体芯片3B的状态如下：
图7：在步骤3之后，即在已经使板11上升到高度z0的状态下。
图8：在第一次经过步骤4.1到4.5之后，即在已经使板11上升到高度z0+Δz的状态下。
图9：在三次经过步骤4.1至4.5之后，即在使板11已经上升到高度z0+3*Δz的状态下。
图7至图9所示的记录分别在突出超过半导体芯片3A的晶片脱离器4的板11的周围区域已经与箔2分离的时间点处进行。
由于板11上升到高度z2，持续时间Δt1、Δt2、Δt3等被确定，并且在使板11逐步下降的过程中半导体芯片与箔2的分离被监测，以确定在半导体芯片3的突出超过仍未下降的板11的周围区域处箔2已经完全分离的时间点。至少使板11分别下降到使其不再接触箔2的程度。
这例如通过下列步骤进行：
1.使最外侧的板11下降。
2.重复以下步骤：
2.1利用相机5记录图像，以及
2.2利用图像处理设备9就半导体芯片3A的周围区域13中的至少一个是否仍然是黑色的或者是否整个半导体芯片3A看起来是明亮的而言评价图像；
直到整个半导体芯片第一次看起来是明亮的。
3.确定从在步骤1中使板11下降直到整个半导体芯片3A看起来明亮的第一图像的记录的持续时间。
步骤2还能够以如下方式进行：相机5以预定时间进度一个接一个地记录图像，随后评价该图像。
图10至图13示出半导体芯片3A和相邻半导体芯片3B的状态如下：
图10：在时间点t0，即直接在使板11上升之后，此时半导体芯片3A的突出超过板11的周围区域13还未与箔2分离。
图11：在时间点t1，其中突出超过板11的半导体芯片3A的周围区域13已经与箔2分离，并因此也显得明亮。
图12：在时间点t1之后不久，在两个最外侧的板11已经下降之后，且在突出超过保持在高度z2处的板11的半导体芯片3A的周围区域13与箔2分离之前。
图13：在时间点t2，其中半导体芯片3A突出超过保持在高度z2处的板11的周围区域13已与箔2分离。
在时间点t2之后不久的状态，在此之后两个第二最外侧的板11已经下降，且在半导体芯片3A的突出超过保持在高度z2处的板11的周围区域13与箔2分离之前，对应于图4所示的状态。在时间点t3的状态对应于图13再次所示的状态。
晶圆的半导体芯片3会更强地附接到箔2的区域通常是已知的。持续时间Δt1、Δt2、Δt3等因此有利地在晶圆的几个位置被确定，且其最长的将被选择作为最终的持续时间并作为过程参数被存储。替代地，得自所确定的持续时间Δt1、Δt2、Δt3等的持续时间可被作为过程参数存储。所得的持续时间是已经延长例如预定的安全持续时间Δt的持续时间。随后，则利用以这种方式确定的用于分离过程的参数来处理晶圆。
4.监测在预剥离阶段半导体芯片与箔的分离
只要在没有芯片夹持器的帮助下作为预剥离进行半导体芯片与箔的分离，且晶片夹持器还未处于相机5的视野中，则相机5能用于例如通过以下步骤监测分离过程：
1.在各持续时间Δt1或Δt2或Δt3等过去之后利用相机5记录。
2.利用图像处理设备9就在图像中是否整个半导体芯片显得明亮来评价图像。
如果是这样的情况：继续分离过程。
如果不是这样的情况：终止当前的分离过程，并发出警报。
5.在预剥离阶段对于每个半导体芯片单独控制与箔的分离过程
方法3和4能够相结合并略作改进，以在预剥离阶段过程中对于每个半导体芯片单独控制与箔的分离过程。这例如由具有以下步骤的方法提供：
1.单独为新的晶圆或为整组晶圆如在方法3中所描述的那样确定高度z2。
2.利用以下步骤处理晶圆的半导体芯片：
2.1使板11上升到高度z2。
2.2执行包括以下预处理步骤中的至少一个：
2.2.1使最外侧的板11下降。
2.2.2可选地，等待预定的持续时间。
2.2.3利用相机5记录图像。
2.2.4利用图像处理设备9就是否整个半导体芯片在图像中显得明亮来评价图像。
如果不是这种情况：重复步骤2.2.2至2.2.4。
如果是这种情况：在使下一个最外侧的板下降的情况下继续下一个预剥离步骤，即对于尚未下降的下一个最外侧的板的步骤2.2.1，或继续利用芯片夹持器夹持半导体芯片并完成半导体芯片与箔的分离。
在这个过程中，每当在半导体芯片3A的突出超过尚未下降的板11的周围区域中箔2已经完全与半导体芯片3A分离，将总是下降下一个板11。这进行直到最后的板已下降，或直到芯片夹持器能够夹持半导体芯片并支撑分离过程的最后部分。
本发明并不限于上述晶片脱离器4，而是能够应用到箔2与半导体芯片逐步分离或连续分离的每个过程。具体来说，根据本发明的方法还能够用于具有可下降的板的其他晶片脱离器，如在例如中国专利证书CN101740349B中描述的晶片脱离器，或用于具有可移位的载架的晶片脱离器，如在欧洲专利申请EP2211372中所描述的晶片脱离器。在这种情况下，板的逐步下降对应于载架的逐步移位。
虽然已经示出和描述了本发明的实施例和应用，但是在不脱离本文的创新性概念的情况下，对于受益于本公开的本领域技术人员来说明显的是，在可以进行与上述不同的许多变型。因此，除了在所附权利要求及其等同物的精神中之外，本发明不受限制。

Claims (4)

1.一种用于使半导体芯片与箔分离的方法，所述方法包括用于确定和设置时间段的设置阶段，每个所述时间段限定分离过程的预剥离步骤的持续时间，其中，在每个预剥离步骤过程中，首先所述半导体芯片的至少一个区域保持粘接到所述箔且被弯曲，随后与箔分离，所述设置阶段包括以下步骤：
利用大致垂直作用在待被移除的半导体芯片的表面上的光照射所述待被移除的半导体芯片；
为持续时间待被确定的每个预剥离步骤执行以下步骤：
初始化所述预剥离步骤；
重复以下两个步骤：
记录所述半导体芯片的图像，并为所述图像分配自所述预剥离步骤的初始化起已经过的时间段，以及
检查在所述图像中所述半导体芯片的周围区域是否比预定的亮度值暗；
直到所述检查得到没有所述半导体芯片的周围区域比所述预定的亮度值暗的结果；以及
为所述预剥离步骤分配与最后记录的图像有关的时间段或由其得出的时间段。
2.一种用于使半导体芯片与箔分离的方法，所述方法包括以下步骤：
利用大致垂直作用在待被移除的半导体芯片的表面上的光照射所述待被移除的半导体芯片；
进行至少一个预剥离步骤，在所述至少一个预剥离步骤中，首先所述半导体芯片的至少一个区域保持粘接到所述箔且被弯曲，随后与所述箔分离，其中，所述至少一个预剥离步骤中的每个包括以下步骤：
初始化所述预剥离步骤；
重复以下两个步骤：
记录所述半导体芯片的图像，以及
检查在所述图像中所述半导体芯片的周围区域是否比预定的亮度值暗；
直到所述检查得到没有所述半导体芯片的周围区域比所述预定的亮度值暗的结果；以及
在最后的预剥离步骤结束时，由晶片夹持器夹持所述半导体芯片并完成所述半导体芯片与所述箔的分离。
3.根据权利要求1或2所述的方法，所述方法进一步包括将具有可上升和可下降的板（11）的晶片脱离器（4）用于所述半导体芯片（3）与所述箔（2）的分离，其中，在所述至少一个预剥离步骤中的上述初始化包含使尚未下降的最外侧的板下降。
4.根据权利要求1或2所述的方法，所述方法进一步包括将具有能够平行于所述箔（2）的表面移位的载架的晶片脱离器（4）用于所述半导体芯片（3）与所述箔（2）的分离，其中，在所述至少一个预剥离步骤中的上述初始化包括所述载架的预定距离的移位。
CN201310585803.3A 2012-11-23 2013-11-19 用于使半导体芯片与箔分离的方法 Active CN103839772B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH2518/12 2012-11-23
CHCH2518/12 2012-11-23
CH02518/12A CH707236B1 (de) 2012-11-23 2012-11-23 Verfahren zum Ablösen von Halbleiterchips von einer Folie.

Publications (2)

Publication Number Publication Date
CN103839772A true CN103839772A (zh) 2014-06-04
CN103839772B CN103839772B (zh) 2018-03-06

Family

ID=50679141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310585803.3A Active CN103839772B (zh) 2012-11-23 2013-11-19 用于使半导体芯片与箔分离的方法

Country Status (10)

Country Link
US (1) US9240334B2 (zh)
JP (1) JP6318568B2 (zh)
KR (1) KR102163824B1 (zh)
CN (1) CN103839772B (zh)
CH (1) CH707236B1 (zh)
DE (1) DE102013112666A1 (zh)
FR (1) FR2998711B1 (zh)
MY (1) MY161210A (zh)
SG (1) SG2013079017A (zh)
TW (1) TWI606499B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle
JP7023733B2 (ja) 2018-02-09 2022-02-22 株式会社Ｓｃｒｅｅｎホールディングス 判定装置、判定方法、錠剤印刷装置および錠剤印刷方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
US20090215204A1 (en) * 2006-09-06 2009-08-27 Renesas Technology Corp. Fabrication method of semiconductor device
CN101740349A (zh) * 2008-11-05 2010-06-16 Esec公司 芯片分离器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH643959A5 (de) * 1978-04-14 1984-06-29 Siemens Ag Verfahren und vorrichtung zur automatischen lageerkennung von halbleiterchips.
JPS6215831A (ja) * 1985-07-12 1987-01-24 Matsushita Electronics Corp 半導体ペレツト検出装置
JP2771190B2 (ja) * 1988-10-07 1998-07-02 株式会社日立製作所 スルーホール充填状態検査方法およびその装置
JP2589411B2 (ja) * 1990-12-27 1997-03-12 シャープ株式会社 チップ位置検出方法
KR19990038969U (ko) * 1998-04-01 1999-11-05 구자홍 미세칩 분리 장치
JP4151816B2 (ja) * 2000-08-25 2008-09-17 芝浦メカトロニクス株式会社 半導体製造装置
DE10347543B4 (de) * 2003-10-14 2006-07-13 Mühlbauer Ag Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger
US7240422B2 (en) 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
CH699851A1 (de) * 2008-11-05 2010-05-14 Esec Ag Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
SG163493A1 (en) * 2009-01-22 2010-08-30 Esec Ag Die ejector
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
CH706280B1 (de) 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
US20090215204A1 (en) * 2006-09-06 2009-08-27 Renesas Technology Corp. Fabrication method of semiconductor device
CN101740349A (zh) * 2008-11-05 2010-06-16 Esec公司 芯片分离器

Also Published As

Publication number Publication date
FR2998711B1 (fr) 2017-05-05
MY161210A (en) 2017-04-14
US9240334B2 (en) 2016-01-19
SG2013079017A (en) 2014-06-27
KR20140066644A (ko) 2014-06-02
CH707236A1 (de) 2014-05-30
CN103839772B (zh) 2018-03-06
TWI606499B (zh) 2017-11-21
JP6318568B2 (ja) 2018-05-09
DE102013112666A1 (de) 2014-05-28
TW201430924A (zh) 2014-08-01
JP2014107555A (ja) 2014-06-09
FR2998711A1 (fr) 2014-05-30
KR102163824B1 (ko) 2020-10-13
CH707236B1 (de) 2016-10-31
US20140196853A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
CN103839772A (zh) 用于使半导体芯片与箔分离的方法
TWI708300B (zh) 晶圓的加工方法
TW201000888A (en) High resolution edge inspection
CN106290390B (zh) 缺陷检测装置及方法
US11315832B2 (en) Wafer singulation process control
KR20200010058A (ko) 기판 검사 방법 및 기판 검사 장치
CN114788021A (zh) 聚光透镜的高度调整方法和芯片转印方法及聚光透镜的高度调整装置和芯片转印装置
CN112509939B (zh) 芯片贴装装置及半导体器件的制造方法
JP2019029425A (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
US20180351324A1 (en) Method of producing an optoelectronic component
US10134650B2 (en) Apparatus and method for cutting a wafer that is substantially covered by an opaque material
KR20110134597A (ko) 웨이퍼의 위치 확인 방법 및 이를 이용한 반도체 칩 분리 방법
KR101362548B1 (ko) 다이 본딩 공정에서 다이를 검사하는 방법
JP5438165B2 (ja) 半導体装置の製造方法
JP6570084B2 (ja) ステージ表面上の突起物の上面を検査するマクロ検査装置
CN110783224A (zh) 利用在参照元件的相对两侧构成的结构特征之间的偏置信息来装配元件载体
CN113252686B (zh) 一种电子元件邦定方法
TWI832143B (zh) 晶粒接合裝置及半導體裝置的製造方法
EP4312251A1 (en) Mounting apparatus and method for manufacturing semiconductor device
KR20170036222A (ko) 다이 검사 방법
KR101681632B1 (ko) 평면 소재 접착 방법
TW200822245A (en) Method for mounting semiconductor chips and automatic mounting apparatus
KR20220039362A (ko) 카메라 유닛의 높이를 정렬하는 방법
KR20170132441A (ko) 다이 본딩 공정의 레시피 생성 방법
KR20080003215U (ko) 액정표시장치모듈조립용 프레스부품을 포함한판재가공부품에 대한 다중다각배열 비전검사시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1192652

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1192652

Country of ref document: HK