DE102013112666A1 - Verfahren zum Ablösen von Halbleiterchips von einer Folie - Google Patents

Verfahren zum Ablösen von Halbleiterchips von einer Folie Download PDF

Info

Publication number
DE102013112666A1
DE102013112666A1 DE201310112666 DE102013112666A DE102013112666A1 DE 102013112666 A1 DE102013112666 A1 DE 102013112666A1 DE 201310112666 DE201310112666 DE 201310112666 DE 102013112666 A DE102013112666 A DE 102013112666A DE 102013112666 A1 DE102013112666 A1 DE 102013112666A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
chip
image
process step
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310112666
Other languages
English (en)
Inventor
Irving Rodriguez
Ernst Barmettler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Besi Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Switzerland AG filed Critical Besi Switzerland AG
Publication of DE102013112666A1 publication Critical patent/DE102013112666A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1105—Delaminating process responsive to feed or shape at delamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Abstract

Die Erfindung betrifft die Prepeeling Phase von Verfahren zum Ablösen eines Halbleiterchips von der Folie. Gemäss einem ersten Aspekt betrifft die Erfindung die Ermittlung von Zeitdauern in einer Einrichtungsphase, die Prepeeling Verfahrensschritte steuern, bei denen mindestens ein Bereich des Halbleiterchips am Beginn des jeweiligen Verfahrensschrittes an der Folie kleben bleibt und gebogen wird. Dabei werden folgende Schritte für jeden Prepeeling Verfahrenschritt durchgeführt, dessen Zeitdauer zu ermitteln ist: Einleiten des Verfahrensschrittes, Wiederholen der beiden Schritte Aufnehmen eines Bildes des Halbleiterchips und dem Bild eine seit dem Einleiten des Verfahrensschrittes verstrichene Zeitdauer zuordnen, und Überprüfen, ob im Bild ein Randbereich des Halbleiterchips dunkler ist als ein vorgegebener Helligkeitswert, bis die Überprüfung ergibt, dass kein Randbereich des Halbleiterchips dunkler ist als der vorgegebene Helligkeitswert. Gemäss einem zweiten Aspekt betrifft die Erfindung ein Verfahren, bei dem das Ablösen des Halbleiterchips von der Folie in Echtzeit überwacht wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Ablösen von dünnen Halbleiterchips von einer Folie während der so genannten Prepeeling Phase.
  • Die Halbleiterchips werden typischerweise auf einer von einem Rahmen gehaltenen Folie, in der Fachwelt auch als Tape bekannt, zur Abarbeitung auf einer Halbleiter-Montageeinrichtung, einem so genannten Die Bonder, bereitgestellt. Die Halbleiterchips haften auf der Folie. Der Rahmen mit der Folie wird von einem verschiebbaren Wafertisch aufgenommen. Taktweise werden der Wafertisch verschoben, um einen Halbleiterchip nach dem anderen an einem Ort bereitzustellen, und dann der bereitgestellte Halbleiterchip von einem Chipgreifer aufgenommen und auf einem Substrat plaziert. Die Entnahme des bereitgestellten Halbleiterchips von der Folie wird von einem unterhalb der Folie angeordneten Chip-Auswerfer (in der Fachwelt bekannt als Die-Ejector) unterstützt.
  • Das Ablösen eines Halbleiterchips erfolgt typischerweise in zwei Phasen, nämlich einer ersten Phase, in der der Halbleiterchip vom Chip-Auswerfer ohne mithilfe des Chipgreifers zumindest teilweise von der Folie abgelöst wird, und einer zweiten Phase, in der der Chipgreifer den Halbleiterchip ergreift und vollständig von der Folie ablöst. Die erste Phase wird in der Fachwelt als "Prepeeling" bezeichnet. Der Chip-Auswerfer umfasst einerseits mechanisch bewegbare Mittel wie Nadeln oder einen verschiebbaren Schlitten oder mehrere heb- und senkbare Platten und es müssen in einer Einrichtungsphase mehrere Parameter ermittelt und eingestellt werden, die festlegen, wie die mechanischen Mittel bewegt werden. Die Parameter müssen so eingestellt werden, dass der Prepeeling Prozess einerseits in möglichst kurzer Zeit erfolgt und andererseits der Halbleiterchip nicht beschädigt wird. Wenn der Prepeeling Prozess zu schnell abläuft, besteht das Risiko, dass der Halbleiterchip auseinanderbricht.
  • Der Erfindung liegt die Aufgabe zugrunde, das Ablösen eines Halbleiterchips von der Folie während der Prepeeling Phase zu verbessern.
  • Die Erfindung betrifft generell Verfahren zum Ablösen eines Halbleiterchips von der Folie während der Prepeeling Phase. Die Prepeeling Phase ist diejenige Phase, während der der Chipgreifer am Ablösen nicht beteiligt ist. Gemäss einem ersten Aspekt betrifft die Erfindung ein solches Verfahren, bei dem in einer Einrichtungsphase Zeitdauern ermittelt und festgelegt werden, die Prepeeling Verfahrensschritte des Ablöseverfahrens steuern, bei denen mindestens ein Bereich des Halbleiterchips am Beginn des jeweiligen Verfahrensschrittes an der Folie kleben bleibt und gebogen wird. Die Einrichtungsphase umfasst folgende Schritte:
    Beleuchten eines zu entnehmenden Halbleiterchip mit Licht, das im wesentlichen senkrecht auf eine Oberfläche des Halbleiterchips auftrifft,
    Durchführen der folgenden Schritte für jeden Prepeeling Verfahrenschritt, dessen Zeitdauer zu ermitteln ist:
    Einleiten des Verfahrensschrittes,
    Wiederholen der beiden Schritte
    Aufnehmen eines Bildes des Halbleiterchips und dem Bild eine seit dem Einleiten des Verfahrensschrittes verstrichene Zeitdauer zuordnen, und
    Überprüfen, ob im Bild ein Randbereich des Halbleiterchips dunkler ist als ein vorgegebener Helligkeitswert,
    bis die Überprüfung ergibt, dass kein Randbereich des Halbleiterchips dunkler ist als der vorgegebene Helligkeitswert, und
    dem Verfahrenschritt die dem letzten Bild zugeordnete Zeitdauer oder eine davon abgeleitete Zeitdauer zuweisen.
  • Gemäss einem zweiten Aspekt betrifft die Erfindung ein Verfahren, bei dem das Ablösen der Folie während der Prepeeling Phase in Echtzeit überwacht wird. Das Verfahren umfasst folgende Schritte: Beleuchten eines zu entnehmenden Halbleiterchip mit Licht, das im wesentlichen senkrecht auf eine Oberfläche des Halbleiterchips auftrifft,
    Durchführen der folgenden Schritte für jeden Prepeeling Verfahrenschritt, bei dem mindestens ein Bereich des Halbleiterchips am Beginn des Verfahrensschrittes an der Folie kleben bleibt und gebogen wird:
    Einleiten des Verfahrensschrittes,
    Wiederholen der beiden Schritte
    Aufnehmen eines Bildes des Halbleiterchips, und
    Überprüfen, ob im Bild ein Randbereich des Halbleiterchips dunkler ist als ein vorgegebener Helligkeitswert,
    bis die Überprüfung ergibt, dass kein Randbereich des Halbleiterchips dunkler ist als der vorgegebene Helligkeitswert, und
    Durchführen des nächsten Verfahrensschrittes.
  • Das Ablösen des Halbleiterchips von der Folie in der Prepeeling Phase erfolgt beispielsweise mittels eines Chip-Auswerfers mit heb- und senkbaren Platten. In diesem Fall beinhaltet das besagte Einleiten des Verfahrensschrittes das Absenken der äussersten Platten, die noch nicht abgesenkt worden sind.
  • Das Ablösen des Halbleiterchips von der Folie in der Prepeeling Phase kann auch mittels eines parallel zu der Oberfläche der Folie verschiebbaren Schlitten durchgeführt werden. In diesem Fall umfasst das besagte Einleiten des Verfahrensschrittes das Verschieben des Schlittens um eine vorbestimmte Distanz.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert.
  • 1 zeigt schematisch und beispielhaft die gegenseitige Anordnung der Komponenten einer Halbleiter-Montageeinrichtung, die für die Durchführung der erfindungsgemässen Prozesse erforderlich sind,
  • 2 zeigt eine Anordnung von heb- und senkbaren Platten in Aufsicht, und
  • 3–13 zeigen von einer Kamera aufgenommene Bilder.
  • Wie in der Einleitung bereits erwähnt wurde, haften die Halbleiterchips eines Wafers auf einer Folie, die auf einen Rahmen gespannt ist. Der Rahmen mit der Folie wird von einem Wafertisch aufgenommen. Der jeweils nächste mit einem Chipgreifer zu entnehmende Halbleiterchip wird vom Wafertisch an einem Pickpunkt bereitgestellt. Das Ablösen des bereitgestellten Halbleiterchips von der Folie wird von einem unterhalb der Folie angeordneten Chip-Auswerfer unterstützt. Die Halbleiter-Montageeinrichtung enthält eine Kamera, deren Blickfeld zum Pickpunkt gerichtet ist und die benützt wird, um die Lage des bereitgestellten Halbleiterchips zu bestimmen. Erfindungsgemäss wird diese Kamera, kombiniert mit einer direkten Beleuchtung des Halbleiterchips, für verschiedene Prozesse verwendet, die die Optimierung und/oder die Überwachung des Ablöseprozesses betreffen. Diese Prozesse sind:
    • – Präzises Ausrichten der Halbleiterchips in Bezug auf den Chip-Auswerfer,
    • – Ermitteln des Klebeverhaltens der Halbleiterchips,
    • – Bestimmen von Parametern, die den Chip-Auswerfer zum Ablösen des Halbleiterchips von der Folie steuern,
    • – Überwachen des Ablösens des Halbleiterchips von der Folie, und
    • – Individuelles Steuern des Ablösevorgangs von der Folie für jeden Halbleiterchip.
    Diese Prozesse werden im folgenden im Detail erläutert.
  • Die 1 zeigt schematisch und beispielhaft die gegenseitige Anordnung der Komponenten der Halbleiter-Montageeinrichtung, die für die Durchführung der erfindungsgemässen Prozesse erforderlich sind. Diese Komponenten umfassen einen Wafertisch 1, der eine Folie 2 mit den Halbleiterchips 3 aufnimmt, einen Chip-Auswerfer 4, eine Kamera 5, eine Beleuchtungseinrichtung, die einen halbdurchlässigen Spiegel 6, ein optisches Element 7 und eine Lichtquelle 8 umfasst, und eine Bildauswerteeinrichtung 9. Die Kamera 5 liegt typischerweise vor als Halbleiterchip, das optische Element 7 ist eine Blende und/oder eine Linse, in deren Brennpunkt die Lichtquelle 8 angeordnet ist. Die Lichtquelle 8 ist beispielsweise eine LED. Für die Erfindung wichtig ist, dass die Lichtstrahlen 10 der Beleuchtungseinrichtung innerhalb einem vorgegebenen Toleranzwert von wenigen Grad senkrecht auf den bereitgestellten Halbleiterchip 3A auftreffen. Die Kamera 5 erfasst die vom bereitgestellten Halbleiterchip 3A und auch von benachbarten Halbleiterchips 3B, soweit sich diese im Blickfeld der Kamera 5 befinden, senkrecht reflektierten Lichtstrahlen und liefert Bildaufnahmen an die Bildauswerteeinrichtung 9.
  • Die Erfindung wird im folgenden erläutert anhand eines Chip-Auswerfers 4, wie er in der Patentanmeldung DE 10 2013 103 100 im Detail beschrieben ist. Ein solcher Chip-Auswerfer 4 umfasst mehrere Platten 11, hier gerade Platten 11A und L-förmige Platten 11B, die parallel bzw. senkrecht zu mit x und y bezeichneten Richtungen ausgerichtet sind. Die 2 zeigt eine solche Anordnung von Platten 11 in Aufsicht, die in einer senkrecht zur Folienfläche verlaufenden Richtung, die hier als z-Richtung bezeichnet ist, heb- und senkbar sind. Die z-Richtung verläuft senkrecht zur Zeichenebene der 2. Die Folie 2 befindet sich auf der Höhe z = 0. Ein von einer Steuereinrichtung gesteuerter Antrieb ermöglicht es, die Platten 11 gemeinsam anzuheben und dann paarweise – beginnend mit den äussersten Platten – in einer vorgegebenen Reihenfolge und einem vorgegebenen zeitlichen Ablauf abzusenken.
  • Die 3 bis 13 zeigen von der Kamera 5 aufgenommene Bilder eines zentralen Halbleiterchips 3A und benachbarter Halbleiterchips 3B. Die für diese Aufnahmen verwendeten Halbleiterchips sind so genannte "dummy" Chips, d.h. strukturlose Chips.
  • Die 3 zeigt einen Halbleiterchip 3A, der sich über dem Chip-Auswerfer 4 befindet, und Teile von benachbarten Halbleiterchips 3B. Der Halbleiterchip 3A wie auch die benachbarten Halbleiterchips 3B sind flach, so dass sie die senkrecht auf sie auftreffenden Lichtstrahlen 10 der Beleuchtungseinrichtung in senkrechter Richtung zur Kamera 5 zurück reflektieren und im Bild hell erscheinen. Die durch das Sägen entstandenen Rillen 12 zwischen den Halbleiterchips 3 erscheinen im Bild dunkel. Die gestrichelten Linien zeigen als Fadenkreuz das Zentrum des Blickfeldes der Kamera 5 an. Die 4 zeigt einen Halbleiterchip 3A über dem Chip-Auswerfer 4, dessen Randbereiche 13 nach unten gebogen sind. Der zentrale, flache Bereich des Halbleiterchips 3A reflektiert das Licht der Beleuchtungseinrichtung senkrecht zurück zur Kamera 5 und erscheint im Bild hell. Die nach unten gebogenen Randbereiche 13 des Halbleiterchips 3A reflektieren das Licht der Beleuchtungseinrichtung in schräger Richtung, so dass die hier reflektierten Lichtstrahlen nicht zur Kamera 5 gelangen. Die nach unten gebogenen Randbereiche 13 des Halbleiterchips 3A erscheinen im Bild deshalb dunkel oder sogar schwarz. Das Verhalten der Randbereiche 13 des über dem Chip-Auswerfer 4 bereitgestellten Halbleiterchips 3A wird mittels der Kamera 5 erfasst und wie im folgenden beschrieben zur Optimierung und/oder Überprüfung der oben genannten Prozesse benützt. Dies wird für die einzelnen Prozesse im folgenden erläutert:
  • 1. Präzises Ausrichten der Halbleiterchips in Bezug auf den Chip-Auswerfer
  • Der Wafertisch 1 wird automatisch vom Halbleiter-Montageautomaten oder manuell von einem Operateur relativ zum Chip-Auswerfer 4 so platziert und orientiert (durch Verschieben und Drehen), dass sich ein Halbleiterchip 3A über dem Chip-Auswerfer 4 befindet, wobei die Kanten des Halbleiterchips 3A soweit als möglich parallel zu den äusseren L-förmigen Platten 11 des Chip-Auswerfers 4 ausgerichtet sind. Der Halbleiterchip 3A überragt bei idealer Zentrierung die äussersten Platten 11 auf allen Seiten um eine vorbestimmte Distanz, die typischerweise 0.3 mm beträgt. Das präzise Ausrichten des Halbleiterchips 3A in Bezug auf den Chip-Auswerfer 4 erfolgt nun mit den folgenden Schritten:
    • – Anheben der Platten 11 auf eine vorbestimmte Höhe z1 > 0. Die Höhe z1 ist mit Vorteil so bemessen, dass sich die Randbereiche 13 des Halbleiterchips 3A von der Folie 2 ablösen. Sobald sich die Randbereiche 13 des Halbleiterchips 3A von der Folie 2 abgelöst haben, erscheint der Halbleiterchip 3A im Bild hell. Die Randbereiche 14 der benachbarten Halbleiterchips 3B werden mit der Folie 2 nach oben gebogen und erscheinen deshalb im Bild als schwarze Flächen.
    • – Aufnehmen eines Bildes mit der Kamera 5. Wenn der Halbleiterchip 3A zentriert ist, dann sind die im Bild schwarz erscheinenden Randbereiche 14 der benachbarten Halbleiterchips 3B alle gleich breit. Wenn der Halbleiterchip 3A in Bezug auf den Chip-Auswerfer 4 nicht zentriert ist, dann sind die im Bild schwarz erscheinenden Randbereiche 14 der direkt benachbarten Halbleiterchips 3B verschieden breit, so wie dies die 5 illustriert.
    • – Bestimmen von Breiten B1 bis B4 der vier schwarzen Randbereiche.
    • – Berechnen von Korrekturwerten ∆x = ½(B1 – B3) und ∆y = ½ (B2 – B4), um die der Wafertisch 1 in x-Richtung und y-Richtung verschoben werden muss, oder Berechnen von Korrekturwerten ∆x = ½(B3 – B1) und ∆y = ½ (B4 – B2), um die der Chip-Auswerfer 4 in x-Richtung und y-Richtung verschoben werden muss, damit der Halbleiterchip 3 in Bezug auf die Platten 11 des Chip-Auswerfers 4 zentriert ist. Die 6 zeigt ein Bild des Halbleiterchips 3A und der benachbarten Halbleiterchips 3B, bei dem die Randbereiche 14A der einander gegenüberliegenden benachbarten Halbleiterchips 3B1 gleich breit sind und bei dem die Randbereiche 14B der einander gegenüberliegenden benachbarten Halbleiterchips 3B2 gleich breit sind. In diesem Fall ist also der Halbleiterchip 3A in Bezug auf den Chip-Auswerfer 4 zentriert.
  • Diese Schritte können zur Überprüfung und/oder Verbesserung der Zentrierung wiederholt werden.
  • 2. Ermitteln des Klebeverhaltens der Halbleiterchips
  • Da die Klebrigkeit der Folie 2 von Folie zu Folie schwankt, kleben die Halbleiterchips 3 bei verschiedenen Wafern unterschiedlich stark an der Folie 2. Mit den folgenden Schritten lässt sich das Klebeverhalten der Halbleiterchips bzw. die Klebrigkeit der Folie bestimmen:
    • 1. Anheben der Platten 11 auf eine vorbestimmte Höhe z0.
    • 2. Festlegen zK = z0.
    • 3. Verstreichen lassen einer vorbestimmten Zeitdauer ∆tv.
    • 4. Aufnehmen eines Bildes mit der Kamera 5.
    • 5. Überprüfen, ob die ganze Oberfläche des Halbleiterchips im Bild hell erscheint. Falls es noch Randbereiche gibt, die im Bild dunkel erscheinen, bedeutet dies, dass die Randbereiche noch an der Folie haften.
    • 6. Sofern dies der Fall ist: Wiederholen der folgenden Schritte, bis der Halbleiterchip keine dunklen Randbereiche mehr enthält: 6.1 weiteres Anheben der Platten 11 um eine vorbestimmte Distanz ∆zK, 6.2 Festlegen eines neuen Wertes zK = zK + ∆zK, 6.3 Verstreichen lassen der Zeitdauer ∆tv, und 6.4 Aufnehmen eines Bildes mit der Kamera 5, und 6.5 Überprüfen, ob die ganze Oberfläche des Halbleiterchips im Bild hell erscheint oder ob er noch dunkle Randbereiche enthält.
  • Die ermittelte Höhe zK ist ein Mass für die Klebrigkeit.
  • 3. Bestimmen von Parametern, die den Chip-Auswerfer zum Ablösen der Halbleiterchips von der Folie in der Prepeeling Phase steuern
  • Diejenigen Parameter, die das Ablösen des Halbleiterchips von der Folie betreffen, müssen in der Regel für jeden Wafer einzeln oder allenfalls für mehrere Wafer eines Lots vor dem Beginn des Montageprozesses ermittelt und am Halbleiter-Montageautomaten eingestellt werden. Diese Parameter sind so festzulegen, dass einerseits der Ablöseprozess möglichst rasch und andererseits so langsam erfolgt, dass dabei kein Halbleiterchip beschädigt oder zerstört wird. Bei dem gewählten Beispiel eines Chip-Auswerfers 4 mit heb- und senkbaren Platten 11 erfolgt der Ablöseprozess des Halbleiterchips 3A von der Folie 2, indem die Platten 11 zuerst gemeinsam auf eine vorbestimmte Höhe z2 angehoben und dann die Platten 11 beginnend mit den äussersten Platten in einer vorgegebenen Reihenfolge und einem vorgegebenen zeitlichen Ablauf abgesenkt werden. Der Zeitpunkt, an dem alle Platten 11 auf die Höhe z2 angehoben sind, wird mit t0 = 0 bezeichnet. Der Zeitpunkt, an dem die beiden äussersten Platten 11 abgesenkt werden, wird mit t1 bezeichnet. Der Zeitpunkt, an dem die zweit äussersten Platten 11 abgesenkt werden, wird mit t2 bezeichnet. Der Zeitpunkt, an dem die dritt äussersten Platten 11 abgesenkt werden, wird mit t3 bezeichnet, etc. Es müssen folgende Parameter festgelegt werden:
    • – Höhe z2
  • Die Höhe z2 soll einerseits möglichst hoch sein, da sich die Folie 2 mit zunehmender Höhe leichter vom Halbleiterchip 3A ablöst. Die Höhe z2 darf andererseits nur so hoch sein, dass der Stress in den benachbarten Halbleiterchips 3B nicht zu gross wird, denn deren dem abzulösenden Halbleiterchip 3A zugewandten Randbereiche 14 werden dabei nach oben gebogen.
    • – Zeitdauern ∆t1 = t1 – t0, ∆t2 = t2 – t1, ∆t3 = t3 – t2, etc.
  • Jede der Zeitdauern ∆t1, ∆t2, ∆t3, etc. ist so zu bestimmen, dass sich die über die noch nicht abgesenkten Platten 11 hinausragenden Randbereiche des Halbleiterchips 3A am Ende der jeweiligen Zeitdauer vollständig von der Folie 2 abgelöst haben. Wenn eine solche Zeitdauer zu kurz eingestellt wird, dann besteht eine hohe Wahrscheinlichkeit, dass der Halbleiterchip 3A beim weiteren Ablöseprozess zerstört wird. Wenn die Zeitdauern zu lange eingestellt werden, dann dauert der Ablöseprozess länger als nötig, was den Durchsatz des Halbleiter-Montageautomaten reduziert. Die Höhe z2 wird mit folgenden Schritten bestimmt:
    • 1. Anheben der Platten 11 auf eine vorbestimmte Höhe z0.
    • 2. Festlegen z2 = z0.
    • 3. Aufnehmen eines Bildes mit der Kamera 5 und Bestimmen der Breiten Bi (i = 1 bis 4) der schwarzen Randbereiche 14 der direkt benachbarten Halbleiterchips 3B. Festlegen einer von den Breiten B1 bis B4 abgeleiteten Breite B.
    • 4. Sofern die ermittelte Breite B eine vorbestimmte Maximalbreite nicht übersteigt: Wiederholen der folgenden Schritte, bis die ermittelte Breite B grösser ist als die Maximalbreite: 4.1 weiteres Anheben der Platten 11 um eine vorbestimmte Distanz ∆z, 4.2 Festlegen eines neuen Wertes z2 = z2 + ∆z, und 4.3 Aufnehmen eines Bildes mit der Kamera 5 und Bestimmen der neuen Breiten B1 bis B4 der schwarzen Randbereiche 14 der direkt benachbarten Halbleiterchips 3B. 4.4 Bestimmen der neuen Breite B. 4.5 Überprüfen, ob die ermittelte Breite B die Maximalbreite übersteigt.
    • 5. Festlegen der Höhe z2 auf den endgültigen Wert z2 = z2 – ∆z. Die von den Breiten B1 bis B4 abgeleitete Breite B ist beispielsweise der Durchschnitt der Breiten B1 bis B4 oder die Grösste der Breiten B1 bis B4.
  • Die 7 bis 9 zeigen den Zustand des Halbleiterchips 3A und der benachbarten Halbleiterchips 3B wie folgt:
  • 7: nach dem Schritt 3, d.h. im Zustand, wo die Platten 11 auf die Höhe z0 angehoben sind.
  • 8: nach dem erstmaligen Durchlaufen der Schritte 4.1 bis 4.5, d.h. im Zustand, wo die Platten 11 auf die Höhe z0 + ∆z angehoben sind.
  • 9: nach dem dreimaligen Durchlaufen der Schritte 4.1 bis 4.5, d.h. im Zustand, wo die Platten 11 auf die Höhe z0 + 3·∆z angehoben sind.
  • Die in den 7 bis 9 gezeigten Aufnahmen wurden jeweils zu einem Zeitpunkt gemacht, an dem sich der Randbereich des Halbleiterchips 3A, der die Platten 11 des Chip-Auswerfers 4 überragt, bereits von der Folie 2 abgelöst hat.
  • Die Zeitdauern ∆t1, ∆t2, ∆t3, etc. werden bestimmt, indem die Platten 11 auf die Höhe z2 angehoben und dann das Ablösen des Halbleiterchips von der Folie 2 beim stufenweisen Absenken der Platten 11 überwacht wird, um den Zeitpunkt zu eruieren, an dem sich die Folie 2 an den Randbereichen des Halbleiterchips 3, die die noch nicht abgesenkten Platten 11 überragen, vollständig abgelöst hat. Die Platten 11 werden dabei jeweils wenigstens soweit abgesenkt, dass sie die Folie 2 nicht mehr berühren. Dies erfolgt beispielsweise durch folgende Schritte:
    • 1. Absenken der jeweils äussersten Platten 11.
    • 2. Wiederholen der folgenden Schritte: 2.1 Aufnehmen eines Bildes mit der Kamera 5, und 2.2 Auswerten des Bildes mit der Bildauswerteeinrichtung 9 dahingehend, ob wenigstens einer der Randbereiche 13 des Halbleiterchips 3A noch schwarz ist oder ob der ganze Halbleiterchip 3A hell erscheint. bis der ganze Halbleiterchip im Bild das erste Mal hell erscheint.
    • 3. Bestimmen der Zeitdauer vom Absenken der Platten 11 im Schritt 1 bis zur Aufnahme des ersten Bildes, in dem der ganze Halbleiterchip 3A im Bild hell erschien.
  • Der Schritt 2 kann auch so durchgeführt werden, dass die Kamera 5 in einer vorgegebenen zeitlichen Abfolge ein Bild nach dem anderen aufnimmt und anschliessend die Bilder ausgewertet werden.
  • Die 10 bis 13 zeigen den Zustand des Halbleiterchips 3A und der benachbarten Halbleiterchips 3B wie folgt:
  • 10: am Zeitpunkt t0, d.h. unmittelbar nach dem Anheben der Platten 11, wo sich die Randbereiche 13 des Halbleiterchips 3A, die die Platten 11 überragen, noch nicht von der Folie 2 gelöst haben.
  • 11: am Zeitpunkt t1, wo sich die Randbereiche 13 des Halbleiterchips 3A, die die Platten 11 überragen, von der Folie 2 gelöst haben, und deshalb ebenfalls hell erscheinen.
  • 12: kurz nach dem Zeitpunkt t1, nachdem die beiden äussersten Platten 11 abgesenkt worden sind und bevor sich die Randbereiche 13 des Halbleiterchips 3A, die die auf der Höhe z2 verbliebenen Platten 11 überragen, von der Folie 2 gelöst haben.
  • 13: am Zeitpunkt t2, wo sich die Randbereiche 13 des Halbleiterchips 3A, die die auf der Höhe z2 verbliebenen Platten 11 überragen, von der Folie 2 gelöst haben.
  • Der Zustand kurz nach dem Zeitpunkt t2, nachdem die auch beiden zweit äussersten Platten 11 abgesenkt worden sind und bevor sich die Randbereiche 13 des Halbleiterchips 3A, die die auf der Höhe z2 verbliebenen Platten 11 überragen, von der Folie 2 gelöst haben, entspricht dem in der 4 gezeigten Zustand. Der Zustand am Zeitpunkt t3 entspricht wieder dem in der 13 gezeigten Zustand.
  • In der Regel ist es bekannt, in welchen Bereichen eines Wafers die Halbleiterchips 3 am stärksten an der Folie 2 haften. Die Zeitdauern ∆t1, ∆t2, ∆t3, etc. werden deshalb mit Vorteil an mehreren Stellen des Wafers ermittelt und dann die längsten davon als endgültige Zeitdauern ausgewählt und als Prozessparameter gespeichert. Alternativ können von den ermittelten Zeitdauern ∆t1, ∆t2, ∆t3, etc. abgeleitete Zeitdauern als Prozessparameter gespeichert werden. Eine abgeleitete Zeitdauer ist beispielsweise eine um eine vorbestimmte Sicherheits-Zeitdauer ∆t verlängerte Zeitdauer. Anschliessend wird der Wafer mit den auf diese Weise ermittelten Parametern für den Ablöseprozess verarbeitet.
  • 4. Überwachen des Ablösens des Halbleiterchips von der Folie in der Prepeeling Phase
  • Solange das Ablösen des Halbleiterchips von der Folie als Prepeeling ohne Mithilfe des Chipgreifers erfolgt und der Chipgreifer noch nicht im Blickfeld der Kamera 5 ist, kann die Kamera 5 benutzt werden, um den Ablösevorgang zu überwachen, beispielsweise durch folgende Schritte:
    • 1. Aufnehmen eines Bildes mit der Kamera 5 nach Ablauf der entsprechenden Zeitdauer ∆t1 bzw. ∆t2 bzw. ∆t3, etc.
    • 2. Auswerten des Bildes mit der Bildauswerteeinrichtung 9 dahingehend, ob der ganze Halbleiterchip im Bild hell erscheint. Wenn dies der Fall ist: Weiterfahren des Ablöseprozesses. Wenn dies nicht der Fall ist: Stoppen des laufenden Ablöseprozesses und Ausgeben eines Alarms.
  • 5. Individuelles Steuern des Ablösevorgangs von der Folie für jeden Halbleiterchip in der Prepeeling Phase.
  • Die Verfahren 3 und 4 können kombiniert und etwas modifiziert werden, um den Ablösevorgang von der Folie während der Prepeeling Phase für jeden Halbleiterchip individuell zu steuern. Dies leistet beispielsweise das Verfahren mit den folgenden Schritten:
    • 1. Ermitteln der Höhe z2 wie beim Verfahren 3 beschrieben, entweder individuell für einen neuen Wafer oder für ein ganzes Lot von Wafern.
    • 2. Abarbeiten der Halbleiterchips eines Wafers mit den Schritten: 2.1 Anheben der Platten 11 auf die Höhe z2. 2.2 Absenken der äussersten Platten 11. 2.3 Fakultativ, Warten einer vorbestimmten Zeitdauer. 2.4 Aufnehmen eines Bildes mit der Kamera 5. 2.5 Auswerten des Bildes mit der Bildauswerteeinrichtung 9 dahingehend, ob der ganze Halbleiterchip im Bild hell erscheint. Wenn dies der Fall ist: Weiterfahren mit dem Absenken der nächsten äussersten Platten, d.h. dem Schritt 2.2 für die nächsten äussersten, noch nicht abgesenkten Platten. Wenn dies nicht der Fall ist: Wiederholen der Schritte 2.4 und 2.5.
  • Bei diesem Verfahren werden also immer dann, wenn sich die Folie 2 in den Randbereichen des Halbleiterchips 3A, die die noch nicht abgesenkten Platten 11 überragen, vollständig vom Halbleiterchip 3A gelöst hat, die nächsten Platten 11 abgesenkt. Dies erfolgt so, bis die letzten Platten abgesenkt worden sind oder bis der Chipgreifer dazu kommt, den Halbleiterchip festhält und den Schluss des Ablösevorgangs unterstützt.
  • Die Erfindung ist nicht beschränkt auf den oben erwähnten Chip-Auswerfer 4, sondern kann bei jedem Prozess angewendet werden, bei dem die Folie 2 stufenweise oder kontinuierlich vom Halbleiterchip abgezogen wird. Insbesondere kann das erfindungsgemässe Verfahren auch bei anderen Chip-Auswerfern mit absenkbaren Platten wie beispielsweise dem im europäischen Patent EP 2184765 beschriebenen Chip-Auswerfer oder bei Chip-Auswerfern mit einem verschiebbaren Schlitten wie beispielsweise dem in der europäischen Patentanmeldung EP 2211372 beschriebenen Chip-Auswerfer verwendet werden. In diesem Fall entspricht das stufenweise Absenken der Platten einer stufenweisen Verschiebung des Schlittens.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102013103100 [0015]
    • EP 2184765 [0042]
    • EP 2211372 [0042]

Claims (4)

  1. Verfahren zum Ablösen von Halbleiterchips von einer Folie, bei dem in einer Einrichtungsphase Zeitdauern ermittelt und festgelegt werden, die Prepeeling Verfahrensschritte des Ablöseverfahrens steuern, bei denen mindestens ein Bereich des Halbleiterchips am Beginn des jeweiligen Verfahrensschrittes an der Folie kleben bleibt und gebogen wird, dadurch gekennzeichnet, dass die Einrichtungsphase folgende Schritte umfasst: Beleuchten eines zu entnehmenden Halbleiterchip mit Licht, das im wesentlichen senkrecht auf eine Oberfläche des Halbleiterchips auftrifft, Durchführen der folgenden Schritte für jeden Prepeeling Verfahrenschritt, dessen Zeitdauer zu ermitteln ist: Einleiten des Verfahrensschrittes, Wiederholen der beiden Schritte Aufnehmen eines Bildes des Halbleiterchips und dem Bild eine seit dem Einleiten des Verfahrensschrittes verstrichene Zeitdauer zuordnen, und Überprüfen, ob im Bild ein Randbereich des Halbleiterchips dunkler ist als ein vorgegebener Helligkeitswert, bis die Überprüfung ergibt, dass kein Randbereich des Halbleiterchips dunkler ist als der vorgegebene Helligkeitswert, und dem Verfahrenschritt die dem letzten Bild zugeordnete Zeitdauer oder eine davon abgeleitete Zeitdauer zuweisen.
  2. Verfahren zum Ablösen von Halbleiterchips von einer Folie, umfassend folgende Schritte: Beleuchten eines zu entnehmenden Halbleiterchip mit Licht, das im wesentlichen senkrecht auf eine Oberfläche des Halbleiterchips auftrifft, Durchführen der folgenden Schritte für jeden Prepeeling Verfahrenschritt, bei dem mindestens ein Bereich des Halbleiterchips am Beginn des Verfahrensschrittes an der Folie kleben bleibt und gebogen wird: Einleiten des Verfahrensschrittes, Wiederholen der beiden Schritte Aufnehmen eines Bildes des Halbleiterchips, und Überprüfen, ob im Bild ein Randbereich des Halbleiterchips dunkler ist als ein vorgegebener Helligkeitswert, bis die Überprüfung ergibt, dass kein Randbereich des Halbleiterchips dunkler ist als der vorgegebene Helligkeitswert, und Durchführen des nächsten Verfahrensschrittes.
  3. Verfahren nach Anspruch 1 oder 2, bei dem ein Chip-Auswerfer (4) mit heb- und senkbaren Platten (11) zum Ablösen der Halbleiterchips (3) von der Folie (2) verwendet wird, dadurch gekennzeichnet, dass das besagte Einleiten des Verfahrensschrittes das Absenken der äussersten Platten, die noch nicht abgesenkt worden sind, beinhaltet.
  4. Verfahren nach Anspruch 1 oder 2, bei dem ein Chip-Auswerfer (4) mit einem parallel zu der Oberfläche der Folie (2) verschiebbaren Schlitten zum Ablösen der Halbleiterchips (3) von der Folie (2) verwendet wird, dadurch gekennzeichnet, dass das besagte Einleiten des Verfahrensschrittes das Verschieben des Schlittens um eine vorbestimmte Distanz umfasst.
DE201310112666 2012-11-23 2013-11-18 Verfahren zum Ablösen von Halbleiterchips von einer Folie Pending DE102013112666A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH02518/12A CH707236B1 (de) 2012-11-23 2012-11-23 Verfahren zum Ablösen von Halbleiterchips von einer Folie.
CH2518/12 2012-11-23

Publications (1)

Publication Number Publication Date
DE102013112666A1 true DE102013112666A1 (de) 2014-05-28

Family

ID=50679141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310112666 Pending DE102013112666A1 (de) 2012-11-23 2013-11-18 Verfahren zum Ablösen von Halbleiterchips von einer Folie

Country Status (10)

Country Link
US (1) US9240334B2 (de)
JP (1) JP6318568B2 (de)
KR (1) KR102163824B1 (de)
CN (1) CN103839772B (de)
CH (1) CH707236B1 (de)
DE (1) DE102013112666A1 (de)
FR (1) FR2998711B1 (de)
MY (1) MY161210A (de)
SG (1) SG2013079017A (de)
TW (1) TWI606499B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
JP7023733B2 (ja) 2018-02-09 2022-02-22 株式会社Ｓｃｒｅｅｎホールディングス 判定装置、判定方法、錠剤印刷装置および錠剤印刷方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184765A1 (de) 2008-11-05 2010-05-12 Esec AG Chip-Auswerfer
EP2211372A1 (de) 2009-01-22 2010-07-28 Esec AG Chip-Auswerfer
DE102013103100A1 (de) 2012-03-30 2013-10-02 Besi Switzerland Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH643959A5 (de) * 1978-04-14 1984-06-29 Siemens Ag Verfahren und vorrichtung zur automatischen lageerkennung von halbleiterchips.
JPS6215831A (ja) * 1985-07-12 1987-01-24 Matsushita Electronics Corp 半導体ペレツト検出装置
JP2771190B2 (ja) * 1988-10-07 1998-07-02 株式会社日立製作所 スルーホール充填状態検査方法およびその装置
JP2589411B2 (ja) * 1990-12-27 1997-03-12 シャープ株式会社 チップ位置検出方法
KR19990038969U (ko) * 1998-04-01 1999-11-05 구자홍 미세칩 분리 장치
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP4151816B2 (ja) * 2000-08-25 2008-09-17 芝浦メカトロニクス株式会社 半導体製造装置
DE10347543B4 (de) * 2003-10-14 2006-07-13 Mühlbauer Ag Ablösevorrichtung zum Ablösen elektronischer Bauteile von einem Träger
US7240422B2 (en) 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CH699851A1 (de) * 2008-11-05 2010-05-14 Esec Ag Chip-Auswerfer und Verfahren zum Ablösen und Entnehmen eines Halbleiterchips von einer Folie.
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184765A1 (de) 2008-11-05 2010-05-12 Esec AG Chip-Auswerfer
EP2211372A1 (de) 2009-01-22 2010-07-28 Esec AG Chip-Auswerfer
DE102013103100A1 (de) 2012-03-30 2013-10-02 Besi Switzerland Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle

Also Published As

Publication number Publication date
JP6318568B2 (ja) 2018-05-09
CH707236B1 (de) 2016-10-31
JP2014107555A (ja) 2014-06-09
FR2998711A1 (fr) 2014-05-30
TWI606499B (zh) 2017-11-21
KR102163824B1 (ko) 2020-10-13
KR20140066644A (ko) 2014-06-02
MY161210A (en) 2017-04-14
CH707236A1 (de) 2014-05-30
SG2013079017A (en) 2014-06-27
CN103839772A (zh) 2014-06-04
US20140196853A1 (en) 2014-07-17
TW201430924A (zh) 2014-08-01
US9240334B2 (en) 2016-01-19
FR2998711B1 (fr) 2017-05-05
CN103839772B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
DE102017206400B4 (de) Bearbeitungsverfahren für einen wafer
DE102004051180B4 (de) Waferteilungsverfahren
DE102013112666A1 (de) Verfahren zum Ablösen von Halbleiterchips von einer Folie
EP2028164B1 (de) Verfahren und Vorrichtung zum Trennen einer Planplatte aus sprödbrüchigem Material in mehrere Einzelplatten mittels Laser
DE102014106472B4 (de) Verfahren zum Strahlungsritzen eines Halbleitersubstrats
DE2431960C3 (de) Verfahren zum Erzeugen einer strukturierten Schicht auf einem Substrat mit Hilfe von Photoätzprozessen sowie Einrichtung zur Durchführung dieses Verfahrens
DE102007010225B4 (de) Verfahren zur Aufnahme von hochauflösenden Bildern von Defekten auf der Oberseite des Waferrandes
DE102013216121A1 (de) Laserbearbeitungsvorrichtung
DE102005004827A1 (de) Wafer-Unterteilungsverfahren
DE102019213984A1 (de) Waferherstellungsverfahren und laserbearbeitungsvorrichtung
DE102016221533A1 (de) Verfahren und Vorrichtung zum Transfer elektronischer Komponenten zwischen Substraten
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE112004000766T5 (de) Chipschneidvorrichtung
DE102015220746A1 (de) Verfahren und Vorrichtung zur Platzierung elektronischer Bauteile
DE10307358B3 (de) Verfahren und Vorrichtung zum Scannen eines Halbleiter-Wafers
DE102018206303B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102017208953A1 (de) Laserbearbeitungsvorrichtung und waferherstellungsverfahren
EP1443542B1 (de) Verfahren und Vorrichtung zum Kontrollieren des Randes eines scheibenförmigen Gegenstandes
DE102015203961A1 (de) Plattenformobjekt-Bearbeitungsverfahren
DE102020212784A1 (de) Waferbearbeitungsverfahren
DE102005013256A1 (de) Laserstrahl-Bearbeitungsmaschine
DE112009002647T5 (de) Verfahren zur Herstellung einer Solarzelle und Vorrichtung zur Herstellung einer Solarzelle
DE102020212953A1 (de) Waferbearbeitungsverfahren
DE102020212954A1 (de) Waferbearbeitungsverfahren
EP1428060B1 (de) Vorrichtung und verfahren zur planparallelen ausrichtung einer zu inspizierenden ebenen objektoberfläche zu einer fokusebene eines objektives

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: IP.DESIGN, CH

R012 Request for examination validly filed