DE112004000766T5 - Chipschneidvorrichtung - Google Patents

Chipschneidvorrichtung Download PDF

Info

Publication number
DE112004000766T5
DE112004000766T5 DE112004000766T DE112004000766T DE112004000766T5 DE 112004000766 T5 DE112004000766 T5 DE 112004000766T5 DE 112004000766 T DE112004000766 T DE 112004000766T DE 112004000766 T DE112004000766 T DE 112004000766T DE 112004000766 T5 DE112004000766 T5 DE 112004000766T5
Authority
DE
Germany
Prior art keywords
wafer
dicing
section
chips
chip cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112004000766T
Other languages
English (en)
Inventor
Masayuki Mitaka Azuma
Yasuyuki Mitaka Sakaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Publication of DE112004000766T5 publication Critical patent/DE112004000766T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape

Abstract

Chipschneidvorrichtung, die einen an einem Chipschneidbogen geklebten Wafer in Chips zerschneidet, wobei die Chipschneidvorrichtung folgendes aufweist:
einen Chipschneidabschnitt, der den Wafer in Chips zerschneidet und in einzelne Chips aufteilt;
einen Expansionsabschnitt, der den Chipschneidbogen expandiert und Abstände zwischen den einzelnen Chips erhöht; und
eine Untersuchungsvorrichtung, die einen Zustand des Wafers bestätigt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Chipschneidvorrichtung, die einen Wafer von Halbleitervorrichtungen, elektronischen Komponenten bzw. Bauteilen und ähnlichem in einzelne Chips aufteilt, und genauer gesagt eine Chipschneidvorrichtung, die einen Wafer, der an einen Chipschneidbogen geheftet bzw. geklebt ist, in einzelne Chips aufteilt bzw. trennt.
  • Stand der Technik
  • Herkömmlich ist zum Trennen eines Wafers, auf dessen Oberfläche Halbleitervorrichtungen, elektronische Bauteile und ähnliches ausgebildet sind, in separate Chips eine Chipschneidvorrichtung verwendet worden, die Schleifnuten bzw. Schleifvertiefungen im Wafer durch einen dünnen Schleifstein ausbildet, der Chipschneidklinge bzw. Chipschneidmesser genannt wird und den Wafer schneidet. Das Chipschneidmesser ist dadurch ausgebildet, dass veranlasst wird, dass feine Diamantschleifkörner durch die Verwendung von Nickel galvanisch vernickelt werden, und das Chipschneidmesser mit einer extrem dünnen Dicke von etwa 30 μm wird verwendet.
  • In der Chipschneidvorrichtung wird das Chipschneidmesser mit einer hohen Geschwindigkeit von 30.000 bis 60.000 Umdrehungen pro Minute gedreht, um Schnitte im Wafer auszubilden, so dass der Wafer vollständig geschnitten (volles Schneiden) oder unvollständig geschnitten (halbes Schneiden oder semivollständiges Schneiden) wird. Das vollständige Schneiden ist ein Verfahren zum Schneiden des Wafers, der an den Chipschneidbogen geklebt ist, durch Ausbilden von Schnitten bis zu dem Ausmaß von 10 μm im Chipschneidbogen, das halbe Schneiden ist ein Verfahren zum Ausbilden von Schnitten bis zu dem Ausmaß von einer Hälfte der Dicke im Wafer und das semivollständige Schneiden ist ein Verfahren zum Ausbilden von Schleifnuten im Wafer durch Lassen einer Dicke von etwa 10 μm im Wafer.
  • Jedoch muss dann, wenn eine Schleifarbeit durch das Chipschneidmesser durchgeführt wird, da der Wafer ein äußerst sprödes Material ist, die Schleifarbeit ein spröder bzw. mürber Mode sein, und ein Springen bzw. Splittern wird an der vorderen Oberfläche und der hinteren Oberfläche des Wafers erzeugt. Dieses Springen führt dazu, dass die Qualität von getrennten Chips verschlechtert wird. Insbesondere veranlasst das an der hinteren Oberfläche erzeugte Springen, dass sich ein Sprung in das Innere des Chips fortsetzt, was ein störendes Problem ist.
  • Anstelle eines Schneidens durch Verwenden des herkömmlichen Chipschneidmessers ist als Verfahren zum Lösen des Splitter- bzw. Sprungproblems beim Chipschneidprozess eine Laserbearbeitungsvorrichtung vorgeschlagen worden, wobei Laserlicht mit einer Sammelstelle bzw. einer Konzentrationsstelle, die innerhalb des Wafers angeordnet ist, veranlasst wird, einzufallen, um einen neu gebildeten Bereich durch eine Mehrfachphotonenabsorption innerhalb des Wafers auszubilden, und wobei der Wafer unter Verwendung des neu gebildeten Bereichs als Referenzstelle in einzelne Chips getrennt wird (siehe beispielsweise das offengelegte japanische Patent Nr. 2002-192367, das offengelegte japanische Patent Nr. 2002-192368, das of fengelegte japanische Patent Nr. 2002-192369, das offengelegte japanische Patent Nr. 2002-192370, das offengelegte japanische Patent Nr. 2002-192371 und das offengelegte japanische Patent Nr. 2002-205180).
  • Nach dem Chipschneidprozess wird der Wafer zu einer Chipbondierungsvorrichtung weitergeleitet, in welcher eine Expansionsverarbeitung zum Expandieren des Chipschneidbogens zum Erhöhen von Abständen zwischen einzelnen Chips durchgeführt wird und dann die einzelnen Chips aufgenommen und einer Chipbondierung an ein Basismaterial unterzogen werden.
  • Jedoch bildet die Chipschneidvorrichtung unter Verwendung des herkömmlichen Chipschneidmessers Chipschneidnuten im Wafer unter Verwendung eines extrem dünnen Chipschneidmessers mit einer Dicke von etwa 30 μm. Andererseits wird in der durch die oben beschriebenen Patentdokumente vorgeschlagenen Laserbearbeitungsvorrichtung der Wafer durch eine Schneidverarbeitung basierend auf dem Spaltungseffekt entlang der Kristallfläche des Wafers in einzelne Chips aufgeteilt, der aus dem neu gebildeten Bereich auftritt, der in dem Wafer als Referenzstelle ausgebildet ist. Als Ergebnis wird in beiden der Vorrichtungen veranlasst, dass Abstände zwischen einzelnen Chips extrem schmal sind.
  • Aus diesem Grund wird dann, wenn ein Wafer, der einem Schneiden in Chips unterzogen ist, von der Chipschneidvorrichtung oder der Laserbearbeitungsvorrichtung zu der Chipbondierungsvorrichtung weitergeleitet wird, der an dem Chipschneidbogen geklebte bzw. geheftete Wafer gebogen, so dass Ränder des Chips einander kontaktieren, und dadurch wird das Springen bzw. Splittern am Rand der Chips erzeugt. Weiterhin wird der Wafer nach dem Chipschneidprozess zu der Chipbondierungsvorrichtung weitergeleitet bzw. befördert, um dem Expansionsprozess unterzogen zu werden, wovon es ein Ergebnis ist, dass es eine Zeit dauert, die Verarbeitung von dem Chipschneidprozess bis zu dem Expansionsprozess durchzuführen.
  • Weiterhin werden in der Chipbondierungsvorrichtung dann, wenn der Chipschneidbogen expandiert wird, um Abstände zwischen den Chips zu erhöhen, und der Wafer unter Verwendung des neu gebildeten Bereichs als die Referenzstelle in einzelne Chips geteilt wird, die Chips ohne ein Prüfen diesbezüglich aufgenommen, ob die Abstände zwischen den Chips ausreichend erhöht worden sind, um eine Behinderung der Aufnahmeoperation der Chips zu verhindern, ob ein defekter Chip mit der Splitterung an seinem Rand existiert, und ähnliches.
  • Aus diesem Grund gibt es ein derartiges Problem, dass dann, wenn die Operationen zum Expandieren des Chipschneidbogens und zum Teilen des Wafers nicht richtig durchgeführt werden, selbst defekte Chips einer Chipbondierung an das Basismaterial unterzogen werden und Chips durch den Aufnahmefehler der Chips beschädigt werden.
  • Im Stand der Technik wird, nachdem die Chipschneidverarbeitung und die Expansionsverarbeitung durchgeführt sind, der Zustand des Wafers bestätigt, und solche Prozesse werden für jeden Wafer wiederholt, als Ergebnis von welchen es ein derartiges Problem gibt, dass viel Zeit nötig ist, um eine Anzahl von Wafern zu verarbeiten.
  • Die vorliegende Erfindung ist angesichts der oben beschriebenen Umstände gemacht worden. Eine Aufgabe der vorliegenden Erfindung besteht im Bereitstellen einer Chipschneidvorrichtung, die die Verarbeitung ab dem Beginn des Chipschneidprozesses bis zu dem Ende des Expansionsprozesses in einer kurzen Zeitperiode durchführen kann und verhindern kann, dass defekte Chips erzeugt werden.
  • Offenbarung der Erfindung
  • Zum Erreichen der oben beschriebenen Aufgabe ist gemäß der vorliegenden Erfindung eine Chipschneidvorrichtung zur Verfügung gestellt, die einen an einen Chipschneidbogen gehefteten bzw. geklebten Wafer in Chips zerschneidet, wobei die Chipschneidvorrichtung folgendes aufweist: einen Chipschneidabschnitt, der den Wafer in Chips zerschneidet und den Wafer in einzelne Chips aufteilt; einen Expansionsabschnitt, der den Chipschneidbogen expandiert und Abstände zwischen den einzelnen Chips erhöht; und eine Untersuchungsvorrichtung, die den Zustand des Wafers bestätigt.
  • Bei der vorliegenden Erfindung kann die Untersuchungsvorrichtung derart angeordnet sein, um für den Expansionsabschnitt vorgesehen zu sein. Weiterhin kann die Untersuchungsvorrichtung derart angeordnet sein, um den expandierten Zustand der Abstände zwischen den Chips zu bestätigen.
  • Weiterhin kann bei der vorliegenden Erfindung der Chipschneidabschnitt derart angeordnet sein, um ein Laser-Chipschneidabschnitt zu sein, der Laserlicht durch die Oberfläche des Lasers einfallen lässt, um einen innerhalb des Wafers neu ausgebildeten Bereich herzustellen.
  • Weiterhin kann bei der vorliegenden Erfindung die Untersuchungsvorrichtung derart angeordnet sein, um den Ausbildungszustand des neu gebildeten Bereichs zu bestätigen, der innerhalb des Wafers durch den Laser-Chipschneidabschnitt ausgebildet ist.
  • Weiterhin kann bei der vorliegenden Erfindung die Untersuchungsvorrichtung derart angeordnet sein, um den Ausbildungszustand des neu gebildeten Bereichs zu bestätigen, der innerhalb des Wafers durch den Laser-Chipschneidabschnitt ausgebildet ist, und um den expandierten Zustand der Abstände zwischen den Chips zu bestätigen.
  • Bei der Chipschneidvorrichtung gemäß der vorliegenden Erfindung ist deshalb, weil der Expansionsabschnitt vorgesehen ist, der Weiterleitungsabstand des einem Zerschneiden in Chips unterzogenen Wafers gering, so dass es möglich ist, zu verhin dern, dass das Springen an dem Rand der Chips während der Beförderung erzeugt wird. Weiterhin kann die Expansionsverarbeitung direkt nach der Chipschneidverarbeitung durchgeführt werden, so dass es möglich ist, die Verarbeitung ab dem Beginn des Chipschneidprozesses bis zu dem Ende des Expansionsprozesses in einer kurzen Zeitperiode durchzuführen.
  • Weiterhin ist es bei der Chipschneidvorrichtung gemäß der vorliegenden Erfindung deshalb, weil die Untersuchungsvorrichtung vorgesehen ist, die den Zustand des Wafers bestätigt, möglich, den expandierten Zustand nach der Expansionsverarbeitung zu bestätigen und auch den Ausbildungszustand des neu gebildeten Bereichs zu bestätigen, der innerhalb des Wafers durch den Laser vor der Expansionsverarbeitung ausgebildet ist. Dies macht es möglich, zu verhindern, dass defekte Chips einer Chipbondierung unterzogen werden und dass Chips durch den Aufnahmefehler der Chips beschädigt werden.
  • Weiterhin ist es gemäß der vorliegenden Erfindung deshalb, weil die Untersuchungsvorrichtung vorgesehen ist, die den Zustand des Wafers bestätigt, möglich, eine Chipschneidverarbeitung eines nachfolgenden Wafers durchzuführen, während der Zustand für ein Zerschneiden in Chips oder der expandierte Zustand des Wafers, der einem Zerschneiden in Chips unterzogen ist, bestätigt wird. Das bedeutet, dass die Verarbeitung für das Zerschneiden des Wafers in Chips parallel zu der Verarbeitung zum Bestätigen des Zustands für ein Zerschneiden in Chips oder des expandierten Zustands durchgeführt werden kann, wovon es ein Ergebnis ist, dass eine Anzahl von Wafern in einer kurzen Zeitperiode verarbeitet werden kann.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung einer Chipschneidvorrichtung gemäß der vorliegenden Erfindung;
  • 2 ist eine Figur, die eine konzeptmäßige Konfiguration zeigt, die einen Laser-Chipschneidabschnitt erklärt;
  • 3 ist eine Figur, die eine konzeptmäßige Konfiguration zeigt, die einen Expansionsabschnitt erklärt;
  • 4 ist eine perspektivische Ansicht, die einen Wafer zeigt, der an einem Rahmen montiert ist; und
  • 5(a) und 5(b) sind konzeptmäßige Zeichnungen, die einen neu gebildeten Bereich erklären, der in der Umgebung des Konzentrationspunktes bzw. Sammelpunktes innerhalb des Wafers ausgebildet ist.
  • Beste Art zum Ausführen der Erfindung
  • Im Folgenden werden bevorzugte Ausführungsbeispiele einer Chipschneidvorrichtung gemäß der vorliegenden Erfindung detailliert unter Bezugnahme auf beigefügte Zeichnungen beschrieben werden. Es soll beachtet werden, dass in jeder Figur dieselben Bezugsnummern oder dieselben Bezugszeichen für dieselben Komponenten vorgesehen sind.
  • 1 ist eine Ansicht von oben, die eine schematische Konfiguration einer Chipschneidvorrichtung gemäß der vorliegenden Erfindung zeigt. In der Chipschneidvorrichtung 10 wird, wie es in 4 gezeigt ist, ein Wafer, der an einen Chipschneidbogen T geheftet bzw. geklebt ist, der ein Klebematerial an einer seiner Oberflächen hat, in der Chipschneidvorrichtung 10 in einem Zustand, der mit einem Rahmen F integriert ist, über den Chipschneidbogen T weitergeleitet und innerhalb der Chipschneidvorrichtung 10 weitergeleitet.
  • Wie es in 1 gezeigt ist, weist die Chipschneidvorrichtung 10 einen Kassettenspeicherabschnitt 90, einen Hebetisch 91, einen Laser-Chipschneidabschnitt 40 als Chipschneidabschnitt, einen Expansionsabschnitt 60 und eine Fördervorrichtung des Wafers W (nicht gezeigt), einen Steuerabschnitt 50 (wie er nachfolgend beschrieben werden wird) und einen Fernsehmonitor 36 (wie er nachfolgend beschrieben werden wird) auf.
  • Im Kassettenspeicherabschnitt 90 ist eine Kassette gelagert bzw. gespeichert, die eine Anzahl von Wafern W in einem Zustand enthält, der über den Chipschneidbogen T mit dem Rahmen F integriert ist. Der Hebetisch 91 ist mit einer Rahmen-Klemmeinheit (nicht gezeigt) versehen, die nach oben und nach unten bewegt wird und die auch nach vorn und nach hinten bewegt wird. Die Rahmen-Klemmeinheit klemmt den Rahmen F, um den Wafer W aus der Kassette herauszunehmen oder um zu veranlassen, dass der Wafer W, der in Chips zerschnitten ist, in Kassette gespeichert wird.
  • Der Laser-Chipschneidabschnitt 40 lässt Laserlicht durch die Oberfläche des Wafers W und einen neu gebildeten Bereich, der innerhalb des Wafers W ausgebildet ist, einfallen, so dass der Wafer W in einzelne Chips zerschnitten wird. Im Expansionsabschnitt 60 wird der Chipschneidbogen T, an welchen der in Chips zerschnittene Wafer W geklebt ist, expandiert, so dass Abstände zwischen den einzelnen Chips erhöht werden.
  • Die Fördervorrichtung fördert den Wafer W zu einem jeweiligen Teil der Chipschneidvorrichtung 10. Der Steuerabschnitt 50 weist eine CPU, einen Speicher, einen Eingabe/Ausgabe-Schaltungsabschnitt, verschiedene Treiberschaltungsabschnitte und ähnliches auf, die miteinander über eine Busleitung verbunden sind, und steuert den Betrieb bzw. die Operation von einem jeweiligen Abschnitt der Chipschneidvorrichtung 10. Der Fernsehmonitor 36 zeigt einen Programmeinstellschirm und verschiedene Beobachtungsschirme an.
  • An einer Hauptkörperbasis 16 sind X-Führungsschienen 17 angebracht, die in 1 in der X-Richtung angeordnet sind. Weiterhin ist eine gatterförmige Y-Führungsschiene 18 angebracht, die sich über die X-Führungsschiene 17 spreizt und sich in 1 in der Y-Richtung über der X-Führungsschiene 17 ausdehnt.
  • Die X-Führungsschiene 17 führt einen XZθ-Tisch 11 des Laser-Chipschneidabschnitts 40 und der XZθ-Tisch 11 wird durch eine Treibervorrichtung (nicht gezeigt) in der X-Richtung bewegt, für welche eine bekannte Treibervorrichtung, wie beispielsweise ein Linearmotor, verwendet wird.
  • Die Y-Führungsschiene 18 führt einen optischen Laserabschnitt 20 des Laser-Chipschneidabschnitts 40, einen Y-Tisch 19, an welchem ein optischer Beobachtungsabschnitt 30 (wie er nachfolgend beschrieben werden wird) angebracht ist, und führt auch einen Y-Bewegungstisch 81 des Expansionsabschnitts 60. Der Y-Tisch 19 und der Y-Bewegungstisch 81 werden durch eine Treibervorrichtung (nicht gezeigt), wie beispielsweise einen Linearmotor, in der Y-Richtung genau indexgeführt bzw. weitergeschaltet.
  • Der Y-Bewegungstisch 81 des Expansionsabschnitts 60 ist mit sich in der X-Richtung bewegenden X-Bewegungstisch 82 integriert, an welchem eine Untersuchungsvorrichtung 70 angebracht ist. Dadurch wird die Untersuchungsvorrichtung 70 in der X-Richtung bewegt und in der Y-Richtung genau indexgeführt bzw. weitergeschaltet.
  • 2 ist eine Figur, die eine konzeptmäßige Konfiguration des Laser-Chipschneidabschnitts 40 detailliert zeigt. Der Laser-Chipschneidabschnitt 40 weist den XZθ-Tisch 11, den optischen Laserabschnitt 20, den optischen Beobachtungsabschnitt 30 und ähnliches auf.
  • Der XZθ-Tisch 11 besteht aus einem X-Tisch 12, der durch die X-Führungsschiene 17 geführt und in der X-Richtung bewegt wird, und einem Zθ-Tisch 15, der an dem X-Tisch 12 angebracht ist und in 2 in der Z-Richtung und der θ-Richtung angetrieben wird. Eine Saugstufe 13 zum Halten des Wafers W über den Chipschneidbogen T und eine Aufnahmebasis 14 zum Halten des Rahmens F sind an dem Zθ-Tisch 15 angebracht. Der Wafer W wird durch den XZθ-Tisch 11 in 2 in der XZθ-Richtung genau bewegt.
  • Der optische Laserabschnitt 20, der angeordnet ist, um an dem Y-Tisch 19 angebracht zu sein und in der Y-Richtung genau weitergeschaltet zu werden, weist einen Laseroszillator 21, eine Kollimatorlinse 22, einen Halbspiegel 23, einen Kondensor 24 und ähnliches auf.
  • Der optische Beobachtungsabschnitt 30 weist eine Beobachtungs-Lichtquelle 31, eine Kollimatorlinse 32, einen Halbspiegel 33, einen Kondensor 34, eine CCD-Kamera 35 als Beobachtungsvorrichtung, den Fernsehmonitor 36 und ähnliches auf.
  • Im optischen Laserabschnitt 20 wird von dem Laseroszillator 21 emittiertes Laserlicht über das optische System, das die Kollimatorlinse 22, den Halbspiegel 22, den Kondensor 24 und ähnliches enthält, in den Wafer W hinein konzentriert. Hier wird ein Laserlicht mit einem Transmissionsvermögen zu dem Chipschneidband in einem Zustand der Spitzenleistungsdichte, die nicht kleiner als 1 × 108 (W/cm2) bei dem Konzentrationspunkt ist, und mit der Pulsbreite bis zu 1 μs verwendet. Die Position des Konzentrationspunktes bzw. der Sammelstelle in der Z-Richtung wird durch die Feinbewegung des XZθ-Tischs 11 in der Z-Richtung eingestellt.
  • Im optischen Beobachtungsabschnitt 30 wird das von der Beobachtungslichtquelle 31 emittierte Beleuchtungslicht zur Oberfläche des Wafers W über das optische System gestrahlt, das die Kollimatorlinse 32, den Halbspiegel 33, den Kondensor 24 und ähnliches enthält. Das reflektierte Licht von der Oberfläche des Wafers W fällt auf die CCD-Kamera 35 als Beobachtungsvorrichtung über den Kondensor 24, die Halbspiegel 23, 33 und den Kondensor 34 ein, so dass das Oberflächenbild des Wafers W aufgenommen wird.
  • Die aufgenommenen Bilddaten, die zu einem Bildverarbeitungsabschnitt 38 eingegeben werden, werden zum Ausrichten des Wafers W verwendet und auch über den Steuerabschnitt 50 auf dem Fernsehmonitor 36 angezeigt.
  • 3 ist eine Figur, die eine konzeptmäßige Konfiguration zeigt, die den Expansionsabschnitt 60 erklärt. Der Expansionsabschnitt 60 ist zum Vergrößern von Abständen zwischen wechselseitig benachbarten bzw. aneinander grenzenden einzelnen Chips C des Wafers vorgesehen, der in Chips zerschnitten wird, während er an dem Chipschneidbogen T geklebt ist, und führt eine Expansionsverarbeitung durch Expandieren des Chipschneidbogens T von dem zentralen Teil zu der Außenseitenrichtung durch.
  • Der Expansionsabschnitt 60 weist eine Basis 61 auf, die an der Hauptkörperbasis 16 fixiert ist, einen Aufnahmering 62, der an der Basis 61 angebracht ist, einen Pressring 63, der in gleitbarem Eingriff mit dem Außenumfang des Aufnahmerings 62 ist und in vertikaler Richtung bewegbar gelagert ist, um den Rahmen F nach unten zu drücken, der mit dem Chipschneidbogen T verbunden bzw. an diesen geheftet ist, und eine Treibervorrichtung (nicht gezeigt), wie beispielsweise einen Luftzylinder, zum vertikalen Bewegen des Pressrings 63.
  • Die Untersuchungsvorrichtung 70 zum Prüfen des Zustands des Wafers W ist für den Expansionsabschnitt 60 vorgesehen. In der Untersuchungsvorrichtung 70 wird das von einer Lichtquelle 71 emittierte Beleuchtungslicht zu dem Wafer W über eine Kollimatorlinse 72, einen Halbspiegel 73 und einen Kondensor 74 und ähnliches gestrahlt.
  • Das reflektierte Licht des gestrahlten Lichts fällt auf eine CCD-Kamera 76 als Beobachtungsvorrichtung über den Kondensor 74, den Halbspiegel 73 und einen Kon densor 75 ein, so dass ein Beobachtungsbild auf dem Fernsehmonitor 36 über den Steuerabschnitt 50 angezeigt wird. Die aufgenommenen Bilddaten werden zu dem Bildverarbeitungsabschnitt 38 eingegeben, so dass der Zustand des Wafers W bestätigt wird und auch über den Steuerabschnitt 50 auf den Fernsehmonitor 36 angezeigt wird.
  • Diese Untersuchungsvorrichtung 70 wird in der X-Richtung und der Y-Richtung über den Wafer W durch den X-Bewegungstisch 82 und den Y-Bewegungstisch 81 bewegt, die über dem Expansionsabschnitt 60 angeordnet sind.
  • Das Infrarotlicht wird für die Lichtquelle 71 verwendet. Wenn der Ausbildungszustand des neu gebildeten Bereichs, der innerhalb des Wafers W ausgebildet ist, durch das Laserlicht vor der Expansionsverarbeitung bestätigt wird, wird ein Bild durch Fokussieren des Laserlichts innerhalb des Wafers durch eine starke Vergrößerung aufgenommen. Weiterhin wird dann, wenn der expandierte Zustand nach der Expansionsverarbeitung bestätigt wird, ein Bild durch Fokussieren des Laserlichts auf die Oberfläche des Wafers durch eine geringe Verstärkung aufgenommen. Diese Bilddaten werden in dem Bildverarbeitungsabschnitt 38 einer Datenverarbeitung unterzogen und darauf folgend zu dem Steuerabschnitt 50 gesendet, um zu ermöglichen, dass der Zustand des Wafers W analysiert wird.
  • Als Nächstes wird der Effekt der Chipschneidvorrichtung 10 erklärt, die aufgebaut ist, wie es oben beschrieben ist. Der Wafer W, der über den Chipschneidsitz T an dem ringförmigen Rahmen F montiert ist, wird aus der Kassette, die im Kassettenspeicherabschnitt gespeichert bzw. gelagert ist, durch die Klemmeinheit, die für den Hebetisch 91 vorgesehen ist, herausgezogen. Der Wafer W wird dann durch die Fördervorrichtung auf den XZθ-Tisch 11 des Laser-Chipschneidabschnitts 40 befördert und wird durch die Saugstufe 13 angesaugt und gehalten.
  • Das auf der Oberfläche des durch die Saugstufe 13 gehaltenen Wafers ausgebildete Schaltungsmuster wird durch die CCD-Kamera 35 abgebildet und der Wafer wird durch die Ausrichtvorrichtung, die in dem Bildverarbeitungsabschnitt 38 und dem Steuerabschnitt 50 vorgesehen ist, in der θ-Richtung ausgerichtet und in der XY-Richtung positioniert.
  • Wenn die Ausrichtverarbeitung beendet ist, wird der XZθ-Tisch 11 in der X-Richtung bewegt und wird veranlasst, dass das Laserlicht entlang der Chipschneidstraße des Wafers W einfällt. Die Konzentrationsstelle des durch die Oberfläche des Wafers W einfallenden Laserlichts wird auf das Innere des Wafers W in seiner Dickenrichtung eingestellt. Somit wird die Energie des durch die Oberfläche des Wafers transmittierten Laserlichts bei der Konzentrationsstelle innerhalb des Wafers konzentriert, so dass ein neu gebildeter Bereich durch eine Mehrfachphotonenabsorption, wie beispielsweise ein Sprungbereich, ein Schmelzbereich und ein Brechungsindex-Änderungsbereich, in der Nähe der Konzentrationsstelle innerhalb des Wafers W ausgebildet wird. Als Ergebnis wird das Gleichgewicht von intermolekularen Kräften gestört, um dadurch zu ermöglichen, dass der Wafer auf natürliche Weise oder durch Anwenden einer geringen äußeren Kraft geteilt wird.
  • 5 ist eine konzeptmäßige Zeichnung, die einen neu gebildeten Bereich erklärt, der in der Nähe der Konzentrationsstelle innerhalb des Wafers ausgebildet ist. 5(a) zeigt einen Zustand, in welchem ein neu gebildeter Bereich P bei der Konzentrationsstelle durch das Laserlicht L ausgebildet ist, das zum Inneren des Wafers W einfällt, und 5(b) zeigt einen Zustand, in welchem diskontinuierliche neu gebildete Bereiche P Seite an Seite durch horizontales Bewegen des Wafers W ausgebildet sind, während das pulsartige Laserlicht auf den Wafer W gestrahlt wird. In diesem Zustand wird der Wafer W von dem neu gebildeten Bereich P als Anfangsstelle aus auf natürliche Weise oder durch Anwenden einer geringen äußeren Kraft geteilt. In diesem Fall wird der Wafer W auf einfache Weise in Chips geteilt, ohne dass das Springen an der Vorderseitenfläche und der Rückseitenfläche des Wafers W erzeugt wird.
  • Wenn die Verarbeitung zum Ausbilden des neu gebildeten Bereichs P für eine Zeile beendet ist, wird der an dem optischen Laserabschnitt 20 angebrachte Y-Tisch um einen Schritt bzw. Index bzw. Schaltschritt in der Y-Richtung bewegt, und wird veranlasst, dass das Laserlicht entlang der darauf folgenden Chipschneidstraße einfällt, um den neu gebildeten Bereich P innerhalb des Wafers auszubilden.
  • Wenn der neu gebildete Bereich für alle Chipschneidstraßen in einer Richtung ausgebildet ist, wird der Zθ-Tisch 15 um 90° gedreht und wird auch der neu gebildete Bereich für alle Chipschneidstraßen in der Richtung senkrecht zu den Chipschneidstraßen ausgebildet, für welche der neu gebildete Bereich ausgebildet worden ist.
  • Der Wafer W, an welchem die Laser-Chipschneidverarbeitung zum Ausbilden der neu gebildeten Bereiche P innerhalb des Wafers für alle Chipschneidstraßen durchgeführt worden ist, wird durch die Fördervorrichtung zum Expansionsabschnitt 60 befördert und wird auf den Aufnahmering 62 eingestellt bzw. gelegt, der für den Expansionsabschnitt 60 vorgesehen ist.
  • Hier wird der Ausbildungszustand des neu gebildeten Bereichs innerhalb des Wafers durch die Untersuchungsvorrichtung 70 bestätigt. Die Bestätigungsverarbeitung wird durch Aufnehmen von Bildern innerhalb des Wafers durchgeführt, während das Infrarotlicht von der Lichtquelle 71 durch den X-Bewegungstisch 82 und den Y-Bewegungstisch 81 abgetastet bzw. gescannt wird. Der Ausbildungszustand der neu gebildeten Bereiche kann durch Verwenden eines Bildschirms bestätigt werden, der auf dem Fernsehmonitor 36 angezeigt wird, und die Qualität des Ausbildungszustands der neu gebildeten Bereiche wird durch einen Bestimmungsabschnitt für einen Ausbildungszustand für einen neu gebildeten Bereich (nicht gezeigt) automatisch bestimmt, der an dem Steuerabschnitt 50 vorgesehen ist. Weiterhin wird das Bestimmungsergebnis zu dem Strahlungszustand des Laserlichts L zurückgeführt.
  • Wenn der Ausbildungszustand der neu gebildeten Bereiche bestätigt ist, dann wird der Pressring 63 abgesenkt, um den Rahmen F nach unten zu drücken, wovon es ein Ergebnis ist, dass der Chipschneidbogen T expandiert wird. Zu diesem Zeitpunkt wird deshalb, weil der äußere Rand 62A an der oberen Oberfläche des Aufnahmerings 62 in einer kreisförmigen Bogenform abgeschrägt ist, der Chipschneidbogen T sanft bzw. ruhig bzw. glatt expandiert, so dass Abstände zwischen einzelnen Chips T erhöht werden.
  • Dann wird die Oberfläche der Vielzahl von Chips C durch die Untersuchungsvorrichtung 70 abgebildet, und dadurch wird der expandierte Zustand untersucht. Die Untersuchung wird für die gesamte Oberfläche des Wafers W durch Abtasten der Untersuchungsvorrichtung 70 durch Verwenden des X-Bewegungstischs 82 und des Y-Bewegungstischs 81 durchgeführt. Die aufgenommenen Bilder werden durch den Bildverarbeitungsabschnitt 38 verarbeitet, und darauf folgend werden die Bilddaten zum Steuerabschnitt 50 gesendet.
  • Im Steuerabschnitt 50 wird der expandierte Zustand auf den Fernsehmonitor 36 angezeigt und wird automatisch bestimmt, ob Abstände zwischen einzelnen Chips um ein vorbestimmtes Ausmaß expandiert worden sind oder nicht. Das Bestimmungsergebnis wird auch zurückgeführt, so dass das Absenkungsausmaß des Pressrings 63 gesteuert wird. Weiterhin wird die Größe eines Springens, das am Umfang der Chips C erzeugt ist, und ähnliches geprüft.
  • Als Nächstes wird die Verarbeitung von gelösten Teilen des expandierten Chipschneidbogens T durchgeführt, und die einzelnen Chips C werden vom Expansionsabschnitt 60 durch die Fördervorrichtung um jeweils einen Rahmen F befördert, während die einzelnen Chips C an den Chipschneidbogen T geheftet bzw. geklebt sind. Als Nächstes wird der Wafer W durch den Hebetisch 91 zu der ursprünglichen Position in der Kassette zurückgebracht.
  • Wie es oben beschrieben ist, wird jeder Wafer W, der in der Kassette gelagert ist, aufeinander folgend in den Laser-Chipschneidabschnitt 40 einem Zerschneiden in Chips unterzogen. Dann wird im Expansionsabschnitt 60 der Ausbildungszustand des innerhalb des Wafers W ausgebildeten neu gebildeten Bereichs bestätigt, wird der Chipschneidbogen expandiert und wird weiterhin der expandierte Zustand bestätigt. Aus diesem Grund werden Abstände zwischen den einzelnen Chips C an dem Chipschneidbogen T stabil um das vorbestimmte Ausmaß erhöht.
  • Weiterhin wird dann, wenn die Laser-Chipschneidverarbeitung für einen Wafer W beendet ist und der Wafer W von dem Laser-Chipschneidabschnitt 40 zum Expansionsabschnitt 60 weitergeleitet ist, auch ein nächster Wafer W zum Laser-Chipschneidabschnitt 40 weitergeleitet. Demgemäß werden der Ausbildungszustand der neu gebildeten Bereiche und der expandierte Zustand bestätigt, während der nächste Wafer W der Laser-Chipschneidverarbeitung unterzogen wird, so dass der Zustand des Wafers W bestätigt werden kann, ohne die Verarbeitungsgeschwindigkeit der Chipschneidvorrichtung 10 zu erniedrigen.
  • Es soll beachtet werden, dass als der Chipschneidabschnitt bei dem oben beschriebenen Ausführungsbeispiel ein Laser-Chipschneidabschnitt 40 verwendet ist, der einen neu gebildeten Bereich innerhalb des Wafers W unter Verwendung eines Laserlichts ausbildet, aber die vorliegende Erfindung nicht auf den Fall beschränkt ist, und dass ein Chipschneidabschnitt unter Verwendung eines Chipschneidmessers auch verwendet werden kann. In diesem Fall muss die Untersuchungsvorrichtung 70 den Ausbildungszustand der neu gebildeten Bereiche nicht bestätigen, und somit muss die Lichtquelle 71 keine Infrarot-Lichtquelle sein, sondern kann eine Weißlichtquelle sein.
  • Industrielle Anwendbarkeit
  • Wie es oben beschrieben ist, ist es bei der Chipschneidvorrichtung gemäß der vorliegenden Erfindung möglich, die Expansionsverarbeitung durch den Expansionsabschnitt direkt nach der Chipschneidverarbeitung durchzuführen. Als Ergebnis kann die Verarbeitung ab dem Beginn des Chipschneidprozesses bis zu dem Ende eines Expansionsprozesses in einer kurzen Zeitperiode durchgeführt werden. Weiterhin ist es möglich, das Problem zu eliminieren, das die in Chips zerschnittenen einzelnen Chips während der Weiterleitung des in Chips zerschnittenen Wafers einander kontaktieren, und dadurch das Springen am Rand der Chips erzeugt wird.
  • Weiterhin ist es gemäß der vorliegenden Erfindung möglich, den expandierten Zustand nach dem Expansionsprozess zu bestätigen. Als Ergebnis ist es möglich, zu prüfen, ob Abstände zwischen den Chips richtig erhöht sind, ob ein defekter Chip mit dem Sprung an seinem Rand existiert, und ähnliches. Weiterhin ist es möglich, den Ausbildungszustand des neu gebildeten Bereichs zu bestätigen, der innerhalb des Wafers durch den Laser ausgebildet ist, bevor der Wafer expandiert wird. Als Ergebnis kann der Ausbildungszustand des neu gebildeten Bereichs zu dem Laserbestrahlungszustand zurückgeführt werden, so dass der neu gebildete Bereich derart ausgebildet werden kann, dass der in einem geeigneten Zustand ist und der Wafer vorzugsweise geteilt werden kann. Aus diesem Grund ist es möglich, zu verhindern, dass ein defekter Chip einer Chipbondierung unterzogen wird. Es ist ebenso möglich, eine Beschädigung an dem Chip aufgrund eines Aufnahmefehlers des Chips zu vermeiden, und dadurch zu verhindern, dass ein defekter Chip erzeugt wird.
  • Weiterhin ist gemäß der vorliegenden Erfindung die Untersuchungsvorrichtung zum Bestätigen des Zustands des Wafers für den Expansionsabschnitt vorgesehen, so dass die Chipschneidverarbeitung eines darauf folgenden Wafers durchgeführt werden kann, während der Chipschneidzustand des in Chips zerschnittenen Wafers oder der expandierte Zustand des in Chips zerschnittenen Wafers bestätigt wird. Das bedeutet, dass die Chipschneidverarbeitung des Wafers und die Verarbeitung zum Bes tätigen des Chipschneidzustands oder des expandierten Zustands parallel zueinander durchgeführt werden können, wovon es ein Ergebnis ist, dass die Betriebsgeschwindigkeit der Chipschneidvorrichtung erhöht werden kann.
  • ZUSAMMENFASSUNG
  • Es wird eine Chipschneidvorrichtung zur Verfügung gestellt, die folgendes aufweist: einen Chipschneidabschnitt; einen Expansionsabschnitt, der Abstände zwischen einzelnen Chips expandiert, die durch Expandieren eines Chipschneidbogens in Chips zerschnitten sind; und eine Untersuchungsvorrichtung, die einen in Chips zerschnittenen und expandierten Zustand eines Wafers bestätigt. Dadurch kann die Verarbeitung ab dem Beginn des Chipschneidprozesses bis zum Ende des Expansionsprozesses in einer kurzen Zeitperiode durchgeführt werden und kann die Chipschneidverarbeitung eines nachfolgenden Wafers durchgeführt werden, während der Zustand des in Chips zerschnittenen Wafers bestätigt wird.

Claims (6)

  1. Chipschneidvorrichtung, die einen an einem Chipschneidbogen geklebten Wafer in Chips zerschneidet, wobei die Chipschneidvorrichtung folgendes aufweist: einen Chipschneidabschnitt, der den Wafer in Chips zerschneidet und in einzelne Chips aufteilt; einen Expansionsabschnitt, der den Chipschneidbogen expandiert und Abstände zwischen den einzelnen Chips erhöht; und eine Untersuchungsvorrichtung, die einen Zustand des Wafers bestätigt.
  2. Chipschneidvorrichtung nach Anspruch 1, wobei die Untersuchungsvorrichtung für den Expansionsabschnitt vorgesehen ist und den expandierten Zustand der Abstände zwischen den einzelnen Chips bestätigt.
  3. Chipschneidvorrichtung nach Anspruch 1, wobei der Chipschneidabschnitt ein Laser-Chipschneidabschnitt ist, der den Wafer durch Einfallenlassen von Laserlicht durch die Oberfläche des Wafers und durch Ausbilden eines neu gebildeten Bereichs innerhalb des Wafers in Chips zerschneidet.
  4. Chipschneidvorrichtung nach Anspruch 1, wobei der Chipschneidabschnitt ein Laser-Chipschneidabschnitt ist, der den Wafer durch Einfallenlassen von Laserlicht durch die Oberfläche des Lasers und durch Ausbilden eines neu gebildeten Bereichs innerhalb des Wafers in Chips zerschneidet, und wobei die Untersuchungsvorrichtung für den Expansionsabschnitt vorgesehen ist und den expandierten Zustand der Abstände zwischen den einzelnen Chips bestätigt.
  5. Chipschneidvorrichtung nach Anspruch 1, wobei der Chipschneidabschnitt ein Laser-Chipschneidabschnitt ist, der den Wafer durch Einfallenlassen von Laserlicht durch die Oberfläche des Wafers und durch Ausbilden eines neu gebildeten Bereichs innerhalb des Wafers in Chips zerschneidet, und wobei die Untersuchungsvorrichtung einen Ausbildungszustand eines neu gebildeten Bereichs bestätigt, der innerhalb des Wafers durch den Laser-Chipschneidabschnitt ausgebildet ist.
  6. Chipschneidvorrichtung nach Anspruch 1, wobei der Chipschneidabschnitt ein Laser-Chipschneidabschnitt ist, der den Wafer durch Einfallenlassen von Laserlicht durch die Oberfläche des Wafers und durch Ausbilden eines neu gebildeten Bereichs innerhalb des Wafers in Chips zerschneidet, und wobei die Untersuchungsvorrichtung für den Expansionsabschnitt vorgesehen ist, den expandierten Zustand der Abstände zwischen den einzelnen Chips bestätigt und einen Ausbildungszustand eines neu gebildeten Bereichs bestätigt, der innerhalb des Wafers durch den Laser-Chipschneidabschnitt ausgebildet ist.
DE112004000766T 2003-05-22 2004-05-17 Chipschneidvorrichtung Withdrawn DE112004000766T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003144596 2003-05-22
JP2003-144596 2003-05-22
PCT/JP2004/006977 WO2004105109A1 (ja) 2003-05-22 2004-05-17 ダイシング装置

Publications (1)

Publication Number Publication Date
DE112004000766T5 true DE112004000766T5 (de) 2007-01-25

Family

ID=33475210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004000766T Withdrawn DE112004000766T5 (de) 2003-05-22 2004-05-17 Chipschneidvorrichtung

Country Status (6)

Country Link
US (1) US20060243710A1 (de)
JP (1) JP4640173B2 (de)
KR (1) KR20060055457A (de)
DE (1) DE112004000766T5 (de)
TW (1) TW200501252A (de)
WO (1) WO2004105109A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005904B2 (ja) * 2005-10-04 2012-08-22 リンテック株式会社 転着装置及び転着方法
JP4793981B2 (ja) * 2005-10-04 2011-10-12 リンテック株式会社 エキスパンド装置の制御方法とその制御装置
JP2007134510A (ja) * 2005-11-10 2007-05-31 Tokyo Seimitsu Co Ltd ウェーハマウンタ装置
JP4714950B2 (ja) * 2005-11-18 2011-07-06 株式会社東京精密 エキスパンドリング、及び該エキスパンドリングを使用した基板の分割方法
JP4768477B2 (ja) * 2006-03-10 2011-09-07 株式会社ニレコ 半導体チップの画像取得方法
KR100699246B1 (ko) 2006-04-03 2007-03-28 주식회사 고려반도체시스템 웨이퍼 레이저 쏘잉 장치 및 레이저 세기 제어방법
KR100833282B1 (ko) 2006-08-24 2008-05-28 세크론 주식회사 소잉소터장치 및 그를 이용한 반도체 제조방법
JP4955377B2 (ja) * 2006-12-12 2012-06-20 リンテック株式会社 チップ間隔の測定装置とその測定方法
JP2009064905A (ja) * 2007-09-05 2009-03-26 Disco Abrasive Syst Ltd 拡張方法および拡張装置
WO2010019980A1 (en) * 2008-08-19 2010-02-25 Silverbrook Research Pty Ltd Measuring apparatus for performing positional analysis on an integrated circuit carrier
US7880900B2 (en) 2008-08-19 2011-02-01 Silverbrook Research Pty Ltd Measuring apparatus for performing positional analysis on an integrated circuit carrier
US20100045458A1 (en) * 2008-08-19 2010-02-25 Silverbrook Research Pty Ltd Safety system for an integrated circuit alignment testing apparatus
US20100045729A1 (en) * 2008-08-19 2010-02-25 Silverbrook Research Pty Ltd Method for testing alignment of a test bed with a plurality of integrated circuits thereon
US7924440B2 (en) * 2008-08-19 2011-04-12 Silverbrook Research Pty Ltd Imaging apparatus for imaging integrated circuits on an integrated circuit carrier
JP2011061140A (ja) * 2009-09-14 2011-03-24 Hitachi High-Technologies Corp 膜除去検査装置及び膜除去検査方法並びに太陽電池パネル生産ライン及び太陽電池パネル生産方法
US20120074109A1 (en) * 2010-09-29 2012-03-29 General Electric Company Method and system for scribing a multilayer panel
KR101454666B1 (ko) * 2013-05-31 2014-10-27 주식회사 태미세미콘 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템
JP6280459B2 (ja) * 2014-06-27 2018-02-14 株式会社ディスコ テープ拡張装置
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
JP6814674B2 (ja) * 2017-03-24 2021-01-20 株式会社ディスコ シート拡張装置
CN108044355B (zh) * 2017-12-22 2024-01-23 沈阳芯嘉科技有限公司 一种激光砂轮划片机及复合材料切割方法
JP6942244B2 (ja) * 2018-03-30 2021-09-29 東京エレクトロン株式会社 レーザー加工装置
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744550A (en) * 1986-04-24 1988-05-17 Asm America, Inc. Vacuum wafer expander apparatus
JP3328167B2 (ja) * 1997-07-03 2002-09-24 日本電気株式会社 半導体ウェーハの製造方法
US6344402B1 (en) * 1999-07-28 2002-02-05 Disco Corporation Method of dicing workpiece
TWI228780B (en) * 2000-05-11 2005-03-01 Disco Corp Semiconductor wafer dividing method
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4647831B2 (ja) * 2001-05-10 2011-03-09 株式会社ディスコ 被加工物の分割処理方法および分割処理方法に用いるチップ間隔拡張装置
JP3734718B2 (ja) * 2001-05-10 2006-01-11 独立行政法人科学技術振興機構 レーザーによる透明試料の内部加工過程の測定方法及びそのための装置
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ

Also Published As

Publication number Publication date
WO2004105109A1 (ja) 2004-12-02
KR20060055457A (ko) 2006-05-23
TW200501252A (en) 2005-01-01
JP4640173B2 (ja) 2011-03-02
US20060243710A1 (en) 2006-11-02
JPWO2004105109A1 (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
DE112004000766T5 (de) Chipschneidvorrichtung
DE102005004827B4 (de) Wafer-Unterteilungsverfahren
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE112004000769B4 (de) Laser-Chipschneidvorrichtung
DE102017206178A1 (de) Waferherstellungsverfahren und Erfassungsverfahren für eine Bearbeitungszuführrichtung
DE102005004845B4 (de) Wafer-Unterteilungsverfahren
DE102008046386B4 (de) Höhenpositionsdetektor für ein auf einem Einspanntisch gehaltenes Werkstück
DE112006002502T5 (de) Laserdicingvorrichtung und Laserdicingverfahren
DE112007000524T5 (de) Wafer-Bearbeitungsverfahren
DE112007000520T5 (de) Halbleiterscheibenbearbeitungsverfahren
DE102016224978A1 (de) Substratbearbeitungsverfahren
DE102008045716A1 (de) Höhenpositionsdetektor für ein auf einem Einspanntisch gehaltenes Werkstück
DE102009004168A1 (de) Schichtbauelement-Herstellungsverfahren
DE112016003765T5 (de) Schneideverfahren zur Objektbearbeitung und Schneidevorrichtung zur Objektbearbeitung
DE112019005453T5 (de) Laserbearbeitungsvorrichtung
DE112019005413T5 (de) Laserbearbeitungsvorrichtung und Laserbearbeitungsverfahren
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE102017200631B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102018206303B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102020212721A1 (de) Waferbearbeitungsverfahren
DE102020204895A1 (de) Herstellungsverfahren für chips
DE112019004954T5 (de) Laserverarbeitungsverfahren, Halbleiterbauelement-Herstellungsverfahren und Prüfvorrichtung
DE102022206233A1 (de) Markiermaschine und waferherstellungssystem
DE102022205698A1 (de) Bearbeitungsverfahren und bearbeitungsvorrichtung für einen ingot

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8139 Disposal/non-payment of the annual fee