DE102005004827A1 - Wafer-Unterteilungsverfahren - Google Patents

Wafer-Unterteilungsverfahren Download PDF

Info

Publication number
DE102005004827A1
DE102005004827A1 DE200510004827 DE102005004827A DE102005004827A1 DE 102005004827 A1 DE102005004827 A1 DE 102005004827A1 DE 200510004827 DE200510004827 DE 200510004827 DE 102005004827 A DE102005004827 A DE 102005004827A DE 102005004827 A1 DE102005004827 A1 DE 102005004827A1
Authority
DE
Germany
Prior art keywords
wafer
dividing
along
lines
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200510004827
Other languages
English (en)
Other versions
DE102005004827B4 (de
Inventor
Masahiro Murata
Yusuke Nagai
Yukio Morishige
Satoshi Kobayashi
Naoki Ohmiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004026530A external-priority patent/JP4402971B2/ja
Priority claimed from JP2004026529A external-priority patent/JP2005222986A/ja
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102005004827A1 publication Critical patent/DE102005004827A1/de
Application granted granted Critical
Publication of DE102005004827B4 publication Critical patent/DE102005004827B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

Verfahren zum Unterteilen entlang von Unterteilungslinien eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch Unterteilungslinien unterteilt werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, welches umfaßt: einen Schutzglied-Festlegungsschritt zum Festlegen eines Schutzglieds auf der vorderen Oberfläche des Wafers; einen Polierschritt, um die rückwärtige Oberfläche des Wafers zu polieren, der das Schutzglied auf der vorderen Oberfläche festgelegt aufweist; einen Ausbildungsschritt für eine verschlechterte Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers durch Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzugehen, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche des Wafers; einen Rahmenhalteschritt zum Festlegen der rückwärtigen Oberfläche des Wafers, in welchem die verschlechterten Schichten entlang der Unterteilunglinien ausgebildet wurden, auf einem Schneidband, das auf einem ringförmigen Rahmen festgelegt ist; einen Unterteilungsschritt zum Unterteilen des Wafers in einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterten Schichten ausgebildet wurden, des Wafers, der in dem Rahmen gehalten wird; einen Expansions- bzw. Dehnschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des ...

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Wafer-Unterteilungsverfahren, umfassend ein Unterteilen entl8ang von Unterteilungslinien eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch die unterteilenden bzw. Unterteilungslinien unterteilt sind bzw. werden, welche in einem Gittermuster auf der vorderen Oberfläche ausgebildet sind bzw. werden, und ein Aufnehmen der erhaltenen individuellen bzw. einzelnen Chips.
  • In dem Herstellungsverfahren einer Halbleitervorrichtung wird eine Mehrzahl von Bereichen durch Unterteilungslinien unterteilt, die "Straßen" genannt sind, die in einem Gittermuster auf der vorderen Oberfläche eines im wesentlichen scheibenartigen Halbleiterwafers angeordnet sind, und eine Schaltung (Funktionselement), wie ein IC oder LSI, ist in jedem dieser unterteilten Bereiche ausgebildet. Individuelle Halbleiterchips sind bzw. werden durch ein Schneiden des Halbleiterwafers entlang der Unterteilungslinien hergestellt, um ihn in die Bereiche zu unterteilen, die eine Schaltung darauf ausgebildet aufweisen. Ein Wafer einer optischen Vorrichtung, umfassend lichtempfindliche Elemente (Funktionselemente), wie Photodioden, oder lichtemittierende Elemente (Funktionselemente), wie Laserdioden, die auf die vordere Oberfläche eines Saphirsubstrats laminiert sind, wird ebenfalls entlang von Unterteilungslinien geschnitten, um in individuelle optische Vorrichtungen, wie Photodioden oder Laserdioden, unterteilt zu werden, und diese optischen Vorrichtungen werden weit verbreitet in elektrischen Einrichtungen verwendet.
  • Ein Schneiden entlang der Unterteilungslinien des obigen Halbleiterwafers oder des Wafers einer optischen Vorrichtung wird allgemein durch ein Verwenden einer Schneidmaschine ausgeführt, die "Dicer bzw. Zerteileinrichtung" genannt wird. Diese Schneidmaschine umfaßt einen Ansaug– bzw. Einspanntisch zum Halten eines Werkstücks, wie eines Halbleiterwafers oder eines Wafers einer optischen Vorrichtung, Schneidmittel zum Schneiden des Werkstücks, das auf dem Einspanntisch gehalten ist, und Schneid-Zufuhrmittel, um den Einspanntisch und die Schneidmittel relativ zueinander zu bewegen. Die Schneidmittel beinhalten eine Spindeleinheit, welche eine Drehspindel, eine Schneidklinge, die auf der Spindel festgelegt ist, und einen Rotationsantriebs-Mechanismus umfaßt, um die Rotationsspindel anzutreiben. Die Schneidklinge umfaßt eine scheibenartige Basis und eine ringförmige Schneidkante, welche auf dem Seitenwand-Umfangsabschnitt der Basis festgelegt ist und etwa 20 μm dick durch Festlegen von Diamantschleifkörnern, die einen Durchmesser von etwa 3 μm aufweisen, auf der Basis durch Elektroformen ausgebildet ist.
  • Da die Schneidklinge eine Dicke von etwa 20 μm aufweist, müssen die Unterteilungslinien zum Unterteilen der Chips eine Breite von etwa 50 μm aufweisen und somit ist das Flächenverhältnis der Unterteilungslinien zu dem Wafer groß, wodurch die Produktivität reduziert wird. Weiters ist, da ein Saphirsubstrat, Siliziumcarbid-Substrat und dgl. eine hohe Mohs'sche Härte aufweisen, ein Schneiden mit der obigen Schneidklinge nicht immer einfach.
  • Als Mittel zum Unterteilen eines plattenartigen Werkstücks, wie eines Halbleiterwafers, wird auch ein Laserbearbeitungs-Verfahren zum Aufbringen eines Puls-Laserstrahls, der fähig ist, durch das Werkstück durchzutreten, wobei sein Brennpunkt auf das Innere der Fläche eingestellt ist, die zu unterteilen ist, gegenwärtig versucht. In dem Unterteilungsverfahren, das von dieser Laser-Bearbeitungstechnik Gebrauch macht, wird das Werkstück durch Aufbringen bzw. Anwenden eines Puls-Laserstrahls, der einen Infrarotbereich besitzt, der fähig ist, durch das Werkstück hindurchzutreten, wobei sein Brennpunkt im Inneren des Werkstücks festgelegt ist, von einer Oberflächenseite des Werkstücks, um kontinuierlich eine verschlechterte Schicht entlang der Unterteilungslinien in dem Inneren des Werkstücks auszubilden, und ein Ausüben einer externen Kraft entlang der Unterteilungslinien unterteilt, deren Festigkeit durch die Ausbildung der verschlechterten Schichten reduziert wurde. Dieses Verfahren ist beispielsweise durch das japanische Patent Nr. 3408805 geoffenbart.
  • Obwohl ein Verfahren bzw. Prozeß zum Unterteilen des Wafers in individuelle Chips durch ein vollständiges Schneiden desselben mit der obigen Schneidmaschine und ein Aufnehmen der Chips eingerichtet wurde, ist eine Produktionsanlage, die von dieser Technik Gebrauch macht, noch nicht eingerichtet und ihre Entwicklung erfolgt mittels Versuch und Fehler, da eine Technik zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers unter Verwendung eines gepulsten bzw. Puls-Laserstrahls den Wafer nicht perfekt unterteilen kann.
  • Zusammenfassung der Erfindung
  • Es ist ein Ziel bzw. Gegenstand der vorliegenden Erfindung, ein Wafer-Unterteilungsverfahren zur Verfügung zu stellen, das fähig ist, ein Verfahren bzw. einen Prozeß aufzubauen, umfassend die Schritte eines Ausbildens einer verschlechterten Schicht entlang von Unterteilungslinien in dem Inneren eines Wafers durch Verwendung eines Puls-Laserstrahls, eines Unterteilens des Wafers in individuelle Chips entlang der verschlechterten Schichten und eines Aufnehmens dieser Chips.
  • Um das obige Ziel zu erreichen, wird gemäß der vorliegenden Erfindung ein Verfahren zum Unterteilen, entlang von Unterteilungslinien, eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch Unterteilungslinien unterteilt sind bzw. werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet sind bzw. werden, zur Verfügung gestellt, umfassend:
    einen Schutzglied-Festlegungsschritt zum Festlegen eines Schutzglieds auf der vorderen Oberfläche des Wafers;
    einen Polierschritt, um die rückwärtige Oberfläche des Wafers zu polieren, der das Schutzglied auf der vorderen Oberfläche festgelegt aufweist;
    einen Ausbildungsschritt für eine verschlechterte Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers, durch Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzugehen, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche des Wafers;
    einen Rahmenhalteschritt zum Festlegen der rückwärtigen Oberfläche des Wafers, in welchem die verschlechterten Schichten entlang der Unterteilungslinien ausgebildet wurden, auf einem Schneidband, das auf einem ringförmigen Rahmen festgelegt ist;
    einen Unterteilungsschritt zum Unterteilen des Wafers in einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterten Schichten ausgebildet wurden, des Wafers, der in dem Rahmen gehalten wird;
    einen Expansions- bzw. Dehnschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des Schneidbands, das an dem Wafer festgelegt wird, der in die individuellen Chips unterteilt wird; und
    einen Aufnahmeschritt zum Aufnehmen der Chips von dem gedehnten Schneidband.
  • Vorzugsweise sind bzw. werden die verschlechterten Schichten, die in dem Inneren des Wafers in dem Ausbildungsschritt für die verschlechterten Schichten ausgebildet sind, an wenigstens der oberen Oberfläche des Wafers freigelegt.
  • Vorzugsweise wird der obige Unterteilungsschritt durch ein Dehnen des Zerteil- bzw. Schneidbands in dem Expansions- bzw. Dehnschritt ausgeführt.
  • Um das obige Ziel zu erreichen, wird gemäß der vorliegenden Erfindung ein Verfahren zum Unterteilen, entlang von Unterteilungslinien, eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch Unterteilungslinien unterteilt werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, zur Verfügung gestellt, umfassend:
    einen Schutzglied-Festlegungsschritt zum Festlegen eines Schutzglieds auf der vorderen Oberfläche des Wafers;
    einen Polierschritt, um die rückwärtige Oberfläche des Wafers zu polieren, der das Schutzglied auf der vorderen Oberfläche festgelegt aufweist;
    einen Ausbildungsschritt für eine verschlechterte Schicht zum Ausbilden einer verschlechterten Schicht ent lang der Unterteilungslinien im Inneren des Wafers, durch Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzugehen, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche des Wafers;
    einen Unterteilungsschritt zum Unterteilen des Wafers in einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterten Schichten ausgebildet wurden, des Wafers, der in dem Rahmen gehalten wird;
    einen Rahmenhalteschritt zum Festlegen der rückwärtigen Oberfläche des Wafers, der in individuelle Chips unterteilt wird, auf einem Schneidband, das auf einem ringförmigen Rahmen festgelegt wird;
    einen Expansions- bzw. Dehnschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des Schneidbands, das an dem Wafer festgelegt wird, der in die individuellen Chips unterteilt wird; und
    einen Aufnahmeschritt zum Aufnehmen der Chips von dem gedehnten Schneidband.
  • Vorzugsweise sind bzw. werden die verschlechterten Schichten, die im Inneren des Wafers in dem Ausbildungsschritt der verschlechterten Schicht ausgebildet werden, wenigstens zu der vorderen Oberfläche des Wafers freigelegt.
  • Da das Wafer-Unterteilungsverfahren der vorliegenden Erfindung die obigen Schritte umfaßt, ist es möglich, ein Verfahren bzw. einen Prozeß einzurichten, umfassend die Schritte eines Ausbildens der verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch ein Aufbringen eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzutreten, der Funktionselemente in den Bereichen aufweist, die durch die Untertei lungslinien unterteilt sind, die auf der vorderen Oberfläche in einem Gittermuster ausgebildet sind, auf dem Wafer entlang der Unterteilungslinien, eines Unterteilens des Wafers in individuelle Chips entlang der verschlechterten Schichten und eines Aufnehmens der Chips.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers, der durch das Wafer-Unterteilungsverfahren der vorliegenden Erfindung zu unterteilen ist;
  • 2 ist eine perspektivische Ansicht, die einen Zustand zeigt, wo ein Schutzglied auf eine vordere Oberfläche des Halbleiterwafers, der in 1 gezeigt ist, festgelegt ist bzw. wird;
  • 3 ist ein Diagramm, das den Polierschritt in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 4 ist eine perspektivische Ansicht des Hauptabschnitts einer Laserstrahl-Bearbeitungsmaschine zum Ausführen des Ausbildungsschritts einer verschlechterten Schicht in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 5 ist ein Blockdiagramm, das schematisch die Ausbildung eines Laserstrahl-Aufbringmittels zeigt, das in der Laserstrahl-Bearbeitungsmaschine zur Verfügung gestellt ist, die in 4 gezeigt ist;
  • 6 ist ein schematisches Diagramm zum Erläutern des Brennpunktdurchmessers eines Puls-Laserstrahls;
  • 7(a) und 7(b) sind Diagramme, die den Ausbildungsschritt für eine verschlechterte Schicht in dem Wafer-Unterteilungsverfahren gemäß der vorliegenden Erfindung zeigen;
  • 8 ist ein Diagramm, das einen Zustand zeigt, wo verschlechterte Schichten in dem Inneren des Wafers in dem Ausbildungsschritt einer verschlechterten Schicht laminiert sind, der in 7(a) und 7(b) gezeigt ist;
  • 9 ist ein Diagramm, das den Rahmenhalteschritt in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 10 ist ein Diagramm, das eine erste Ausbildung des Unterteilungsschritts in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 11 ist ein Diagramm, das eine zweite Ausbildung des Unterteilungsschritts in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 12 ist ein Diagramm, das eine dritte Ausbildung des Unterteilungsschritts in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 13 ist ein Diagramm, das eine vierte Ausbildung des Unterteilungsschritts in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 14 ist eine perspektivische Ansicht einer Aufnahmevorrichtung zum Ausführen des Expansions- bzw. Dehnschritts und des Aufnahmeschritts in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung;
  • 15(a) und 15(b) sind Diagramme, die den Aufweit– bzw. Expansionsschritt in dem Wafer-Unterteilungsverfahren der vorliegenden Erfindung zeigt;
  • 16(a) und 16(b) sind Diagramme, die den Unterteilungsschritt und den Ausdehnungsschritt zeigen, welche unter Verwendung der Aufnahmevorrichtung ausgeführt werden, die in 14 gezeigt ist;
  • 17 ist ein Diagramm, das eine Ausbildung des Unterteilungsschritts in dem Wafer-Unterteilungsverfahren gemäß einer anderen Ausbildung der vorliegenden Erfindung zeigt; und
  • 18 ist ein Diagramm, das den Rahmenhalteschritt in dem Wafer-Unterteilungsverfahren gemäß einer anderen Ausbildung der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der bevorzugten Ausbildungen
  • Bevorzugte Ausbildungen der vorliegenden Erfindung werden nachfolgend im Detail unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • 1 ist eine perspektivische Ansicht eines Halbleiterwafers als ein Wafer, der entsprechend der vorliegenden Erfindung zu unterteilen ist. Der Halbleiterwafer 2, der in 1 gezeigt ist, ist ein Siliziumwafer, der eine Mehrzahl von Unterteilungslinien 21 aufweist, in einem Gittermuster auf der vorderen Oberfläche 2a ausgebildet sind, und Schaltungen 22 sind als Funktionselemente in einer Mehrzahl von Bereichen ausgebildet, die durch die Mehrzahl von Unterteilungslinien 21 unterteilt sind. Ein Schutzglied 3 ist an der vorderen Oberfläche 2a des so ausgebildeten Halbleiterwafers 2 ausgebildet, wie dies in 2 gezeigt ist (Schutzglied-Festlegungsschritt).
  • Nachdem der Schutzglied-Festlegungsschritt ausgeführt wird, um das schützende bzw. Schutzglied 3 an der vorderen Oberfläche 2a des Halbleiterwafers 2 festzulegen, kommt ein Polierschritt zum Polieren der rückwärtigen Oberfläche 2b des Halbleiterwafers 2, um ihm eine Spiegeloberfläche zu verleihen. Dieser Polierschritt wird ausgeführt, um die diffuse Reflektion eines Infrarot-Laserstrahls zu verhindern, der von der Seite der rückwärtigen Oberflächen 2b des Halbleiterwafers 2 angewandt wird. D.h., wenn ein Infrarot-Laserstrahl angewandt bzw. aufgebracht wird, wobei sein Brennpunkt an der Innenseite eines Wafers festgelegt bzw. eingestellt ist, der aus Silizium oder dgl. gebildet ist, wird, wenn die Oberfläche, die dem Infrarot-Laserstrahl ausgesetzt ist, rauh ist, der Infrarot-Laserstrahl auf der Oberfläche diffus reflektiert und erreicht nicht einen vorbestimmten Brennpunkt, wodurch es schwierig gemacht wird, eine vorbestimmte verschlechterte Schicht im Inneren des Halbleiterwafers auszubilden. Dieser Polierschritt wird unter Verwendung einer Poliermaschine in der Ausbildung ausgeführt, die in 3 gezeigt ist. D.h., in dem Polierschritt wird die Seite des Schutzglieds 3 des Halbleiterwafers 2 zuerst auf dem Ansaug- bzw. Einspanntisch 41 der Poliermaschine 4 angeordnet (daher schaut die rückwärtige Oberfläche 2b des Halbleiterwafers 2 nach oben), wie dies in 3 gezeigt ist, und der Halbleiterwafer 2 wird auf dem Einspanntisch 41 durch Saugmittel (nicht gezeigt) durch Saugen gehalten, wie dies in 3 gezeigt ist. Ein Polierwerkzeug 43, das ein Polierrad 42 aufweist, welches durch ein Verteilen von Schleifkörnern, wie Zirkonoxid oder dgl. in ein weiches Glied, wie Filz, usw., und ein Festlegen dieser mit einem geeigneten Kleber ausgebildet ist, wird beispielsweise mit bzw. bei 6.000 U/min gedreht, und mit der rückwärtigen Oberfläche 2b des Halbleiterwafers 2 in Kontakt gebracht, während der Einspanntisch 41 beispielsweise mit 300 U/min gedreht wird, um die rückwärtige Oberfläche 2b des Halbleiterwafers 2 einzuebnen. In diesem Planierschritt wird die rückwärtige Oberfläche 2b, die zu bearbeiten ist, des Halbleiterwafers 2 auf eine Oberflächenrauheit (Ra), die durch JIS B0601 spezifiziert ist, von 0,05 μm oder weniger (Ra ≤ 0,05 μm), vorzugsweise 0,02 μm oder weniger (Ra ≤ 0,02 μm) ausgeglichen.
  • Als nächstes kommt der Ausbildungsschritt einer verschlechterten Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch ein Aufbringen bzw. Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzutreten, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche 2b des Halbleiterwafers 2. Dieser Ausbildungsschritt einer verschlechterten Schicht wird unter Verwendung einer Laserstrahl-Bearbeitungsmaschine 5 ausgeführt, die in 4 bis 6 gezeigt ist. Die Laserstrahl-Bearbeitungsmaschine 5, die in 4 bis 6 gezeigt ist, umfaßt einen Einspanntisch 51, um ein Werkstück zu halten, Laserstrahl-Aufbringmittel 52, um einen Laserstrahl auf das Werkstück aufzubringen, das auf dem Einspanntisch 51 gehalten ist, und Bildaufnahmemittel 53, um ein Bild des Werkstücks aufzunehmen, das auf dem Einspanntisch 51 gehalten ist. Der Einspanntisch 51 ist so ausgebildet bzw. konstruiert, um das Werkstück durch Saugen zu halten, und wird in einer Bearbeitungs-Zufuhrrichtung, die durch einen Pfeil X angedeutet ist, und eine schrittweise bzw. Indexier-Zufuhrrichtung, die durch einen Pfeil Y in 4 angedeutet ist, durch einen Bewegungsmechanismus bewegt, der nicht gezeigt ist.
  • Die obigen Laserstrahl-Aufbringmittel 52 haben ein zylindrisches Gehäuse 521, das im wesentlichen horizontal angeordnet ist. In dem Gehäuse 521, wie dies in 5 gezeigt ist, sind Puls-Laserstrahl-Oszillationsmittel 522 und ein optisches Übertragungssystem 523 installiert. Die Puls-Laserstrahl-Oszillationsmittel 522 umfassen einen Puls-Laserstrahl-Oszillator 522a, bestehend aus einem YAG-Laseroszillator oder YVO4-Laseroszillator, und Wiederholungsfrequenz-Festlegungsmittel 522b, die mit dem Pulslaserstrahl-Oszillator 522a verbunden sind. Das optische Transmissions– bzw. Übertragungssystem 523 umfaßt geeignete optische Elemente, wie einen Strahlteiler usw. Ein Kondensor bzw. eine Sammellinse 524, der (die) Sammellinsen (nicht gezeigt) aufnimmt, die aus einem Satz von Linsen ausgebildet sind, welche eine bekannte Formation bzw. Anordnung aufweisen können, ist an das Ende des obigen Gehäuses 521 festgelegt. Ein Laserstrahl, der von dem obigen Puls-Laserstrahl-Oszillatormitteln 522 oszilliert wird, erreicht den Kondensor 524 durch das optische Übertragungssystem 523 und wird von dem Kondensor 524 auf das Werkstück, das auf dem obigen Einspanntisch 51 gehalten ist, mit bzw. bei einem vorbestimmten Brennpunktdurchmesser D aufgebracht bzw. angewandt. Dieser Brennpunktdurchmesser D wird durch den Ausdruck D (μm) = 4 × λ f/(π × W) definiert (wobei λ die Wellenlänge (μm) des Puls-Laserstrahls ist, W der Durchmesser (mm) des Puls-Laserstrahls ist, der auf eine Objektivlinse 524a aufgebracht ist, und f die Brennweite (mm) der Objektivlinse 524a ist), wenn der Puls-Laserstrahl, der eine Gauss'sche Verteilung aufweist, durch die Objektivsammellinse 524a des Kondensors 524 aufgebracht wird, wie dies in 6 gezeigt ist.
  • Die Bildaufnahmemittel 53, die an das Ende des Gehäuses 521 festgelegt sind, das die obigen Laserstrahlaufbringmittel 52 ausbildet, sind durch Infrarot-Beleuchtungsmittel zum Aufbringen bzw. Anwenden von Infrarot-Strahlung auf das Werkstück, ein optisches System zum Aufnehmen bzw. Einfangen von Infrarot-Strahlung, die durch die Infrarot-Beleuchtungsmittel aufgebracht ist, und eine Bildaufnahme-Vorrichtung (Infrarot CCD) zum Ausgeben eines elektrischen Signals entsprechend einer Infrarot-Strahlung, die durch das optische System aufgenommen ist, zusätzlich zu einer üblichen Bildaufnahme-Vorrichtung (CCD) zum Aufnehmen eines Bilds mit sichtbarer Strahlung in der dargestellten bzw. illustrierten Ausbildung ausgebildet. Ein Bildsignal wird zu den Steuer- bzw. Regelmitteln übermittelt, welche nachfolgend beschrieben werden.
  • Der Ausbildungsschritt für die verschlechterte Schicht, welcher unter Verwendung der oben beschriebene Laserstrahl-Bearbeitungsmaschine 5 ausgeführt wird, wird unter Bezugnahme auf 4, 7(a) und 7(b) und 8 geschrieben.
  • In diesem Ausbildungsschritt einer verschlechterten Schicht wird die Seite des Schutzglieds 3 des Halbleiterwafers 2, dessen rückwärtige Oberfläche 2b poliert wurde, zuerst auf dem Einspanntisch 51 der Laserstrahl-Bearbeitungsmaschine 5 angeordnet, wie dies in 4 gezeigt ist, (daher schaut die polierte Rückseitenoberfläche 2b des Halbleiterwafers 2 nach oben) und der Halbleiterwafer 2 wird durch ein Saugen auf dem Einspanntisch 51 durch Saugmittel gehalten, welche nicht gezeigt sind. Der Einspanntisch 51, der den Halbleiterwafer 2 durch Saugen hält, wird zu einer Position direkt unter den Bildaufnahmemitteln 53 durch einen Bewegungsmechanismus gebracht, der nicht gezeigt ist.
  • Nachdem der Einspanntisch 51 direkt unter den Bildaufnahmemitteln 53 positioniert ist, wird eine Ausrichtarbeit zum Detektieren des Bereichs, der zu bearbeiten ist, des Halbleiterwafers 2 unter Verwendung der Bildaufnahmemitteln 53 und der Steuer- bzw. Regelmittel ausgeführt, welche nicht gezeigt sind. D.h., die Bildaufnahmemittel 53 und die Steuer- bzw. Regelmittel (nicht gezeigt) führen eine Bild– ver- bzw. -bearbeitung, wie beispielsweise eine Musterabstimmung usw. aus, um eine Unterteilungslinie 21, die in einer vorbestimmten Richtung des Halbleiterwafers 2 ausgebildet ist, mit dem Kondensor 524 der Laserstrahl-Aufbringmittel 52 zum Aufbringen eines Laserstrahls entlang der Unterteilungslinie 21 auszurichten, wodurch die Ausrichtung einer Laserstrahl-Anwendungs- bzw. -Aufbringposition ausgeführt wird. Die Ausrichtung der Laserstrahl-Aufbringposition wird auch an Unterteilungslinien 21 ausgeführt, welche auf dem Halbleiterwafer 2 ausgebildet sind und sich in einer Richtung senkrecht zu der obigen vorbestimmten Richtung erstrecken. Obwohl die vordere Oberfläche 2a, auf welcher die Unterteilungslinie 21 des Halbleiterwafers 2 ausgebildet ist, an diesem Punkt nach unten schaut, weisen die Bildaufnahmemittel 53 Infrarot-Beleuchtungsmittel, ein optisches System zum Aufnehmen von Infrarot-Strahlung und eine Bildaufnahme-Vorrichtung (Infrarot CCD) zum Ausgeben eines optischen Signals entsprechend der Infrarotstrahlung auf, wie dies oben beschrieben ist. Daher kann ein Bild der Unterteilungslinie 21 durch die rückwärtige Oberfläche 2b aufgenommen werden.
  • Nachdem die Unterteilungslinie 21, die auf dem Halbleiterwafer 2 ausgebildet ist, der auf dem Einspanntisch 51 gehalten ist, detektiert ist und die Ausrichtung der Laserstrahl-Aufbringposition ausgeführt wird, wie dies oben beschrieben ist, wird der Einspanntisch 51 zu einem Laserstrahl-Aufbringbereich bewegt, wo der Kondensor 524 der Laserstrahl-Aufbringmittel 52 zum Aufbringen eines Laserstrahls angeordnet ist, wie dies in 7(a) gezeigt ist, um ein Ende (linkes Ende in 7(a)) der vorbestimmten Unterteilungslinie 21 zu einer Position direkt unter dem Kondensor 524 der Laserstrahl-Aufbringmittel 52 zu bringen. Der Einspanntisch 51, d.h. der Halbleiterwafer 2, wird in der Richtung, die durch den Pfeil X1 in 7(a) angedeutet ist, mit bzw. bei einer vorbestimmten Zufuhrgeschwindigkeit bzw. -rate bewegt, während ein Puls-Laserstrahl, der fähig ist, durch den Halbleiterwafer hindurchzutreten, von dem Kondensor 524 aufgebracht wird. Wenn die Aufbringposition des Kondensors 524 der Laserstrahl-Aufbringmittel 52 das andere Ende der Unterteilungslinie 21 erreicht, wie dies in 7(b) gezeigt ist, wird die Aufbringung des Puls-Laserstrahls unterbrochen und die Bewegung des Einspanntischs 51, d.h. des Halbleiterwafers 2 wird gestoppt. In diesem Ausbildungsschritt einer verschlechterten Schicht wird durch Festlegen bzw. Einstellen des Brennpunkts P des Puls-Laserstrahls zu einer Position nahe der vorderen Oberfläche 2a (unteren Oberfläche) des Halbleiterwafers 2 eine verschlechterte Schicht 210, welche zu der vorderen Oberfläche 2a (unteren Oberfläche) freigelegt ist, einwärts von der vorderen Oberfläche 2a ausgebildet. Diese verschlechterte Schicht 210 wird als eine geschmolzene-wiederverfestigte Schicht ausgebildet, in welcher der Wafer einmal geschmolzen und dann wieder verfestigt wurde. Durch ein Ausbilden der verschlechterten Schicht 210, die zu der vorderen Oberfläche 2a des Halbleiterwafers 2 freigelegt ist, kann der Halbleiterwafer 2 leicht durch ein Ausüben einer externen Kraft entlang der verschlechterten Schichten 210 unterteilt werden.
  • Die Bearbeitungs- bzw. Verfahrensbedingungen in dem obigen Schritt zur Ausbildung einer verschlechterten Schicht sind beispielsweise wie folgt festgelegt.
  • Lichtquelle: LD erregter Q-Schalter Nd: YVO4-Laser
    Wellenlänge: Pulslaser mit einer Wellenlänge von 1.064 nm
    Pulsausgabe: 10 μJ
    Brennpunktdurchmesser: 1 μm
    Pulsbreite: 40 ns
    Spitzenleistungsdichte des Brennpunkts: 3,2 × 1010 W/cm2
    Wiederholungsfrequenz: 100 kHz
    Bearbeitungszufuhr-Geschwindigkeit: 100 mm/s.
  • Wenn der Halbleiterwafer 2 von großer Dicke ist, wird, wie dies in 8 gezeigt ist, der oben beschriebene Schritt zur Ausbildung einer verschlechterten Schicht mehr ere Male durch ein Verändern des Brennpunkts P stufenweise so ausgeführt, um eine Mehrzahl von verschlechterten Schichten 210 auszubilden. Da die verschlechterte Schicht, welche einmal unter den obigen Bearbeitungsbedingungen ausgebildet ist, etwa 50 μm dick ist, werden sechs verschlechterte Schichten in dem Wafer 2 ausgebildet, der eine Dicke von 300 μm in der dargestellten Ausbildung aufweist. Als ein Ergebnis erstrecken sich die verschlechterten Schichten 210, die in dem Inneren des Halbleiterwafers 2 ausgebildet sind bzw. werden, von der vorderen Oberfläche 2a über die rückwärtige Oberfläche 2b entlang der Unterteilungslinie 21.
  • Nachdem die verschlechterten Schichten 210 im Inneren des Halbleiterwafers 2 entlang der Unterteilungslinien 21 durch den obigen Ausbildungsschritt einer verschlechterten Schicht ausgebildet wurden, wird der Rahmenhalteschritt zum Festlegen des Halbleiterwafers 2 an einem Schneidband bzw. Zerteilklebeband, das an einem ringförmigen Rahmen festgelegt ist, ausgeführt. In diesem Rahmenhalteschritt wird, wie dies in 9 gezeigt ist, die rückwärtige Oberfläche 2b des Halbleiterwafers 2 auf die Oberfläche des dehnbaren Schneidbands 60 aufgebracht, das an dem ringförmigen Rahmen 6 montiert bzw. festgelegt ist. Dann wird das Schutzglied 3, welches an der vorderen Oberfläche 2a des Halbleiterwafers 2 festgelegt ist, entfernt. In der dargestellten bzw. illustrierten Ausbildung wird eine Acrylharzpaste mit einer Dicke von etwa 5 μm auf die Oberfläche eines 100 μm dicken blattförmigen Substrats beschichtet, das aus Polyvinylchlorid (PVC) in dem obigen Schneidband 60 ausgebildet ist. Diese Paste hat die Eigenschaft, ihre Klebefestigkeit durch einen externen Stimulus bzw. Reiz, wie ultraviolette Strahlung zu verringern.
  • Der Schritt eines Unterteilens des Halbleiterwafers 2 entlang der Unterteilungslinien 21 kommt nach dem obigen Rahmenhalteschritt.
  • Eine erste Ausbildung des Unterteilungsschritts wird unter Bezugnahme auf 10 beschrieben. Diese erste Ausbildung des Unterteilungsschritts, die in 10 gezeigt ist, wird unter Verwendung einer Ultraschall-Unterteilungsvorrichtung 7 ausgeführt. Die Ultraschall-Unterteilungsvorrichtung 7 beinhaltet eine zylindrische Basis 71, einen ersten Ultraschallgenerator 72 und einen zweiten Ultraschallgenerator 73. Die zylindrische Basis 71, die die Ultraschall-Unterteilungsvorrichtung 7 ausbildet bzw. darstellt, hat an ihrer oberen Oberfläche eine Anordnungsoberfläche 71a, um einen Rahmen 6 so anzuordnen, daß der Rahmen 6 darauf angeordnet ist und durch Klammern bzw. Klemmen 74 festgelegt ist. Diese Basis 71 ist so ausgebildet, um fähig zu sein, in einer horizontalen Richtung und in einer Richtung senkrecht zu dem Blatt in 10 bewegt zu werden und um durch Bewegungsmittel, welche nicht gezeigt sind, gedreht bzw. gewendet zu werden. Der erste Ultraschallgenerator 72 und der zweite Ultraschallgenerator 73, die die Ultraschall-Unterteilungsvorrichtung 7 ausbilden, sind an gegenüberliegenden Positionen über und unter dem Halbleiterwafer 2 angeordnet, der auf dem Rahmen 6 abgestützt ist, der auf der Anordnungsoberfläche 71a der zylindrischen Basis 71 über das Schneidband 60 angeordnet ist, und generieren bzw. erzeugen longitudinale Wellen (Kompressionswellen), die eine vorbestimmte Frequenz besitzen. Um den obigen Unterteilungsschritt unter Verwendung der so ausgebildeten Ultraschallvorrichtung 7 auszuführen, wird der Rahmen 6, der den Halbleiterwafer 2 unterstützt bzw. trägt (in welchem die verschlechterten Schichten 210 entlang der Unterteilungslinien 21 ausgebildet sind) über das Schneid band 60 auf der Anordnungsoberfläche 71a der zylindrischen Basis 71 in einer derartigen Weise angeordnet, daß die Anordnungsseite des Schneidbands 60 in Kontakt mit der Anordnungsoberfläche 71a gelangt (daher schaut die vordere Oberfläche 2a des Halbleiterwafers 2 nach oben) und durch die Klemmen 74 festgelegt wird. Danach wird die Basis 71 durch die Bewegungsmittel (nicht gezeigt) betätigt, um ein Ende (linkes Ende in 8) einer vorbestimmten Unterteilungslinie 21, die auf dem Halbleiterwafer 2 ausgebildet ist, zu einer Position zu bringen, wo Ultraschallwellen von dem ersten Ultraschallgenerator 72 und dem zweiten Ultraschallgenerator 73 darauf wirken können. Der erste Ultraschallgenerator 72 und der zweite Ultraschallgenerator 73 sind bzw. werden entsprechend aktiviert, um Longitudinalwellen (Kompressionswellen) auszubilden bzw. zu generieren, die eine Frequenz von beispielsweise 28 kHz aufweisen, während die Basis 71 in einer Richtung, die durch den Pfeil angedeutet ist, mit einer Zufuhrgeschwindigkeit bzw. -rate von 50 bis 100 m/s bewegt wird. Als ein Ergebnis wirken Ultraschallwellen von dem ersten Ultraschallgenerator 72 und dem zweiten Ultraschallgenerator 73 auf die vordere Oberfläche und die rückwärtige Oberfläche des Halbleiterwafers 2 entlang der Unterteilungslinie 21, wodurch der Halbleiterwafer 2 entlang der Unterteilungslinie 21 geteilt wird, deren Festigkeit durch die Ausbildung der verschlechterten Schicht 210 reduziert wurde. Nachdem der Unterteilungsschritt so entlang der vorbestimmten Unterteilungslinie 21 ausgeführt wurde, wird die Basis 71 um einen Abstand entsprechend dem Intervall zwischen Unterteilungslinien 21 in der Indexierrichtung senkrecht zu dem Blatt bewegt, um den obigen Unterteilungsschritt auszuführen. Nachdem der Unterteilungsschritt entlang aller Unterteilungslinien 21 ausgeführt wurde, die sich in der vorbestimmten Richtung erstrecken, wird die Basis 71 um 90° gedreht bzw. verschwenkt, um weiters den obigen Unterteilungsschritt entlang von Unterteilungslinien 21 auszuführen, die auf dem Halbleiterwafer 2 in einer Richtung senkrecht bzw. normal zu der vorbestimmten Richtung ausgebildet sind, wodurch der Halbleiterwafer 2 in individuelle Halbleiterchips unterteilt wird. Da die rückwärtigen Oberflächen der erhaltenen Chips das Schneidband 60 darauf festgelegt aufweisen, fallen die Chips nicht auseinander und behalten den Status bzw. den Zustand des Wafers bei.
  • Eine zweite Ausbildung des Unterteilungsschritts wird unter Bezugnahme auf 11 beschrieben. Diese zweite Ausbildung des Unterteilungsschritts, die in 11 gezeigt ist, wird unter Verwendung einer Laserstrahl-Bearbeitungsmaschine analog bzw. ähnlich zu der Laserstrahl-Bearbeitungsmaschine ausgeführt, die in 4 bis 6 gezeigt ist. D.h. der Halbleiterwafer 2, in welchem die verschlechterten Schichten 210 entlang der Unterteilungslinien 21 ausgebildet sind), der auf dem Rahmen 6 über das Schneidband 60 abgestützt ist bzw. wird, wird auf dem Ansaug- bzw. Einspanntisch 81 der Laserstrahl-Bearbeitungsmaschine 8 in einer derartigen Weise angeordnet, daß die Seiten des Schneidbands 60 in Kontakt mit dem Einspanntisch 81 gelangen (daher schaut die vordere Oberfläche 2a des Halbleiterwafers 2 nach oben), und durch ein Saugmittel, welches nicht gezeigt ist, durch ein Saugen gehalten, und der Rahmen 6 wird durch einen Klemmechanismus 82 festgelegt. Danach wird der Einspanntisch 81 zu einem Laserstrahl-Aufbringbereich bewegt, wo der Kondensor 83 der Laserstrahl-Aufbringmittel angeordnet ist, um ein Ende (linkes Ende in 11) einer vorbestimmten Unterteilungslinie 21 zu einer Position direkt bzw. unmittelbar unter dem Kondensor 83 zu bringen. Der Einspanntisch 81, d.h. der Halbleiterwafer 2 wird in der Richtung, die durch den Pfeil X1 in 11 angedeutet ist, mit einer vorbestimmten Zufuhrgeschwindigkeit bzw. -rate bewegt, während ein Laserstrahl mit kontinuierlicher Welle, der ein Absorptionsvermögen für den Halbleiterwafer 2 besitzt, von dem Kondensor 83 aufgebracht wird. Wenn die Aufbringposition des Kondensors 83 das andere Ende (rechtes Ende in 11) der vorbestimmten Unterteilungslinie 21 erreicht, wird die Aufbringung des Laserstrahls unterbrochen und die Bewegung des Einspanntischs 81, d.h. des Halbleiterwafers 2 wird gestoppt. In diesem Unterteilungsschritt wird der Brennpunkt P des Laserstrahls mit kontinuierlicher Welle auf die vordere Oberfläche 2a (obere Oberfläche) des Halbleiterwafers 2 festgelegt bzw. eingestellt, und eine thermische Spannung wird durch Erhitzen bzw. Erwärmen der Unterteilungslinie 21 generiert bzw. erzeugt, wo die verschlechterte Schicht 210 ausgebildet wurde, um einen Wärmeschock zu verleihen. Als ein Ergebnis wird ein gespaltener Bereich, entlang der Unterteilungslinie 21 ausgebildet, wo die verschlechterte Schicht 210 ausgebildet wurde, wodurch der Halbleiterwafer 2 unterteilt wird. Der Laserstrahl, der entlang der Unterteilungslinie 21 aufzubringen ist, wo die verschlechterte Schicht 210 in dem Unterteilungsschritt ausgebildet wurde, hat eine ausreichend hohe Ausgabe, um den Halbleiterwafer 2 so zu erhitzen, um einen geeigneten Temperaturgradienten (100 bis 400°C) zur Verfügung zu stellen und eine derartige Temperatur schmilzt Silizium nicht.
  • Die Bearbeitungsbedingungen in dem obigen Unterteilungsschritt sind beispielsweise wie folgt festgelegt.
  • Lichtquelle: LD erregter Nd: YAG Laser mit zweiter Harmonischer (CW)
    Wellenlänge: 532 nm
    Ausgabe: 10 W
    Brennpunktdurchmesser: 0,5 μm (Erhitzen eines relativ weiten Bereichs, beinhaltend die verschlechterte Schicht 210) Bearbeitungszufuhr-Geschwindigkeit: 100 mm/s.
  • Nachdem der obige Unterteilungsschritt ausgeführt wurde, wird der Einspanntisch 81, d.h. der Halbleiterwafer 2, um einen Abstand entsprechend dem Intervall zwischen Unterteilungslinien 21 in der schrittweisen bzw. Vortriebsrichtung senkrecht zu dem Blatt in 11 bewegt, während ein Laserstrahl mit kontinuierlicher Welle, wie oben beschrieben, aufgebracht bzw. angewandt wird. Nachdem die obige Bearbeitungszufuhr und Indexierzufuhr entlang aller Unterteilungslinien 21, die in der vorbestimmten Richtung ausgebildet sind, ausgeführt wurde, wird der Einspanntisch 81, d.h. der Halbleiterwafer 2 um 90° gedreht, um die obige Bearbeitungszuführung und schrittweise bzw. Indexierzuführung entlang der Unterteilungslinien 21 auszuführen, die in einer Richtung senkrecht zu der obigen vorbestimmten Richtung ausgebildet sind, wodurch der Halbleiterwafer 2 gespalten und entlang der Unterteilungslinien 21 unterteilt wird. Obwohl der Halbleiterwafer 2 entlang der Unterteilungslinien 21 gespalten wird, um in individuelle bzw. einzelne Chips unterteilt zu werden, fallen die individuellen Chips nicht auseinander und behalten den Zustand des Wafers bei, da die rückwärtige Oberfläche 2b des Halbleiterwafers 2 das Schneidband 60 daran festgelegt aufweist.
  • Eine dritte Ausbildung des obigen Unterteilungsschritts wird unter Bezugnahme auf 12 beschrieben. Diese dritte Ausbildung des Unterteilungsschritts, die in 12 gezeigt ist, wird unter Verwendung einer Biege-Unterteilungsvorrichtung 9 ausgeführt, welche eine zylindrische Basis 91 und Biegelast-Aufbringmittel 93 umfaßt. D.h. der Rahmen 6, der den Halbleiterwafer 2 (in welchem die verschlechterten Schichten 210 entlang der Untertei lungslinien 21 ausgebildet sind) über das Schneidband 60 unterstützt, wird auf der Anordnungsoberfläche 91a der zylindrischen Basis 91 in einer derartigen Weise angeordnet, daß die Seite des Schneidbands 60 nach oben schaut (d.h. die vordere Oberfläche 2a des Halbleiterwafers 2 nach unten schaut), und durch Klemmen 92 festgelegt. Die vordere Oberfläche 2a (untere Oberfläche) des Halbleiterwafers 2 wird dann auf einer Mehrzahl von säulenartigen Abstütz- bzw. Supportgliedern 94 angeordnet, welche parallel zueinander angeordnet sind und die Biegelast-Aufbringmittel 93 ausbilden. An diesem Punkt wird der Halbleiterwafer 2 in einer derartigen Weise angeordnet, daß jede Unterteilungslinie 21, die in einer vorbestimmten Richtung des Halbleiterwafers 2 ausgebildet ist, zwischen benachbarten Supportgliedern 94 und 94 positioniert ist. Der Halbleiterwafer 2 wird dann durch drückende bzw. Preßglieder 95 entlang der Unterteilungslinien 21 von der Seite des Schneidbands 60 gepreßt, das auf die rückwärtige Oberfläche 2b des Halbleiterwafers 2 festgelegt ist. Als ein Ergebnis wirkt eine Biegelast auf den Halbleiterwafer 2 entlang der Unterteilungslinien 21, um eine Zugspannung bzw. -beanspruchung auf der vorderen Oberfläche 2a zu generieren bzw. zu erzeugen, wodurch der Halbleiterwafer 2 gespalten und entlang der Unterteilungslinien 21 unterteilt wird, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde. Nachdem der Halbleiterwafer 2 entlang der verschlechterten Schichten 210, d.h. der Unterteilungslinien 21 unterteilt wurde, die in der vorbestimmten Richtung ausgebildet sind bzw. wurden, wird die zylindrische Basis 91, d.h. der Halbleiterwafer 2 um 90° gedreht und die obige Unterteilungsarbeit wird entlang von Unterteilungslinien 21 ausgeführt, die in einer Richtung senkrecht zu der obigen bestimmten Richtung ausgebildet sind, um den Halbleiterwa fer 2 in individuelle Chips zu unterteilen. Da die rückwärtigen Oberflächen der individuellen Chips das Schneidband 60 darauf festgelegt aufweisen, fallen die Chips nicht auseinander und behalten den Zustand des Halbleiterwafers 2 bei.
  • Eine vierte Ausbildung des Unterteilungsschritts wird unter Bezugnahme auf 13 beschrieben. Diese vierte Ausbildung des Unterteilungsschritts, die in 13 gezeigt ist, wird unter Verwendung einer Biege-Unterteilungsvorrichtung 11 ausgeführt, welche eine zylindrische Basis 111 und ein drückendes bzw. Preßglied 113 als Biegelast-Aufbringmittel beinhaltet. Diese Basis 111 ist so ausgebildet, um fähig zu sein, in der horizontalen Richtung und in der Richtung senkrecht zu der Platte in 13 bewegt zu werden und auch durch Bewegungsmittel, welches nicht gezeigt sind, gedreht bzw. gewendet zu werden. Der Rahmen 6, der den Halbleiterwafer 2 (in welchem die verschlechterten Schichten 210 entlang der Unterteilungslinien 21 ausgebildet sind bzw. wurden) über das Schneidband 60 abstützt bzw. trägt, ist bzw. wird auf der Anordnungsoberfläche 111a der so ausgebildeten zylindrischen Basis 111 in einer derartigen Weise angeordnet, daß die Seite des Schneidbands 60 in Kontakt mit der Anordnungsoberfläche 111a gelangt (daher schaut die vordere Oberfläche 2a des Halbleiterwafers 2 nach oben), und durch Klemmen 112 fixiert. Danach wird die Basis 111 durch die Bewegungsmittel (nicht gezeigt) betätigt, um ein Ende (linkes Ende in 13) einer vorbestimmten Unterteilungslinie 21, die auf dem Halbleiterwafer 2 ausgebildet ist, zu einer Position gegenüberliegend von dem Preßglied 113 zu bringen, und das Preßglied 113 wird nach oben in 13 zu einer Position bewegt, wo es das Schneidband 60 preßt, das an dem Halbleiterwafer 2 festgelegt ist. Die Basis 111 wird in der Richtung bewegt, die durch den Pfeil angedeutet ist. Als ein Ergebnis wirkt eine Biegelast auf den Halbleiterwafer 2 entlang der Unterteilungslinie 21, die durch das Preßglied 113 gepreßt ist, um eine Zugspannung auf die vordere Oberfläche 2a zu generieren, wodurch der Halbleiterwafer 2 gespalten und entlang der Unterteilungslinie 21 unterteilt wird, deren Festigkeit durch die Ausbildung der verschlechterten Schicht 210 reduziert wurde. Nachdem der Unterteilungsschritt entlang der vorbestimmten Unterteilungslinie 21 ausgeführt wurde, wird die Basis 111 um einen Abstand entsprechend dem Intervall zwischen Unterteilungslinien 21 in der Indexierrichtung senkrecht zu dem Blatt bewegt, um den obigen Unterteilungsschritt auszuführen. Nachdem der Unterteilungsschritt an allen Unterteilungslinien 21 ausgeführt wurde, die sich in der vorbestimmten Richtung erstrecken, wird die Basis 111 um 90° gedreht, um den obigen Unterteilungsschritt an Unterteilungslinien 21 auszuführen, die in einer Richtung senkrecht zu der vorbestimmten Richtung ausgebildet sind, wodurch der Halbleiterwafer 2 in individuelle Chips unterteilt wird. Da die rückwärtigen Oberflächen der erhaltenen Chips das Schneidband 60 daran festgelegt aufweisen, fallen die Chips nicht auseinander und behalten den Status des Wafers bei.
  • In dem Schritt eines Unterteilens des Halbleiterwafers 2 entlang der Unterteilungslinien 21 kann beispielsweise ein Verfahren zum Spalten bzw. Unterteilen des Halbleiterwafers 2 entlang der Unterteilungslinien 21, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde, durch ein Anordnen des Halbleiterwafers 2, der das Schneidband 60 daran festgelegt aufweist, auf ein Weichgummiblatt und ein Pressen der oberen Oberfläche des Halbleiterwafers 2 mit einer Walze neben dem oben beschriebenen Unterteilungsverfahren angewandt werden.
  • Nachdem der obige Unterteilungsschritt ausgeführt wurde, kommt ein Aufweit- bzw. Expansionsschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des Schneidbands 60, das an dem Wafer festgelegt ist, der in individuelle Chips unterteilt ist. Dieser Expansions– bzw. Dehnschritt wird ausgeführt, indem eine Aufnahmevorrichtung 12 verwendet wird, die in 14 und 15(a) und 15(b) gezeigt ist. Die Aufnahmevorrichtung 12 wird nachfolgend beschrieben werden. Die illustrierte Aufnahmevorrichtung 12 umfaßt eine zylindrische Basis 121, die eine Anordnungsoberfläche 121a zum Anordnen des obigen Rahmens 6 aufweist, und Expansionsmittel 122 zum Dehnen des Schneidbands 60, das an dem Rahmen 6 festgelegt ist und in der Basis 121 konzentrisch angeordnet ist. Die Expansionsmittel 122 umfassen ein Dehnglied 123 zum Unterstützen des Bereichs 601, wo der Halbleiterwafer 2 in dem Schneidband 60 vorliegt. Dieses Dehnglied 123 kann sich vertikal (axiale Richtung der zylindrischen Basis 121) zwischen einer Standardposition, die in 15(a) gezeigt ist, und einer Dehn- bzw. Expansionsposition, die in 15(b) gezeigt ist, über der Standardposition durch Anhebemittel bewegen, welche nicht gezeigt sind. In der dargestellten bzw. illustrierten Ausbildung sind Ultraviolett-Lampen 124 in dem Dehnglied 123 installiert.
  • Der Expansionsschritt, welcher unter Verwendung der obigen Aufnahmevorrichtung 12 ausgeführt wird, wird unter Bezugnahme auf 14 und 15(a) und 15(b) beschrieben.
  • Der Rahmen 6, der das Schneidband 60 montiert bzw. angeordnet, das an die rückwärtige Oberfläche 2b des Halbleiterwafers 2 festgelegt ist, der in individuelle Chips 20 unterteilt ist bzw. wird, wie dies oben beschrieben ist, ist bzw. wird auf der Anordnungsoberfläche 121a der zylind rischen Basis 121 festgelegt und auf der Basis 121 durch Klemmen bzw. Klammern 125 festgelegt, wie dies in 14 und 15(a) gezeigt ist. Dann wird das Dehn- bzw. Streckglied 123 der Aufweit- bzw. Expansionsmittel 122, die den Bereich 601 unterstützen, wo der Wafer 2 in dem obigen Schneidband 60 existiert bzw. vorliegt, nach oben zu der Expansionsposition, die in 15(b) gezeigt ist, von der Standardposition, die in 15(a) gezeigt ist, durch die Anhebemittel bewegt, welche nicht gezeigt sind. Als ein Ergebnis wird das dehnbare bzw. elastische Schneidband 60 gedehnt, wodurch ein Gleiten bzw. Schlupfen zwischen dem Schneidband 60 und den Chips 20 auftritt, wodurch eine Adhäsion bzw. Anhaftung dazwischen reduziert wird. Daher können die Chips 20 leicht von dem Schneidband 60 abgenommen werden, und ein Abstand bzw. Freiraum wird zwischen benachbarten Halbleiterchips 20 ausgebildet.
  • Dann wird ein Aufnahmekragen bzw. eine Aufnahmehülse 126, der (die) über der Aufnahmevorrichtung 12 angeordnet ist, aktiviert, um die individuellen Chips 20 von der oberen Oberfläche des Schneidbands 60 aufzunehmen und sie zu einem Tablett (nicht gezeigt) zu führen, wie dies in 14 (Aufnahmeschritt) gezeigt ist. Zu diesem Zeitpunkt werden die Ultraviolett-Lampen 124 in dem Dehnglied 123 eingeschaltet, um Ultraviolett-Strahlung auf das Schneidband 60 aufzubringen, um die Anhaft- bzw. Klebefestigkeit des Schneidbands 60 zu reduzieren, wodurch es möglich gemacht wird, die Halbleiterchips 20 von dem Schneidband 60 leichter aufzunehmen.
  • Der obige Unterteilungsschritt kann auch unter Verwendung der obigen Aufnahmevorrichtung 12 ausgeführt werden. D.h., wie dies in 16(a) gezeigt ist, es wird der Rahmen 6, der den Halbleiterwafer 2 (in welchem die verschlechterten Schichten 210 entlang der Unterteilungslinien 21 ausgebildet sind) über das Schneidband 60 unterstützt, bevor der obige Unterteilungsschritt ausgeführt wird, auf der Anordnungsoberfläche 121a der zylindrischen Basis 121 angeordnet und auf der Basis 121 durch die Klemmen 95 festgelegt. Wie dies in 16(b) gezeigt ist, wird das Dehnglied 123 der aufweitenden bzw. Expansionsmittel 122, die den Bereich 601, wo der Wafer 2 vorliegt, in dem obigen Schneidband 60 unterstützen, nach oben von der Standardposition, die in 16(a) gezeigt ist, zu der Expansionsposition, die in 16(b) gezeigt ist, durch die Anhebemittel angehoben, welche nicht gezeigt sind. Als ein Ergebnis wird das dehnbare Schneidband 60 so gedehnt, daß eine Zugkraft radial auf den Halbleiterwafer 2 wirkt, der das Schneidband 60 daran festgelegt aufweist. Wenn eine Zugspannung so radial auf den Halbleiterwafer 2 wirkt, wird der Halbleiterwafer 2 entlang der verschlechterten Schichten 210 gespalten bzw. getrennt, um in individuelle Halbleiterchips 20 unterteilt zu werden, da die Festigkeit der verschlechterten Schichten 210, die entlang der Unterteilungslinien 21 ausgebildet sind, reduziert wurde. Die Expansion oder Längung bzw. Verlängerung des Schneidbands 60 in dem obigen Unterteilungsschritt kann durch die Aufwärtsbewegung des Dehnglieds 123 eingestellt werden. Entsprechend Experimenten, die durch die Erfinder der vorliegenden Erfindung ausgeführt wurden, konnte, wenn das Schneidband 60 um etwa 20 mm gedehnt wurde, der Halbleiterwafer 2 entlang der verschlechterten Schichten 210 unterteilt werden. Durch Ausführen des Unterteilungsschritts wie diesem, tritt ein Gleiten zwischen dem Schneidband 60 und den Chips 20 ein, wodurch die Adhäsion dazwischen reduziert wird. Als ein Ergebnis können die Chips 20 leicht von dem Schneidband 60 aufgenommen werden und ein Abstand wird zwischen benachbarten Chips 20 ausgebildet. Danach wird die Aufnahmehülse 126, die über der Aufnahmevorrichtung 12 angeordnet ist, aktiviert, um die individuellen Chips 20 von dem Schneidband 60 aufzunehmen und sie zu dem Tablett (nicht gezeigt) zu tragen, wie dies in 14 gezeigt ist.
  • Es wird nachfolgend eine Beschreibung des Verfahrens eines Unterteilens eines Wafers entsprechend einer anderen Ausbildung der vorliegenden Erfindung gegeben.
  • In dieser Ausbildung wird die Reihenfolge des Rahmenhalteschritts und des Unterteilungsschritts in der obigen Ausbildung umgekehrt. D.h., auch in dieser Ausbildung wird zuerst der Schutzglied-Festlegungsschritt in der oben beschriebenen Ausbildung ausgeführt. In dem Schutzglied-Festlegungsschritt, wie er in 2 gezeigt ist, wird das Schutzglied 3 an der vorderen Oberfläche 2a des Halbleiterwafers 2 festgelegt.
  • Der Polierschritt in der obigen Ausbildung kommt nach dem Schutzglied-Festlegungsschritt. D.h., wie dies in 3 gezeigt ist, der Polierschritt dient, um die rückwärtige Oberfläche 2b des Halbleiterwafers 2 zu polieren, um ihm eine Spiegeloberfläche zu verleihen.
  • Dann wird der Ausbildungsschritt einer verschlechterten Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers durch Aufbringen bzw. Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzutreten, an dem Wafer entlang der Unterteilungslinien von der polierten Rückseitenoberfläche 2b des Halbleiterwafers 2 ausgeführt. D.h., in dem Ausbildungsschritt einer verschlechterten Schicht wird der Halbleiterwafer 2 auf dem Einspanntisch 51 der Laserstrahl-Bearbeitungsmaschine gehalten, die in 4 bis 6 gezeigt ist, und die oben beschriebene Ausrichtungsarbeit wird in derselben Weise wie in den obigen Ausbildungen ausgeführt. Dann wird der Einspanntisch 51 in der Richtung schrittweise zugeführt, die durch den Pfeil X1 in 7(a) angedeutet ist, während ein Puls-Laserstrahl, der fähig ist, durch den Halbleiterwafer hindurchzutreten, von dem Kondensor 524 entlang einer vorbestimmten Unterteilungslinie 21 aufgebracht wird, wie dies in 7(a) und 7(b) gezeigt ist, um eine verschlechterte Schicht 210 entlang der Unterteilungslinie 21 im Inneren des Halbleiterwafers 2 auszubilden.
  • Nachdem die verschlechterte Schicht 210 entlang der Unterteilungslinie 21 im Inneren des Halbleiterwafers 2 durch Ausführen des Schutzglied-Festlegungsschritts, des Polierschritts und des Ausbildungsschritts für die verschlechterte Schicht, wie oben beschrieben, ausgebildet wurde, wird der Unterteilungsschritt eines Unterteilens des Halbleiterwafers 2 entlang der Unterteilungslinien 21 ausgeführt. Dieser Unterteilungsschritt wird unter Verwendung der Laserstrahl-Bearbeitungsmaschine 8 ausgeführt, die in 11 gezeigt ist. D.h., in dem Unterteilungsschritt dieser Ausbildung wird die Seite des Schutzglieds 3 des Halbleiterwafers 2, in welchem die verschlechterten Schichten 210 entlang der Unterteilungslinien 21 ausgebildet wurden, auf dem Einspanntisch 81 der Laserstrahl-Bearbeitungsmaschine 8 angeordnet, wie dies in 17 gezeigt ist (daher schaut die rückwärtige Oberfläche 2b des Halbleiterwafers 2 nach oben) und wird durch die Saugmittel, die nicht gezeigt sind, durch Saugen gehalten. Der Einspanntisch 81 wird dann zu einem Laserstrahl-Aufbringbereich bewegt, wo der Kondensor 83 der Laserstrahl-Aufbringmittel angeordnet ist, um ein Ende (linkes Ende in 17) einer vorbestimmten Unterteilungslinie 21 zu einer Position direkt unter dem Kondensor 83 zu bringen. Der Einspanntisch 81, d.h. der Halbleiterwafer 2 wird in der Richtung, die durch den Pfeil X1 in 17 angedeutet ist, mit bzw. bei einer vorbestimmten Bearbeitungs-Zufuhrgeschwindigkeit bzw. -rate be wegt, während ein Laserstrahl mit kontinuierlicher Welle, der ein Absorptionsvermögen für den Halbleiterwafer 2 aufweist, von dem Kondensor 83 aufgebracht wird. Wenn die Aufbringposition des Kondensors 83 das andere Ende (rechtes Ende in 17) der vorbestimmten Unterteilungslinie 21 erreicht, wird die Aufbringung bzw. Anwendung des Laserstrahls unterbrochen bzw. aufgehoben und die Bewegung des Einspanntischs 81, d.h. des Halbleiterwafers 2 wird gestoppt. In diesem Unterteilungsschritt wird der Brennpunkt P des Laserstrahls mit kontinuierlicher Welle auf die rückwärtige Oberfläche 2b (obere Oberfläche) des Halbleiterwafers 2 festgelegt, und eine thermische Spannung bzw. Belastung wird durch Erwärmen der Unterteilungslinie 21 ausgebildet, wo die verschlechterte Schicht 210 ausgebildet wurde, um einen Hitzeschock zu verleihen. Als ein Ergebnis wird ein gespaltener bzw. Bruchbereich entlang der Unterteilungslinie 21 ausgebildet, wo die verschlechterte Schicht 210 ausgebildet wurde, wodurch der Halbleiterwafer 2 geteilt wird. Der Laserstrahl, der entlang der Unterteilungslinie 21 aufzubringen bzw. anzuwenden ist, wo die verschlechterte Schicht 210 in dem Unterteilungsschritt ausgebildet wurde, hat eine ausreichend hohe Ausgabe bzw. Leistung, um den Halbleiterwafer 2 so zu erwärmen, um einen Temperaturgradienten (100 bis 400°) zur Verfügung zu stellen, und schmilzt nicht das Silizium. Die Bearbeitungsbedingungen in dem obigen Unterteilungsschritt können dieselben wie in der obigen Ausbildung sein, die in 11 gezeigt ist.
  • Nachdem der obige Unterteilungsschritt ausgeführt wurde, wird der Einspanntisch 81, d.h. der Halbleiterwafer 2 um einen Abstand bzw. eine Distanz entsprechend dem Intervall zwischen Unterteilungslinien 21 in der Indexierrichtung senkrecht zu dem Blatt in 17 bewegt, und wird dann erneut einer Bearbeitung zugeführt, während ein Laserstrahl mit kontinuierlicher Welle, wie oben beschrieben, aufgebracht wird. Nachdem das obige Bearbeitungszuführen und schrittweise bzw. Indexierzuführen entlang aller Unterteilungslinien 21 ausgeführt wurden, die in der vorbestimmten Richtung ausgebildet sind, wird der Einspanntisch 81, d.h. der Halbleiterwafer 2 um 90° gedreht, um das obige Bearbeitungszuführen und Indexierzuführen entlang von Unterteilungslinien 21 auszuführen, die in der Richtung senkrecht zu obigen vorbestimmten Richtung liegen, wodurch der Halbleiterwafer 2 gespalten und entlang der Unterteilungslinien 21 geteilt bzw. unterteilt wird. Obwohl der Halbleiterwafer 2 entlang der Unterteilungslinien 21 gespalten wird, um in individuelle Chips unterteilt zu werden, fallen die individuellen Chips nicht auseinander und behalten den Zustand des Wafers bei, da die rückwärtige Oberfläche 2b des Halbleiterwafers 2 das Schutzglied 3 daran festgelegt aufweist.
  • In dem Schritt eines Unterteilens des Halbleiterwafers 2 entlang der Unterteilungslinien 21 kann das Verfahren eines Spaltens des Halbleiterwafers 2 entlang der Unterteilungslinien 21, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde, durch ein Anordnen des Halbleiterwafers 2, der das Schutzglied daran festgelegt aufweist, auf ein Weichgummiblatt und ein Drücken der oberen Oberfläche des Halbleiterwafers 2 mit einer Walze neben dem obigen Unterteilungsverfahren angewandt werden.
  • Der Rahmenhalteschritt eines Festlegens des Halbleiterwafers 2, der in individuelle Halbleiterchips unterteilt ist, auf einem Schneidband, das auf einem ringförmigen Rahmen montiert bzw. festgelegt ist, kommt nach dem obigen Unterteilungsschritt. In diesem Rahmenhalteschritt wird bzw. ist, wie in 18 gezeigt ist, die rückwärtige Oberfläche 2b des Halbleiterwafers 2 an der Oberfläche eines dehnbaren Zerteilbands bzw. Schneidklebebands 60 festgelegt, das an dem ringförmigen Rahmen 6 montiert bzw. angeordnet ist. Dann wird das Schutzglied 3, das an der vorderen Oberfläche 2a des Halbleiterwafers 2 festgelegt ist, entfernt. Das obige Schneidband 60 wird durch ein Beschichten einer auf Acrylharz basierenden Paste auf die Oberfläche eines 100 μm dicken Blattsubstrats, das aus Polyvinylchlorid (PVC) gefertigt ist, bis zu einer Beschichtungsdicke von etwa 5 μm hergestellt, wie in der Ausbildung, die in 9 gezeigt ist. Diese Paste hat die Eigenschaft, daß sie ihre Klebefestigkeit durch einen externen Stimulus bzw. Reiz, wie ultraviolette Strahlung oder dgl. verringert.
  • Nach dem obigen Rahmenhalteschritt kommt der Expansionsschritt eines Vergrößerns des Intervalls bzw. Abstands zwischen den Chips durch ein Dehnen des Schneidbands, das an dem Wafer festgelegt ist, der in individuelle Chips unterteilt ist. Dieser Expansions- bzw. Dehnschritt wird unter Verwendung der oben beschriebenen Aufnahmevorrichtung 12 ausgeführt, die in 14 gezeigt ist. D.h. der Rahmen 2, an dem das Schneidband 60 montiert ist, das auf der rückwärtigen Oberfläche 2b des Halbleiterwafers 2 festgelegt ist, der in individuelle Chips 20 durch den obigen Unterteilungsschritt unterteilt ist, wird auf die Anordnungsoberfläche 121a der zylindrischen Basis 121 angeordnet und an der Basis 121 durch die Klemmen 125 festgelegt, wie dies in 14 und 15(a) gezeigt ist. Dann wird, wie dies in 15(b) gezeigt ist, das Dehnglied 123 der Dehnungsmittel 122, das den Bereich 601 unterstützt, wo der Halbleiterwafer 2, in dem obigen Schneidband 60 vorliegt, nach oben von der Standardposition, die in 15(a) gezeigt ist, zu der Expansionsposition, die in 15(b) gezeigt ist, durch die Anhebemittel bewegt, die nicht gezeigt sind. Als ein Ergebnis wird das dehnbare Schneidband 60 gedehnt, wodurch ein Gleiten zwischen dem Schneidband 60 und den Chips 20 auftritt, wodurch eine Anhaftung dazwischen verringert wird. Daher können die Chips leicht von dem Schneidband 60 aufgenommen werden und ein Abstand bzw. Freiraum wird zwischen benachbarten Halbleiterchips 20 ausgebildet.
  • Dann wird die Aufnahmehülse 126, die über der Aufnahmevorrichtung 12 angeordnet ist, aktiviert, um die individuellen Chips 20 von dem Schneidband 60 aufzunehmen und sie zu einem Tablett (nicht gezeigt) zu tragen, wie dies in 14 gezeigt ist (Aufnahmeschritt). An diesem Punkt werden die Ultraviolett-Lampen 124 in dem Dehnglied 123 eingeschaltet, um ultraviolette Strahlung auf das Schneidband 60 aufzubringen, um die Klebefestigkeit zu verringern, wodurch es möglich gemacht wird, die Halbleiterchips 20 von dem Schneidband 60 leichter aufzunehmen.

Claims (5)

  1. Verfahren zum Unterteilen, entlang von Unterteilungslinien eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch Unterteilungslinien unterteilt werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, umfassend: einen Schutzglied-Festlegungsschritt zum Festlegen eines Schutzglieds auf der vorderen Oberfläche des Wafers; einen Polierschritt, um die rückwärtige Oberfläche des Wafers zu polieren, der das Schutzglied auf der vorderen Oberfläche festgelegt aufweist; einen Ausbildungsschritt für eine verschlechterte Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers, durch Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzugehen, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche des Wafers; einen Rahmenhalteschritt zum Festlegen der rückwärtigen Oberfläche des Wafers, in welchem die verschlechterten Schichten entlang der Unterteilungslinien ausgebildet wurden, auf einem Schneidband, das auf einem ringförmigen Rahmen festgelegt ist; einen Unterteilungsschritt zum Unterteilen des Wafers in einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterten Schichten ausgebildet wurden, des Wafers, der in dem Rahmen gehalten wird; einen Expansions- bzw. Dehnschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des Schneidbands, das an dem Wafer festgelegt wird, der in die individuellen Chips unterteilt wird; und einen Aufnahmeschritt zum Aufnehmen der Chips von dem gedehnten Schneidband.
  2. Verfahren zum Unterteilen eines Wafers nach Anspruch 1, wobei die verschlechterten Schichten, die im Inneren des Wafers in dem Schritt zur Ausbildung der verschlechterten Schicht ausgebildet werden, wenigstens zu der vorderen Oberfläche des Wafers freigelegt werden.
  3. Verfahren zum Unterteilen eines Wafers nach Anspruch 1 oder 2, wobei der Unterteilungsschritt durch ein Dehnen des Schneidbands in dem Expansionsschritt ausgeführt wird.
  4. Verfahren zum Unterteilen, entlang von Unterteilungslinien, eines Wafers, der Funktionselemente in Bereichen ausgebildet aufweist, die durch Unterteilungslinien unterteilt werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, umfassend: einen Schutzglied-Festlegungsschritt zum Festlegen eines Schutzglieds auf der vorderen Oberfläche des Wafers; einen Polierschritt, um die rückwärtige Oberfläche des Wafers zu polieren, der das Schutzglied auf der vorderen Oberfläche festgelegt aufweist; einen Ausbildungsschritt für eine verschlechterte Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien im Inneren des Wafers, durch Anwenden eines Puls-Laserstrahls, der fähig ist, durch den Wafer hindurchzugehen, auf den Wafer entlang der Unterteilungslinien von der Seite der polierten Rückseitenoberfläche des Wafers; einen Unterteilungsschritt zum Unterteilen des Wafers in einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterten Schichten ausgebildet wurden, des Wafers, der in dem Rahmen gehalten wird; einen Rahmenhalteschritt zum Festlegen der rückwärtigen Oberfläche des Wafers, der in individuelle Chips unterteilt wird, auf einem Schneidband, das auf einem ringförmigen Rahmen festgelegt wird; einen Expansions- bzw. Dehnschritt zum Vergrößern des Abstands zwischen den Chips durch ein Dehnen des Schneidbands, das an dem Wafer festgelegt wird, der in die individuellen Chips unterteilt wird; und einen Aufnahmeschritt zum Aufnehmen der Chips von dem gedehnten Schneidband.
  5. Verfahren zum Unterteilen eines Wafers nach Anspruch 4, wobei die verschlechterten Schichten, die im Inneren des Wafers in dem Ausbildungsschritt für eine verschlechterte Schicht ausgebildet werden, wenigstens zu der vorderen Oberfläche des Wafers freigelegt werden.
DE102005004827A 2004-02-03 2005-02-02 Wafer-Unterteilungsverfahren Active DE102005004827B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004026530A JP4402971B2 (ja) 2004-02-03 2004-02-03 ウエーハの分割方法
JP2004-26530 2004-02-03
JP2004026529A JP2005222986A (ja) 2004-02-03 2004-02-03 ウエーハの分割方法
JP2004-26529 2004-02-03

Publications (2)

Publication Number Publication Date
DE102005004827A1 true DE102005004827A1 (de) 2005-09-15
DE102005004827B4 DE102005004827B4 (de) 2011-03-31

Family

ID=34810192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005004827A Active DE102005004827B4 (de) 2004-02-03 2005-02-02 Wafer-Unterteilungsverfahren

Country Status (2)

Country Link
US (1) US7179722B2 (de)
DE (1) DE102005004827B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028718A1 (de) * 2006-06-20 2007-12-27 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222989A (ja) * 2004-02-03 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006024676A (ja) * 2004-07-07 2006-01-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
US7517725B2 (en) * 2005-11-28 2009-04-14 Xci, Inc. System and method for separating and packaging integrated circuits
JP4769560B2 (ja) * 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4833657B2 (ja) * 2005-12-19 2011-12-07 株式会社ディスコ ウエーハの分割方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US7482251B1 (en) * 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
WO2008035679A1 (fr) * 2006-09-19 2008-03-27 Hamamatsu Photonics K. K. Procédé de traitement au laser et appareil de traitement au laser
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
JP2008294191A (ja) * 2007-05-24 2008-12-04 Disco Abrasive Syst Ltd ウエーハの分割方法
US8053279B2 (en) * 2007-06-19 2011-11-08 Micron Technology, Inc. Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces
US20090081828A1 (en) * 2007-09-26 2009-03-26 Northrop Grumman Systems Corporation MEMS Fabrication Method
JP5192213B2 (ja) * 2007-11-02 2013-05-08 株式会社ディスコ レーザー加工装置
KR101446288B1 (ko) 2008-03-25 2014-10-01 삼성전자주식회사 반도체 장치의 제조 방법
US20100003119A1 (en) * 2008-07-07 2010-01-07 Disco Corporation Method for picking up device attached with adhesive tape
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
USD760180S1 (en) * 2014-02-21 2016-06-28 Hzo, Inc. Hexcell channel arrangement for use in a boat for a deposition apparatus
USD748593S1 (en) * 2014-03-05 2016-02-02 Hzo, Inc. Boat for use in a material deposition apparatus
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
JP1534138S (de) 2014-11-13 2015-09-28
JP1534137S (de) 2014-11-13 2015-09-28
JP1534136S (de) * 2014-11-13 2015-09-28
JP1563719S (de) * 2015-12-28 2016-11-21
JP1563718S (de) * 2015-12-28 2016-11-21
JP2017147361A (ja) * 2016-02-18 2017-08-24 株式会社ディスコ ウエーハの加工方法
JP6633446B2 (ja) 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP6633447B2 (ja) * 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
US10896815B2 (en) 2018-05-22 2021-01-19 Semiconductor Components Industries, Llc Semiconductor substrate singulation systems and related methods
US20190363020A1 (en) * 2018-05-24 2019-11-28 Semiconductor Components Industries, Llc Die singulation systems and methods
JP7330771B2 (ja) * 2019-06-14 2023-08-22 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005180A (en) * 1989-09-01 1991-04-02 Schneider (Usa) Inc. Laser catheter system
JP3449201B2 (ja) * 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US6830990B1 (en) * 2001-07-06 2004-12-14 Lightconnect, Inc. Method and apparatus for dicing released MEMS wafers
JP4494728B2 (ja) * 2003-05-26 2010-06-30 株式会社ディスコ 非金属基板の分割方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028718A1 (de) * 2006-06-20 2007-12-27 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips
DE102006028718B4 (de) * 2006-06-20 2008-11-13 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips
US7799659B2 (en) 2006-06-20 2010-09-21 Infineon Technologies Ag Singulating semiconductor wafers to form semiconductor chips

Also Published As

Publication number Publication date
US20050170616A1 (en) 2005-08-04
DE102005004827B4 (de) 2011-03-31
US7179722B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
DE102005004827B4 (de) Wafer-Unterteilungsverfahren
DE102005004845B4 (de) Wafer-Unterteilungsverfahren
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102004012012B4 (de) Verfahren zum Teilen eines Halbleiterwafers
DE102005047110B4 (de) Waferteilungsverfahren und -teilungsvorrichtung
DE102005033953B4 (de) Waferteilungsverfahren und -vorrichtung
DE102004051180B4 (de) Waferteilungsverfahren
DE102006000719B4 (de) Waferunterteilungsverfahren
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102006030880B4 (de) Laserbearbeitungsverfahren für einen Wafer
DE102004032184B4 (de) Laserstrahlbearbeitungsverfahren und Laserstrahlbearbeitungsmaschine bzw. -vorrichtung
DE102005047123B4 (de) Siliziumwafer-Laserbearbeitungsverfahren und Laserstrahl-Bearbeitungsmaschine
DE102009030454B4 (de) Waferbehandlungsverfahren
DE102005047982A1 (de) Waferunterteilungsverfahren
DE102005010377B4 (de) Waferbearbeitungs-Verfahren
DE102006000720B4 (de) Laserstrahlbearbeitungsmaschine
DE102006055338B4 (de) Laserstrahlbearbeitungsmaschine
DE102005022530A1 (de) Waferteilungsverfahren
DE102004029091B4 (de) Unterteilungsvorrichtung für plattenartiges Werkstück
DE102013208490A1 (de) Werkstückteilungsverfahren
DE102005052504B4 (de) Verfahren zum Laserbearbeiten eines Wafers
DE10356766A1 (de) Laserbearbeitungsverfahren
DE102017219343B4 (de) Verfahren zum bearbeiten eines wafers
DE102017222047A1 (de) Sic-waferherstellungsverfahren
DE102007049553B4 (de) Laserbearbeitungsverfahren für Galliumarsenid-Wafer

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20110817