CN104541378A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104541378A
CN104541378A CN201380044071.5A CN201380044071A CN104541378A CN 104541378 A CN104541378 A CN 104541378A CN 201380044071 A CN201380044071 A CN 201380044071A CN 104541378 A CN104541378 A CN 104541378A
Authority
CN
China
Prior art keywords
layer
gate trench
semiconductor device
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380044071.5A
Other languages
English (en)
Other versions
CN104541378B (zh
Inventor
中野佑纪
中村亮太
坂入宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201910035769.XA priority Critical patent/CN110010462A/zh
Publication of CN104541378A publication Critical patent/CN104541378A/zh
Application granted granted Critical
Publication of CN104541378B publication Critical patent/CN104541378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的半导体装置包括：半导体层，具有依次层叠有第一导电型的漏极层、第二导电型的沟道层以及第一导电型的源极层的构造，所述源极层在所述半导体层的表面露出；栅极沟槽，从所述半导体层的所述表面起贯通所述源极层和所述沟道层，最深部达到所述漏极层；栅极绝缘膜，模仿所述栅极沟槽的内表面和所述半导体层的所述表面而形成；以及栅极电极，经由所述栅极绝缘膜被埋入于所述栅极沟槽，所述栅极绝缘膜的与所述半导体层的所述表面相接的部分与在所述栅极沟槽的侧面与所述沟道层相接的部分相比被形成得厚。

Description

半导体装置
技术领域
本发明涉及具有沟槽栅极构造的半导体装置。
背景技术
例如，专利文献1的半导体装置包括：SiC基板；形成在SiC基板上的n型高电阻层；形成在n型高电阻层上的p井层；形成于p井层的表层部的n+发射极区域；贯通n+发射极区域并到达p井层的p+接触区域；从n+发射极区域的表面起贯通p井层并到达n型高电阻层的沟槽；形成于沟槽的内表面的栅极氧化膜；以及埋入于沟槽的多晶硅栅极电极。
现有技术文献。
专利文献。
专利文献1：特开2008-294210号公报。
发明内容
用于解决课题的方案
本发明的半导体装置包括：半导体层，具有依次层叠有第一导电型的漏极层、第二导电型的沟道层以及第一导电型的源极层的构造，所述源极层在所述半导体层的表面露出；栅极沟槽，从所述半导体层的所述表面起贯通所述源极层和所述沟道层，最深部达到所述漏极层；栅极绝缘膜，模仿所述栅极沟槽的内表面和所述半导体层的所述表面而形成；以及栅极电极，经由所述栅极绝缘膜被埋入于所述栅极沟槽，所述栅极绝缘膜的与所述半导体层的所述表面相接的部分与在所述栅极沟槽的侧面与所述沟道层相接的部分相比被形成得厚。
根据该结构，在将栅极电极的材料埋入到栅极沟槽之后，即使栅极沟槽外的材料被过度蚀刻，也能够使栅极电极确实地对于源极层重叠。由此，由于能够制造能够良好地进行晶体管动作的半导体装置，因此能够提高成品率。另外，通过抑制栅极绝缘膜的与沟道层相接的部分的厚膜化，从而能够抑制在沟道层中的栅极沟槽的侧面附近诱发的载流子的量的减少。其结果，由于能够抑制沟道电阻的增加，因此能够维持性能的可靠性。
优选的是，所述栅极绝缘膜的与所述栅极沟槽的底面相接的部分相比于与所述沟道层相接的部分被形成得厚。
根据该结构，由于能够缓和向栅极沟槽底部的电场集中，因此能够提高性能的可靠性。
所述栅极电极还可以具有延伸到所述半导体层的所述表面的上方的延伸部。在这种情况下，所述栅极电极的所述延伸部的上表面还可以位于所述栅极绝缘膜的与所述半导体层的所述表面相接的部分的厚度方向中途。
另外，在所述栅极沟槽从所述底面直到开口端为止以固定的宽度被形成的情况下，也可以为所述栅极绝缘膜的在所述栅极沟槽的所述侧面与所述沟道层和所述源极层相接的部分具有固定的厚度。
另外，优选的是，所述栅极沟槽包括上部边缘，该上部边缘形成于所述栅极沟槽的开口端，具有与所述半导体层的所述表面相连的倾斜面作为所述侧面的一部分，所述栅极绝缘膜包括在所述上部边缘向所述栅极沟槽的内部伸出的伸出部。
根据该结构，由于在栅极沟槽的上部边缘形成有伸出部，因此能够提高在上部边缘的栅极绝缘膜的耐压。因此，即使在栅极导通时电场集中于上部边缘，也能够防止在上部边缘处的栅极绝缘膜的绝缘击穿。其结果，能够提高对于栅极导通电压的可靠性。另外，使在栅极导通时施加于上部边缘的电场分散在倾斜面内，能够缓和电场集中。
优选的是，所述栅极沟槽包括上部边缘，该上部边缘形成于所述栅极沟槽的开口端，具有与所述半导体层的所述表面相连的圆形面作为所述侧面的一部分，所述栅极绝缘膜包括在所述上部边缘向所述栅极沟槽的内部伸出的伸出部。
根据该结构，由于在栅极沟槽的上部边缘形成有伸出部，因此能够提高在上部边缘处的栅极绝缘膜的耐压。因此，即使在栅极导通时电场集中于上部边缘，也能够防止在上部边缘处的栅极绝缘膜的绝缘击穿。其结果，能够提高对于栅极导通电压的可靠性。另外，使在栅极导通时施加于上部边缘的电场分散在圆形面内，能够缓和电场集中。
优选的是，所述伸出部具有在沿宽度方向横切所述栅极沟槽的切割面中的截面视图中向所述栅极沟槽的内部膨胀的圆形状。在这种情况下，所述栅极电极还可以具有在所述截面视图中沿着所述伸出部选择性地凹入为圆形状的缩颈部。
根据该结构，能够使电场均匀地分散于伸出部的整体。
所述半导体装置也可以还包括以覆盖所述栅极绝缘膜的与所述半导体层的所述表面相接的部分的方式形成在所述半导体层上的层间膜，在所述层间膜形成有使所述源极层选择性地露出的接触孔。
所述源极层也可以具有1μm~10μm的厚度。另外，所述半导体层也可以由碳化硅(SiC)构成。
附图说明
图1是本发明的第一实施方式的半导体装置的示意性的截面图。
图2是本发明的第二实施方式的半导体装置的示意性的截面图。
图3是本发明的第三实施方式的半导体装置的示意性的截面图。
图4是本发明的第四实施方式的半导体装置的示意性的截面图。
图5是用于说明所述半导体装置的制造方法的流程图。
图6是用于说明在上部边缘形成倾斜面的工序的图。
图7是用于说明在上部边缘形成圆形面的工序的图。
具体实施方式
以下，参照随附附图详细说明本发明的实施方式。
图1是本发明的第一实施方式的半导体装置1的示意性的截面图。
半导体装置1包括使用SiC(碳化硅)的功率MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)元件(个体元件)。半导体装置1具备作为本发明的半导体层的一个例子的SiC基板2。
SiC基板2具有依次层叠有n-型漏极层3、p型沟道层4以及n+型源极层5的构造，n+型源极层5在SiC基板2的表面6露出。作为n型掺杂剂，例如能够使用N(氮)、P(磷)、As(砷)等(以下相同)，作为p型掺杂剂，例如能够使用B(硼)、Al(铝)等。
n-型漏极层3的厚度为1μm~100μm、掺杂剂浓度为1×1015cm-3~1×1017cm-3。p型沟道层4的厚度为0.1μm~1μm、掺杂剂浓度为1×1016cm-3~1×1020cm-3。n+型源极层5的厚度为0.05μm~0.5μm、掺杂剂浓度为1×1018cm-3~1×1021cm-3。
另外，在SiC基板2形成有栅极沟槽7。栅极沟槽7从SiC基板2的表面6起贯通n+型源极层5和p型沟道层4，最深部到达n-型漏极层3。另外，在该实施方式中，栅极沟槽7从底面8直到开口端为止以固定的宽度被形成。也就是说，在栅极沟槽7中彼此相向的侧面9之间的距离在栅极沟槽7的深度方向上的任一位置处都是固定的。
在栅极沟槽7的内表面(底面8和侧面9)以及SiC基板2的表面6配置有栅极绝缘膜10。栅极绝缘膜10例如由氧化硅(SiO2)等绝缘材料构成。在该实施方式中，栅极绝缘膜10的一个表面和另一表面以模仿栅极沟槽7的内表面(底面8和侧面9)以及SiC基板2的表面6的方式形成。
栅极绝缘膜10一体地包括栅极沟槽7的底面8上的底面绝缘膜11、侧面9上的侧面绝缘膜12以及SiC基板2的表面6上的平面绝缘膜13。栅极绝缘膜10在各部位的绝缘膜11~13处厚度互不相同。平面绝缘膜13和底面绝缘膜11与侧面绝缘膜12相比被形成得厚。具体地，相对于侧面绝缘膜12的厚度T1为0.010μm~0.200μm，底面绝缘膜11和平面绝缘膜13的厚度T2、T3分别为0.05μm~0.5μm和0.05μm~0.5μm。各绝缘膜11~13在上述的范围内对于各自所相接的面具有固定的厚度。
而且，在栅极沟槽7经由栅极绝缘膜10埋入有栅极电极14。栅极电极14例如由多晶硅等导电材料构成。在该实施方式中，栅极电极14一体地具有延伸到SiC基板2的表面6的上方的延伸部15。延伸部15以其上表面16位于平面绝缘膜13的厚度方向中途的方式形成。特别是，在延伸部15在栅极沟槽7的侧面9附近的外周部17相比于其内部区域向上方上翘。
图2~图4是本发明的第二~第四实施方式的半导体装置21、31、41的示意性的截面图。在图2~图4中，对与在各图之前记述的图中所示出的各部分对应的部分附加相同的参照标记。
如图2所示，第二实施方式的半导体装置21还包括在栅极沟槽7的开口端具有与SiC基板2的表面6相连的倾斜面22作为侧面9的一部分的上部边缘23。而且，侧面绝缘膜12包括以在该上部边缘23处向栅极沟槽7的内部突出的方式与该侧面绝缘膜12的其它部分相比选择性地变厚的伸出部24。
伸出部24具有在沿宽度方向横切栅极沟槽7的切割面的截面视图中向栅极沟槽7的内部膨胀的圆形状。由此，栅极电极14具有在从上表面16在栅极沟槽7的深度方向上从栅极沟槽7的宽度方向两侧沿着伸出部24选择性地凹入为圆形状的缩颈部25。
在图3所示的第三实施方式的半导体装置31中，代替具有半导体装置21的倾斜面22的上部边缘23，在栅极沟槽7的开口端包括具有与SiC基板2的表面6相连的圆形面32作为侧面9的一部分的上部边缘33。也就是说，上部边缘33并不变得尖锐而通过圆形面32而带有圆状。
图4所示的第四实施方式的半导体装置41除了半导体装置31的结构以外，还包括以覆盖栅极电极14的上表面16的方式形成在平面绝缘膜13上的层间膜42。层间膜42例如由氧化硅(SiO2)构成。另外，在层间膜42和平面绝缘膜13形成有将它们连续贯通而使n+型源极层5选择性地露出的接触孔43。在该接触孔43例如埋入有由铝(Al)等导电材料构成的源极电极(未图示)。
图5是用于说明半导体装置1的制造方法的流程图。
为了制造半导体装置1，例如对SiC基板2的表面6选择性地注入杂质，进行退火处理(步骤S1)。由此，形成p型沟道层4、n+型源极层5等杂质区域。另外，SiC基板2的剩余的n-型区域被形成为n-型漏极层3。
接着，通过从表面6起以规定图案蚀刻SiC基板2，来在SiC基板2形成栅极沟槽7(步骤S2)。
接下来的工序是栅极绝缘膜10的形成。栅极绝缘膜10的形成以与堆积在栅极沟槽7的侧面9的部分相比堆积在SiC基板2的表面6和栅极沟槽7的底面8的部分选择性地变厚的方式，使用规定的条件(气体流量、气体种类、气体比率、气体供给时间等)下的CVD法使氧化硅(SiO2)堆积在栅极沟槽7内(步骤S3)。此时，如果是制造第二~第四实施方式的半导体装置21、31、41，则还考虑伸出部24的形状来设定CVD的条件。由此，形成一体地具有底面绝缘膜11、侧面绝缘膜12以及平面绝缘膜13的栅极绝缘膜10。
在此，在如图2所示那样在上部边缘23形成倾斜面22的情况下，在栅极沟槽7形成之后栅极绝缘膜10形成之前，对SiC基板2进行热氧化。具体地，如图6所示，通过对SiC基板2进行热氧化来形成牺牲氧化膜44。在牺牲氧化膜44形成时，在栅极沟槽7附近，从SiC基板2的表面6和栅极沟槽7的侧面9两方一样地开始氧化。因此，在上部边缘23处从SiC基板2的表面6行进的氧化膜和从栅极沟槽7的侧面9行进的氧化膜相比于其它的区域首先一体化。由此，成为在一体化的氧化膜的下方形成倾斜面22。之后，只要去除牺牲氧化膜44并模仿所述记载形成栅极绝缘膜10即可(步骤S3)。
在采用该图6的方法的情况下，由于如图2那样在SiC基板2的表面6侧形成有p型沟道层4、n+型源极层5，因此在该部分中与n-型漏极层3相比热氧化率变快，因此能够更简单地形成倾斜面22。
另一方面，在如图3和图4所示那样在上部边缘33形成圆形面32的情况下，在栅极沟槽7形成之后栅极绝缘膜10形成之前，对SiC基板2进行氢气(H2)退火处理。具体地，如图7所示，通过对SiC基板2以1400℃以上实施氢气退火(H2蚀刻)，来在上部边缘33形成圆形面32。
再次返回图5，在栅极绝缘膜10形成之后，回填栅极沟槽7，堆积多晶硅直到栅极沟槽7整体被遮住为止(步骤S4)。然后，通过对堆积的多晶硅进行回蚀刻，来形成栅极电极14(步骤S5)。此外，在图2~图4的半导体装置21、31、41中，由于在栅极绝缘膜10形成有伸出部24，因此通过在伸出部24的内侧堆积多晶硅，来在栅极电极14自动地形成缩颈部25。
接着，关于图4的半导体装置41，利用CVD法在SiC基板2上形成层间膜42(步骤S6)。接着，通过对层间膜42图案化，来形成接触孔43(步骤S7)。
接着，通过溅射法、蒸镀法在层间膜42上堆积铝等金属材料(步骤S8)。由此，形成源极电极(未图示)。经过以上的工序等，能够获得图1~图4所示的半导体装置1、21、31、41。
根据以上的半导体装置1、21、31、41，由于平面绝缘膜13比侧面绝缘膜12厚(T1<T3)，因此能够比较大地取得在对多晶硅进行回蚀刻时(步骤S5)的蚀刻余量。因此，在采用0.05μm~0.5μm厚的n+型源极层5的情况下，即使对多晶硅过度地回蚀刻，也能够使栅极电极14确实地对于n+型源极层5重叠。由此，能够制造能够良好地进行晶体管动作的半导体装置，能够提高成品率。
例如，在n+型源极层5为0.2μm左右的薄厚的情况下，为了使多晶硅的回蚀刻面(上表面16)止于n+型源极层5的中途，需要在该回蚀刻面到达SiC基板2的表面6之后以在60秒以内的程度停止回蚀刻。因而，在计算上只要在确认回蚀刻面到达表面6之后在60秒以内停止回蚀刻即可。然而，由于在晶片面内在回蚀刻面存在高低差(面内偏差)，因此即使能够在晶片存在的区域中使回蚀刻面止于n+型源极层5的中途，在其它区域中也成为过度蚀刻，存在回蚀刻面甚至到达p型沟道层4的情况。于是，根据该实施方式，通过由于平面绝缘膜13而变大的蚀刻余量，从而能够解决这样的课题。
另外，通过抑制侧面绝缘膜12的厚膜化，能够抑制在p型沟道层4中的栅极沟槽7的侧面9附近诱发的载流子的量的减少。其结果，由于能够抑制沟道电阻的增加，因此能够维持性能的可靠性。
而且，由于底面绝缘膜11也比侧面绝缘膜12厚(T1<T2)，因此能够缓和向栅极沟槽7底部的电场集中。其结果，能够提高性能的可靠性。
进一步地，根据第二~第四实施方式的半导体装置21、31、41，由于在栅极沟槽7的上部边缘23、33形成有伸出部24，因此能够提高上部边缘23、33中的栅极绝缘膜10的耐压。因此，即使在栅极导通时电场集中于上部边缘23、33，也能够防止在上部边缘23、33处的栅极绝缘膜10的绝缘击穿。特别地，由于伸出部24是向栅极沟槽7的内部膨胀的圆形状，因此能够使电场均匀地分散于伸出部24的整体。其结果，能够提高对于栅极导通电压的可靠性。另外，使在栅极导通时施加于上部边缘23、33的电场分散在倾斜面22或圆形面32内，能够缓和电场集中。
以上虽然说明了本发明的实施方式，但是本发明也能够以其它的方式实施。
例如也可以采用将前述的各半导体装置的各半导体部分的导电型反转的结构。例如，在半导体装置1中，p型的部分也可以是n型，n型的部分也可以是p型。
另外，在半导体装置1等采用的半导体不限于SiC，例如也可以是Si、GaN、金刚石等。
本发明的半导体装置例如能够装入于构成用于对作为电动汽车(包括混合动力车)、电车、产业用机器人等的动力源而被利用的电动马达进行驱动的驱动电路的逆变器电路所使用的功率模块。另外，还能够装入于以将太阳能电池、风力发电机及其它发电装置(特别是自身发电装置)所发生的电力整合为商用电源的电力的方式进行变换的逆变器电路所使用的功率模块。
另外，从前述的实施方式的公开所掌握的特征在不同的实施方式之间也能够相互组合。另外，在各实施方式中表示的结构要素能够在本发明的范围内进行组合。
本发明的实施方式只不过是为了使本发明的技术内容明确而使用的具体例子，本发明不应被解释为限定于这些具体例子，本发明的精神和范围仅通过随附的权利要求进行限定。
本申请对应于2012年8月17日在日本专利局提交的特愿2012-181159号，该申请的所有公开设为被通过引用而并入于此的公开。
附图标记说明
1：半导体装置；2：SiC基板；3：n-漏极层；4：p型沟道层；5：n+型源极层；6：表面；7：栅极沟槽；8：底面；9：侧面；10：栅极绝缘膜；11：底面绝缘膜；12：侧面绝缘膜；13：平面绝缘膜；14：栅极电极；15：延伸部；16：上表面；17：外周部；21：半导体装置；22：倾斜面；23：上部边缘；24：伸出部；25：缩颈部；31：半导体装置；32：圆形面；33：上部边缘；41：半导体装置；42：层间膜；43：接触孔。

Claims (12)

1.一种半导体装置，包括：
半导体层，具有依次层叠有第一导电型的漏极层、第二导电型的沟道层及第一导电型的源极层的构造，所述源极层在所述半导体层的表面露出；
栅极沟槽，从所述半导体层的所述表面起贯通所述源极层和所述沟道层，最深部达到所述漏极层；
栅极绝缘膜，模仿所述栅极沟槽的内表面和所述半导体层的所述表面而形成；以及
栅极电极，经由所述栅极绝缘膜被埋入于所述栅极沟槽，
所述栅极绝缘膜的与所述半导体层的所述表面相接的部分与在所述栅极沟槽的侧面与所述沟道层相接的部分相比被形成得厚。
2.根据权利要求1所述的半导体装置，
所述栅极绝缘膜的与所述栅极沟槽的底面相接的部分相比于与所述沟道层相接的部分被形成得厚。
3.根据权利要求1或2所述的半导体装置，
所述栅极电极具有延伸到所述半导体层的所述表面的上方的延伸部。
4.根据权利要求3所述的半导体装置，
所述栅极电极的所述延伸部的上表面位于所述栅极绝缘膜的与所述半导体层的所述表面相接的部分的厚度方向中途。
5.根据权利要求1~4中的任一项所述的半导体装置，
所述栅极沟槽从所述底面起直到开口端为止以固定的宽度形成，
所述栅极绝缘膜在所述栅极沟槽的所述侧面与所述沟道层和所述源极层相接的部分具有固定的厚度。
6.根据权利要求1~4中的任一项所述的半导体装置，
所述栅极沟槽包括上部边缘，所述上部边缘形成于所述栅极沟槽的开口端，具有与所述半导体层的所述表面相连的倾斜面作为所述侧面的一部分，
所述栅极绝缘膜包括在所述上部边缘向所述栅极沟槽的内部伸出的伸出部。
7.根据权利要求1~4中的任一项所述的半导体装置，
所述栅极沟槽包括上部边缘，所述上部边缘形成于所述栅极沟槽的开口端，具有与所述半导体层的所述表面相连的圆形面作为所述侧面的一部分，
所述栅极绝缘膜包括在所述上部边缘向所述栅极沟槽的内部伸出的伸出部。
8.根据权利要求6或7所述的半导体装置，
所述伸出部具有在沿宽度方向横切所述栅极沟槽的切割面中的截面视图中向所述栅极沟槽的内部膨胀的圆形状。
9.根据权利要求8所述的半导体装置，
所述栅极电极具有在所述截面视图中沿着所述伸出部选择性地凹入为圆形状的缩颈部。
10.根据权利要求1~9中的任一项所述的半导体装置，
所述半导体装置还包括以覆盖所述栅极绝缘膜的与所述半导体层的所述表面相接的部分的方式形成在所述半导体层上的层间膜，
在所述层间膜形成有使所述源极层选择性地露出的接触孔。
11.根据权利要求1~10中的任一项所述的半导体装置，
所述源极层具有1μm~10μm的厚度。
12.根据权利要求1~11中的任一项所述的半导体装置，
所述半导体层由碳化硅(SiC)构成。
CN201380044071.5A 2012-08-17 2013-08-13 半导体装置 Active CN104541378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910035769.XA CN110010462A (zh) 2012-08-17 2013-08-13 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-181159 2012-08-17
JP2012181159A JP6112700B2 (ja) 2012-08-17 2012-08-17 半導体装置
PCT/JP2013/071876 WO2014027662A1 (ja) 2012-08-17 2013-08-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910035769.XA Division CN110010462A (zh) 2012-08-17 2013-08-13 半导体装置

Publications (2)

Publication Number Publication Date
CN104541378A true CN104541378A (zh) 2015-04-22
CN104541378B CN104541378B (zh) 2019-02-12

Family

ID=50286863

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380044071.5A Active CN104541378B (zh) 2012-08-17 2013-08-13 半导体装置
CN201910035769.XA Pending CN110010462A (zh) 2012-08-17 2013-08-13 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910035769.XA Pending CN110010462A (zh) 2012-08-17 2013-08-13 半导体装置

Country Status (5)

Country Link
US (1) US20150214354A1 (zh)
EP (2) EP3651207B1 (zh)
JP (1) JP6112700B2 (zh)
CN (2) CN104541378B (zh)
WO (1) WO2014027662A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833921A (zh) * 2016-09-15 2018-03-23 丰田自动车株式会社 开关器件和制造开关器件的方法
CN114792734A (zh) * 2022-06-22 2022-07-26 深圳芯能半导体技术有限公司 一种双沟槽碳化硅mosfet及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112014006752T5 (de) * 2014-06-17 2017-04-20 Hitachi, Ltd. Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzungsvorrichtung, Eisenbahnfahrzeug und Verfahren zum Herstellen der Halbleitervorrichtung
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置
JP6565192B2 (ja) * 2015-01-15 2019-08-28 富士電機株式会社 半導体装置
JP6514035B2 (ja) * 2015-05-27 2019-05-15 株式会社豊田中央研究所 半導体装置
US9449921B1 (en) 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
JP2019140152A (ja) * 2018-02-06 2019-08-22 株式会社豊田中央研究所 半導体装置
WO2021024972A1 (ja) * 2019-08-05 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6773198B1 (ja) * 2019-11-06 2020-10-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (en) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Trench semiconductor device and process of producing same
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH10154810A (ja) * 1996-11-25 1998-06-09 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
CN1326218C (zh) * 2003-03-03 2007-07-11 株式会社电装 具有沟槽栅结构的半导体器件及其制造方法
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) * 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JPH10125905A (ja) * 1996-10-17 1998-05-15 Denso Corp 半導体基板および半導体基板のそり矯正方法
JP4643540B2 (ja) * 1997-04-11 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPH11307767A (ja) * 1998-04-21 1999-11-05 Nec Kansai Ltd 絶縁ゲート型半導体装置
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP2001196587A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置およびその製造方法
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
AU2002355547A1 (en) * 2001-08-10 2003-02-24 Siliconix Incorporated Mis device having a trench gate electrode and method of making the same
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
KR20090075064A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
KR101167204B1 (ko) * 2009-11-19 2012-07-24 매그나칩 반도체 유한회사 반도체 장치 제조방법
JP5541532B2 (ja) 2011-03-02 2014-07-09 住友金属鉱山株式会社 示差熱天秤質量分析によるアンモニアの発生温度および発生量の評価方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (en) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Trench semiconductor device and process of producing same
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JPH10154810A (ja) * 1996-11-25 1998-06-09 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
CN1326218C (zh) * 2003-03-03 2007-07-11 株式会社电装 具有沟槽栅结构的半导体器件及其制造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833921A (zh) * 2016-09-15 2018-03-23 丰田自动车株式会社 开关器件和制造开关器件的方法
CN107833921B (zh) * 2016-09-15 2021-06-18 丰田自动车株式会社 开关器件和制造开关器件的方法
CN114792734A (zh) * 2022-06-22 2022-07-26 深圳芯能半导体技术有限公司 一种双沟槽碳化硅mosfet及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
EP2887401B1 (en) 2020-01-22
EP2887401A4 (en) 2016-04-20
EP3651207B1 (en) 2021-09-29
CN110010462A (zh) 2019-07-12
JP6112700B2 (ja) 2017-04-12
EP3651207A1 (en) 2020-05-13
WO2014027662A1 (ja) 2014-02-20
US20150214354A1 (en) 2015-07-30
EP2887401A1 (en) 2015-06-24
JP2014038966A (ja) 2014-02-27
CN104541378B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN104541378A (zh) 半导体装置
JP6061181B2 (ja) 半導体装置
EP2618380B1 (en) Semiconductor device and manufacturing method for same
JP4068597B2 (ja) 半導体装置
JP4577355B2 (ja) 炭化珪素半導体装置およびその製造方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
CN105247683A (zh) 半导体装置
JP2014241435A (ja) 半導体装置
WO2014129404A1 (ja) 半導体装置およびその製造方法
CN1767214A (zh) 沟槽型mosfet及其制造方法
KR101767866B1 (ko) 반도체 디바이스에서의 단순화된 전하 균형
US10263105B2 (en) High voltage semiconductor device
CN102208439B (zh) 半导体装置及其制造方法
WO2016152059A1 (ja) 半導体装置
US20190096999A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN105210194A (zh) 半导体装置
US10418478B2 (en) Semiconductor device
CN105409006A (zh) 半导体装置
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
WO2013027361A1 (ja) 炭化珪素半導体装置およびその製造方法
CN103377941B (zh) Pmos晶体管及形成方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
JP6130695B2 (ja) Ｉｇｂｔ及びｉｇｂｔの製造方法
CN102222619B (zh) 半导体装置的制造方法
US10608105B2 (en) MOS field-effect transistor and method for the production thereof

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant