CN103545318B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103545318B
CN103545318B CN201310302897.9A CN201310302897A CN103545318B CN 103545318 B CN103545318 B CN 103545318B CN 201310302897 A CN201310302897 A CN 201310302897A CN 103545318 B CN103545318 B CN 103545318B
Authority
CN
China
Prior art keywords
film
metal film
oxide
oxide semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310302897.9A
Other languages
English (en)
Other versions
CN103545318A (zh
Inventor
山崎舜平
坂本直哉
佐藤贵洋
越冈俊介
长隆之
山元良高
松尾拓哉
松木园广志
神崎庸辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103545318A publication Critical patent/CN103545318A/zh
Application granted granted Critical
Publication of CN103545318B publication Critical patent/CN103545318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的一个方式提供如下半导体装置：使用氧化物半导体膜，将含有铜的金属膜用于布线或信号线等，具有稳定的电特性且高可靠性。本发明的一个方式是一种半导体装置，该半导体装置包括：栅电极；形成在该栅电极上的栅极绝缘膜；与该栅极绝缘膜接触且包含与该栅电极重叠的沟道形成区域的氧化物半导体膜：形成在该氧化物半导体膜上的源电极及漏电极；形成在该氧化物半导体膜、该源电极以及该漏电极上的氧化物绝缘膜，该源电极及该漏电极都包括：在该沟道形成区域的两端具有其一个端部的第一金属膜；形成在该第一金属膜上的含有铜的第二金属膜；形成在该第二金属膜上的第三金属膜，该第二金属膜形成在该第一金属膜的一个端部的内侧。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置以及其制造方法。注意，在本说明书中，半导体装置是指半导体元件本身或者包括半导体元件的装置，并且，作为这种半导体元件，例如可以举出晶体管(薄膜晶体管等)。此外，液晶显示装置等显示装置也包括在半导体装置中。
背景技术
使用晶体管的显示装置(例如液晶面板、有机EL面板)的屏幕尺寸的大型化得到了推进。随着屏幕尺寸的大型化产生如下问题：在使用晶体管等主动元件的显示装置中，因布线电阻而施加到元件的电压根据与该元件连接的布线的位置不同，结果导致显示不均匀或灰度不良等显示品质的劣化。
作为用于布线或信号线等的材料，以前大多使用铝膜，而现在为了进一步降低电阻，对使用铜膜的技术展开了积极地研究开发。然而，铜膜具有如下缺点：与基底膜之间的密接性低；铜膜中的铜元素会扩散到晶体管的半导体层中而导致晶体管特性劣化；等。另外，作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。但是，作为其他材料，氧化物半导体受到关注(例如，专利文献1、专利文献2)。
在使用硅类半导体材料的晶体管中，虽然对将铜膜用于布线或信号线等且该铜膜中的铜元素不扩散到半导体层中的结构积极地研究开发，但是当对使用氧化物半导体的晶体管适用该结构时还达不到开发适当的制造方法或适当的结构的水平。
另外，在使用氧化物半导体膜的晶体管中，当将铜膜用于布线或信号线等且为了抑制铜膜中的铜元素的扩散使用阻挡膜时，如果采用该铜膜中的铜元素不扩散到氧化物半导体膜中的结构而不影响到该氧化物半导体膜的电特性，有增加掩模的数量而增加制造成本的问题。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
发明内容
本发明的一个方式提供一种半导体装置，该半导体装置使用氧化物半导体膜，其中将含有铜的金属膜用于布线或信号线等，具有稳定的电特性且高可靠性。另外，本发明的一个方式提供一种该半导体装置的制造方法。
下面，说明本发明的一个方式。在使用氧化物半导体膜的晶体管中，采用底栅结构，与氧化物半导体膜接触地形成源电极及漏电极。源电极及漏电极包括第一金属膜、形成在第一金属膜上的第二金属膜以及形成在第二金属膜上的第三金属膜，作为第二金属膜使用含有铜的膜。另外，优选第二金属膜的一个端部形成在第一金属膜及第三金属膜的一个端部的内侧。通过将第二金属膜形成在第一金属膜及第三金属膜的内侧，可以将第二金属膜形成在离沟道形成区域远的位置，所以可以减少有可能扩散到沟道形成区域中的铜元素。
下面，说明本发明的各种方式。本发明的一个方式是一种半导体装置，该半导体装置包括：栅电极；形成在该栅电极上的栅极绝缘膜；与该栅极绝缘膜接触且包含与该栅电极重叠的沟道形成区域的氧化物半导体膜；形成在该氧化物半导体膜上的源电极及漏电极；形成在该氧化物半导体膜、该源电极以及该漏电极上的氧化物绝缘膜，该源电极及该漏电极都包括：在该沟道形成区域的两端具有其一个端部的第一金属膜；形成在该第一金属膜上的含有铜的第二金属膜；形成在该第二金属膜上的第三金属膜，该第二金属膜的一个端部形成在该第一金属膜的一个端部的内侧。
另外，在本发明的一个方式中，优选上述氧化物半导体膜的上述沟道形成区域的厚度比上述氧化物半导体膜的与上述第一金属膜接触的部分的厚度小。
另外，在本发明的一个方式中，优选上述第二金属膜的一个端部形成在上述第三金属膜的上述沟道形成区域侧的一个端部的内侧。
另外，在本发明的一个方式中，优选上述第二金属膜的上述沟道形成区域侧的一个端部形成在不与上述氧化物半导体膜重叠的位置。
另外，在本发明的一个方式中，优选具有覆盖上述第二金属膜的上述沟道形成区域侧的一个端部的保护膜。另外，在本发明的一个方式中，优选上述第一金属膜和上述第三金属膜中的至少一个使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。
另外，在本发明的一个方式中，优选上述氧化物半导体膜为含有铟氧化物、锌氧化物、镓氧化物和锡氧化物中的至少一个的氧化物的膜。
另外，在本发明的一个方式中，优选上述氧化物半导体膜为In-Ga-Zn类氧化物半导体膜。
另外，在本发明的一个方式中，优选上述氧化物半导体膜包括结晶部，并且，该结晶部的c轴在平行于该氧化物半导体膜的被形成面的法线向量的方向上一致。
本发明的一个方式是一种半导体装置的制造方法，该制造方法包括如下步骤：在栅电极上形成栅极绝缘膜；形成与该栅极绝缘膜接触且包含与该栅电极重叠的沟道形成区域的氧化物半导体膜；在该氧化物半导体膜上形成第一金属膜；在该第一金属膜上形成含有铜的第二金属膜；在该第二金属膜上形成第三金属膜；在该第三金属膜上形成掩模；进行利用该掩模的第一蚀刻来分别去除该第三金属膜和该第二金属膜的一部分；通过进行利用该掩模的第二蚀刻去除该第一金属膜的一部分，形成包括该第一金属膜、该第二金属膜以及该第三金属膜的源电极及漏电极；去除该掩模；以及在该氧化物半导体膜、该源电极以及该漏电极上形成氧化物绝缘膜，该第一金属膜在该沟道形成区域的两端具有其一个端部，通过当进行该第一蚀刻时将该第二金属膜后退于该掩模的内侧，该第二金属膜形成在该第一金属膜的一个端部的内侧。
另外，在本发明的一个方式中，优选通过当进行上述第二蚀刻时去除上述氧化物半导体膜的一部分，该氧化物半导体膜的上述沟道形成区域的厚度比该氧化物半导体膜的与上述第一金属膜接触的部分的厚度小。
另外，在本发明的一个方式中，优选上述第二金属膜的一个端部形成在上述第三金属膜的上述沟道形成区域侧的一个端部的内侧。
另外，在本发明的一个方式中，优选当进行上述第一蚀刻时将上述第二金属膜的上述沟道形成区域侧的一个端部后退于不与上述氧化物半导体膜重叠的位置。
另外，在本发明的一个方式中，优选在去除上述掩模之后且在形成上述氧化物绝缘膜之前，通过在上述氧化物半导体膜、上述源电极以及上述漏电极上形成保护膜并选择性地去除该保护膜的一部分，残留覆盖上述第二金属膜的上述沟道形成区域侧的一个端部的保护膜。另外，在本发明的一个方式中，优选上述第一金属膜和上述第三金属膜中的至少一个使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。
另外，在本发明的一个方式中，优选上述氧化物半导体膜为含有铟氧化物、锌氧化物、镓氧化物和锡氧化物中的至少一个的氧化物的膜。
另外，在本发明的一个方式中，优选上述氧化物半导体膜为In-Ga-Zn类氧化物半导体膜。
另外，在本发明的一个方式中，优选上述氧化物半导体膜包括结晶部，并且，该结晶部的c轴在平行于该氧化物半导体膜的被形成面的法线向量的方向上一致。
通过利用本发明的一个方式，可以提供一种半导体装置，该半导体装置使用氧化物半导体膜，其中将含有铜的金属膜用于布线或信号线等，具有稳定的电特性且高可靠性。另外，通过利用本发明的一个方式，可以提供一种该半导体装置的制造方法。
附图说明
图1A是示出半导体装置的结构实例1的平面图，图1B是图1A的X1-Y1的截面图，图1C是图1A的V1-W1的截面图；
图2A至2E是说明图1A至1C所示的半导体装置的制造方法的截面图；
图3A至3D是说明图1A至1C所示的半导体装置的制造方法的截面图；
图4A是示出半导体装置的结构实例2的平面图，图4B是图4A的X2-Y2的截面图，图4C是图4A的V2-W2的截面图；
图5A至5D是说明图4A至4C所示的半导体装置的制造方法的截面图；
图6A是示出半导体装置的结构实例3的平面图，图6B是图6A的X3-Y3的截面图，图6C是图6A的V3-W3的截面图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
在本实施方式中，参照图1A至图6C说明半导体装置及半导体装置的制造方法的一个方式。
<半导体装置的结构实例1>
图1A至1C示出具有晶体管150的半导体装置的结构实例。图1A是半导体装置的平面图，图1B是图1A的X1-Y1的截面图，图1C是图1A的V1-W1的截面图。注意，在图1A中，为了方便起见，省略晶体管150的构成要素的一部分(例如，栅极绝缘膜106等)而进行图示。
图1A至1C所示的晶体管150包括：形成在衬底102上的栅电极104；形成在栅电极104上的栅极绝缘膜106；与栅极绝缘膜106接触且包含与栅电极104重叠的沟道形成区域108a的氧化物半导体膜108；形成在氧化物半导体膜108上的源电极110及漏电极112；形成在氧化物半导体膜108、源电极110以及漏电极112上的氧化物绝缘膜114，源电极110和漏电极112包括：第一金属膜110a、第一金属膜112a；形成在第一金属膜110a、第一金属膜112a上的第二金属膜110b、第二金属膜112b；形成在第二金属膜110b、第二金属膜112b上的第三金属膜110c、第三金属膜112c，第二金属膜110b、第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的一个端部的内侧，沟道形成区域108a(氧化物半导体膜108的不与第一金属膜110a、第一金属膜112a接触的部分)的厚度比氧化物半导体膜108的与第一金属膜110a、第一金属膜112a接触的部分的厚度小。另外，以后对氧化物半导体膜108进行详细的说明。
另外，栅电极104包括第一栅电极104a和第二栅电极104b。第一栅电极104a优选使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。另外，第二栅电极104b优选使用含有铜元素的金属材料，更优选使用以铜元素为主要成分的金属材料(即，含有超过50mass％的铜的金属材料)。例如，在本实施方式中，使用钨膜作为第一栅电极104a，使用铜膜作为第二栅电极104b。通过采用具有上述叠层结构的栅电极104，可以得到低电阻的栅电极104。另外，通过设置第一栅电极104a，可以提高衬底102与用作第二栅电极104b的铜膜之间的密接性，并且/或者可以抑制用作第二栅电极104b的铜膜中的铜元素的扩散。
另外，栅极绝缘膜106包括第一栅极绝缘膜106a及第二栅极绝缘膜106b。第一栅极绝缘膜106a具有抑制用作第二栅电极104b的铜膜中的铜元素的扩散的功能即可，可以使用氮化硅膜、氮氧化硅膜、氧化铝膜、氮氧化铝膜等。另外，第二栅极绝缘膜106b具有可以对在后面形成的氧化物半导体膜108供给氧的功能即可，可以使用氧化硅膜、氧氮化硅膜等。例如，在本实施方式中，作为第一栅极绝缘膜106a使用氮化硅膜，作为第二栅极绝缘膜106b使用氧氮化硅膜。通过采用具有上述叠层结构的栅极绝缘膜106，可以抑制用于栅电极104的铜膜中的铜元素的扩散，并且可以对在后面形成的氧化物半导体膜108供给氧。
另外，源电极110包括第一金属膜110a、第二金属膜110b以及第三金属膜110c，漏电极112包括第一金属膜112a、第二金属膜112b以及第三金属膜112c。另外，第二金属膜110b、第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的一个端部的内侧。
另外，第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c优选使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。另外，第二金属膜110b及第二金属膜112b优选使用含有铜元素的金属材料，更优选使用以铜元素为主要成分的金属材料。
例如，在本实施方式中，使用钨膜作为第一金属膜110a及第一金属膜112a，使用铜膜作为第二金属膜110b及第二金属膜112b，使用氮化钼膜作为第三金属膜110c及第三金属膜112c。
第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c具有抑制用作第二金属膜110b及第二金属膜112b的铜膜中的铜元素的扩散的阻挡金属(barriermetal)的功能。另外，第二金属膜110b及第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的内侧，所以第二金属膜110b及第二金属膜112b形成在离沟道形成区域108a远的位置。因此，可以减少会扩散到沟道形成区域108a中的铜元素。
通过采用上述结构，可以形成低电阻的源电极110及漏电极112，并且可以抑制用作源电极110及漏电极112的铜膜中的铜元素扩散到外部。
另外，沟道形成区域108a的厚度比氧化物半导体膜108的与第一金属膜110a、第一金属膜112a接触的厚度小。通过采用上述结构，例如，即使当形成源电极110及漏电极112时铜元素附着于氧化物半导体膜108，也可以部分地去除氧化物半导体膜108的一部分来将其厚度形成为薄以形成沟道形成区域108a，由此可以去除形成源电极110及漏电极112时附着的铜元素。
另外，氧化物绝缘膜114以与氧化物半导体膜108(更详细地说沟道形成区域108a)接触的方式设置，所以可以向氧化物半导体膜108供给氧。因此，利用从氧化物绝缘膜114供给的氧填补产生在氧化物半导体膜108中的氧缺陷。
另外，半导体装置也可以采用还包括形成在氧化物绝缘膜114上的保护绝缘膜116以及形成在保护绝缘膜116上的平坦化绝缘膜118的结构。通过形成保护绝缘膜116，可以抑制氧化物绝缘膜114所包含的氧扩散到外部。作为保护绝缘膜116，例如可以使用氧化铝膜或氮化硅膜等。在本实施方式中，使用氧化铝膜作为保护绝缘膜116。
另外，关于其他的构成要素的详细内容，参照图2A至图3D在具有图1A至1C所示的晶体管150的半导体装置的制造方法的一个例子中进行说明。
[氧化物半导体膜的详细的说明]
氧化物半导体膜108优选是CAAC-OS(C Axis Aligned Crystalline OxideSemiconductor：c轴取向结晶氧化物半导体)膜。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有结晶部及非晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在使用透射电子显微镜(TEM：Transmission Electron Microscope)观察时的图像中，包括在CAAC-OS膜中的非晶部与结晶部的边界不明确。另外，利用TEM在CAAC-OS膜中观察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，在不同结晶之间可以a轴及b轴的方向不同。在本说明书等中，在只记载“垂直”时，也包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布也可以不均匀。例如，在CAAC-OS膜的形成过程中，当从氧化物半导体膜的表面一侧进行结晶生长时，有时表面附近的结晶部所占的比例更高。另外，通过对CAAC-OS膜添加杂质，有时在该杂质添加区域中结晶部产生非晶化。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于CAAC-OS膜的被形成面的法线向量或表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状(被形成面的截面形状或表面的截面形状)朝向彼此不同的方向。
另外，结晶部的c轴方向是平行于形成CAAC-OS膜时的被形成面的法线向量或表面的法线向量的方向。结晶部通过进行成膜或进行成膜后的热处理等的晶化处理来形成。
使用CAAC-OS膜的晶体管能够降低由可见光或紫外光引起的晶体管的电特性的变动。另外，可以抑制阈值的变动及偏差。因此，该晶体管的可靠性高。
另外，具有结晶部或结晶性的氧化物半导体膜可以进一步降低块体内缺陷。再者，通过提高具有结晶部或结晶性的氧化物半导体膜表面的平坦性，使用该氧化物半导体膜的晶体管可以得到使用处于非晶状态的氧化物半导体膜的晶体管的场效应迁移率以上的场效应迁移率。为了提高氧化物半导体膜表面的平坦性，优选在平坦的表面上形成氧化物半导体膜，具体地，在平均面粗糙度(Ra)为0.15nm以下，优选为0.1nm以下的表面上形成氧化物半导体。
注意，Ra是以将JIS B0601中定义的中心线平均粗糙度扩大为三维以使其能够应用于平面，可以将它表示为“将从基准面到指定面的偏差的绝对值平均而得的值”，以如下数式定义。
[算式1]
另外，S0是指由以测定面(坐标((x1，y1)(x1，y2)(x2，y1)(x2，y2)表示的四点围绕的长方形的面积，Z0是指测定面的平均高度。可以利用原子力显微镜(AFM：Atomic ForceMicroscope)测量Ra。
作为氧化物半导体膜，优选使用具有比硅的1.1eV大的禁带宽度的氧化物，例如可以适用禁带宽度为3.15eV的In-Ga-Zn类氧化物半导体、禁带宽度为3.0eV左右的氧化铟、禁带宽度为3.0eV左右的铟锡氧化物、禁带宽度为3.3eV左右的铟镓氧化物、禁带宽度为2.7eV左右的铟锌氧化物、禁带宽度为3.3eV左右的氧化锡、禁带宽度为3.37eV的氧化锌等。通过使用上述材料，可以将晶体管的关态电流(off-state current)保持为极低。注意，在本发明的一个方式中，氧化物半导体膜的禁带宽度更优选为3.1eV以上。
另外，优选用于氧化物半导体膜的氧化物半导体至少包含铟(In)、锌(Zn)和镓(Ga)中的一个。特别优选包含In及Zn。另外，作为用来减少使用该氧化物半导体的晶体管的电特性不均匀的稳定剂，优选包含锡(Sn)。
例如，作为氧化物半导体可以使用氧化铟；氧化锡；氧化锌；二元金属氧化物的In-Zn类氧化物、Sn-Zn类氧化物、In-Ga类氧化物；三元金属氧化物的In-Ga-Zn类氧化物(也称为IGZO)、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物；四元金属氧化物的In-Sn-Ga-Zn类氧化物。
在此，“In-Ga-Zn类氧化物”是指以In、Ga以及Zn为主要成分的氧化物，对In、Ga以及Zn的比率没有限制。此外，也可以包含In、Ga以及Zn以外的金属元素。
另外，作为氧化物半导体可以使用由InMO3(ZnO)m(m>0，且m不是整数)表示的材料。另外，M表示选自Ga、Fe、Mn及Co中的一种或多种金属元素或者用作上述稳定剂的元素。另外，作为氧化物半导体，也可以使用由In2SnO5(ZnO)n(n>0，且n是整数)表示的材料。
例如，可以使用其原子数比为In∶Ga∶Zn＝1∶1∶1、In∶Ga∶Zn＝3∶1∶2或In∶Ga∶Zn＝2∶1∶3的In-Ga-Zn类氧化物或与其组成类似的组成的氧化物。
另外，在氧化物半导体膜的成膜工序中，优选在氧化物半导体膜中尽可能地不包含氢或水。例如，作为氧化物半导体膜的成膜工序的预处理，优选在溅射装置的预热室中对衬底进行预热，使吸附到衬底的氢、水分等杂质脱离并进行排气。另外，当形成氧化物半导体膜时，优选在残留水分被排出的成膜室(也称为成膜处理室)中进行。
另外，为了去除预热室及成膜室内的水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。另外，作为排气单元，也可以使用具备冷阱的涡轮泵。因为在使用低温泵进行了排气的预热室及成膜室中，例如氢原子、水(H2O)等包含氢原子的化合物(更优选的是，还包含碳原子的化合物)等被排出，所以可以降低氧化物半导体膜所包含的氢、水分等杂质的浓度。
另外，作为氧化物半导体膜通过溅射法形成In-Ga-Zn类氧化物。此外，可以在稀有气体(典型的是氩)气氛下、氧气氛下或稀有气体和氧的混合气氛下通过溅射法形成氧化物半导体膜。
当作为氧化物半导体膜通过溅射法形成In-Ga-Zn类氧化物时，例如可以使用如下靶材：原子数比为In∶Ga∶Zn＝1∶1∶1的金属氧化物靶材；原子数比为In∶Ga∶Zn＝3∶1∶2的金属氧化物靶材；或原子数比为In∶Ga∶Zn＝2∶1∶3的金属氧化物靶材。但是，能够用于氧化物半导体膜的靶材不局限于这些的材料及组成比。
另外，当使用上述金属氧化物靶材形成氧化物半导体膜时，有时靶材的组成与形成在衬底上的薄膜的组成不同。例如，在使用原子数比为In∶Ga∶Zn＝1∶1∶1的金属氧化物靶材的情况下，虽然依赖于成膜条件，但是有时薄膜的氧化物半导体膜的组成比为In∶Ga∶Zn＝1∶1∶0.6至0.8[原子数比]。这认为因为如下缘故：在形成氧化物半导体膜中Zn升华，或者In、Ga、Zn的各成分的溅射速率不同。
因此，当想形成具有所希望的组成比的薄膜时，需要预先调整金属氧化物靶材的组成比。例如，在将薄膜的氧化物半导体膜的组成比设定为In∶Ga∶Zn＝1∶1∶1[原子数比]的情况下，可以将金属氧化膜靶材的组成比设定为In∶Ga∶Zn＝1∶1∶1.5[原子数比]。换言之，预先增大金属氧化物靶材的Zn的含量即可。注意，靶材的组成比不局限于上述数值，可以根据成膜条件或所形成的薄膜的组成适当的调整。另外，通过增大金属氧化物靶材的Zn的含量，所得到的薄膜的结晶性得到提高，所以是优选的。
此外，金属氧化物靶材的相对密度为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高相对密度的金属氧化物靶材，可以形成致密的氧化物半导体膜。
另外，作为形成氧化物半导体膜时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
当作为氧化物半导体膜应用CAAC-OS膜时，作为形成该CAAC-OS膜的方法可以举出如下三个方法。第一个方法是：在100℃以上且450℃以下的成膜温度下形成氧化物半导体膜，由此形成氧化物半导体膜中的结晶部的c轴在平行于氧化物半导体膜的被形成面的法线向量或表面的法线向量的方向上一致的结晶部。第二个方法是：在以薄厚度形成氧化物半导体膜之后进行200℃以上且700℃以下的热处理，由此形成氧化物半导体膜中的结晶部的c轴在平行于形成有氧化物半导体膜的表面的法线向量或表面的法线向量的方向上一致的结晶部。第三个方法是：在以薄厚度形成第一层的氧化物半导体膜之后进行200℃以上且700℃以下的热处理，再者形成第二层的氧化物半导体膜，由此形成氧化物半导体膜中的结晶部的c轴在平行于形成有氧化物半导体膜的表面的法线向量或表面的法线向量的方向上一致的结晶部。
另外，通过边加热衬底边进行成膜，可以降低包含在所形成的氧化物半导体膜中的氢或水等杂质的浓度。另外，可以减轻由于溅射带来的损伤，所以是优选的。此外，也可以利用ALD(Atomic LayerDeposition：原子层沉积)法、蒸镀法、涂敷法等形成氧化物半导体膜。
另外，当形成CAAC-OS膜以外的具有结晶性的氧化物半导体膜(单晶或微晶)时，对成膜温度没有特别的限制。
另外，可以利用干蚀刻法或湿蚀刻法进行氧化物半导体膜的蚀刻。作为干蚀刻法的蚀刻气体，可以使用BCl3、Cl2、O2等。可以使用利用诸如ECR(Electron Cycl otronResonance：电子回旋共振)或ICP(Inductive Coupled Plasma：感应耦合等离子体)等高密度等离子体源的干蚀刻装置来提高蚀刻速度。
另外，可以在形成氧化物半导体膜之后对氧化物半导体膜进行热处理。该热处理的温度为300℃以上且700℃以下或者低于衬底的应变点。通过进行该热处理，可以从氧化物半导体膜中去除过剩的氢(包含水、羟基)。注意，该热处理在本说明书等中有时记载为脱水化处理(脱氢化处理)。
作为该热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1小时。在该期间，不使氧化物半导体膜接触大气，以避免水或氢的混入。
热处理装置不限于电炉，还可以使用利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(RapidThermal Anneal：快速热退火)装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是使用高温气体进行热处理的装置。作为气体，使用如氩等的稀有气体或如氮等的即使进行热处理也不与被处理物产生反应的惰性气体。
例如，作为该热处理，可以采用GRTA处理，即：将被处理物放入被加热的惰性气体气氛中，进行几分钟的加热，然后从该惰性气体气氛中取出被处理物。通过使用GRTA处理，可以在短时间内进行高温热处理。另外，即使此时的温度超过被处理物的耐热温度，也可以采用该方法。另外，在处理中，还可以将惰性气体转换为含有氧的气体。
另外，作为惰性气体气氛，优选采用以氮或稀有气体(氦、氖、氩等)为主要成分且不含有水、氢等的气氛。例如，将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999％)以上，优选为7N(99.99999％)以上(即，杂质浓度为1ppm以下，优选为0.1ppm以下)。
此外，当进行上述脱水化处理(脱氢化处理)时，有可能氧化物半导体膜的主要构成材料的氧也同时发生脱离而减少。在氧化物半导体膜中，氧脱离的部分存在有氧缺陷，而起因于该氧缺陷会产生导致晶体管的电特性变动的施主能级。因此，在进行脱水化处理(脱氢化处理)的情况下，优选对氧化物半导体膜供给氧。通过对氧化物半导体膜供给氧，可以填补膜中的氧缺陷。
作为填补氧化物半导体膜的氧缺陷的方法的一个例子，在对氧化物半导体膜进行脱水化处理(脱氢化处理)之后，对相同的炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点仪进行测量时的水分量是20ppm(露点换算为-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)，即可。氧气体或一氧化二氮气体优选不包含水、氢等。或者，引入到热处理装置中的氧气体或者一氧化二氮气体的纯度优选为6N(99.9999％)以上，更优选为7N(99.99999％)以上(也就是说，该氧气体或者一氧化二氮气体中的杂质的浓度为1ppm以下，优选为0.1ppm以下)。
此外，作为向氧化物半导体膜中供给氧的方法的一个例子，也可以通过对氧化物半导体膜添加氧(至少包括氧自由基、氧原子和氧离子中的任何一个)，向氧化物半导体膜中供给氧。作为氧的添加方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法(Plasma-immersion ion implantation method)、等离子体处理等。
另外，向氧化物半导体膜中供给氧的方法的一个例子是如下：通过对基底绝缘膜或在后面形成的栅极绝缘膜等进行加热，也可以使氧的一部分脱离，从而向氧化物半导体膜供给氧。
如上述那样，优选的是，在形成氧化物半导体膜之后，进行脱水化处理(脱氢化处理)从氧化物半导体膜去除氢或水分以尽量不包含杂质的方式来实现高纯度化，由此进行将在由于进行脱水化处理(脱氢化处理)的同时减少的氧加入氧化物半导体的处理，或者进行供给过剩的氧填补氧化物半导体膜的氧缺陷的处理。另外，在本说明书等中，有时将向氧化物半导体膜供给氧的处理称为加氧化处理或过氧化处理。
如上所述，通过进行脱水化处理(脱氢化处理)以从氧化物半导体膜去除氢或水分，并进行加氧化处理以填补氧化物半导体膜的氧缺陷，可以得到在电方面上呈现i型(本征)的氧化物半导体膜或无限趋近于i型的氧化物半导体膜。具体地，氧化物半导体膜中的氢浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下。另外，上述氧化物半导体膜中的氢浓度是通过使用二次离子质谱分析技术(SIMS：Secondary Ion Mass Spectrometry)而测量的。
如此，在通过充分降低氢浓度而高纯度化，并通过被供给足够的氧来降低起因于氧缺乏的能隙中的缺陷能级的氧化物半导体膜中，起因于施主的载流子极少(大致为0)，载流子密度低于1×1012/cm3，优选为低于1×1011/cm3，更优选为低于1.45×1010/cm3。在使用上述氧化物半导体膜的晶体管中，例如，室温(25℃)下的关态电流(在此，每单位沟道宽度(1μm)的值)为100zA(1zA(zeptoampere：仄普托安培)为1×10-21A)以下，优选为10zA以下，更优选为100yA(1yA(yoctoampere：幺科托安培)为1×10-24A)以下。如此，通过使用被i型化(本征化)或实质上被i型化的氧化物半导体，可以得到关态电流特性极为优良的晶体管。
<半导体装置的制造方法1>
首先，在衬底102上形成包括第一栅电极104a及第二栅电极104b的栅电极104(参照图2A)。
对可用作衬底102的衬底没有特别的限制，但是衬底102需要至少具有能够承受在后面进行的热处理的程度的耐热性。例如可以使用钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃衬底之类的用于电子工业的各种玻璃衬底。另外，作为衬底，优选使用热膨胀系数为25×10-7/℃以上且50×10-7/℃以下(更优选为30×10-7/℃以上且40×10-7/℃以下)且应变点为650℃以上且750℃以下(更优选为700℃以上且740℃以下)的衬底。
另外，当使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)等大型玻璃衬底时，有时由于半导体装置的制造工序中的热处理等引起的衬底的收缩而微细加工变得困难。因此，当作为衬底使用上述大型玻璃衬底时，优选使用收缩少的玻璃衬底。例如，作为衬底可以使用在450℃，优选为500℃的温度下进行1小时的热处理之后的收缩量为20ppm以下，优选为10ppm以下，更优选为5ppm以下的大型玻璃衬底。
也可以在衬底102上设置基底绝缘膜。基底绝缘膜可以通过等离子体CVD法或溅射法等使用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化铪、氧化镓等氧化物绝缘膜、氮化硅、氮氧化硅、氮化铝、氮氧化铝等氮化物绝缘膜或它们的混合材料形成。
栅电极104(第一栅电极104a及第二栅电极104b)可以使用含有钨、钽、钛、钼和铜中的一种以上的元素的材料形成。在本实施方式中，作为第一栅电极104a利用溅射法形成厚度为20nm以上且100nm以下的氮化钽膜，作为第二栅电极104b利用溅射法形成厚度为100nm以上且400nm以下的铜膜。第一栅电极104a可以提高与用作第二栅电极104b的铜膜之间的密接性。
另外，在本实施方式中，栅电极104为第一栅电极104a与第二栅电极104b的叠层结构，但是不局限于该结构。例如，可以在第二栅电极104b上还形成第三栅电极。第三栅电极可以使用与第一栅电极104a相同的材料。
接着，在衬底102及栅电极104上形成包含第一栅极绝缘膜106a及第二栅极绝缘膜106b的栅极绝缘膜106(参照图2B)。
作为第一栅极绝缘膜106a，优选使用通过等离子体CVD法或溅射法等形成的厚度为10nm以上且500nm以下，典型的是200nm以上且400nm以下的氮化物绝缘膜。作为氮化物绝缘膜，例如可以举出氮化硅膜、氮氧化硅膜等。通过作为与衬底102及栅电极104接触的第一栅极绝缘膜106a使用氮化物绝缘膜，可以得到防止来自衬底102或栅电极104的杂质的扩散的效果。尤其是，在作为栅电极104(更具体的说，第二栅电极104b)使用含有铜元素的金属材料的情况下，可以利用第一栅极绝缘膜106a减少铜元素会扩散到晶体管中。
在本实施方式中，作为第一栅极绝缘膜106a，使用利用等离子体CVD法形成的厚度为50nm的氮化硅膜。作为用来形成氮化硅膜的成膜气体，例如可以使用硅烷(SiH4)和氮的混合气体或者硅烷、氮和氨(NH3)的混合气体等。
作为第二栅极绝缘膜106b，优选使用通过等离子体CVD法或溅射法等形成的厚度为10nm以上且500nm以下，典型的是50nm以上且100nm以下的氧化物绝缘膜。作为氧化物绝缘膜，例如可以举出氧化硅膜、氧化镓膜、氧化铝膜、氧氮化硅膜、氧氮化铝膜等。
在本实施方式中，作为第二栅极绝缘膜106b，利用等离子体CVD法形成厚度为200nm的氧氮化硅膜。与利用溅射法相比等离子体CVD法可以在短的时间内进行成膜。另外，与利用溅射法的情况相比，在利用等离子体CVD法进行成膜的情况下，成膜的的平面的膜质的不均匀小且不容易产生微粒的混入。
另外，第二栅极绝缘膜106b是与在后面形成的氧化物半导体膜108接触的绝缘膜，所以优选包含氧并尽可能地不包含水、氢等杂质。但是，与利用溅射法的情况相比，在利用等离子体CVD法的情况下难以降低膜中的氢浓度。因此，也可以对成膜后的第二栅极绝缘膜106b进行用来减少氢原子，优选去除氢原子的热处理(脱水化处理或脱氢化处理)。
将热处理的温度设定为250℃以上且650℃以下，优选设定为450℃以上且600℃以下或低于衬底102的应变点。例如，作为热处理，将衬底引入到热处理装置之一的电炉中，在真空(减压)气氛下以650℃对栅极绝缘膜106进行1小时的热处理。
注意，热处理装置不局限于电炉，也可以使用利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA(Gas Rapid ThermalAnneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(RapidThermal Anneal：快速热退火)装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是利用高温气体进行热处理的装置。作为高温气体，使用如氩等稀有气体或如氮那样的即使进行热处理也不与被处理物产生反应的惰性气体。注意，当作为热处理装置使用GRTA装置时，其热处理时间很短，所以也可以在加热到650℃至700℃的高温的惰性气体中加热衬底。
热处理在氮、氧、超干燥空气(水的含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)气氛下进行即可。但是，上述氮、氧、超干燥空气或稀有气体等的气氛优选不包含水、氢等。另外，优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
通过热处理可以使栅极绝缘膜106脱水化或脱氢化，而可以形成去除了引起晶体管的特性变动的氢或水等杂质的栅极绝缘膜106。
另外，既可以进行多次的用来脱水化或脱氢化的热处理，又可以将用来脱水化或脱氢化的热处理兼作其他热处理。
接着，以与栅极绝缘膜106接触的方式在与栅电极104重叠的位置形成氧化物半导体膜108(参照图2C)。
另外，优选在形成氧化物半导体膜108之后，对其进行用来减少或去除该氧化物半导体膜108所包含的过剩的氢(包括水及羟基)(脱水化或脱氢化)的热处理。热处理可以采用与对前面所述的第二栅极绝缘膜106b进行的热处理同样的手法而进行。
通过上述热处理，可以减少氧化物半导体膜108中的氢，更优选可以从氧化物半导体膜108去除氢，该氢是赋予n型的导电性的杂质。另外，当作为第二栅极绝缘膜106b使用包含氧的绝缘膜时，通过该热处理第二栅极绝缘膜106b所包含的氧供给到氧化物半导体膜108中。即使当对氧化物半导体膜108进行脱水化处理或脱氢化处理时从氧化物半导体膜108释放氧，也可以从第二栅极绝缘膜106b供给氧，从而可以填补氧化物半导体膜108的氧缺陷。
另外，可以在通过热处理对氧化物半导体膜108进行加热之后，在保持其加热温度的状态下或在从其加热温度降温的过程中，对相同炉内引入高纯度的氧气体、高纯度的一氧化二氮气体或超干燥空气(使用CRDS(cavity ring-down 1aser spectroscopy：光腔衰荡光谱法)方式的露点议进行测定时的水分量是20ppm(露点换算为-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)。氧气体或一氧化二氮气体优选不包含水、氢等。或者，所述引入到热处理装置中的氧气体或者一氧化二氮气体的纯度优选为6N以上，更优选为7N以上(也就是说，该氧气体或者一氧化二氮气体中的杂质的浓度为1ppm以下，优选为0.1ppm以下)。通过利用氧气体或一氧化二氮气体供给由于脱水化或脱氢化处理中的杂质排出工序而同时被减少的构成氧化物半导体膜108的主要成分材料的氧，可以使氧化物半导体膜108高纯度化并i型(本征)化。
用来脱水化或脱氢化的热处理也可以兼作晶体管150的制造工序中的其他热处理。
接着，在栅极绝缘膜106及氧化物半导体膜108上形成成为源电极及漏电极(包括由与此相同的层形成的布线)的第一金属膜109a、第二金属膜109b以及第三金属膜109c(参照图2D)。
第一金属膜109a优选使用含有钨、钽、钛和钼中的一种以上的元素的金属膜或金属氮化物膜。在本实施方式中，作为第一金属膜109a使用通过溅射法形成厚度为50nm的钨膜。
另外，第一金属膜109a也可以采用叠层结构。例如，可以采用如下叠层结构：作为第一金属膜109a的第一层使用含有钨、钽、钛和钼中的一种以上的元素的金属膜，并且作为第一金属膜109a的第二层使用氮化钨、氮化钽、氮化钛和氮化钼中的一种以上的金属氮化物。
对第一金属膜109a被要求的特性为如下：由于与氧化物半导体膜108接触，所以从氧化物半导体膜108抽出氧不使它n型化，并且抑制铜元素从用于第二金属膜109b的铜膜扩散到氧化物半导体膜108中，优选第一金属膜109a使用具有上述特性的材料(所谓阻挡金属材料)。
第二金属膜109b优选含有铜元素。另外，也可以使用对铜添加几wt％的铝、金、银、锌、锡或镍等的铜合金等。在本实施方式中，作为第二金属膜109b使用通过溅射法形成厚度为200nm的铜膜。
第三金属膜109c可以利用与第一金属膜109a相同的材料及手法形成。
接着，在第三金属膜109c上涂覆抗蚀剂并进行图案化来形成作为蚀刻掩模的抗蚀剂掩模111(参照图2E)。
抗蚀剂掩模111可以通过在涂覆感光性的树脂之后对该感光性树脂被涂覆的所希望的区域进行曝光及显影形成。另外，感光性树脂可以使用负型和正型中的任一。另外，还可以通过喷墨法形成抗蚀剂掩模111。当通过喷墨法形成抗蚀剂掩模111时不使用光掩模，所以可以降低制造成本。
接着，通过以抗蚀剂掩模111为掩模的第一蚀刻去除第三金属膜109c及第二金属膜109b的一部分，形成第三金属膜110c、第三金属膜112c、第二金属膜110b以及第二金属膜112b(参照图3A)。
作为第三金属膜109c及第二金属膜109b的去除方法，优选使用湿蚀刻法。另外，作为用于湿蚀刻法的药液，使用第三金属膜109c及第二金属膜109b对第一金属膜109a的选择比高的药液即可，例如在作为第一金属膜109a使用钨膜，作为第二金属膜109b使用铜膜并且作为第三金属膜109c使用氮化钼膜的情况下，作为药液可以使用水、过氧化氢水和羧酸的混合液或者水、磷酸、硝酸、硫酸和硫酸钾的混合液等。
另外，优选调整湿蚀刻的时间而进行各向同性蚀刻来将第二金属膜110b及第二金属膜112b后退于抗蚀剂掩模111的内侧。另外，第二金属膜110b及第二金属膜112b优选形成在第三金属膜110c及第三金属膜112c的内侧。
接着，通过以抗蚀剂掩模111为掩模的第二蚀刻去除第一金属膜109a的一部分，形成第一金属膜110a及第一金属膜112a(参照图3B)。
另外，通过第二蚀刻去除第一金属膜109a的一部分，该一部分为通过第一蚀刻进行了图案化的第二金属膜110b及第二金属膜112b的一个端部的外侧的部分。
作为第一金属膜109a的去除方法，优选利用干蚀刻法。例如在作为第一金属膜109a使用钨膜的情况下，作为用于干蚀刻的气体可以使用SF6和O2的混合气体或者SF6和BCl3的混合气体等。
另外，当进行对第一金属膜109a的第二蚀刻时，去除氧化物半导体膜108的一部分形成沟道形成区域108a。通过采用上述结构，可以从氧化物半导体膜108去除形成第二金属膜110b及第二金属膜112b时有可能浸入到氧化物半导体膜108的铜元素。
接着，去除抗蚀剂掩模111形成包括第一金属膜110a、第二金属膜110b和第三金属膜110c的源电极110以及包括第一金属膜112a、第二金属膜112b和第三金属膜112c的漏电极112。注意，在此时段形成有晶体管150(参照图3C)。
作为抗蚀剂掩模111的去除方法，可以采用利用剥离液的湿式去除方法、等离子体处理等干式去除方法或者组合上述方法的去除方法等。
另外，优选在形成源电极110及漏电极112之后对氧化物半导体膜108(更详细地说，沟道形成区域108a)进行清洁化。作为氧化物半导体膜108的清洁化，例如有效的是氧等离子体处理或利用稀氢氟酸处理的洗涤处理等。通过进行上述清洁化，可以在氧化物半导体膜108上去除形成源电极110及漏电极112时使用的蚀刻气体成分或抗蚀剂掩模111的残渣、第二金属膜110b的残渣等，由此可以进一步使氧化物半导体膜108高纯度化。
另外，也可以在形成源电极110及漏电极112之后进行热处理。将热处理的温度设定为250℃以上且650℃以下，优选设定为450℃以上且600℃以下或低于衬底的应变点。
接着，在晶体管150上，更详细地说，在沟道形成区域108a、源电极110以及漏电极112上形成氧化物绝缘膜114、保护绝缘膜116以及平坦化绝缘膜118(参照图3D)。
氧化物绝缘膜114可以利用等离子体CVD法或溅射法形成，可以使用氧化硅膜、氧化镓膜、氧化铝膜、氧氮化硅膜或氧氮化铝膜等氧化物绝缘膜。氧化物绝缘膜114的厚度优选为50nm以上且500nm以下。
另外，氧化物绝缘膜114优选为氧过剩型的氧化物绝缘膜。通过使用氧过剩型的氧化物绝缘膜，可以有效地向氧化物半导体膜108供给氧。
另外，氧化物绝缘膜114可以为单层结构或叠层结构。例如，可以在第一氧化物绝缘膜上形成第二氧化物绝缘膜，使第一氧化物绝缘膜的组成比与第二氧化物绝缘膜的组成比不同。
另外，氧化物绝缘膜114为与氧化物半导体膜108接触的绝缘膜，所以与栅极绝缘膜106同样地优选尽可能不含有水、氢等杂质。
另外，也可以对氧化物绝缘膜114进行引入氧的处理。
作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。另外，作为离子注入法，也可以使用气体簇离子束(GCIB：Gas ClusterIon Beam)。另外，也可以对衬底102的整个表面通过一次的处理进行氧的引入，例如，也可以使用线状离子束进行氧的引入。
氧至少含有氧自由基、臭氧、氧原子和氧离子(包括氧分子离子和氧簇离子)中的任一。另外，作为供给氧的气体，使用包含O的气体即可，例如可以使用O2气体、N2O气体、CO2气体、CO气体、NO2气体等。另外，也可以使供给氧的气体含有稀有气体(例如Ar)。
另外，例如在通过离子注入法引入氧的情况下，优选将氧的剂量设定为1×1013ions/cm2以上且5×1016ions/cm2以下。经过氧引入处理之后的氧化物绝缘膜114优选含有超过氧化物绝缘膜114的化学计量组成的量的氧。另外，适当地设定注入条件来控制氧的注入深度，即可。
保护绝缘膜116可以利用等离子体CVD法或溅射法形成，可以使用氧化硅膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜等。保护绝缘膜116的厚度优选为50nm以上且500nm以下。
保护绝缘膜116与氧化物绝缘膜114同样地优选尽可能不含有水、氢等杂质。因此，在本实施方式中，对成膜后的保护绝缘膜116进行用来去除氢原子的热处理(脱水化处理或脱氢化处理)。
例如，将热处理的温度可以设定为250℃以上且600℃以下，优选为300℃以上且600℃以下。在本实施方式中，以350℃进行1小时的热处理。
另外，平坦化绝缘膜118具有可以使晶体管150的凹凸平坦化的功能即可，例如可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂等。另外，也可以层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜118。在本实施方式中，作为平坦化绝缘膜118使用1.5μm厚的丙烯酸类树脂。
<半导体装置的结构实例2>
图4A至4C示出具有晶体管160的半导体装置的结构实例。图4A是半导体装置的平面图，图4B是图4A的X2-Y2的截面图，图4C是图4A的V2-W2的截面图。注意，在图4A中，为了方便起见，省略晶体管160的构成要素的一部分(例如，栅极绝缘膜106等)而进行图示。
图4A至4C所示的晶体管160包括：形成在衬底102上的栅电极104；形成在栅电极104上的栅极绝缘膜106；与栅极绝缘膜106接触且包含与栅电极104重叠的沟道形成区域108a的氧化物半导体膜108；形成在氧化物半导体膜108上的源电极110及漏电极112；形成在源电极110及漏电极112的侧壁的侧壁保护膜120、侧壁保护膜122；形成在氧化物半导体膜108、源电极110、漏电极112、侧壁保护膜120以及侧壁保护膜122上的氧化物绝缘膜114，源电极110和漏电极112包括：第一金属膜110a、第一金属膜112a；形成在第一金属膜110a、第一金属膜112a上的第二金属膜110b、第二金属膜112b；形成在第二金属膜110b、第二金属膜112b上的第三金属膜110c、第三金属膜112c，第二金属膜110b、第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的一个端部的内侧，沟道形成区域108a(氧化物半导体膜108的不与第一金属膜110a、第一金属膜112a接触的部分)的厚度比氧化物半导体膜108的与第一金属膜110a、第一金属膜112a接触的部分的厚度小。
另外，栅电极104包括第一栅电极104a和第二栅电极104b。第一栅电极104a优选使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。另外，第二栅电极104b优选使用含有铜元素的金属材料，更优选使用以铜元素为主要成分的金属材料。例如，在本实施方式中，使用钨膜作为第一栅电极104a，使用铜膜作为第二栅电极104b。通过采用具有上述叠层结构的栅电极104，可以得到低电阻的栅电极104。另外，通过设置第一栅电极104a，可以提高衬底102与用作第二栅电极104b的铜膜之间的密接性，并且/或者可以抑制用作第二栅电极104b的铜膜中的铜元素的扩散。
另外，栅极绝缘膜106包括第一栅极绝缘膜106a及第二栅极绝缘膜106b。第一栅极绝缘膜106a具有抑制用作第二栅电极104b的铜膜中的铜元素的扩散的功能即可，可以使用氮化硅膜、氮氧化硅膜、氧化铝膜、氮氧化铝膜等。另外，第二栅极绝缘膜106b具有可以对在后面形成的氧化物半导体膜108供给氧的功能即可，可以使用氧化硅膜、氧氮化硅膜等。例如，在本实施方式中，作为第一栅极绝缘膜106a使用氮化硅膜，作为第二栅极绝缘膜106b使用氧氮化硅膜。通过采用具有上述叠层结构的栅极绝缘膜106，可以抑制用于栅电极104的铜膜中的铜元素的扩散，并且可以对在后面形成的氧化物半导体膜108供给氧。
另外，源电极110包括第一金属膜110a、第二金属膜110b以及第三金属膜110c，漏电极112包括第一金属膜112a、第二金属膜112b以及第三金属膜112c。另外，第二金属膜110b、第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的一个端部的内侧。
另外，第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c优选使用含有钨、钽、钛和钼中的一种以上的元素的金属或金属氮化物。另外，第二金属膜110b及第二金属膜112b优选使用含有铜元素的金属材料，更优选使用以铜元素为主要成分的金属材料。
例如，在本实施方式中，使用钨膜作为第一金属膜110a及第一金属膜112a，使用铜膜作为第二金属膜110b及第二金属膜112b，使用氮化钼膜作为第三金属膜110c及第三金属膜112c。
第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c具有抑制用作第二金属膜110b及第二金属膜112b的铜膜中的铜元素的扩散的阻挡金属的功能。另外，第二金属膜110b及第二金属膜112b形成在第一金属膜110a、第一金属膜112a、第三金属膜110c以及第三金属膜112c的内侧，所以第二金属膜110b及第二金属膜112b形成在离沟道形成区域108a远的位置。因此，可以减少会扩散到沟道形成区域108a中的铜元素。
另外，晶体管160具有在源电极110及漏电极112的侧壁设置侧壁保护膜120、侧壁保护膜122的结构。通过采用上述结构，也可以在横方向上抑制用作第二金属膜110b、第二金属膜112b的铜膜中的铜元素的扩散。另外，在形成源电极110及漏电极112之后，可以以自对准的方式形成侧壁保护膜120、侧壁保护膜122。因此，在不增加图案化工序的情况下可以形成侧壁保护膜120、侧壁保护膜122，所以可以降低制造成本。
通过采用上述结构，可以形成低电阻的源电极110及漏电极112，并且可以抑制用作源电极110及漏电极112的铜膜中的铜元素扩散到外部。
另外，沟道形成区域108a的厚度比与氧化物半导体膜108的第一金属膜110a、第一金属膜112a接触的厚度小。通过采用上述结构，例如，即使当形成源电极110及漏电极112时铜元素附着于氧化物半导体膜108，也可以部分地去除氧化物半导体膜108的一部分来将其厚度形成为薄以形成沟道形成区域108a，由此可以去除形成源电极110及漏电极112时附着的铜元素。
另外，氧化物绝缘膜114以与氧化物半导体膜108(更详细地说沟道形成区域108a)接触的方式设置，所以可以向氧化物半导体膜108供给氧。因此，利用从氧化物绝缘膜114供给的氧填补产生在氧化物半导体膜108中的氧缺陷。
另外，半导体装置也可以采用还包括形成在氧化物绝缘膜114上的保护绝缘膜116以及形成在保护绝缘膜116上的平坦化绝缘膜118的结构。通过形成保护绝缘膜116，可以抑制氧化物绝缘膜114所包含的氧扩散到外部。作为保护绝缘膜116，例如可以使用氧化铝膜或氮化硅膜等。在本实施方式中，使用氧化铝膜作为保护绝缘膜116。
另外，关于其他的构成要素的详细内容，在后面说明的半导体装置的制造方法中，参照图5A至5D说明具有图4A至4C所示的晶体管160的半导体装置的制造方法。
<半导体装置的制造方法2>
利用与图3C所示的晶体管150的制造方法同样的工序制造图5A所示的晶体管(参照图5A)。
接着，在氧化物半导体膜108、源电极110以及漏电极112上形成用作侧壁保护膜的保护膜119(参照图5B)。
保护膜119可以使用氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜。注意，可用于保护膜119的材料不局限于上述材料，使用可以抑制用作第二金属膜110b、第二金属膜112b的铜膜中的铜元素的扩散的膜，即可。
接着，通过选择性地去除保护膜119的一部分，在源电极110及漏电极112的侧壁形成侧壁保护膜120、侧壁保护膜122。注意，当完成到此为止的步骤时，晶体管160形成了(参照图5C)。
作为侧壁保护膜120、侧壁保护膜122的形成方法，例如可以对保护膜119的整个面进行各向异性蚀刻，去除源电极110及漏电极112的侧壁以外的部分的保护膜119。通过采用形成方法，可以以自对准的方式形成侧壁保护膜120、侧壁保护膜122，从而可以减少图案化工序。
另外，当形成侧壁保护膜120、侧壁保护膜122时，也可以采用在源电极110及漏电极112上残留保护膜119的一部分的结构。
接着，在氧化物半导体膜108、源电极110、漏电极112、侧壁保护膜120以及侧壁保护膜122上形成氧化物绝缘膜114、保护绝缘膜116以及平坦化绝缘膜118(参照图5D)。
关于氧化物绝缘膜114、保护绝缘膜116以及平坦化绝缘膜118，参照上面记载的晶体管150的形成方法可以形成。
<半导体装置的结构实例3>
图6A至6C示出具有晶体管170的半导体装置的结构实例。图6A是半导体装置的平面图，图6B是图6A的X3-Y3的截面图，图6C是图6A的V3-W3的截面图。注意，在图6A中，为了方便起见，省略晶体管170的构成要素的一部分(例如，栅极绝缘膜106等)而进行图示。
在图6A至6C所示的半导体装置的结构实例3中，第二金属膜110b、第二金属膜112b、第三金属膜110c以及第三金属膜112c的沟道形成区域108a侧的一个端部形成在不与氧化物半导体膜108重叠的位置，该一点与图1A至1C所示的半导体装置的结构实例1不同，但是其他部分与半导体装置的结构实例1相同。
在半导体装置的结构实例3中也可以获得与半导体装置的结构实例1相同的效果，并且，使第二金属膜110b、第二金属膜112b的一个端部离沟道形成区域108a更远，所以可以抑制铜元素扩散到沟道形成区域108a中。
<半导体装置的制造方法3>
半导体装置的制造方法3中的图3A所示的工序与半导体装置的制造方法1中的工序不同，其他工序与半导体装置的制造方法1中的工序相同。
作为半导体装置的制造方法3，在图3A所示的工序中，通过进行以抗蚀剂掩模111为掩模的第一蚀刻去除第三金属膜109c及第二金属膜109b的一部分，当形成第三金属膜110c、第三金属膜112c、第二金属膜110b以及第二金属膜112b时调整湿蚀刻的时间，以将第三金属膜110c、第三金属膜112c、第二金属膜110b以及第二金属膜112b的沟道形成区域侧的一个端部后退于不与氧化物半导体膜108重叠的位置。
另外，也可以利用图5B和5C所示的工序在半导体装置的结构实例3的第三金属膜110c、第三金属膜112c、第二金属膜110b以及第二金属膜112b的沟道形成区域侧的一个端部形成半导体装置的结构实例2的侧壁保护膜120、侧壁保护膜122。通过采用上述结构，可以获得与半导体装置的结构实例2相同的效果。
符号说明
102 衬底
104 栅电极
104a 第一栅电极
104b 第二栅电极
106 栅极绝缘膜
106a 第一栅极绝缘膜
106b 第二栅极绝缘膜
108 氧化物半导体膜
108a 沟道形成区域
109a 第一金属膜
109b 第二金属膜
109c 第三金属膜
110 源电极
111 抗蚀剂掩模
112 漏电极
110a、112a 第一金属膜
110b、112b 第二金属膜
110c、112c 第三金属膜
114 氧化物绝缘膜
116 保护绝缘膜
118 平坦化绝缘膜
120、122 侧壁保护膜
150、160、170 晶体管

Claims (18)

1.一种半导体装置，包括：
栅电极；
所述栅电极上的栅极绝缘膜；
与所述栅极绝缘膜接触的氧化物半导体膜，该氧化物半导体膜包括与所述栅电极重叠的沟道形成区域；以及
所述氧化物半导体膜上的源电极及漏电极，
其中，所述源电极及所述漏电极都包括第一金属膜、所述第一金属膜上的含有铜的第二金属膜、所述第二金属膜上的第三金属膜，
其中，所述第二金属膜的一个端部位于所述第一金属膜的所述沟道形成区域侧的一个端部的内侧，并且
其中，所述第二金属膜的所述沟道形成区域侧的所述一个端部位于不与所述氧化物半导体膜重叠的位置。
2.根据权利要求1所述的半导体装置，
其中，所述沟道形成区域的所述氧化物半导体膜的厚度比与所述第一金属膜接触的区域的所述氧化物半导体膜的厚度小。
3.根据权利要求1所述的半导体装置，
其中，所述第二金属膜的所述一个端部位于所述第三金属膜的所述沟道形成区域侧的一个端部的内侧。
4.根据权利要求1所述的半导体装置，还包括所述氧化物半导体膜、所述源电极以及所述漏电极上的氧化物绝缘膜。
5.根据权利要求1所述的半导体装置，还包括覆盖所述第二金属膜的所述沟道形成区域侧的所述一个端部的保护膜。
6.根据权利要求1所述的半导体装置，
其中，所述第一金属膜和所述第三金属膜中的至少一个包括含有钨、钽、钛和钼中的至少一个的元素的金属或金属氮化物。
7.根据权利要求1所述的半导体装置，
其中，所述氧化物半导体膜为含有铟氧化物、锌氧化物、镓氧化物和锡氧化物中的至少一个的氧化物的膜。
8.根据权利要求1所述的半导体装置，
其中，所述氧化物半导体膜为In-Ga-Zn类氧化物半导体膜。
9.根据权利要求1所述的半导体装置，
其中，所述氧化物半导体膜包括结晶部，并且
其中，所述结晶部包括在平行于设置有所述氧化物半导体膜的表面的法线向量的方向上一致的c轴。
10.一种半导体装置的制造方法，该制造方法包括如下步骤：
在栅电极上形成栅极绝缘膜；
形成包括与所述栅电极重叠的沟道形成区域并且与所述栅极绝缘膜接触的氧化物半导体膜；
在所述氧化物半导体膜上形成第一金属膜；
在所述第一金属膜上形成含有铜的第二金属膜；
在所述第二金属膜上形成第三金属膜；
在所述第三金属膜上形成掩模；
进行使用所述掩模的第一蚀刻来分别去除所述第三金属膜和所述第二金属膜的一部分；
通过进行使用所述掩模的第二蚀刻去除所述第一金属膜的一部分，从而形成包括所述第一金属膜、所述第二金属膜以及所述第三金属膜的源电极及漏电极；以及
去除所述掩模，
其中，通过进行所述第一蚀刻，所述第二金属膜的一个端部形成在所述第三金属膜的所述沟道形成区域侧的一个端部的内侧，并且
其中，当进行所述第一蚀刻时将所述第二金属膜的所述沟道形成区域侧的所述一个端部后退于不与所述氧化物半导体膜重叠的位置。
11.根据权利要求10所述的半导体装置的制造方法，
其中，当进行所述第二蚀刻时去除所述氧化物半导体膜的一部分，由此所述沟道形成区域的所述氧化物半导体膜的厚度比与所述第一金属膜接触的区域的所述氧化物半导体膜的厚度小。
12.根据权利要求10所述的半导体装置的制造方法，
其中，所述第二金属膜的所述一个端部形成在所述第一金属膜的所述沟道形成区域侧的一个端部的内侧。
13.根据权利要求10所述的半导体装置的制造方法，还包括如下步骤：在所述氧化物半导体膜、所述源电极以及所述漏电极上形成氧化物绝缘膜。
14.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
在去除所述掩模之后且在形成所述氧化物绝缘膜之前，在所述氧化物半导体膜、所述源电极以及所述漏电极上形成保护膜；以及
去除所述保护膜的一部分，并使覆盖所述第二金属膜的所述沟道形成区域侧的所述一个端部的所述保护膜残留。
15.根据权利要求10所述的半导体装置的制造方法，
其中，所述第一金属膜和所述第三金属膜中的至少一个包括含有钨、钽、钛和钼中的至少一个的元素的金属或金属氮化物。
16.根据权利要求10所述的半导体装置的制造方法，
其中，所述氧化物半导体膜为含有铟氧化物、锌氧化物、镓氧化物和锡氧化物中的至少一个的氧化物的膜。
17.根据权利要求10所述的半导体装置的制造方法，
其中，所述氧化物半导体膜为In-Ga-Zn类氧化物半导体膜。
18.根据权利要求10所述的半导体装置的制造方法，
其中，所述氧化物半导体膜包括结晶部，并且
其中，所述结晶部包括在平行于形成有所述氧化物半导体膜的表面的法线向量的方向上一致的c轴。
CN201310302897.9A 2012-07-17 2013-07-17 半导体装置及其制造方法 Active CN103545318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012158495A JP6006558B2 (ja) 2012-07-17 2012-07-17 半導体装置及びその製造方法
JP2012-158495 2012-07-17

Publications (2)

Publication Number Publication Date
CN103545318A CN103545318A (zh) 2014-01-29
CN103545318B true CN103545318B (zh) 2017-12-15

Family

ID=49945798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310302897.9A Active CN103545318B (zh) 2012-07-17 2013-07-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9331207B2 (zh)
JP (1) JP6006558B2 (zh)
CN (1) CN103545318B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
JP6240017B2 (ja) 2014-03-31 2017-11-29 株式会社東芝 半導体装置及びその製造方法
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
WO2016084687A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN106328693B (zh) * 2015-06-23 2019-07-05 群创光电股份有限公司 显示面板
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
KR20180107117A (ko) * 2016-01-29 2018-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치
TWI585954B (zh) * 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US10916430B2 (en) * 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110556355A (zh) * 2018-06-04 2019-12-10 材料概念有限公司 布线结构体及半导体器件
CN109148539A (zh) * 2018-08-29 2019-01-04 深圳市华星光电技术有限公司 一种tft阵列基板及制备方法、显示装置
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
JP2021141193A (ja) * 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、及び表示装置
WO2023149105A1 (ja) * 2022-02-04 2023-08-10 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US20040084780A1 (en) * 1998-07-07 2004-05-06 Tri-Rung Yew Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100937173B1 (ko) * 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101477989B (zh) * 2008-01-04 2010-11-10 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102513073B1 (ko) 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2012079399A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置

Also Published As

Publication number Publication date
JP2014022492A (ja) 2014-02-03
CN103545318A (zh) 2014-01-29
JP6006558B2 (ja) 2016-10-12
US9331207B2 (en) 2016-05-03
US20140021466A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103545318B (zh) 半导体装置及其制造方法
JP7329581B2 (ja) 半導体装置
US5372958A (en) Process for fabricating a thin film semiconductor device
CN104409511B (zh) 半导体装置及其制造方法
US8961814B2 (en) High-selectivity wet patterning of source-drain electrodes over TAOS for a BCE device structure
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
EP2738815B1 (en) Semiconductor materials, transistors including the same, and electronic devices including transistors
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
TW201330112A (zh) 低溫多晶矽薄膜晶體管制造方法
TW201314913A (zh) 薄膜電晶體、其製造方法及顯示裝置
KR20150127122A (ko) 금속 옥사이드 ｔｆｔ 안정성 개선
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
WO2020052402A1 (zh) 一种薄膜晶体管及其制造方法
JPWO2015083303A1 (ja) 薄膜トランジスタの製造方法
JPWO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US9384973B2 (en) Methods of forming semiconductor films and methods of manufacturing transistors including semiconductor films
JP6143423B2 (ja) 半導体装置の製造方法
US20210210529A1 (en) Thin film transistor, method for manufacturing thereof and display device
CN110867491A (zh) 垂直结构的复合晶型金属氧化物薄膜晶体管及其制造方法
US8785926B2 (en) Semiconductor device
US10748759B2 (en) Methods for improved silicon nitride passivation films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant