JP6240017B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6240017B2
JP6240017B2 JP2014072549A JP2014072549A JP6240017B2 JP 6240017 B2 JP6240017 B2 JP 6240017B2 JP 2014072549 A JP2014072549 A JP 2014072549A JP 2014072549 A JP2014072549 A JP 2014072549A JP 6240017 B2 JP6240017 B2 JP 6240017B2
Authority
JP
Japan
Prior art keywords
region
layer
nitrogen composition
tantalum
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014072549A
Other languages
English (en)
Other versions
JP2015195277A (ja
Inventor
雄也 前田
雄也 前田
慎太郎 中野
慎太郎 中野
信美 斉藤
信美 斉藤
山口　一
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014072549A priority Critical patent/JP6240017B2/ja
Priority to PCT/JP2015/052237 priority patent/WO2015151564A1/ja
Publication of JP2015195277A publication Critical patent/JP2015195277A/ja
Priority to US15/251,521 priority patent/US9780220B2/en
Application granted granted Critical
Publication of JP6240017B2 publication Critical patent/JP6240017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
酸化物半導体トランジスタを用いた半導体装置が提案されている。安定した特性を得ることが望まれる。
特開２０１２−２８７３１号公報
本発明の実施形態は、特性が安定した半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、酸化物半導体トランジスタを含む。前記酸化物半導体トランジスタは、半導体層と、ソース電極と、を含む。前記ソース電極は、銅を含むソース導電層と、前記ソース導電層と前記ソース領域との間に設けられタンタルを含む第１タンタル含有領域と、前記第１タンタル含有領域と前記ソース領域との間に設けられ、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む第１低窒素組成領域と、前記第１低窒素組成領域と前記ソース領域との間に設けられ、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む第１高窒素組成領域と、を含む。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式的断面図である。 第１の実施形態に係る半導体装置を例示する模式的断面図である。 図３（ａ）〜図３（ｃ）は、酸化物半導体トランジスタの特性を例示するグラフ図である。 図４（ａ）〜図４（ｅ）は、酸化物半導体トランジスタの特性を例示する電子顕微鏡写真像である。 窒化タンタルの特性を例示するグラフ図である。 第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図７（ａ）〜図７（ｆ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１（ｂ）は、図１（ａ）の一部を例示している。
図１（ａ）に表したように、本実施形態に係る半導体装置１１０は、酸化物半導体トランジスタ７０を含む。酸化物半導体トランジスタ７０は、半導体層３０と、ソース電極１０と、ドレイン電極２０と、ゲート電極５０と、を含む。
半導体層３０からソース電極１０に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
半導体層３０は、ソース領域３０ｓと、ドレイン領域３０ｄと、ゲート領域３０ｇと、を含む。ゲート領域３０ｇは、ソース領域３０ｓとドレイン領域３０ｄとの間に配置される。これらの領域は、半導体層３０からソース電極１０に向かう方向に対して垂直な平面内（Ｘ−Ｙ平面内）に配置される。
半導体層３０は、Ｉｎ、Ｇａ及びＺｎの少なくともいずれかの酸化物を含む。半導体層３０には、例えばＩｎＧａＺｎＯが用いられる。半導体層３０には、例えば、ＩＴＯ（ＩｎＳｎＯ）を用いても良い。半導体層３０には、ＺｎＯを用いても良い。半導体層３０には、ＩｎＧａＯを用いても良い。半導体層３０には、ＩｎＺｎＯを用いても良い。半導体層３０には、ＺｎＳｎＯを用いても良い。半導体層３０には、ＩｎＳｎＺｎＯを用いても良い。
ソース電極１０は、ソース領域３０ｓと接続される。ドレイン電極２０は、ドレイン領域３０ｄと接続される。
図１（ａ）及び図１（ｂ）に表したように、ソース電極１０は、ソース導電層１０ｃと、第１タンタル含有領域１０ｔと、第１低窒素組成領域１０ｌと、第１高窒素組成領域１０ｈと、を含む。ソース導電層１０ｃは、銅を含む。ソース導電層１０ｃは、例えば銅層である。
第１タンタル含有領域１０ｔは、ソース導電層１０ｃとソース領域３０ｓとの間に設けられる。第１タンタル含有領域１０ｔは、タンタルを含む。第１タンタル含有領域１０ｔは、例えば、タンタル層である。
第１低窒素組成領域１０ｌは、第１タンタル含有領域１０ｔとソース領域３０ｓとの間に設けられる。第１低窒素組成領域１０ｌは、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む。
第１高窒素組成領域１０ｈは、第１低窒素組成領域１０ｌとソース領域３０ｓとの間に設けられる。第１高窒素組成領域１０ｈは、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む。第１高窒素組成領域１０ｈにおける窒素の組成比は、第１低窒素組成領域１０ｌにおける窒素の組成比よりも高い。
図１（ａ）に表したように、ドレイン電極２０は、ドレイン導電層２０ｃと、第２タンタル含有領域２０ｔと、第２低窒素組成領域２０ｌと、第２高窒素組成領域２０ｈと、を含む。ドレイン導電層２０ｃは、銅を含む。ドレイン導電層２０は、例えば銅層である。
第２タンタル含有領域２０ｔは、ドレイン導電層２０ｃとドレイン領域３０ｄとの間に設けられる。第２タンタル含有領域２０ｔは、タンタルを含む。第２タンタル含有領域２０ｔは、例えば、タンタル層である。
第２低窒素組成領域２０ｌは、第２タンタル含有領域２０ｔとドレイン領域３０ｄとの間に設けられる。第２低窒素組成領域２０ｌは、Ｔａ１−ｘ３Ｎｘ３（０＜ｘ３＜０．５）を含む。
第２高窒素組成領域２０ｈは、第２低窒素組成領域２０ｌとドレイン領域３０ｄとの間に設けられる。第２高窒素組成領域２０ｈは、Ｔａ１−ｘ４Ｎｘ４（０．５≦ｘ４＜１）を含む。第２高窒素組成領域２０ｈにおける窒素の組成比は、第２低窒素組成領域２０ｌにおける窒素の組成比よりも高い。
例えば、組成比ｘ３は、組成比ｘ１と同じである。組成比ｘ３は、組成比ｘ１と異なっても良い。例えば、組成比ｘ４は、組成比ｘ２と同じである。組成比ｘ４は、組成比ｘ２と異なっても良い。
この例では、第１高窒素組成領域１０ｈと第１低窒素組成領域１０ｌとの界面は、第２高窒素組成領域２０ｈと第２低窒素組成領域２０ｌとの界面に対して平行である。
半導体層３０とゲート電極５０との間にゲート絶縁層４０が設けられている。この例では、ゲート絶縁層４０は、第１ゲート絶縁膜４１と、第２ゲート絶縁膜４２と、を含む。第２ゲート絶縁膜４２は、第１ゲート絶縁膜４１と半導体層３０との間に配置される。例えば、第１ゲート絶縁膜４１には、ＳｉＮが用いられる。例えば、第２ゲート絶縁膜４２には、ＳｉＯ２が用いられる。
この例では、ゲート電極５０とソース電極１０との間、及び、ゲート電極５０とドレイン電極２０との間に半導体層３０が設けられている。Ｘ−Ｙ平面に投影したときに、ゲート電極５０は、ゲート領域３０ｇと重なる。
この例では、ゲート電極５０は、銅層５０ｃと、バリア層５０ｂと、を含む。バリア層５０ｂとゲート絶縁層４０との間に、銅層５０ｃが配置される。
図２は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図２に表したように、本実施形態に係る半導体装置１１０においては、回路層８１の上に、酸化物半導体トランジスタ７０が設けられる。
すなわち、半導体装置１１０は、半導体回路８１ｃを含む回路層８１を含む。回路層８１の上に、例えば絶縁層８１ｉが設けられ、絶縁層８１ｉの上に絶縁層８３ｉが設けられている。絶縁層８３ｉの上に、酸化物半導体トランジスタ７０が設けられている。酸化物半導体トランジスタ７０および絶縁層８３ｉの上に、絶縁層８４ｉが設けられている。このように、酸化物半導体トランジスタ７０は、回路層８１の上に設けられる。
回路層８１の上に、配線層８２ｌが設けられる。配線層８２ｌの高さにおいて、酸化物半導体トランジスタ７０が設けられる。例えば、配線層８２ｌには、配線８２が設けられている。配線８２は、半導体回路８１ｃに電気的に接続される。配線８２は、例えば、ビア電極（ビアコンタクト）である。配線８２において、銅が用いられる。これにより、低い抵抗が得られる。
配線８２と酸化物半導体トランジスタ７０とを結ぶ方向（例えばＸ軸方向に沿う方向）は、回路層８１と酸化物半導体トランジスタ７０とを結ぶ方向（例えばＺ軸方向に沿う方向）と交差する。
実施形態において、例えば、酸化物半導体トランジスタ７０は、半導体回路８１ｃの少なくとも一部と電気的に接続される。この接続に、配線８２の少なくとも一部を用いることができる。
このように、実施形態においては、回路層８１の上に設けられる配線層８２ｌの位置に、酸化物半導体トランジスタ７０が設けられる。このような構成においては、後述するように、酸化物半導体トランジスタ７０の特性が変化し易い。本実施形態においては、ソース電極１０に第１低窒素組成領域１０ｌと第１高窒素組成領域１０ｈとを設ける。そして、ドレイン電極２０に第２低窒素組成領域２０ｌと第２高窒素組成領域２０ｈとを設ける。これにより、安定した特性が得られる。
例えば、配線８２として銅配線を用いる場合に、熱処理が行われる場合がある。この熱処理は、例えば４００℃程度の温度が用いられる。この熱処理の雰囲気は、例えば、水素雰囲気である。または、この熱処理の雰囲気は、例えば、水素と窒素との混合ガス（フォーミングガス）の雰囲気である。この熱処理により、熱処理の前の工程において生じた、薄膜トランジスタ、配線層または回路層におけるプラズマダメージまたは欠陥が低減できる。
酸化物半導体トランジスタ７０を配線層８２ｌ中に形成する場合、この熱処理によって、酸化物半導体トランジスタ７０の特性が変動し易いことが分かった。
本実施形態においては、上記のように、低窒素組成領域と高窒素組成領域とを含む積層構造を用いることで、安定した特性が得られる。
以下、酸化物半導体の特性の例について説明する。
図３（ａ）〜図３（ｃ）は、酸化物半導体トランジスタの特性を例示するグラフ図である。
これらの図は、ＩｎＧａＺｎＯ層（半導体層３０）の上にＴａ１−ｘＮｘ層を設けた試料における、二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry分析）の結果を例示している。横軸は、Ｔａ１−ｘＮｘ層からＩｎＧａＺｎＯ層に向かう方向における位置ｐｚである。縦軸は、二次イオン強度Ｉｎｔを示している。この例では、熱処理を行わない試料（as depo）と、熱処理を行った試料ＨＴと、の結果が示されている。熱処理の温度は、約４００℃である。図３（ａ）においては、Ｔａ１−ｘＮｘ層における窒素組成（窒素の組成比ｘ）は、約０．４９である。図３（ｂ）においては、組成比ｘは、約０．５５である。図３（ｃ）においては、組成比ｘは、約０．５９である。
図３（ａ）から分かるように、組成比ｘが約０．４９と低い場合、熱処理を行った試料ＨＴの特性は、熱処理を行わない試料（as depo）の特性と、大きく異なる。
図３（ｂ）及び図３（ｃ）に表したように、組成比ｘが約０．５５及び約０．５９と高い場合は、熱処理を行った試料ＨＴの特性は、熱処理を行わない試料（as depo）と実質的に一致する。
図４（ａ）〜図４（ｅ）は、酸化物半導体トランジスタの特性を例示する電子顕微鏡写真像である。
これらの図は、熱処理（例えば約４００℃）を行った試料ＨＴの断面透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）像である。このＴＥＭ像は、日立ハイテクノロジーズ製Ｈ−９０００ＮＡＲＨを用いて得られており、倍率は、２，０００，０００倍である。これらの図に示した試料においては、Ｔａ１−ｘＮｘ層（ＴａＮｘ層）における窒素組成（窒素の組成比ｘ）が、互いに異なる。図４（ａ）において、組成比ｘは、実質的に０である。図４（ｂ）において、組成比ｘは、約０．２である。図４（ｃ）において、組成比ｘは、約０．３３である。図４（ｄ）において、組成比ｘは、約０．４９である。図４（ｅ）において、組成比ｘは、約０．５５である。
図４（ａ）から分かるように、組成比ｘが実質的に０であるＴａ層を用いた試料においては、半導体層３０に、疎な領域３０ｒが生じている。図４（ｂ）に例示した試料においても、半導体層３０に、疎な領域３０ｒが生じている。
図４（ｃ）及び図４（ｄ）から分かるように、組成比ｘが約０．３３の場合、及び、約０．４９の場合は、ＴａＮｘ層に反応層１５が生じている。反応層１５は、例えば、Ｔａの酸化物であると考えられる。図４（ｃ）に示した例では、この反応層１５の厚さは、約１０ｎｍである。図４（ｄ）に示した例では、この反応層１５の厚さは、約５ｎｍである。
図４（ｅ）から分かるように、組成比ｘが約０．５５の場合は、ＴａＮｘ層において、反応層１５は観察されない。
このようにＴａ１−ｘＮｘ層における窒素組成比ｘが０．５５程度に高いと、上記の新たな層（例えば反応層１５）の形成が抑制されると考えられる。そして、このように窒素組成比ｘを０．５５程度に高くすることで、高温での熱処理における特性の変動を抑制できる。
本実施形態においては、半導体層３０と低窒素組成領域との間に、高窒素組成領域を配置する。これにより、上記の新たな層（例えば反応層）の形成が抑制できる。特性が安定した半導体装置が提供できる。
図５は、窒化タンタルの特性を例示するグラフ図である。
図５は、Ｔａ１−ｘＮｘ層の特性を例示している。図５の横軸は、Ｔａ１−ｘＮｘ層を形成する際のＮ２ガスの流量ＦＲである。図５の左側の縦軸は、形成されたＴａ１−ｘＮｘ層における窒素組成比ｘである。図５の右側の縦軸は、形成されたＴａ１−ｘＮｘ層の抵抗率Ｒｃ（μΩｃｍ）である。
図５から分かるように、流量ＦＲの上昇と共に、窒素組成比ｘは上昇する。このように、例えば、流量ＦＲを変えることで、Ｔａ１−ｘＮｘ層における窒素組成比ｘを変更することができる。例えば、高窒素組成領域を形成するときのＮ２ガスの流量ＦＲは、低窒素組成領域を形成するときのＮ２ガスの流量ＦＲよりも高い。例えば、高い、Ｎ２ガスの流量ＦＲにより第１のＴａ１−ｘＮｘ層を形成することで、高窒素組成領域が形成できる。低い、Ｎ２ガスの流量ＦＲにより第２のＴａ１−ｘＮｘ層を形成することで、低窒素組成領域が形成できる。
図５から分かるように、流量ＦＲの上昇と共に、抵抗率Ｒｃが上昇する。例えば、高窒素組成領域における抵抗率Ｒｃは、低窒素組成領域における抵抗率Ｒｃよりも高い。Ｔａ１−ｘＮｘ層の全てを高窒素組成領域とする場合においては、抵抗率Ｒｃが高くなる。
これに対して、本実施形態においては、高窒素組成領域と低窒素組成領域との積層構造を用いる。これにより、高窒素組成領域により高耐熱性の安定した特性が得られ、低窒素組成領域により、低い抵抗率Ｒｃが得られる。
本願の発明者の解析によると、Ｔａ１−ｘＮｘ層の窒素組成比ｘが約０．３３のときに、Ｔａ１−ｘＮｘ層はアモルファスである。一方、Ｔａ１−ｘＮｘ層の窒素組成比ｘが約０．５以上において、Ｔａ１−ｘＮｘ層はｆｃｃ−ＴａＮ構造を有する。実施形態においては、アモルファスのＴａ１−ｘＮｘ層と、結晶（非結晶を含む）の部分を含むＴａ１−ｘＮｘ層と、の積層構造が用いられる。
このように、第１低窒素組成領域１０ｌの少なくとも一部は、アモルファスである。同様に、第２低窒素組成領域２０ｌの少なくとも一部は、アモルファスである。
一方、第１高窒素組成領域１０ｈの少なくとも一部は、ｆｃｃ−ＴａＮ構造を有する。同様に、第２高窒素組成領域２０ｈの少なくとも一部は、ｆｃｃ−ＴａＮ構造を有する。例えば、第１高窒素組成領域１０ｈは、微結晶の部分を含む。第２高窒素組成領域２０ｈは、微結晶の部分を含む。
例えば、窒素組成比ｘ１は、０．２以上０．４９以下であり、窒素組成比ｘ２は、０．５４以上０．５９以下である。同様に、例えば、窒素組成比ｘ３は、０．２以上０．４９以下であり、窒素組成比ｘ４は、０．５４以上０．５９以下である。
例えば、ＬＳＩのような半導体装置においては、素子のサイズを縮小化することにより性能が向上される。このような半導体装置において、物理的に、縮小化の限界を迎えつつある。半導体装置の全体の性能を向上する方法として、回路層にトランジスタを形成することに加えて、回路層の上の配線層中にトランジスタを形成する構成が考えられる。このとき、銅の配線層中に酸化物半導体トランジスタを形成すると、熱処理により、酸化物半導体トランジスタの特性が劣化し易い。
本実施形態においては、ソース／ドレイン電極に用いられる窒化タンタル層に、積層構造を用いる。酸化物半導体に接する層においては、窒素組成比を高くする。これにより、特性の変動が抑制できる。そして、窒素組成比が低い層により、低い抵抗率が得られる。Ｔａ１−ｘＮｘ層により銅の拡散が抑制できる。さらに、酸化物半導体トランジスタの耐熱性を向上できる。
例えば、タンタル含有領域（例えばＴａ層）は、その上に設けられる導電層（銅を含む層）の密着性を向上する。Ｔａ層は、結晶性であり、例えば、微結晶と結晶粒界とを含む。このため、導電層の銅が粒界を介して半導体層３０に向けて拡散し易い。
実施形態においては、低窒素組成領域（例えば、Ｔａ１−ｘ１Ｎｘ１層）を設ける。低窒素組成領域は、例えば、アモルファスである。低窒素組成領域を設けることで、結晶粒界を介しての銅の拡散を抑制できる。それに加えて、高窒素組成領域（例えばＴａ１−ｘ２Ｎｘ２層）を設けることで、酸化物半導体中の酸素と、Ｔａ１−ｘＮｘ層と、の酸化反応を抑制できる。
実施形態において、ゲート電極５０には、例えば、Ｃｕ（銅）、Ｔａ（タンタル）、Ｔａ１−ｘＮｘ（窒化タンタル）、Ｗ（タングステン）、ＴｉＮ、ＭｏＴａ、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、及び、ＭｏＷの少なくともいずれかを用いても良い。Ｃｕ層／Ｔａ層／ＴａＮ層の積層膜を用いても良い。Ｗ層／ＴｉＮ層の積層膜を用いてもよい。
ゲート絶縁層４０として、ＳｉＯ２が用いられる。ＳｉＯ２層／ＳｉＮ層の積層膜を用いても良い。ゲート絶縁層４０の厚さは、例えば、５ｎｍ以上２００ｎｍ以下である。
第１タンタル含有領域１０ｔの厚さ及び第２タンタル含有領域２０ｔの厚さのそれぞれは、例えば、０．５ｎｍ以上３０ｎｍ以下である。
第１低窒素組成領域１０ｌの厚さ及び第１低窒素組成領域２０ｌの厚さのそれぞれは、例えば、０．５ｎｍ以上３０ｎｍ以下である。
第１高窒素組成領域１０ｈの厚さ及び第２高窒素組成領域２０ｈの厚さのそれぞれは、例えば、０．５ｎｍ以上３０ｎｍ以下である。
（第２の実施形態）
本実施形態は、半導体装置の製造方法に係る。
図６は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
本実施形態においては、半導体装置の製造方法は、酸化物半導体トランジスタ７０を含む半導体装置１１０を製造する。酸化物半導体トランジスタ７０は、ソース電極１０を含む。
図６に表したように、本製造方法においては、酸化物半導体を含む半導体層３０の一部の上に、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む第１高窒素組成領域１０ｈを形成する（ステップＳ１１０）。
第１高窒素組成領域１０ｈの上に、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む第１低窒素組成領域１０ｌを形成する（ステップＳ１２０）。
第１低窒素組成領域１０ｌの上に、タンタルを含む第１タンタル含有領域１０ｔを形成する（ステップＳ１３０）。
第１タンタル含有領域１０ｔの上に、銅を含むソース導電層１０ｃを形成する（ステップＳ１４０）。
これにより、第１高窒素組成領域１０ｈ、第１低窒素組成領域１０ｌ、第１タンタル含有領域１０ｔ及びソース導電層１０ｃを含むソース電極１０を含む酸化物半導体トランジスタ７０が形成できる。
本実施形態によれば、特性が安定した半導体装置の製造方法が提供できる。
さらに、配線層８２ｌ（及び配線８２）を形成しても良い（ステップＳ１５０）。
その後、熱処理すること（ステップＳ１６０）をさらに実施しても良い。すなわち、ソース導電層１０ｃの形成の後に、ソース電極１０を熱処理する。熱処理の温度は、例えば、約４００℃以上である。ソース電極１０の熱処理は、例えば、半導体装置１１０に施される熱処理により行われても良い。ソース電極１０の熱処理は、例えば、形成途中の半導体装置（ソース電極１０が形成され後の半導体装置）に施される熱処理によって実施されても良い。熱処理により、例えば半導体装置に含まれる銅層のダメージが回復できる。このような熱処理を行っても、酸化物半導体トランジスタ７０の特性の変動が抑制できる。 上記のステップは、技術的に可能な範囲で入れ替えても良い。
実施形態に係る製造方法において、半導体回路８１ｃを含む回路層８１の上に半導体層３０を形成することをさらに実施しても良い。
図７（ａ）〜図７（ｆ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図７（ａ）に表したように、絶縁層８３ｉの一部の上に、ゲート電極５０を形成する。ゲート電極５０として、例えば、タングステン膜、または、銅膜が用いられる。
ゲート電極５０の上に、第１ゲート絶縁膜４１となるＳｉＮ膜を形成する。ＳｉＮ膜の厚さは、１００ｎｍ未満である。第１ゲート絶縁膜４１は、例えば、ゲート電極５０のキャップ層となる。第１ゲート絶縁膜４１の上に、第２ゲート絶縁膜４２となるＳｉＯ２膜を形成する。ＳｉＯ２膜の厚さは、例えば、１００ｎｍ未満である。
図７（ｂ）に表したように、ゲート絶縁層４０の上に、半導体層３０を形成する。例えば、酸化物半導体膜を形成し、その酸化物半導体膜を加工することで、半導体層３０が形成される。半導体層３０の厚さは、例えば５ｎｍ以上である。
図７（ｃ）に表したように、絶縁層８４ｉとなる絶縁膜８４ｆを形成する。例えば、絶縁膜８４ｆは、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、及び、ＳｉＣＮの少なくともいずれかを含む。
図７（ｄ）に表したように、絶縁膜８４ｆに開口部８４ｈを形成する。これにより、絶縁層８４ｉが形成される。
図７（ｅ）に表したように、開口部８４ｈの内側及び絶縁層８４ｉの上に、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む膜、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む膜、及び、タンタルを含む膜をこの順で形成する。例えば、異なるターゲットを用いて、これらの膜をスパッタにより形成しても良い。または、反応ガス（Ｎ２）の流量を変えたスパッタにより、これらの膜を形成しても良い。例えば、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む膜の形成においては、ＡｒとＮ２と含むガスを用い、Ｎ２の流量を高くする。Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む膜の形成においては、ＡｒとＮ２とを含むガスを用い、Ｎ２の流量を低くする。タンタルを含む膜の形成においては、Ａｒを含むガスを用いる。Ｔａ１−ｘ１Ｎｘ１の膜、及び、Ｔａ１−ｘ２Ｎｘ２の膜は、例えば、化学気相成長(Chemical vapor deposition：ＣＶＤ)、または、原子層体積法(Atomic Layer Deposition：ＡＬＤ）などにより形成しても良い。これらの膜の形成方法は、任意である。
図７（ｆ）に表したように、開口部８４ｈの残余の空間に、銅層を埋め込む。例えば、銅のシード層を形成した後に、シード層の上に、銅層を、例えばめっきにより形成する。その後、絶縁膜８４ｉ上に形成された余分な銅層、タンタル層、タンタル層及び窒化タンタル層を取り除く。
これにより、ソース電極１０及びドレイン電極２０が形成される。この後、例えば、配線層８２ｌを形成し、熱処理を行う。
実施形態において、ゲート電極５０には、配線層８２ｌに用いられる材料の少なくとも一部を用いても良い。例えば、ゲート電極５０には、配線８２に用いられる材料の少なくとも一部を用いても良い。ゲート電極５０には、例えば、回路層８１に用いられる材料の少なくとも一部を用いても良い。ゲート電極５０には、例えば、半導体回路８１ｃに用いられる材料の少なくとも一部を用いても良い。
実施形態によれば、特性が安定した半導体装置及びその製造方法が提供される。
なお、本願明細書において、「垂直」、及び「平行」は、厳密な垂直、及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直、及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体層、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁層、回路層、及び、配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例、及び修正例に想到し得るものであり、それら変更例、及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…ソース電極、 １０ｃ…ソース導電層、 １０ｈ…第１高窒素組成領域、 １０ｌ…第１低窒素組成比層、 １０ｔ…第１タンタル含有領域、 ２０…ドレイン電極、 ２０ｃ…ドレイン導電層、 ２０ｈ…第２高窒素組成領域、 ２０ｌ…第２低窒素組成領域、 ２０ｔ…第２タンタル含有領域、 ３０…半導体層、 ３０ｄ…ドレイン領域、 ３０ｇ…ゲート領域、 ３０ｓ…ソース領域、 ４０…ゲート絶縁層、 ４１…第１ゲート絶縁膜、 ４２…第２ゲート絶縁膜、 ５０…ゲート電極、 ５０ｂ…バリア層、 ５０ｃ…銅層、 ７０…酸化物半導体トランジスタ、 ８１…回路層、 ８１ｃ…半導体回路、 ８１ｉ…絶縁層、 ８２…配線、 ８２ｌ…配線層、 ８３ｉ…絶縁層、 ８４ｆ…絶縁膜、 ８４ｉ…絶縁層、 １１０…半導体装置、 ＦＲ…流量、 Ｉｎｔ…二次イオン強度、 Ｒｃ…抵抗率、 ｐｚ…位置

Claims (10)

  1. 酸化物半導体を含みソース領域を含む半導体層と、
    ソース電極であって、
    銅を含むソース導電層と、
    前記ソース導電層と前記ソース領域との間に設けられタンタルを含む第１タンタル含有領域と、
    前記第１タンタル含有領域と前記ソース領域との間に設けられ、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む第１低窒素組成領域と、
    前記第１低窒素組成領域と前記ソース領域との間に設けられ、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む第１高窒素組成領域と、
    を含むソース電極と、
    を含む酸化物半導体トランジスタを備えた半導体装置。
  2. 前記第１低窒素組成領域の少なくとも一部は、アモルファスである請求項１記載の半導体装置。
  3. 前記第１高窒素組成領域の少なくとも一部は、ｆｃｃ−ＴａＮ構造を有する請求項１または２に記載の半導体装置。
  4. 前記ｘ１は、０．２以上０．４９以下であり、
    前記ｘ２は、０．５４以上０．５９以下である請求項１〜３のいずれか１つに記載の半導体装置。
  5. ドレイン電極をさらに備え、
    前記半導体層は、ドレイン領域をさらに含み、
    前記ドレイン電極は、
    銅を含むドレイン導電層と、
    前記ドレイン導電層と前記ドレイン領域との間に設けられタンタルを含む第２タンタル含有領域と、
    前記第２タンタル含有領域と前記ドレイン領域との間に設けられ、Ｔａ１−ｘ３Ｎｘ３（０＜ｘ３＜０．５）を含む第２低窒素組成領域と、
    前記第２低窒素組成領域と前記ドレイン領域との間に設けられ、Ｔａ１−ｘ４Ｎｘ４（０．５≦ｘ４＜１）を含む第２高窒素組成領域と、
    を含む請求項１記載の半導体装置。
  6. 半導体回路を含む回路層をさらに含み、
    前記酸化物半導体トランジスタは、前記回路層の上に設けられる請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記半導体回路に電気的に接続された配線をさらに含み、
    前記配線と前記酸化物半導体トランジスタとを結ぶ方向は、前記回路層と前記酸化物半導体トランジスタとを結ぶ方向と交差する請求項６記載の半導体装置。
  8. 酸化物半導体を含む半導体層の一部の上に、Ｔａ１−ｘ２Ｎｘ２（０．５≦ｘ２＜１）を含む第１高窒素組成領域を形成し、
    前記第１高窒素組成領域の上に、Ｔａ１−ｘ１Ｎｘ１（０＜ｘ１＜０．５）を含む第１低窒素組成領域を形成し、
    前記第１低窒素組成領域の上に、タンタルを含む第１タンタル含有領域を形成し、
    前記第１タンタル含有領域の上に、銅を含むソース導電層を形成して、
    前記第１高窒素組成領域、第１低窒素組成領域、前記第１タンタル含有領域及び前記ソース導電層を含むソース電極を含む酸化物半導体トランジスタを含む半導体装置の製造方法。
  9. 前記ソース導電層を形成した後に前記ソース電極を４００℃以上で熱処理することをさらに実施する請求項８記載の半導体装置の製造方法。
  10. 半導体回路を含む回路層の上に半導体層を形成することをさらに実施する請求項８または９に記載の半導体装置の製造方法。
JP2014072549A 2014-03-31 2014-03-31 半導体装置及びその製造方法 Expired - Fee Related JP6240017B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014072549A JP6240017B2 (ja) 2014-03-31 2014-03-31 半導体装置及びその製造方法
PCT/JP2015/052237 WO2015151564A1 (ja) 2014-03-31 2015-01-27 半導体装置及びその製造方法
US15/251,521 US9780220B2 (en) 2014-03-31 2016-08-30 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014072549A JP6240017B2 (ja) 2014-03-31 2014-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015195277A JP2015195277A (ja) 2015-11-05
JP6240017B2 true JP6240017B2 (ja) 2017-11-29

Family

ID=54239907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014072549A Expired - Fee Related JP6240017B2 (ja) 2014-03-31 2014-03-31 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9780220B2 (ja)
JP (1) JP6240017B2 (ja)
WO (1) WO2015151564A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020053697A1 (ja) * 2018-09-13 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7374918B2 (ja) * 2018-10-12 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
JP2020167188A (ja) * 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置
US20240313121A1 (en) * 2021-07-21 2024-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809596B2 (ja) * 2003-08-04 2011-11-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5544943B2 (ja) * 2010-03-11 2014-07-09 富士通株式会社 半導体装置及びその製造方法
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2013008403A1 (ja) 2011-07-08 2013-01-17 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP2015149414A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体装置及び撮像装置

Also Published As

Publication number Publication date
US20160372604A1 (en) 2016-12-22
JP2015195277A (ja) 2015-11-05
US9780220B2 (en) 2017-10-03
WO2015151564A1 (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
US11328993B2 (en) Cobalt based interconnects and methods of fabrication thereof
JP6240017B2 (ja) 半導体装置及びその製造方法
TWI602304B (zh) 半導體裝置及其製造方法
JP6995523B2 (ja) 半導体装置
TWI382513B (zh) 半導體裝置及半導體裝置之製造方法
US9236299B2 (en) Methods of forming a metal cap layer on copper-based conductive structures on an integrated circuit device
JP6444745B2 (ja) 半導体装置及びその製造方法
US20160093742A1 (en) Semiconductor device
TWI720645B (zh) 包含異構通道之電晶體及相關裝置、電子系統及方法
US20170033239A1 (en) Semiconductor device and imaging device
JPWO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US20080188076A1 (en) Method for fabricating semiconductor device
KR20160060848A (ko) 박막 트랜지스터 및 그 제조 방법
JP7060367B2 (ja) 薄膜デバイス
US20170141131A1 (en) Semiconductor device
JP2012064882A (ja) 半導体装置およびその製造方法
US20240088270A1 (en) High mobility transistor element resulting from igto oxide semiconductor crystallization, and production method for same
TW201210026A (en) Thin-film transistor substrate and display device having thin-film transistor substrate
KR102462381B1 (ko) 반도체 장치의 제조 방법
KR20220090871A (ko) Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
TW202245144A (zh) 內連線結構
JP2017168580A (ja) 半導体装置及びその製造方法
US20140151884A1 (en) Self-forming barrier structure and semiconductor device having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R151 Written notification of patent or utility model registration

Ref document number: 6240017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees