CN103226973A - Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 - Google Patents
Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 Download PDFInfo
- Publication number
- CN103226973A CN103226973A CN2012102560418A CN201210256041A CN103226973A CN 103226973 A CN103226973 A CN 103226973A CN 2012102560418 A CN2012102560418 A CN 2012102560418A CN 201210256041 A CN201210256041 A CN 201210256041A CN 103226973 A CN103226973 A CN 103226973A
- Authority
- CN
- China
- Prior art keywords
- grid
- voltage
- selection
- flash memory
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000002411 adverse Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种NAND快闪存储器单元、NAND快闪存储器阵列及其操作方法,其包括包括串联连接的多个存储单元的存储单元串、耦接至存储单元串的两端的源极/漏极区、耦接于存储单元串的一端与源极/漏极区之间的至少一个选择晶体管以及耦接于所述至少一个选择晶体管与源极/漏极区之间的至少一个擦除晶体管、存储单元、至少一个选择晶体管与至少一个擦除晶体管中的每一个都具有电荷捕捉层。
Description
技术领域
本发明是有关于一种非易失性存储器及其操作方法,且特别是有关于一种可以减少经受擦除的NAND快闪存储器的选择晶体管的起始电压偏移(Vt-shift)的NAND快闪存储器单元或3D阵列的新结构、用于NAND快闪存储器单元或3D阵列的擦除方法以及用于一般的(referenced)NAND快闪存储器的用以减少起始电压偏移的方法。
背景技术
NAND结构被广泛用于非易失性存储器装置的设计中,以增加存储密度。NAND快闪存储器单元通常包括包括串联连接的存储单元的存储单元串以及耦接于存储单元串的一端与源极/漏极区之间的选择晶体管。当存储单元为捕获型(trapping-type)存储单元时(即每一个存储单元具有电荷捕捉层),选择晶体管亦具有电荷捕捉层。
NAND快闪存储器可通过施加0V至存储单元栅极与选择晶体管的栅极以及施加高的正电压至源极/漏极区来进行擦除。对于在擦除时建立在选择晶体管的栅极与通道区之间的高电压差,空穴被注入或电子被拉出选择晶体管的栅极下方的捕捉层,因此选择晶体管的起始电压(Vt)产生偏移会对NAND快闪存储器的后续操作产生不利影响。
发明内容
本发明的目的在于减少经受擦除的NAND非易失性存储器的选择晶体管的起始电压偏移。
在本发明的一些实施例中,提供NAND快闪存储器单元或三维(3D)阵列的新结构以及擦除方法,以减少选择晶体管的起始电压偏移。
在本发明的其他实施例中,当一般的NAND快闪存储器结构未改变时,提供操作方法,以减少选择晶体管的起始电压偏移。
本发明的NAND快闪存储器单元包括包括串联连接的存储单元的存储单元串、耦接至存储单元串的两端的源极/漏极区、耦接于存储单元串的一端与源极/漏极区之间的至少一个选择晶体管以及耦接于所述至少一个选择晶体管与源极/漏极区之间的至少一个擦除晶体管(erasetransistor)。选择晶体管用以选择存储单元串。擦除晶体管用以减少选择晶体管的起始电压偏移。
在一些实施例中,存储单元、至少一个选择晶体管与至少一个擦除晶体管皆分别具有电荷捕捉层。在用于擦除本发明的上述NAND快闪存储器单元的方法的实施例中,将电压VCG施加至存储单元的栅极,将大于(positively higher)电压VCG的电压VS/D施加至源极/漏极区,将满足不等式“VSG<VS/D”的电压VSG施加至所述至少一个选择晶体管的栅极,以及将满足不等式“VEG<VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。在本发明的另一个实施例中,将满足不等式“0V≤VEG<VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。在另一个实施例中,所述至少一个选择晶体管的栅极为浮置(floated),且将电压VCG施加至存储单元的栅极,将大于电压VCG的电压VS/D施加至源极/漏极区,以及将满足不等式“VEG≤VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。在本发明的另一个实施例中,将满足不等式“0V≤VEG≤VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。
本发明的3D NAND快闪存储器阵列包括多个线形堆栈(linearstack)、电荷捕捉层、多个导线、至少一个选择栅极串以及至少一个擦除栅极串。这些线形堆栈彼此平行配置,每一者包括交替堆栈的绝缘层与通道层,其中每一通道层具有位于其两个末端部分的两个源极/漏极区。电荷捕捉层覆盖每一线形堆栈。导线跨越线形堆栈且延伸进入线形堆栈之间,其中导线位于通道层旁的部分、通道层以及电荷捕捉层位于通道层旁的部分构成存储单元串。所述至少一个选择栅极串配置于邻近所述多个导线,跨越线形堆栈且延伸进入线形堆栈之间,其中所述至少一个选择栅极串位于通道层旁的部分、通道层以及电荷捕捉层位于通道层旁的部分构成选择晶体管,其用于选择存储单元的目标串(targetstring)。所述至少一个擦除栅极串配置于邻近所述至少一个选择栅极串,跨越线形堆栈且延伸进入线形堆栈之间,其中所述至少一个选择栅极串位于所述多个导线与所述至少一个擦除栅极串之间,且所述至少一个擦除栅极串用以减少选择晶体管的起始电压偏移。
在用于擦除本发明的上述3D NAND快闪存储器阵列的方法的实施例中,将电压VCG施加至导线,将大于电压VCG的电压VS/D施加至源极/漏极区,将满足不等式“VSG<VS/D”的电压VSG施加至所述至少一个选择栅极串,以及将满足不等式“VEG<VS/D”的电压VEG施加至所述至少一个擦除栅极串。在另一实施例中,将满足不等式“0V≤VEG<VS/D”的电压VEG施加至所述至少一个擦除栅极串。在另一实施例中,所述至少一个选择栅极串为浮置,且将电压VCG施加至导线,将大于电压VCG的电压VS/D施加至源极/漏极区,以及将满足不等式“VEG≤VS/D”的电压VEG施加至所述至少一个擦除栅极串。在另一示例性实施例中,将满足不等式“0V≤VEG≤VS/D”的电压VEG施加所述至少一个擦除栅极串。
本发明的施加至一般的NAND快闪存储器单元结构的操作方法还包括在擦除时将电压VCG施加至存储单元的闸极以及将大于电压VCG的电压VS/D施加至源极/漏极区。
本发明的操作方法的实施例还包括在擦除时将满足不等式“VSG≤VS/D”的电压VSG施加至所述至少一个选择晶体管的栅极,以减少起始电压偏移。在另一实施例中,在擦除时将满足不等式“0V<VSG≤VS/D”的电压VSG施加至所述至少一个选择晶体管的栅极,以减少起始电压偏移。
本发明的操作方法的另一实施例包括在其中至少一个选择晶体管的栅极亦被施加电压VCG(施加至存储单元的栅极的电压)的抹除操作之后,进行以下步骤:a)判定选择晶体管的Vt是否在可容许范围(tolerablerange)中;以及b)若选择晶体管的Vt在可容许范围之外,将选择晶体管再编程(reprogram)以及回到步骤a),或者若选择晶体管的Vt在可容许范围中则结束。上述步骤可消除任何由擦除所引起的起始电压偏移。
为让本发明之上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A是本发明的第一实施例所示出的三维(3D)NAND快闪存储器阵列的示意图。
图1B是3D NAND快闪存储器阵列中沿着图1A中的I-I’剖面所示出的NAND快闪存储器单元的剖面示意图。
图2是本发明的第二实施例所示出的图1B中的NAND快闪存储器单元的等效电路图以及用以擦除存储器单元或3D NAND快闪存储器阵列的一个方法的示意图。
图3是本发明的第三实施例所示出的图1B中的NAND快闪存储器单元的等效电路图以及用以擦除存储器单元或3D NAND快闪存储器阵列的另一个方法的示意图。
图4是本发明第四实施例所示出的用以解决经受擦除的NAND快闪存储器单元的至少一个选择晶体管的起始电压偏移问题的方法的示意图。
图5是本发明第五实施例所示出的用以解决经受擦除的NAND快闪存储器单元的至少一个选择晶体管的起始电压偏移问题的另一方法的示意图。
图6A是应用本发明的第四实施例或第五实施例的方法的一般3DNAND快闪存储器阵列的剖面示意图。
图6B是沿图6A中的VI-VI’剖面的一般的3D NAND快闪存储器阵列中的NAND快闪存储器单元的剖面示意图。
附图标记说明:
10、14:氧化硅层;
12:氮化硅层;
20、40、60:存储单元;
22、42、62:选择晶体管;
24:擦除晶体管;
100、600:基底;
104、604:线形堆栈;
108、608:绝缘层;
112、612:通道层;
112a、112b、612a、612b:源极/漏极区;
112c、612c:存储单元通道区;
116、616:电荷捕捉层;
120a、620a:导线;
120b、620b:选择栅极串;
120c:擦除栅极串;
124、624:介电层;
510、520、530:步骤;
VCG、VEG、VS/D、VSG:电压。
具体实施方式
图1A是本发明的第一实施例所示出的三维(3D)NAND快闪存储器阵列的示意图。图1B是3D NAND快闪存储器阵列中沿着I-I’剖面所示出的NAND快闪存储器单元的剖面示意图。在图中,仅示出4层通道层。然而,通道层的数量可以为更多层。
请同时参照图1A与图1B,在基底100上形成3D NAND快闪存储器阵列。基底100可以是绝缘基底、半导体基底或金属基底。绝缘基底可以包括石英或玻璃。在另一实施例中,基底100可以配置于下层半导体或其他结构(未示出)上。在本发明的一实施例中,3D NAND快闪存储器阵列包括平行排列的多个线形堆栈104,且每一个线形堆栈104包括交互堆栈的绝缘层108与通道层112、电荷捕捉层116、连续排列的多个导线120a、两个选择栅极串120b、两个擦除栅极串120c以及介电层124。介电层124用以使电路中的构件或结构彼此隔离,且填入导线120a、选择栅极串120b与擦除栅极串120c之间。值得注意的是,图1A中未示出介电层124,以使导线120a、选择栅极串120b、擦除栅极串120c与线形堆栈104之间的关系更清楚,且在实施例中,基底100不具有编程或擦除快闪存储器阵列所需的电性特性。
在此实施例中,通道层112可作为位元线;导线120a可作为字元线;擦除栅极串120c与线形堆栈104垂直排列,且位于线形堆栈104上;导线120a具有与线形堆栈104共形的表面,且填入由线形堆栈104所定义出的沟渠中。
每一通道层112具有位于其两个末端部分的两个源极/漏极(S/D)区112a与112b以及位于源极/漏极区112a与112b之间的存储单元通道区112c,如图1B所示。绝缘层108的材料可以包括二氧化硅。通道层112可以包括经掺杂的多晶硅或未经掺杂的多晶硅。在此实施例中,通道层112可具有p型半导体材料。导线120a可为具有相同导电型或不同导电型的半导体材料(例如p+型)。举例来说,通道层112可使用p型多晶硅或p型磊晶单晶硅制成,而导线120a可使用相对重掺杂的p+型多晶硅制成。
或者,通道层112可为n型半导体材料。导线120a可为具有相同导电型或不同导电型的半导体材料(例如p+型)。n型条状排列产生埋入式通道(buried-channel)、空乏(depletion)模式电荷捕捉存储单元。举例来说,通道层112可使用n型多晶硅或n型磊晶单晶硅制成,而导线120a可使用相对重掺杂的p+型多晶硅制成。
在另一实施例中,每一通道层112在导线120a、选择栅极串120b与擦除栅极串120c之间的部分中可进一步具有掺杂区。在此实施例中,电荷捕捉层116覆盖这些线形堆栈104,且在另一实施例中,至少位于线形堆栈104的侧壁上。电荷捕捉层116可为包括两层氧化硅层10、14以及位于二者之间的氮化硅(SiN)层12的ONO复合层。因此,形成了NAND快闪存储器阵列中的SONOS型存储单元的3D阵列。源极区、漏极区与通道区形成于硅(S)通道层112中,且栅极包括导线120a的多晶硅(S)。在另一实施例中,电荷捕捉层116可为ON-高介电常数(high-K)或氧化物-氮化物-氧化物-氮化物-氧化物(ONONO)复合层。在本发明的另一实施例中,NAND快闪存储器可以为金属-氧化物-氮化物-氧化物-硅(MONOS)型或钽-氧化铝-氮化物-氧化物-硅(TANOS)型快闪存储器。
导线120a、选择栅极串120b与擦除栅极串120c皆由相同的导体层所定义,此导体层可以包括经掺杂的多晶硅或金属。导线120a、选择栅极串120b与擦除栅极串120c中的每一者跨越线形堆栈104,且延伸进入线形堆栈104之间,并通过电荷捕捉层116与线形堆栈104隔离开。导线120彼此邻近配置。两条选择栅极串120b包括配置在这些导线120a一侧的第一选择栅极串以及配置在这些导线120a另一侧的第二选择栅极串。两条擦除栅极串120c包括邻近两条选择栅极串120b中的一条而配置的第一擦除栅极串以及邻近两条选择栅极串120b中的另一条而配置的第二擦除栅极串。每一条选择栅极串120b位于这些导线120a与一条擦除栅极串120c之间。
介电层124可以包括二氧化硅。此外,选择栅极串120b与邻近的擦除栅极串120c之间的距离足够大,以使得由二者之间的电压差所引起的电场低于二者之间的介电层124的崩溃电场(breakdown electric field)。在本实施例中,导线120a、选择栅极串120b与擦除栅极串120c各自耦接至不同的电压源(未示出)。
请再次参照图1B,作为两个线形堆栈104之间的存储单元栅极的部分导线120a、电荷捕捉层116的对应部分以及通道层112的对应部分构成存储单元20。具体来说,在本实施例中,存储单元20可形成在导线120a与通道层112的交会处。作为两个线形堆栈104之间的选择栅极的部分选择栅极串120b、电荷捕捉层116的对应部分以及通道层112的对应部分构成选择晶体管22,其用以选择对应的存储单元的字符串,或选择阵列中沿着脊状(ridge-shaped)堆栈的行(column)。作为两个线形堆栈104之间的擦除栅极的部分擦除栅极串120c、电荷捕捉层116的对应部分以及通道层112的对应部分构成构成擦除晶体管24,以产生电子-空穴对,以减少选择晶体管22处的起始电压偏移。
图2是本发明的第二实施例所示出的图1B中的NAND快闪存储器单元的等效电路图以及用以擦除存储器单元或3D NAND快闪存储器阵列的一个方法的示意图,图3是本发明的第三实施例所示出的图1B中的NAND快闪存储器单元的等效电路图以及用以擦除存储器单元或3DNAND快闪存储器阵列的另一个方法的示意图,参照图2和图3,在实施例中,存储单元20的栅极耦接至第一电压源(未示出),选择晶体管22的栅极耦接至第二电压源(未示出),且擦除晶体管24的栅极耦接至第三电压源(未示出),其中第一电压源、第二电压源与第三电压源可彼此不同。
请参照图2,第一擦除晶体管24、第一选择晶体管22、存储单元20、第二选择晶体管22与第二擦除晶体管24依序串联连接。在本发明的第二实施例的擦除方法中,将电压VCG施加至每一个存储单元栅极(部分导线120a),将大于电压VCG的电压VS/D施加至源极/漏极区,将满足不等式“VSG<VS/D”的电压VSG施加至每一个选择栅极(部分选择栅极串120b),以及将满足不等式“VEG<VS/D”的电压VEG施加至每一个擦除栅极(部分擦除栅极串120c)。在本发明另一实施例中,将满足不等式“0V≤VEG<VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。
因此,在对应图1A与图1B所示的整个3D NAND快闪存储器阵列的擦除中,将电压VCG施加至每一条导线120a,将电压VS/D施加至源极/漏极区112a与112b,将电压VSG施加至每一条选择栅极串120b,以及将电压VEG施加至每一条擦除栅极串120c。
在第二实施例的一个例子中,VCG=0V,VS/D为约20V,VSG介于10V至20V之间,且VEG介于0V至16V之间。
在本实施例中,由于擦除晶体管位于源极/漏极区与选择栅极之间,因此电子-空穴对产生于擦除晶体管的通道区的边缘处。所产生的空穴将累积在通道层112中,使得通道层112的电平变高。因此,选择晶体管的起始电压偏移减小,且不会对NAND快闪存储器的后续操作产生不利的影响。
请参照图3,在本发明的第三实施例的擦除方法中,每一个选择栅极(部分选择栅极串120b)为浮置,且将电压VCG施加至每一个存储单元栅极(部分导线120a),将大于电压VCG的电压VS/D施加至源极/漏极区,以及将满足不等式“VEG≤VS/D”的电压VEG施加至每一个擦除栅极(部分擦除栅极串120c)。在本发明的另一实施例中,将满足不等式“0V≤VEG≤VS/D”的电压VEG施加至所述至少一个擦除晶体管的栅极。
因此,在对应图1A与图1B所示的整个3D NAND快闪存储器阵列的擦除中,每一条选择栅极串120b为浮置,且将电压VCG施加至每一条导线120a,将电压VS/D施加至源极/漏极区112a与112b,以及将电压VEG施加至每一条擦除栅极串120c。
在第三实施例的一个例子中,VCG=0V,VS/D为约20V,且VEG介于0V至16V之间。
在本实施例中,由于擦除晶体管位于源极/漏极区与选择栅极之间,因此电子-空穴对产生于擦除晶体管的通道区的边缘处。所产生的空穴将累积在通道层112中,使得通道层112的电平变高。因此,选择晶体管的起始电压偏移减小,且不会对NAND快闪存储器的后续操作产生不利的影响。
此外,在上述应用于本发明的NAND快闪存储器单元(具有擦除栅极)的第二实施例或第三实施例的擦除操作中,未经选择的区块中的全部的栅极(包括擦除栅极)可为浮置。
另一方面,在NAND快闪存储器单元的编程或读取中,未经选择的区块中的全部的擦除栅极可为浮置,且将正电压施加至经选择的区块中的全部的擦除栅极,且施加至未经选择的区块与经选择的区块中的存储单元栅极与选择栅极的电压与现有技术中所施加的电压相同。
图4是本发明第四实施例所示出的用以解决经受擦除的NAND快闪存储器单元的至少一个选择晶体管的起始电压偏移问题的方法的示意图。此方法应用至一般的NAND快闪存储器单元结构(不具有擦除晶体管)。
请参照图4,一般的NAND快闪存储器单元结构与图2或图3所示的结构不同,其不具有擦除晶体管。在此擦除操作的实施例中,将电压VCG施加至存储单元40的栅极,将大于电压VCG的电压VS/D施加至源极/漏极区,以及将满足不等式“0V<VSG≤VS/D”的电压VSG施加至每一个选择晶体管42的栅极。
在此实施例中,由于每一个选择晶体管42的栅极被施加满足不等式“0V<VSG≤VS/D”的电压VSG,因此电子-空穴对产生于选择晶体管42的通道区的边缘处。所产生的空穴将累积在通道层112中,使得通道层112的电平变高。由于选择栅极电压高于0V,因此选择栅极的起始电压偏移可减小。因此,NAND快闪存储器的后续操作不会受到不利的影响。
图5是本发明第五实施例所示出的用以解决经受擦除的一般的NAND快闪存储器单元结构(请参照图4)的至少一个选择晶体管的起始电压偏移问题的另一方法的示意图。此方法应用于一般的擦除操作之后,其中将电压VCG施加至存储单元的栅极与所述至少一个选择晶体管的栅极,且将大于电压VCG的电压VS/D施加至源极/漏极区。
请参照图5,在擦除操作(步骤510)之后,判定选择晶体管的Vt是否在可容许范围中(步骤520)。若选择晶体管的Vt经判定为在可容许范围之外,将选择晶体管再编程(步骤530),且此操作回到步骤520。若Vt经判定为在可容许范围中,则此操作结束。
在一实施例中,可容许范围高于αV(α>0),且再编程可包括将电子注入所述至少一个选择晶体管的电荷捕捉层中。
利用本发明的第五实施例的方法,可排除由擦除所导致的选择晶体管的起始电压偏移,使得NAND快闪存储器的后续操作不会受到不利的影响。
图6A是应用本发明的第四实施例或第五实施例的方法的一般3DNAND快闪存储器阵列的剖面示意图。
本发明的第四实施例与第五实施例的方法可以应用于各种一般的NAND快闪存储器结构,例如一般的3D NAND快闪存储器阵列(其剖面示意图如图6A所示)。图6B是沿图6A中的V I-V I’剖面的一般的3D NAND快闪存储器阵列中的NAND快闪存储器单元的剖面示意图。
请参照图6A与图6B,一般的3D NAND快闪存储器阵列不同于本发明的第一实施例的结构,其不具有擦除栅极串与擦除晶体管,而基底600、线形堆栈604、线形堆栈604中的绝缘层608与通道层612(包括位于源极/漏极区612a与612b之间的存储单元通道区612c)、电荷捕捉层616、导线620a、选择栅极串620b、介电层624、存储单元60以及选择晶体管62相似于第一实施例中的类似物(标号100、104、108、112、116、120a、120b、124、20以及22)。
当本发明的第四实施例的方法应用于3D NAND快闪存储器阵列时,将电压VCG施加至导线620a或存储单元60的栅极,将大于电压VCG的电压VS/D施加至源极/漏极区612a与612b,以及将满足不等式“0V<VSG≤VS/D”的电压VSG施加至选择栅极串620b或选择晶体管62的栅极。
通过应用本发明的任一实施例,经受擦除的快闪存储器单元或阵列的选择晶体管的起始电压偏移可被减小。因此,NAND快闪存储器的后续操作不会受到不利的影响。
本发明第二实施例和第五实施例的方法亦可应用于在绝缘层上半导体(semiconductor-on-insulator,SOI)基板上的介电电荷捕捉结构中具有使用SiN或另一构件的电荷存储层以存储电子的NAND快闪存储器、垂直通道(vertical-channel)3D NAND快闪存储器(例如BiCS)以及没有基底接点(substrate contact)的其他类型的NAND快闪存储器。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (17)
1.一种NAND快闪存储器单元,其特征在于,包括:
包括串联连接的多个存储单元的存储单元串;
两源极/漏极区,耦接至该存储单元串的两端;
至少一选择晶体管,耦接于该存储单元串的一端与该些源极/漏极区中的一者之间,用以选择该存储单元串;以及
至少一擦除晶体管,耦接于该至少一选择晶体管与该些源极/漏极区中的一者之间,用以减少该至少一选择晶体管的起始电压偏移。
2.根据权利要求1所述的NAND快闪存储器单元,其特征在于,该至少一选择晶体管包括分别耦接至该存储单元串的两端的一第一选择晶体管与一第二选择晶体管,且该至少一擦除晶体管包括分别耦接至该第一选择晶体管与该第二选择晶体管的一第一擦除晶体管与一第二擦除晶体管。
3.根据权利要求1所述的NAND快闪存储器单元,其特征在于,该些存储单元、该至少一选择晶体管与该至少一擦除晶体管皆分别具有一电荷捕捉层。
4.根据权利要求3所述的NAND快闪存储器单元,其特征在于,该电荷捕捉层包括氧化硅-氮化硅-氧化硅复合层。
5.根据权利要求1所述的NAND快闪存储器单元,其特征在于,该些存储单元的栅极耦接至第一电压源,该至少一选择晶体管的栅极耦接至第二电压源,且该至少一擦除晶体管的栅极耦接至第三电压源,其中该第一电压源、该第二电压源与该第三电压源彼此不同。
6.一种用于擦除权利要求3中所述的NAND快闪存储器单元的方法,其特征在于,包括:
将电压VCG施加至该些存储单元的栅极,将大于该电压VCG的电压VS/D施加至该些源极/漏极区,将满足不等式“VSG<VS/D”的电压VSG施加至该至少一选择晶体管的栅极,以及将满足不等式“VEG<VS/D”的电压VEG施加至该至少一擦除晶体管的栅极。
7.一种用于擦除权利要求3中所述NAND快闪存储器单元的方法,其特征在于,包括:
将该至少一选择晶体管的栅极浮置,以及将电压VCG施加至该些存储单元的栅极,将大于该电压VCG的电压VS/D施加至该些源极/漏极区,以及将满足不等式“VEG≤VS/D”的电压VEG施加至该至少一擦除晶体管的栅极。
8.一种三维NAND快闪存储器阵列,其特征在于,包括:
平行排列的多个线形堆栈,每一线形堆栈包括交替堆栈的多个绝缘层与多个通道层,其中每一通道层具有两个源极/漏极区,该些源极/漏极区分别位于该通道层的两个末端部分中;
电荷捕捉层,覆盖每一线形堆栈;
多个导线,跨越该些线形堆栈且延伸进入该些线形堆栈之间,其中该些导线的位于该些通道层中的一者旁的部分、该通道层以及该电荷捕捉层位于该通道层旁的部分构成包括多个存储单元的存储单元串;
至少一选择栅极串,邻近该些导线,跨越该些线形堆栈且延伸进入该些线形堆栈之间,其中该至少一个选择栅极串的位于该些通道层中的一者旁的部分、该通道层以及该电荷捕捉层的位于该通道层旁的部分构成一选择晶体管,该选择晶体管用于选择该些存储单元的目标串;以及
至少一擦除栅极串,邻近该至少一选择栅极串,跨越该些线形堆栈且延伸进入该些线形堆栈之间,其中该至少一选择栅极串位于该些导线与该至少一擦除栅极串之间,且该至少一擦除栅极串用以减少该选择晶体管的起始电压偏移。
9.根据权利要求8所述的三维NAND快闪存储器阵列,其特征在于,该至少一选择栅极串包括一第一选择栅极串与一第二选择栅极串,该第一选择栅极串与该第二选择栅极串分别位于该些导线的两侧,且该至少一擦除栅极串包括一第一擦除栅极串与一第二擦除栅极串,该第一擦除栅极串与该第二擦除栅极串分别邻近该第一选择栅极串与该第二选择栅极串。
10.根据权利要求8所述的三维NAND快闪存储器阵列,其特征在于,该电荷捕捉层包括氧化硅-氮化硅-氧化硅复合层。
11.根据权利要求8所述的三维NAND快闪存储器阵列,其特征在于,该些导线、该至少一选择栅极串与该至少一擦除栅极串分别耦接至不同的电压源。
12.一种用于擦除权利要求8中所述的三维NAND快闪存储器阵列的方法,其特征在于,包括:
将电压VCG施加至该些导线,将大于该电压VCG的电压VS/D施加至该些源极/漏极区,将满足不等式“VSG<VS/D”的电压VSG施加至该至少一选择栅极串,以及将满足不等式“VEG<VS/D”的电压VEG施加至该至少一擦除栅极串。
13.一种用于擦除权利要求8中所述的三维NAND快闪存储器阵列的方法,其特征在于,包括:
将该至少一选择栅极串浮置,以及将电压VCG施加至该些导线,将大于该电压VCG的电压VS/D施加至该些源极/漏极区,以及将满足不等式“VEG≤VS/D”的电压VEG施加至该至少一擦除栅极串。
14.一种用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法,其特征在于,该NAND快闪存储器单元包括包括串联连接的多个存储单元的存储单元串、分别耦接至该存储单元串的两端的两源极/漏极区以及耦接于该存储单元串的一端与该些源极/漏极区中的一者之间的至少一选择晶体管,其中该至少一选择晶体管具有一栅极,该用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法包括:
提供电压VSG,用以施加至该至少一选择晶体管的该栅极;
提供电压VS/D,用以施加至该些源极/漏极区;
在擦除时将满足不等式“VSG≤VS/D”的该电压VSG施加至该至少一选择晶体管的该栅极。
15.一种用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法,其特征在于,该NAND快闪存储器单元包括包括串联连接的多个存储单元的存储单元串、分别耦接至该存储单元串的两端的多个源极/漏极区以及耦接于该存储单元串的一端与该些源极/漏极区中的一者之间的至少一选择晶体管,其中该些存储单元与该至少一选择晶体管中的每一个都具有电荷捕捉层,以及
其中在擦除操作中,将电压VCG施加至该些存储单元的栅极与该至少一选择晶体管的栅极,且将正向高于电压VCG的电压VS/D施加至该些源极/漏极区,
所述用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法包括在擦除操作之后,
a)判定该选择晶体管的起始电压是否在可容许范围中;以及
b)若该选择晶体管的起始电压在该可容许范围之外,将该选择晶体管再编程以及回到步骤a),或者若该选择晶体管的起始电压在该可容许范围中则结束。
16.根据权利要求15所述的用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法,其特征在于,将该选择晶体管再编程包括将电子注入该选择晶体管的该电荷捕捉层中。
17.根据权利要求15所述的用于减少经受擦除的NAND快闪存储器单元的至少一选择晶体管的起始电压偏移的方法,其中该可容许范围高于αV,其中α>0。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/361,916 | 2012-01-30 | ||
US13/361,916 US8755227B2 (en) | 2012-01-30 | 2012-01-30 | NAND flash memory unit, NAND flash memory array, and methods for operating them |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103226973A true CN103226973A (zh) | 2013-07-31 |
CN103226973B CN103226973B (zh) | 2016-08-24 |
Family
ID=48837389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210256041.8A Active CN103226973B (zh) | 2012-01-30 | 2012-07-23 | Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8755227B2 (zh) |
JP (2) | JP5842296B2 (zh) |
CN (1) | CN103226973B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104934065A (zh) * | 2014-03-17 | 2015-09-23 | 株式会社东芝 | 非易失性半导体存储装置 |
CN105529332A (zh) * | 2016-01-12 | 2016-04-27 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
CN105719695A (zh) * | 2014-12-18 | 2016-06-29 | 桑迪士克科技股份有限公司 | 用于在闪速存储器中的擦除禁止的时域斜坡率控制 |
CN105914210A (zh) * | 2015-02-19 | 2016-08-31 | 旺宏电子股份有限公司 | 用于三维与非门闪存的存储器装置及其操作方法 |
CN106169307A (zh) * | 2015-05-21 | 2016-11-30 | 三星电子株式会社 | 三维半导体存储器装置及其操作方法 |
CN108573731A (zh) * | 2017-03-14 | 2018-09-25 | 力晶科技股份有限公司 | 快闪存储器装置及其更新方法 |
CN109690776A (zh) * | 2018-12-07 | 2019-04-26 | 长江存储科技有限责任公司 | 新型3d nand存储器件及其形成方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011114503A1 (ja) * | 2010-03-19 | 2011-09-22 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR101149619B1 (ko) * | 2010-11-19 | 2012-05-25 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US20150048434A1 (en) * | 2013-08-16 | 2015-02-19 | Conversant Intellectual Property Management Inc | Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors |
US10141322B2 (en) | 2013-12-17 | 2018-11-27 | Intel Corporation | Metal floating gate composite 3D NAND memory devices and associated methods |
US9236393B1 (en) | 2014-09-24 | 2016-01-12 | Sandisk Technologies Inc. | 3D NAND memory with socketed floating gate cells |
US9431411B1 (en) | 2014-09-24 | 2016-08-30 | Sandisk Technologies Llc | Efficient process for 3D NAND memory with socketed floating gate cells |
US9419006B2 (en) | 2014-09-24 | 2016-08-16 | Sandisk Technologies Llc | Process for 3D NAND memory with socketed floating gate cells |
US9496272B2 (en) * | 2014-09-24 | 2016-11-15 | Sandisk Technologies Llc | 3D memory having NAND strings switched by transistors with elongated polysilicon gates |
US9916237B2 (en) | 2014-12-12 | 2018-03-13 | Sandisk Technologies Llc | Model based configuration parameter management |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9753657B2 (en) * | 2015-09-18 | 2017-09-05 | Sandisk Technologies Llc | Dynamic reconditioning of charge trapped based memory |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US9875034B2 (en) | 2016-04-07 | 2018-01-23 | International Business Machines Corporation | Delaying programming requests in flash memory |
US10223004B2 (en) | 2016-04-07 | 2019-03-05 | International Business Machines Corporation | Parallel read and writes in 3D flash memory |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
US9911754B1 (en) * | 2016-10-07 | 2018-03-06 | Macronix International Co., Ltd. | 3D memory structure |
US10269439B2 (en) | 2017-03-28 | 2019-04-23 | Western Digital Technologies, Inc. | Post write erase conditioning |
US10600468B2 (en) * | 2018-08-13 | 2020-03-24 | Wuxi Petabyte Technologies Co, Ltd. | Methods for operating ferroelectric memory cells each having multiple capacitors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832046A (zh) * | 2004-12-27 | 2006-09-13 | 海力士半导体有限公司 | 闪存存储器器件 |
US20060227613A1 (en) * | 2005-04-11 | 2006-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and method of preventing hot electron program disturb phenomenon |
CN101630531A (zh) * | 2008-06-23 | 2010-01-20 | 三星电子株式会社 | 非易失性存储器设备及非易失性存储器设备的擦除方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3831538C2 (de) * | 1987-09-18 | 1996-03-28 | Toshiba Kawasaki Kk | Elektrisch löschbare und programmierbare Halbleiter-Speichervorrichtung |
KR0170714B1 (ko) * | 1995-12-20 | 1999-03-30 | 김광호 | 낸드형 플래쉬 메모리 소자 및 그 구동방법 |
WO2004061863A2 (en) | 2002-12-31 | 2004-07-22 | Matrix Semiconductor, Inc. | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
JP4537680B2 (ja) | 2003-08-04 | 2010-09-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法、製造方法、半導体集積回路及びシステム |
JP4316453B2 (ja) * | 2004-09-07 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置 |
JP4654671B2 (ja) | 2004-11-29 | 2011-03-23 | ソニー株式会社 | 半導体記憶装置 |
US7450418B2 (en) * | 2006-04-12 | 2008-11-11 | Ememory Technology Inc. | Non-volatile memory and operating method thereof |
KR20090010481A (ko) * | 2007-07-23 | 2009-01-30 | 삼성전자주식회사 | 선택 트랜지스터를 프로그램하는 낸드 플래시 메모리 장치및 그것의 프로그램 방법 |
US7668013B2 (en) * | 2008-02-07 | 2010-02-23 | Silicon Storage Technology, Inc. | Method for erasing a flash memory cell or an array of such cells having improved erase coupling ratio |
KR20090120205A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 동작 방법 |
JP2009283799A (ja) | 2008-05-26 | 2009-12-03 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR101481575B1 (ko) * | 2008-08-25 | 2015-01-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 구동 방법 |
JP4856203B2 (ja) * | 2009-03-23 | 2012-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2010143306A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
US8541832B2 (en) * | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
JP2011054267A (ja) | 2009-09-03 | 2011-03-17 | Samsung Electronics Co Ltd | 垂直構造の不揮発性メモリ装置及びその動作方法 |
JP5297342B2 (ja) | 2009-11-02 | 2013-09-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
TWI492432B (zh) * | 2009-12-17 | 2015-07-11 | Hitachi Ltd | Semiconductor memory device and manufacturing method thereof |
JP2011170956A (ja) * | 2010-02-18 | 2011-09-01 | Samsung Electronics Co Ltd | 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム |
KR20110098119A (ko) * | 2010-02-26 | 2011-09-01 | 삼성전자주식회사 | 메모리 셀 어레이의 셀 스트링 |
WO2011114503A1 (ja) | 2010-03-19 | 2011-09-22 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2011198435A (ja) | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2012000442A1 (zh) * | 2010-06-30 | 2012-01-05 | 中国科学院微电子研究所 | 三维多值非挥发存储器及其制备方法 |
JP2012146350A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20120327714A1 (en) | 2011-06-23 | 2012-12-27 | Macronix International Co., Ltd. | Memory Architecture of 3D Array With Diode in Memory String |
KR101855169B1 (ko) * | 2011-10-13 | 2018-05-09 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
KR20130076372A (ko) * | 2011-12-28 | 2013-07-08 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법 |
-
2012
- 2012-01-30 US US13/361,916 patent/US8755227B2/en active Active
- 2012-07-23 JP JP2012162932A patent/JP5842296B2/ja active Active
- 2012-07-23 CN CN201210256041.8A patent/CN103226973B/zh active Active
-
2014
- 2014-05-05 US US14/269,212 patent/US9123418B2/en active Active
-
2015
- 2015-09-04 JP JP2015174959A patent/JP2016015193A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1832046A (zh) * | 2004-12-27 | 2006-09-13 | 海力士半导体有限公司 | 闪存存储器器件 |
US20060227613A1 (en) * | 2005-04-11 | 2006-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and method of preventing hot electron program disturb phenomenon |
CN101630531A (zh) * | 2008-06-23 | 2010-01-20 | 三星电子株式会社 | 非易失性存储器设备及非易失性存储器设备的擦除方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104934065B (zh) * | 2014-03-17 | 2019-02-01 | 东芝存储器株式会社 | 非易失性半导体存储装置 |
CN104934065A (zh) * | 2014-03-17 | 2015-09-23 | 株式会社东芝 | 非易失性半导体存储装置 |
CN105719695B (zh) * | 2014-12-18 | 2020-03-31 | 桑迪士克科技有限责任公司 | 非易失性存储器电路和操作该非易失性存储器电路的方法 |
CN105719695A (zh) * | 2014-12-18 | 2016-06-29 | 桑迪士克科技股份有限公司 | 用于在闪速存储器中的擦除禁止的时域斜坡率控制 |
CN105914210A (zh) * | 2015-02-19 | 2016-08-31 | 旺宏电子股份有限公司 | 用于三维与非门闪存的存储器装置及其操作方法 |
CN105914210B (zh) * | 2015-02-19 | 2019-03-29 | 旺宏电子股份有限公司 | 用于三维与非门闪存的存储器装置及其操作方法 |
CN106169307A (zh) * | 2015-05-21 | 2016-11-30 | 三星电子株式会社 | 三维半导体存储器装置及其操作方法 |
CN106169307B (zh) * | 2015-05-21 | 2021-03-19 | 三星电子株式会社 | 三维半导体存储器装置及其操作方法 |
CN105529332B (zh) * | 2016-01-12 | 2018-12-11 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
CN105529332A (zh) * | 2016-01-12 | 2016-04-27 | 清华大学 | 一种解码型垂直栅3d nand及其形成方法 |
CN108573731A (zh) * | 2017-03-14 | 2018-09-25 | 力晶科技股份有限公司 | 快闪存储器装置及其更新方法 |
CN108573731B (zh) * | 2017-03-14 | 2020-12-18 | 力晶积成电子制造股份有限公司 | 快闪存储器装置及其更新方法 |
CN109690776A (zh) * | 2018-12-07 | 2019-04-26 | 长江存储科技有限责任公司 | 新型3d nand存储器件及其形成方法 |
CN109690776B (zh) * | 2018-12-07 | 2020-01-10 | 长江存储科技有限责任公司 | 新型3d nand存储器件及其形成方法 |
US10950623B2 (en) | 2018-12-07 | 2021-03-16 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
US11404441B2 (en) | 2018-12-07 | 2022-08-02 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
US11430811B2 (en) | 2018-12-07 | 2022-08-30 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device with select gate cut |
US11825656B2 (en) | 2018-12-07 | 2023-11-21 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
US20140239380A1 (en) | 2014-08-28 |
US9123418B2 (en) | 2015-09-01 |
JP2013157074A (ja) | 2013-08-15 |
JP5842296B2 (ja) | 2016-01-13 |
JP2016015193A (ja) | 2016-01-28 |
CN103226973B (zh) | 2016-08-24 |
US8755227B2 (en) | 2014-06-17 |
US20130194871A1 (en) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103226973A (zh) | Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 | |
US10461095B2 (en) | Ferroelectric non-volatile memory | |
US6518126B2 (en) | Method of forming and operating trench split gate non-volatile flash memory cell structure | |
KR102629970B1 (ko) | 3차원 반도체 메모리 장치 및 그 동작 방법 | |
US6992929B2 (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
CN101192626B (zh) | 存储器件 | |
US10734408B2 (en) | Ferroelectric non-volatile memory | |
KR100964759B1 (ko) | 불휘발성 반도체 기억 장치 | |
CN105895636A (zh) | 电荷俘获非易失性存储器件及其制造方法和操作方法 | |
US10453862B1 (en) | Ferroelectric non-volatile memory | |
JPH022178A (ja) | メモリ装置 | |
US20060291281A1 (en) | Non-volatile memory, manufacturing and operating method thereof | |
US20070063268A1 (en) | Non-volatile memory, and operation and fabrication of the same | |
US10115737B2 (en) | Charge storage region in non-volatile memory | |
US20090242965A1 (en) | Memory cell device having vertical channel and double gate structure | |
US9627394B1 (en) | Nonvolatile memory cells having lateral coupling structure and memory cell arrays using the same | |
TW201605024A (zh) | 非易失性記憶體裝置的單位單元、非易失性記憶體裝置的單元陣列及製造其之方法 | |
US8581326B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
US6735124B1 (en) | Flash memory device having four-bit cells | |
US8592889B1 (en) | Memory structure | |
TWI495048B (zh) | Nand快閃記憶體單元、nand快閃記憶體陣列及其操作方法 | |
Seo et al. | The 3-dimensional vertical FG NAND flash memory cell arrays with the novel electrical S/D technique using the extended sidewall control gate (ESCG) | |
US7911852B2 (en) | Nonvolatile semiconductor memory device and operation method thereof | |
US7714374B2 (en) | Structure and fabrication method of flash memory | |
CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |