CN103067012A - 对电流信号进行采样的电流模式电路及方法 - Google Patents

对电流信号进行采样的电流模式电路及方法 Download PDF

Info

Publication number
CN103067012A
CN103067012A CN2012104697608A CN201210469760A CN103067012A CN 103067012 A CN103067012 A CN 103067012A CN 2012104697608 A CN2012104697608 A CN 2012104697608A CN 201210469760 A CN201210469760 A CN 201210469760A CN 103067012 A CN103067012 A CN 103067012A
Authority
CN
China
Prior art keywords
node
circuit
current
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104697608A
Other languages
English (en)
Other versions
CN103067012B (zh
Inventor
伊恩·朱斯欧·代迪克
加文·朗伯斯·艾伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN103067012A publication Critical patent/CN103067012A/zh
Application granted granted Critical
Publication of CN103067012B publication Critical patent/CN103067012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H03M1/0881—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by forcing a gradual change from one output level to the next, e.g. soft-start
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/126—Multi-rate systems, i.e. adaptive to different fixed sampling rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。

Description

对电流信号进行采样的电流模式电路及方法
本申请是申请日为2010年1月25日，申请人为富士通半导体股份有限公司，题为“采样”的发明专利申请No.201010105439.2的分案申请。 
技术领域
本发明涉及用于对输入信号进行采样的电路和方法，例如用于对输入模拟信号进行采样的电路和方法。尤其但非唯一地，本发明涉及模拟到数字电路和方法。 
背景技术
用于实现模拟到数字转换器（ADC）的体系结构一般属于三种类别中的一种，即低到中速（例如，积分和过采样ADC）、中速（例如，算术ADC）、以及高速（例如，时间交织（time-interleaved）ADC）。通常，随着ADC的速度提高，会发现其精度下降。 
时间交织ADC所基于的主要思想是通过并行操作许多子ADC来获得甚高速模拟到数字转换。已知的时间交织ADC的示例在W.C.Black,Jr.和D.A.Hodges所著的“Time-Interleaved Converter Arrays”，IEEE Journal of Solid-State Circuits，第15卷，第1022至1029页，1980年12月和K.Poulton,J.J.Corcoran和T.Hornak所著的“A 1-GHz 6-bit ADC System”，IEEE Journal of Solid-State Circuits，第22卷，第962至970页，1987年12月中公开。 
图1是大体上可被认为等同于以上引用的已知示例的时间交织ADC 1的示意图。ADC 1包括第一采样和保持（S/H）电路2、四个第二S/H电路4、四个N位ADC 6和一数字复用器8。 
第一S/H电路2受时钟θ0控制，第二S/H电路4受时钟θ1至θ4控制。时钟θ0是时钟θ1至θ4的4倍那么快，并且时钟θ1至θ4相对于彼此有 延迟，延迟量为时钟θ0的周期。因此，ADC 6依次接收以时钟θ0的速率采样的输入信号VIN的样本，从而一个ADC 6接收的样本与另一个ADC 6接收的样本时间交织。此方法的益处在于，四个ADC 6可以按输入采样频率的速率的四分之一来操作。 
ADC 6的数字输出在数字复用器8中被复用在一起，并且被输出作为表示输入到第一S/H电路2中的原始模拟输入信号VIN的数字信号。 
很明显，第一S/H电路2是关键的（因为其必须具有的操作频率），而在四个第二S/H电路4中有可能容忍相当大的抖动（相位噪声），因为此时已经取得样本了。结果，第一S/H电路2有时以离硅（off-silicon）的方式实现，以便获得更高的性能，例如使用GaAs技术来实现。 
在Peter Schvan等人所著的“A 24GS/s 6b ADC in 90nm CMOS”，ISSCC 2008，Session 30，Data-Converter Techniques，30.3，2008IEEE International Solid-State Circuits Conference，第544、545和634页中公开了一种改进的时间交织ADC。图2是大体上可被认为等同于该ISSCC论文中公开的ADC的时间交织ADC 10的示意图。 
ADC 10包括四个跟踪和保持（T/H）电路、四个ADC库（ADC bank）14、四个解复用器16、以及一数字复用器18。ADC 10的整体体系结构与ADC 1的相当。这样，T/H电路12以时间交织方式、按整体采样频率的四分之一操作。 
ADC库14被用于将接收到的样本转换成数字信号。ADC库14可各自包括多个时间交织子ADC电路，以使得这些ADC电路能够以比T/H电路12更低的速率操作，从而把每个传入信号解复用为多个输出信号。解复用器16可进行进一步的解复用。解复用器16的数字输出最终在数字复用器18中被复用在一起，并且被输出作为表示被输入到T/H电路12中的原始模拟输入信号VIN的数字信号。 
因此将会明了，现有的用于诸如图2的ADC 10之类的超高速ADC的体系结构是交织的T/H电路的阵列，用于取得初始样本，其后是解复用/采样和保持电路，这些电路驱动低速子ADC阵列。这种现有的ADC电路是电压模式电路。 
该体系结构的一个问题是它尤其难以（甚至不可能）获得不同的前端T/H通道之间的增益和偏离（采样时间）匹配、不同的解复用器/采样和保持通道之间的增益匹配、以及子ADC之间的增益/线性度/偏移量匹配。任何失配在频域中表现为尖刺和镜像，在时域中表现为固定式样噪声。即使能够提供某种修整采样延迟的手段，测量这些延迟误差仍然是困难的，因为这些误差太小了，以至于无法直接测量。 
另一个问题在于从前端T/H电路实现足够的速度和线性度，因为这些需要非常高的带宽和低失真。问题不仅在于静态线性度，还在于采样开关中的动态线性度，因为任何依赖于信号的开关延迟都会在高频输入信号上引入失真。 
另一个主要问题是，为了在采样门中获得高速度、低电容和更低功率，必须使用非常小的器件，这意味着随机失配非常大并且难以补偿。因此很难在高频下获得良好的输入匹配，并且存在相当大的依赖于信号的开关回扫，这会导致失真。 
为了帮助理解所涉及的设计困难，对于20GHz的输入信号，为了维持6位的ENOB（有效位数），T/H采样时间需要被交织到理想样本实例的0.1ps精度内。这是无法通过设计来实现的，因此需要校准。然而，无法例如通过测量时钟-延迟差异来以足够的精度直接测量时间，从而一般需要施加校准信号，以便能够通过最小化FFT尖刺来（以非常小的步长）调节定时。即使能够做到这一点，生成并分布多个高速采样时钟并且提供精细的延迟时间调整也是很困难的并且消耗大量功率。 
为了更好地理解，将更详细地考虑在诸如图2的ADC 10之类的现有的时间交织ADC中的以上问题。 
图3是可用于ADC 10的T/H电路12中的电路20的示意图。电路20包括电阻21、晶体管22、时钟缓冲器24、信号缓冲器26、以及电容器28。通常，模拟输入电压VIN通过在时钟信号CLK的控制下通过晶体管22而被采样，并且这个采样的电压被临时存储在电容器28中，然后经由缓冲器26被电路的其余部分使用。 
想要在高采样率下操作这种电路的愿望对其操作施加了相当大的压 力。例如，为了在希望的56GS/s的采样率下操作，时钟脉冲的宽度需要大约为17ps（如图3所示）。 
这种快速操作还使得小晶体管22（例如，具有小于1平方微米的栅极面积）和小电容器28（例如，具有大约几fF的电容C）成为必要。在这样小的尺寸下，在ADC的不同采样电路20之间晶体管22中（例如，寄生电容和导通电阻RON中）和电容器28中的失配变得相当大。 
另外，电阻21一般被提供来给出希望的输入阻抗（例如，50Ω），并且为了维持良好的输入匹配，电容器28的阻抗在所关注频率下必须远高于电阻21的阻抗（例如是其10倍）。例如，在20GHz下，对于500Ω的阻抗，电容器28可能需要具有16fF区域中的电容。在如此微小的尺寸下，T/H电路的电容器28之间的失配可能是非常大的。 
另外，在这种高时钟速率下，回转率（slew rate）变得相当大。图4是一时钟信号在从其高电平VDD（数字“1”）下降到其低电平VSS（数字“0”）时的放大图。图4中还示出了在最大和最小信号值之间波动的示例性输入信号VIN。虽然图4中的信号没有按比例示出，但是应当明了，在信号VIN的可能输入值的范围中（最大、中点和最小值由黑点指示），可能存在时钟信号CLK的下述值的相应范围（同样，相应的最大、中间和最小的这种值由黑点指示）：晶体管22在这些值处将会开关。这是因为晶体管的开关点依赖于栅极-源极电压VGS，而VGS依赖于VCLK-VIN。时钟信号CLK值的这个范围导致了开关定时误差ΔT的依赖于输入信号（VIN）的范围，如图4所示。 
图5是可用于进一步理解这种与回转率相关并且依赖于输入的定时误差的影响的示图。时钟信号CLK被示为理想正弦波，另外还有对其下降缘处的时钟偏离的示意性指示（下降缘被认为是关键的，从而为了简单，没有指示出上升缘上的偏离）。 
沿着图5的下半部分中示出的输入信号（VIN）波形，黑点表示与以上时钟波形中的时钟下降缘相对应的期望样本点。然而，通过与图4比较将会明了，假定电路被设计为当输入信号VIN处于其范围的中点时正确地取得样本，则当VIN处于其范围的正一半中时所取得的样本将会被提早取 得，提早量为依赖于输入信号的量，而相反，当VIN处于其范围的负一半中时所取得的样本将会被推迟取得，推迟量同样是依赖于输入信号的量。时钟偏离、相位噪声（抖动）、幅度噪声以及晶体管和电容器的失配使这些问题更复杂，从而导致了最终的ADC输出中的高失真，即低ENOB。 
这种失配以及这种时钟回转、偏离和抖动的影响可以被总结为：导致延迟失配（主要由时钟生成和采样电路导致）、增益失配（主要由采样和解复用电路导致）、以及滚降（roll-off）或带宽失配（同样，主要由采样和解复用电路导致）。 
图6是指示出增益失配G和滚降失配R的影响的频率响应图。这种失配可能意味着ADC的整体频率响应不可预测。 
图2的ADC体系结构的另一个问题涉及校准的问题。在理论上是不可能向ADC施加已知的测试信号并考查ADC的输出以帮助校准的。例如可通过执行FFT并随后考查所得到的频率响应来考查输出信号。例如，注意到希望的56GS/s ADC，图7在其上半部分中示出了在给定56GHz的整体ADC采样频率、因此给定28GHz的整体ADC奈奎斯特频率的情况下的示例性理想输出FFT踪迹。对于此示例，假定四路采样器交织，其中每个采样器在14GHz的采样频率（即，56GHz的四分之一）下操作。 
假定在没有任何其他信号的情况下将1GHz的测试信号施加到ADC的输入。图7的上半部图中可以看到1GHz下的踪迹，及其关于14、28、42和56GHz频率的镜像，这是预期到的。 
从而，在理论上，可通过施加测试信号并且执行校准以实现希望的频率响应来执行校准。然而，FFT处理就处理时间、功率消耗和复杂度而言是代价高昂的。另外，在操作期间，采样电路不接收具有如图7的上半部图中那样的简单频率响应的信号。取而代之，操作期间的输入信号将具有如图7的下半部图中所示的频谱。在操作期间执行校准因而可能会极为复杂，从而迫使在ADC离线期间执行校准。不希望为执行校准需要使ADC（例如正用于以太网连接中）离线。 
L.Richard Carley和Tamal Muckherjee所著的论文“High-Speed Low-Power Integrating CMOS Sample-and-Hold Amplifier Architecture”，IEEE 1995Custom Integrated Circuits Conference，第543至546页公开了一种用于采样和保持（S&H）放大器的“电流模式”采样体系结构，其使得由于采样时钟抖动和孔径时间导致的误差减小。这些减小的误差使得与具有相同采样率的传统“电压模式”S&H相比，功率可以降低。该采样器使用开关逻辑电平时钟来驱动电路，以试图得到“方形的”理想采样脉冲。它还使用跨导级来执行V-I转换，这导致电路遭遇噪声和失真。跨导门的输入阻抗是电容性的，这意味着电路的输入匹配性能较差。 
希望解决上述问题中的一个或多个。希望提供能够实现失真性能改善、功率消耗降低、电路尺寸减小和采样率提高中的一个或多个的采样和模拟到数字转换电路、方法和技术。 
发明内容
根据本发明第一方面的一实施例，提供了用于对电流信号进行采样的电流模式电路，该电路包括：第一节点，被配置为被施加以电流信号；X个第二节点，能够沿着相应的路径导通性地连接到所述第一节点；以及导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包，其中：X是大于或等于3的整数；并且导引装置包括：控制信号生成装置，被配置为生成X个时间交织正弦型控制信号；以及开关装置，沿着所述路径分布并被配置为依据X个正弦型控制信号来执行这种控制。 
本发明的实施例基于电流亦即在电流域中执行采样。即，在本发明的实施例中，信号中存储的任何信息内容都是由这些信号的电流电平来表示的。在这种电路的操作中，电流是独立变量，而电压是依赖于电流的；电流是原因，而电压是效果。这种实施例可被结合到电压模式电路中或者与电压模式电路结合使用。 
当X个（其中X≥3）路径被利用相应的X个时间交织控制信号来加以控制时，可能会认为使用开关逻辑电平时钟信号来作为这些控制信号是适当的（注意到先前考虑的电路）。这种时钟信号例如可被认为是硬开关式时钟信号或者方波型时钟信号。在此情况下，可能必须使用各自具有 100/X%占空因数的时钟信号来实现所要求的100/X%占空因数的脉冲，以控制X个路径。例如，当X=4时，可能必须使用各自具有25%占空因数的时钟信号来实现所要求的25%占空因数的脉冲，以控制这四个路径。对这种控制信号的使用可能意味着，在高频下（例如，在10GHz以上时）是很难甚至不可能使用电路的。 
与之不同，在本发明的本方面的实施例中，X个时间交织控制信号是正弦型控制信号。结果，可以提供100/X%占空因数的脉冲来控制X个路径，但是每个控制信号本身具有通常有50%占空因数的形状（正弦型信号天生就是如此）。例如，当X=4时，可以使用各自具有50%占空因数的4个时间交织正弦型控制信号来形成25%占空因数的脉冲，以控制这四个路径。通过使用正弦型控制信号，控制信号生成的压力放松了，这在考虑高频操作时尤为有利。在特定的操作频率（例如采样率，采样率可能是生成这种电荷包的速率）下，方波型开关逻辑电平时钟信号与本方面的正弦型控制信号相比要求高得多的频率成分。换句话说，在控制信号的特定基频下，正弦型信号（例如，升余弦信号）具有较低的回转率，并且是仅有的只具有基频处的内容的信号。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
控制信号可大体上是升余弦信号。例如，信号的形状可能只需要在信号的上部接近于理想升余弦信号的形状。控制信号可以被相对于彼此基本上均等地时间交织。 
在一种有利的实施例中，X可等于4。这样例如可使得能够很容易地与四相VCO（控制信号的一种便利的生成器）相兼容。 
导引装置可被配置为使得X个路径中的每一个被所述X个控制信号中不同的一个所控制。例如，导引装置可被配置为使得X个路径中的每一个在其控制信号处于其最大值或在其最大值附近时基本上是导通的，而在其控制信号处于其最小值或在其最小值附近时基本上是不导通的。导引装置可被配置为使得当所述控制信号中的两个具有相同的值时，其相应的路径具有基本上相同水平的导通。 
开关装置可包括每个路径的晶体管，并且对于每个路径，有关晶体管的连接方式可使得其沟道形成该路径的一部分并且其被该路径的控制信号所控制。这可以提供一种便利的控制路径的导通性的方式。晶体管可以是具有栅极端的MOSFET，并且对于每个路径，有关晶体管的栅极端可被连接来接收该路径的控制信号。 
电路还可包括能够操作来接收输入电压信号的输入节点，以及连接在输入节点和第一节点之间的转换装置，用于将输入电压信号转换成电流信号，该转换装置被配置为包括用于执行转换的电阻的无源电路。这可有利地使得电路能够被提供以电压信号（这是一种更便利的输入信号），尽管电路是在电流模式中操作的。 
当为了将所提供的输入电压信号转换成所要求的电流信号而执行V-I转换时，可能认为使用跨导级（即，有源的V-I转换电路）是适当的（注意到先前考虑的电路）。跨导级可用于提供真实的V-I转换，例如即使在要被施加以电流信号的节点处存在电压起伏的情况下也是如此。然而，这种跨导级的输入阻抗往往是电容性的（跨导门），因此在其操作中具有带宽限度。因此，对这种跨导的使用在高频下（例如，在10GHz以上时）可能是很有问题的。在高频下，这种跨导级可能成为一个重大的噪声和失真成因，并且它还可能变得非常难以实现令人满意的输入匹配。 
在本发明的本方面的实施例中，作为无源转换装置的一部分，在输入节点和第一节点之间设置了电阻，以将输入电压信号转换成电流信号。这与上述的认为使用有源跨导级适当的先前想法形成对照。这种无源转换装置可被配置为具有电阻性输入阻抗，并且因此本方面的无源V-I转换级可被用在非常高的频率下，而不会造成重大的噪声或失真，因为能够实现恒定的输入阻抗。在本方面的实际实施例中，已经发现，第一节点处的电压起伏足够地小，使得仍然允许实现充分高程度的线性。 
转换装置可包括电阻器网络，该电阻器网络具有所述电阻并且被配置为使得输入节点随着频率变化具有基本恒定的输入阻抗。第一节点可具有电容性输入阻抗（例如由该节点上的寄生电容引起），并且该网络可包括被配置为针对第一节点处的电容性输入阻抗进行补偿的电感。 
该网络可被配置为使得所述第一节点处的电压波动对将输入电压信号转换成电流信号的转换的影响被按比例减小。例如，该网络可具有执行这种按比例减小的电势分配器配置。 
电路可包括生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。这种特性例如可以是包的峰值或者包的面积（即，构成包的电荷的量）。这种样本值例如可以是数字样本值，这些数字样本值可被输出到数字信号处理器（DSP）或其他计算设备。 
电路可包括校准装置，该校准装置能够操作来组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值，并且依据所述（一个或多个）组合样本值来校准电路的操作。 
随着时间的流逝，从统计上而言，可以预期，通过第二节点中的一个的样本值的组合（例如，平均值）可能与通过第二节点中的另一个的样本值的这种组合相同。这假定了电流信号携带着信息信号，例如其值随着时间的流逝而（伪随机地）变化的典型数据信号。这还假定了电路正确地操作。 
因此，假定电流信号确实携带着这种信息信号，则如上所述的样本值的组合之间或者组合与基准值之间的任何差异都可能表征着电路操作的误差，并且这种差异可被有利地用来控制电路的操作，以减小或消除这种误差（即，校准电路的操作）。 
因为这种校准利用了“实际”样本值，即在电路处于使用中时根据所施加的信息信号生成的样本值，因此可以在电路处于实际使用中时执行校准，即无需为了执行校准而使其“下线”或“离线”。 
校准装置可能能够操作来组合随着时间的流逝一所述第二节点的样本值以为该节点创建组合样本值，并且依据在该组合样本值和一基准值之间进行的比较来校准电路的操作。这种组合例如可以是求和或取平均组合。 
校准装置可能能够操作来组合随着时间的流逝一个所述第二节点的样本值以为该节点创建组合样本值，并且组合随着时间的流逝另一所述第二节点的样本值以为该另一节点创建组合样本值，并且依据在这些组合样本 值之间进行的比较来校准电路的操作。校准装置可能能够操作来对于每个所述第二节点，组合随着时间的流逝该第二节点的样本值以创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。这种比较例如可包括寻找这些组合样本值之间的差异，并且对于所述第二节点的不同组合查看这些差异之间的关系。 
校准装置可能能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准。 
例如，校准装置可能能够操作来对控制信号的相位和/或幅值进行控制，以执行所述校准。在一个实施例中，导引装置被配置为使得每个所述第二节点到第一节点的导通性连接受它的所述控制信号的控制；校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且校准装置能够操作来控制这些候选节点之一或两者的控制信号的相位和/或幅值，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
作为另一示例，校准装置可能能够操作来控制所述开关装置对所述控制信号的依赖性，以执行所述校准。在一个实施例中，开关装置包括每个路径的晶体管；对于每个路径，有关晶体管的连接方式使得其沟道形成该路径的一部分并且使得其受该路径的第二节点的控制信号的控制；校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且校准装置能够操作来控制这些候选节点之一或两者的路径上的晶体管的栅极和/或体电压，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
该电路可包括校准装置，该校准装置能够操作来分析样本值或样本值中的一些并且依据这种分析来校准电路的操作。 
在先前考虑的电路中，供开关装置使用的控制信号往往是具有快速时钟边缘的时钟信号，例如开关逻辑电平时钟信号，比如方波。这样，开关装置的开关操作对于开关装置的不同开关之间的失配和用于控制开关装置 的不同控制信号之间的失配的影响不敏感或者免疫。 
与之不同，本发明的本方面的实施例使用了正弦型控制信号。正弦型信号的幅值随着时间的流逝从其最大值非常缓慢地变到其最小值。即，对于具有特定的基频的控制信号，正弦型信号具有较低的回转率并且是仅有的只具有基频处的内容的信号。这样，可以使开关装置的开关操作对开关装置的不同开关之间的失配和用于控制开关装置的不同控制信号之间的失配的敏感性达到最高限度。换句话说，通过使用正弦型信号，可以使从失配的变化到输出样本值的变化的增益达到最高限度。这种敏感性可以有利地用于校准电路的操作，以针对失配进行补偿。即，可以分析样本值并基于该分析来校准操作。 
该电路可被配置为具有树形结构，其中：第一节点是树形结构的根节点；第二节点是树形结构的第一层节点，其中每一个能够直接地导通性地连接到根节点；该电路对于每个第一层节点还包括树形结构的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点；并且导引装置能够操作来控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
通过按树形结构（具有根节点、第一层节点和对于每个第一层节点的后续层节点，其中构成开关装置的开关沿着路径分布在节点之间）布置节点，可以允许所执行的开关的规格从一层到后续层相继变得更放松。例如，假定从根节点到第一层节点的路径被按次序或顺序循环经过（为了传送包），并且假定有X个第一层节点，于是包通过第一层节点的速率是包通过根节点的速率的1/X。另外，将此示例扩展到下一层节点（后续层节点的一部分或全部），然后假定对于每个第一层节点存在N个第二层节点，那么包通过第二层节点的速率是包通过其第一层节点的速率的1/N，并且是包通过根节点的速率的1/(X.N)。 
在一个实施例中，导引装置能够操作来使用所述正弦型控制信号来控制根节点和第一层节点之间的连接；控制信号生成装置能够操作来生成多个时间交织开关逻辑控制信号；并且导引装置能够操作来使用开关逻辑控 制信号来控制第一层节点和后续层节点之间的连接。与用于控制根节点和第一层节点之间的连接的控制信号相比，用于控制第一层节点和后续层节点之间的连接的控制信号具有更大的峰到峰电压和/或更长的导通时间。 
生成装置可能能够操作来基于通过所述后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。 
该电路可包括连接到除第一节点外的所述节点的复位装置，该复位装置能够操作来在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
通过在一节点的包之间的时段期间使该节点处的电压电势等于预定的值，可以减小否则可能由于该节点处的寄生电容上存储的不同量的残余电荷（例如，来自先前的电荷包）而导致的误差。在一个实施例中，复位装置可能能够操作来使得该节点的电压电势在该节点的相继的包之间返回到相同值。 
该电路可包括多个所述复位装置，其中每一个用于一个不同的这种除第一节点之外的节点。对于每个除第一节点之外的这种节点，可以有一所述的复位装置。使每个这种节点的电压电势返回到的值对于每个节点可以是不同的，或者对于每个节点是基本相同的。 
该电路可被配置用于对互补的第一和第二所述电流信号进行采样。在一个实施例中，该电路包括互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样。每个这种部分可包括这样的第一节点、第二节点和导引装置，并且该电路还可包括复位装置，该复位装置连接到第一部分的所述第二节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
通过使互补节点对之间的电压电势差等于预定值，在这些节点的包之间的时段期间，可以减小否则可能由于这些节点的寄生电容上存储的不同量的残余电荷（例如，来自先前的电荷包）而导致的误差。 
复位装置可连接到该对互补节点的两个节点。复位装置可能能够操作 来将该对互补节点中的节点或两个节点（例如，经由一电容器）连接到一基准电势（例如，地电源（ground supply）），以尝试使电势差等于预定值。复位装置可能能够操作来使该对互补节点中的节点处于彼此相同的电势。复位装置可连接在该对互补节点之间，并且可能能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。复位装置可能能够操作来使得该对互补节点中的节点或两个（每个）节点的电压电势在相继的包之间返回到相同的值。可设置多个这种复位装置，其中每一个用于一个不同的这种互补节点对。 
每个部分可包括生成装置，用于基于通过该部分的第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
该电路可被配置用于对互补的第一和第二所述电流信号进行采样例如，该电路可包括互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样。在一个实施例中，每个所述部分包括这样的第一节点、第二节点和导引装置，每个所述部分被配置成树形结构，并且对于每个所述部分，第一节点是树形结构的根节点，第二节点是树形结构的第一层节点，其中每一个能够直接地导通性地连接到该部分的根节点，并且该部分对于每个第一层节点还包括其树形结构的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点。在这样的实施例中，导引装置可能能够操作来控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。在这样的实施例中，该电路还可包括复位装置，该复位装置连接到第一部分的所述第一节点或后续层节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电势差等于预定的值。 
复位装置可连接到该对互补节点中的两个节点。复位装置可能能够操作来将该对互补节点中的节点或两个节点（例如经由电容器）连接到一基准电势（例如，地电源），以尝试使电势差等于预定值。复位装置可能能 够操作来使该对互补节点中的节点处于彼此相同的电势。复位装置可连接在该对互补节点之间，并且可能能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。复位装置可能能够操作来使得该对互补节点中的节点或两个（每个）节点的电压电势在相继的包之间返回到相同的值。可以设置多个这样的复位装置，其中每一个用于一个不同的这种互补节点对。 
该电路可包括生成装置，用于基于通过该部分的后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
根据本发明的第二方面的实施例，提供了用于对电流信号进行采样的电流模式电路，该电路包括：第一节点，被配置为被施加以电流信号；多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点；导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值；以及校准装置，能够操作来组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值，并且依据所述（一个或多个）组合样本值来校准电路的操作。 
这种组合例如可以通过求和或取平均来进行。 
随着时间的流逝，从统计上而言，可以预期，通过第二节点中的一个的样本值的组合（例如，平均值）可能与通过第二节点中的另一个的样本值的这种组合相同。这假定了电流信号携带着信息信号，例如其值随着时间的流逝而（伪随机地）变化的典型数据信号。这还假定了电路正确地操作。 
因此，假定电流信号确实携带着这种信息信号，则如上所述的样本值的组合之间或者组合与基准值之间的任何差异都可能表征着电路操作的误差，并且这种差异可被有利地用来控制电路的操作，以减小或消除这种误差（即，校准电路的操作）。 
因为这种校准利用了“实际”样本值，即在电路处于使用中时根据所施加的信息信号生成的样本值，因此可以在电路处于实际使用中时执行校准，即无需为了执行校准而使其“下线”。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
校准装置可能能够操作来组合随着时间的流逝一所述第二节点的样本值以为该节点创建组合样本值，并且依据在该组合样本值和一基准值之间进行的比较来校准电路的操作。校准装置可能能够操作来组合随着时间的流逝一个所述第二节点的样本值以为该节点创建组合样本值，并且组合随着时间的流逝另一所述第二节点的样本值以为该另一节点创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。校准装置可能能够操作来对于每个所述第二节点，组合随着时间的流逝该第二节点的样本值以创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。这种比较例如可包括寻找这些组合样本值之间的差异，并且对于所述第二节点的不同组合查看这些差异之间的关系。 
导引装置可包括：控制信号生成装置，该控制信号生成装置被配置为生成一组时间交织控制信号，其中对于每个所述第二节点有一个该控制信号；以及开关装置，该开关装置沿着所述路径分布并被配置为依据控制信号来执行对连接的这种控制。在此情况下，校准装置可能能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准。 
校准装置可能能够操作来对控制信号的相位和/或幅值进行控制，以执行所述校准。在一个实施例中，可能是：导引装置被配置为使得每个所述第二节点到第一节点的导通性连接受它的所述控制信号的控制；校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且校准装置能够操作来控制这些候选节点之一或两者的控制信号的相位和/或幅值，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
校准装置可能能够操作来控制所述开关装置对所述控制信号的依赖 性，以执行所述校准。在一个实施例中，可能是：开关装置包括每个路径的晶体管；对于每个路径，有关晶体管的连接方式使得其沟道形成该路径的一部分并且使得其受该路径的第二节点的控制信号的控制；校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且校准装置能够操作来控制这些候选节点之一或两者的路径上的晶体管的栅极和/或体电压，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
根据本发明的第三方面的实施例，提供了用于对电流信号进行采样的电流模式电路，该电路包括：第一节点，被配置为被施加以电流信号；多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点；导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值，其中：导引装置包括：被配置为生成基本上为正弦型的控制信号的控制信号生成装置，以及沿着所述路径分布并被配置为依据正弦型控制信号来执行这种控制的开关装置；并且该电路还包括校准装置，该校准装置能够操作来分析样本值或样本值中的一些并且依据这种分析来校准电路的操作。 
在先前考虑的电路中，供开关装置使用的控制信号往往是具有快速时钟边缘的时钟信号，例如开关逻辑电平时钟信号，比如方波。这样，开关装置的开关操作对于开关装置的不同开关之间的失配和用于控制开关装置的不同控制信号之间的失配的影响不敏感或者免疫。 
与之不同，本发明的本方面的实施例使用了正弦型控制信号。正弦型信号的幅值随着时间的流逝从其最大值非常缓慢地变到其最小值。即，对于具有特定的基频的控制信号，正弦型信号具有较低的回转率并且是仅有的只具有基频处的内容的信号。这样，可以使开关装置的开关操作对开关装置的不同开关之间的失配和用于控制开关装置的不同控制信号之间的失配的敏感性达到最高限度。换句话说，通过使用正弦型信号，可以使从失 配的变化到输出样本值的变化的增益达到最高限度。这种敏感性可以有利地用于校准电路的操作，以针对失配进行补偿。即，可以分析样本值并基于该分析来校准操作。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
校准装置可能能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准，如上所述。 
根据本发明的第四方面的实施例，提供了用于对电流信号进行采样的电流模式电路，该电路包括：一根节点，被配置为被施加以电流信号；多个第一层节点，其中每一个能够直接地导通性地连接到根节点；对于每个第一层节点的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点；以及导引装置，用于控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
通过按树形结构（具有根节点、第一层节点和对于每个第一层节点的后续层节点，其中构成开关装置的开关沿着路径分布在节点之间）布置节点，可以允许所执行的开关的规格从一层到后续层相继变得更放松。例如，假定从根节点到第一层节点的路径被按次序或顺序循环经过（为了传送包），并且假定有X个第一层节点，于是包通过第一层节点的速率是包通过根节点的速率的1/X。另外，将此示例扩展到下一层节点（后续层节点的一部分或全部），然后假定对于每个第一层节点存在N个第二层节点，那么包通过第二层节点的速率是包通过其第一层节点的速率的1/N，并且是包通过根节点的速率的1/(X.N)。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
导引装置可能能够操作来使用所述正弦型控制信号来控制根节点和第一层节点之间的连接，并且使用开关逻辑控制信号来控制第一层节点和后续层节点之间的连接。与用于控制根节点和第一层节点之间的连接的控制信号相比，用于控制第一层节点和后续层节点之间的连接的控制信号具有 更大的峰到峰电压和/或更长的导通时间。 
这种电路还可包括生成装置，该生成装置能够操作来基于通过所述后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。 
根据本发明的第五方面的实施例，提供了用于对电流信号进行采样的电流模式电路，该电路包括：第一节点，被配置为被施加以电流信号；多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点；导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及连接到所述第二节点的复位装置，该复位装置能够操作来在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
通过在这些节点的包之间的时段期间使节点处的电压电势等于预定的值，可以减小否则可能由于该节点处的寄生电容上存储的不同量的残余电荷（例如，来自先前的电荷包）而导致的误差。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
复位装置可能能够操作来使得该第二节点的电压电势在该节点的相继的包之间返回到相同值。该电路可包括多个这种复位装置，其中每一个用于一个不同的这种第二节点。可以为每个第二节点提供一个这样的复位装置。 
根据本发明的第六方面的实施例，提供了用于对互补的第一和第二电流信号进行采样的电流模式电路，该电路包括：互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括：一第一节点，被配置为被施加以用于该部分的电流信号；多个第二节点，能够沿着相应的路径导通性地连接到该部分的第一节点；以及导引装置，用于控制该部分的第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的电流信号的不同电荷包；以及复位装置，其连接到第一部分的所述第二节点中的至少一个和第二部分的互补节点，并且在该 对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
通过使互补节点对之间的电压电势差等于预定值，在这些节点的包之间的时段期间，可以减小否则可能由于这些节点的寄生电容上存储的不同量的残余电荷（例如，来自先前的电荷包）而导致的误差。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
复位装置可连接到该对互补节点中的两个节点。复位装置可能能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。复位装置可能能够操作来使该对互补节点中的节点处于彼此相同的电势。复位装置可连接在该对互补节点之间，并且可能能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。复位装置可能能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。可以设置多个这样的复位装置，其中每一个用于一个不同的这种互补节点对。对于每对互补节点，可以设置一个这样的复位装置。 
在这种电路中，每个所述部分可包括生成装置，用于基于通过该部分的第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
根据本发明的第七方面的实施例，提供了用于对互补的第一和第二电流信号进行采样的电流模式电路，该电路包括：互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括：一根节点，被配置为被施加以用于该部分的电流信号；多个第一层节点，其中每一个能够直接地导通性地连接到该部分的根节点；对于该部分的每个第一层节点的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到该部分的根节点；以及导引装置，用于控制该部分的根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的所述电流信号的不同电荷包；以及复位装置，该 复位装置连接到第一部分的所述第一节点或后续层节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
通过使互补节点对之间的电压电势差等于预定值，在这些节点的包之间的时段期间，可以减小否则可能由于这些节点的寄生电容上存储的不同量的残余电荷（例如，来自先前的电荷包）而导致的误差。 
以下是与本方面相关的可选特征，然而这些特征可与这里公开的其他电路方面的特征结合提供。 
复位装置可连接到该对互补节点中的两个节点。复位装置可能能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。复位装置可能能够操作来使该对互补节点中的节点处于彼此相同的电势。复位装置可连接在所述一对互补节点之间，并且可能能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。复位装置可能能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。可以设置多个这样的复位装置，其中每一个用于一个不同的这种互补节点对。对于每对互补节点可设置一个这样的复位装置。 
在该电路中，每个所述部分可包括：生成装置，用于基于通过该部分的后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
根据本发明的第八方面的实施例，提供了模拟到数字转换电路，其包括根据本发明的任何前述方面的电路。根据本发明的第九方面的实施例，提供了集成电路，其包括根据本发明的任何前述方面的电路。根据本发明的第十方面的实施例，提供了一种IC芯片，其包括根据本发明的任何前述方面的电路。 
根据本发明的第十一方面的实施例，提供了一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的X个第二节点，该方法包括：依据X个时间交织正弦型控制信号来控制第一节点和第 二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包，其中：X是大于或等于3的整数。 
根据本发明的第十二方面的实施例，提供了一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括：控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值；组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值；以及依据所述（一个或多个）组合样本值来校准电路的操作。 
根据本发明的第十三方面的实施例，提供了一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括：生成基本上为正弦型的控制信号；依据正弦型控制信号来控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值；分析样本值或样本值中的一些；以及依据这种分析来校准电路的操作。 
根据本发明的第十四方面的实施例，提供了一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的根节点、其中每一个能够直接地导通性地连接到根节点的多个第一层节点，以及对于每个第一层节点的多个后续层节点，这多个后续层节点中的每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点，该方法包括：控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
根据本发明的第十五方面的实施例，提供了一种在电流模式电路中对互补的第一和第二电流信号进行采样的方法，该电路具有互补的第一和第 二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括被配置为被施加以用于该部分的电流信号的一第一节点和能够沿着相应的路径导通性地连接到该部分的第一节点的多个第二节点，该方法包括：对于每个所述部分，控制该部分的第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的电流信号的不同电荷包；以及对于第一部分的一所述第二节点和第二部分的互补节点中的至少一个，在该对互补节点的包之间的时段期间，尝试使这两个节点之间的电压电势差等于预定的值。 
根据本发明的第十六方面的实施例，提供了一种在电流模式电路中对互补的第一和第二电流信号进行采样的方法，该电路具有互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括被配置为被施加以用于该部分的电流信号的一根节点、其中每一个能够直接地导通性地连接到该部分的根节点的多个第一层节点、以及对于该部分的每个第一层节点的多个后续层节点，这多个后续层节点中的每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到该部分的根节点，该方法包括：对于每个所述部分，控制该部分的根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的所述电流信号的不同电荷包；以及对于第一部分的一所述第一节点或后续层节点和第二部分的互补节点中的至少一个，在该对互补节点的包之间的时段期间，尝试使这两个节点之间的电压电势差等于预定的值。 
根据本发明的第十七方面的实施例，提供了一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括：控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及对于一所述第二节点，在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
装置（电路）方面的特征同样适用于方法方面，反之亦然。一个电路方面的特征（例如那些被指定为可选特征的特征）可以结合其他电路方面的特征来提供。 
本发明延及如上所述的IC芯片、包括这种IC芯片的电路板、以及包括这种电路板的通信网络（例如，互联网光纤网络和无线网络）和这种网络的网络设备。 
附图说明
现在将以示例方式参考附图，附图中： 
图1是已知的时间交织ADC的示意图； 
图2是另一种已知的时间交织ADC的示意图； 
图3是T/H电路的示意图； 
图4是时钟信号的放大图，用于理解回转率的影响； 
图5是可用于理解与回转率相关的且依赖于输入的定时误差的影响的示图； 
图6是指示出增益失配G和滚降失配R的影响的频率响应图； 
图7的上半部分给出了理想FFT踪迹，下部部分给出了输入信号的示例性频谱； 
图8是电流模式采样电路的示意图； 
图9是体现本发明的模拟到数字电路的示意图； 
图10是体现本发明的四相位电流模式采样器的示意电路图； 
图11示出了时钟信号θ0至θ3和输出电流IOUTA至IOUTD的示意波形； 
图12示出了时钟信号θ0至θ3的波形以及电流IOUTA、IOUTB和IOUTD的部分波形； 
图13示出了随着ITAIL增大和减小，IOUTA至IOUTD的波形； 
图14和15给出了仿真结果，以证明本发明实施例的操作； 
图16是体现本发明的采样电路的示例性实现方式的示意图； 
图17是图9的ADC电路的一些部分的示意图； 
图18是可用于理解图17的解复用器的操作的示意图； 
图19是可用于理解图9的ADC库的操作原理的示意图； 
图20是可用于理解SAR电路在本发明实施例中的可能应用的示意图； 
图21是可用于理解图9的ADC电路的可能布局的示意图； 
图22是可用于理解本发明实施例中使用的校准技术的概念的示意图； 
图23是图12中的波形的部分重复，另外还有表示VCO定时误差的信号； 
图24是图12中的波形的部分重复，另外还有表示采样开关之一中的阈值电压误差的信号； 
图25是采样器开关的示意图，用于示出修整电压如何可被施加到其体终端； 
图26和27给出了图9的ADC电路的完整实现的仿真结果；并且 
图28是图9的ADC电路的一些部分的示意图，可用于理解可能的改进。 
具体实施方式
在描述本发明的详细实施例之前，将首先探索本发明实施例的一般概念。 
先前考虑的ADC体系结构，例如以上参考图1至7描述的那些，大多基于电压亦即在电压域中执行采样和解复用。即，在这种体系结构中，信号中存储的任何信息内容都是由这些信号的电压电平来表示的。在这种电路的操作中，电压是独立变量，而电流是依赖于电压的。换句话说，电压是原因，而电流是效果。这种ADC电路因此被认为是电压模式电路。与之不同，本发明的实施例基于电流亦即在电流域中执行采样和解复用。即，在本发明的实施例中，信号中存储的任何信息内容都是由这些信号的电流电平来表示的。在这种电路的操作中，电流是独立变量，而电压是依赖于电流的；电流是原因，而电压是效果。体现本发明的ADC电路因此 可被认为是电流模式电路，但它当然可被结合到电压模式电路中或者与电压模式电路结合使用。体现本发明的电路可以作为集成电路的一部分或全部来提供，例如以IC芯片的形式提供。本发明还可扩展到包括这种IC芯片的电路板。 
一般而言，本发明的实施例以电流作为输入信号（即，电流幅值携带信息内容的信号），并且利用n相位正弦波时钟将该电流分割成n个时间交织的脉冲流，每个脉冲流处于总采样率的1/n。由于本发明实施例中的信息内容是由脉冲或包的大小来表示的，并且脉冲的大小以电荷量的形式来衡量（因为Q=∫Idt），因此这种电路可被认为是“电流模式”电路，并且“电流模式”一词应当被相应地解释。确实，电流模式采样本身是已知的，但是，将会变得清楚的是，由于这里公开的本发明实施例，得到了相当大的超过且优于这种已知采样技术的益处。 
图8是采样电路30的示意图。电路30具有一输入节点IN和多个相关联的输出节点OUT1至OUTn。 
输入节点适合于以电流32的形式接收输入信号，电流32的幅值表示输入信号所携带的信息。因此，虽然在图8中为了简单起见电流32的幅值是稳定的，但是应当理解，幅值可以波动，以例如携带数据信号。 
电路30包括路由（或导引）装置33，用于随着时间的流逝将接收到的电流32路由到不同的所述输出节点（OUT1至OUTn）。在此情况下，路由装置33可操作以用于以按步有序方式、与时钟信号（未示出）同步地将电流32路由到不同的输出节点OUT1至OUTn。例如，路由装置33可操作以用于将输入节点IN连接到输出节点OUT1，然后到输出节点OUT2，依此类推，直到输出节点OUTn，然后返回到输出节点OUT1。这样，路由装置33在输出节点中循环，以使得电流32实际上以按时间的方式被分配到分别在输出节点OUT1至OUTn处接收的样本（或部分）341至34n中。 
路由装置33可以将其连接从一个输出节点改变到下一个，使得没有两个输入节点会同时连接到输入节点。或者，就像这里公开的本发明实施例中那样，路由装置33可以逐渐将其连接从一个输出节点改变到下一 个，使得存在这样的时段，其中不止一个输出节点连接到输入节点。 
电路30还可包括生成装置（未示出），用于基于在输出节点OUT1至OUTn处接收到的样本或脉冲341至34n来生成输出值，这些输出值指示出输入信号（电流32）的与所述电流样本341至34n相对应的部分的输入值。从而，例如，如果生成装置可操作以用于输出数字输出值，则电路30可被配置为执行模拟到数字转换。 
图9是体现本发明的模拟到数字电路40的示意图。电路40包括采样器42、电压控制振荡器（VCO）44、解复用器46、ADC库48、数字单元50、以及校准单元52。 
采样器42被配置为执行四路或四相位时间交织，以便将输入电流IIN分割成四个时间交织的样本流A至D。为此，VCO 44是四相VCO，其可操作以用于例如以四个升余弦信号的形式输出四个相位相差90°的时钟信号。VCO 44例如可以是共享的14GHz四相VCO，以使得电路40能够具有56GS/s的整体采样率。 
流A至D中的每一个包括如图9所示串联连接在一起的解复用器46和ADC库48。采样器像先前实施例中那样在电流模式中操作，因此，流A至D实际上是源自（并且一起构成）输入电流IIN的电流脉冲的四个时间交织的流，每个流具有为整体采样率的四分之一的采样率。继续56GS/s的示例性整体采样率，流A至D中的每一个可具有14GS/s的采样率。 
作为示例，关注流A，电流脉冲的流首先被n路解复用器46进行解复用。解复用器46是电流导引的解复用器，并且其执行与采样器42类似的功能，从而将流A分割成n个时间交织的流，每个流具有等于整体采样率的1/4n的采样率。继续56GS/s的示例性整体采样率，来自解复用器46的n个输出流可各自具有14/n GS/s的采样率。如果n是例如80或160，则解复用器46的输出流可分别具有175MS/s或87.5MS/s的采样率。解复用器46可在单一一级中或者在一系列级中执行1:n解复用。例如，在n=80的情况下，解复用器46可利用第一1:8级以及其后的第二1:10级来执行1:n解复用。 
从解复用器46输出的n个流传递到ADC库48中，ADC库48包含n个ADC子单元，每个ADC子单元可操作以用于将其传入脉冲流转换成数字信号，例如转换成8位数字值。因此，n个数字流从ADC库48传递到数字单元50。在n=80的情况下，ADC子单元的转换速率将是整体采样率的1/320那么慢。 
流B、C和D的操作方式类似于流A，因此重复的描述被省略。在n=80的上述情况下，可认为电路40包括分割在四个ADC库48中的320个ADC子单元。 
各含n个数字流的四组从而被输入到数字单元50中，数字单元50复用这些流，以产生表示模拟输入信号即电流IIN的单个数字输出信号。就示意而言这种产生单个数字输出的想法可能是成立的，但在实际实现中，可能最好并行地从ADC库输出数字输出信号。 
校准单元52被连接以从数字单元50接收一个或多个信号，并且基于该信号，确定要被施加到采样器42、VCO 44、解复用器46和ADC库48中的一个或多个的控制信号。正如从下文中将清楚的，最好在采样器42上执行校准，这正是从校准单元52到采样器42的输出在图9中被示为实线箭头而不是虚线箭头的原因。 
通过考虑图10至27将清楚关于电路40的操作和相关益处的更多细节。 
图10是体现本发明的四相位（即，多相位）电流模式（电流导引）采样器42的示意电路图。虽然在图9中示出了单端输入信号，即电流IIN，但应当明了，例如，为了利用共模干扰抑制，也可使用差分输入信号。因此，在电路40中实际上可复制采样器42、解复用器46和ADC库48，以支持这种差分信号法，然而，为了简单起见在图9中省略了这种复制。返回图10，采样器42被配置为接收这种差分输入电流信号，在这里它被建模为电流源IIN，其幅值随着输入信号而变化。 
由于差分信号技术，采样器42实际上对于两个差分输入具有两个匹配的（或者对应的或互补的）部分54和56。因此，存在在部分54中的第一组输出流IOUTA至IOUTD，以及第二组匹配输出流IOUTBA至 IOUTBD，其中IOUTB指的是 
Figure BDA00002428259600281
并且其中IOUTA与IOUTBA配对，IOUTB与IOUTBB配对，依此类推。 
作为示例，关注第一部分54（因为第二部分56的操作方式类似于第一部分54），设置了四个n沟道MOSFET 58A至58D（即，每个流或路径一个），其源极端在共尾节点（common tail node）60处连接在一起。 
上述电流源IIN连接在共尾节点60与部分56的等同共尾节点66之间。另一个电流源IDC 62连接在共尾节点60与地电源之间，并且传送恒定DC电流IDC。四个晶体管58A至58D的栅极端分别由从VCO 54提供的四个时钟信号θ0至θ3驱动。 
如上所述，部分56在结构上类似于部分54，因此包括晶体管64A至64D、共尾节点66以及电流源IDC 68。 
现在将参考图11至16来说明采样器42的操作。 
图11在上半部图中示出了时钟信号θ0至θ3的示意波形，并且在下半部图中示出了相应的输出电流IOUTA至IOUTD的示意波形。 
时钟信号θ0至θ3是以四个电压波形的形式从VCO 44提供的时间交织升余弦波形。此情况下使用四个时钟信号是由于ADC电路40的四路交织设计，但是应当明了，在另外的实施例中，对于输入电流信号的三路或更多路分割，可以使用三个或更多个时间交织时钟信号。 
时钟信号θ0至θ3的相位彼此相差90°，从而θ0处于0°相位，θ1处于90°相位，θ2处于180°相位，并且θ3处于270°相位。 
在时钟信号θ0至θ3的控制下，采样电路42的作用是，输出电流IOUTA至IOUTD是电流脉冲的四个序列（流），每个序列中的脉冲系列具有与时钟信号θ0至θ3之一相同的周期，并且所有四个序列的脉冲一起被相互时间交织，作为按时钟信号之一的周期的四分之一（或者时钟信号之一的采样频率的四倍）的有效整体脉冲序列。 
图12在上半部图中示出了时钟信号θ0至θ3的更多波形，并且在下半部图中示出了电流IOUTA、IOUTB和IOUTD的部分波形（电流IOUTC未被示出），以用于更好地理解采样电路42的操作。 
如上所述，时钟信号θ0至θ3是时间交织的升（基本上）余弦波形，并 且彼此相位相差90°。所示出的时钟信号是正弦型的，但是不需要是严格理想的正弦型。正如将会清楚的，在本实施例中，与底部相比，在最上部分中波形的形状更重要。为了帮助进一步说明，在图12中以粗线突出显示了时钟信号θ0。 
时钟信号θ0至θ3分别控制采样器42中的晶体管58A至58D的栅极。因此，晶体管58A至58D被顺序地接通，然后被关断，使得当其中之一被关断时，按顺序的下一个被接通，并且当其中之一被完全接通时，其他的基本上被关断。 
因为基本上所有经由晶体管58A至58D进入节点60的电流都必须以电流ITAIL的形式离开该节点，于是任何时刻电流IOUTA至IOUTD的总和必须基本上等于ITAIL=IDC–IIN。上述栅极控制的作用因此是电流ITAIL被导引以顺序地经过晶体管58A至58D，其中这些晶体管被接通和关断，即，使得其中之一被关断，从而开始传送ITAIL的较小部分，按顺序的下一个被接通，从而开始传送ITAIL的更大部分，并且当其中之一被完全接通时，它基本上传送全部ITAIL，因为其他晶体管基本被关断了。 
这个作用在图12的下半部图中示出。为了简单起见只示出了输出电流IOUTA、IOUTB和IOUTD，然而所示出的波形式样以与图11所示类似的方式继续。为了与时钟信号的上半部图相比较，输出电流IOUTA（对应于时钟信号θ0）的波形被以粗线突出显示。 
为了理解图12的下半部图，在波形θ0上指示出三个点70、72和74，并且在波形IOUTA上指示出相应的三个点80、82和84。 
在点70处，波形θ0处于其峰值，即处于VDD，而其他时钟信号θ1至θ3远低于其峰值。因此，晶体管58A被完全接通，而晶体管58B至58D基本上被关断。因此，在相应的点80处，电流IOUTA等于ITAIL，而其他电流IOUTB和IOUTD（以及未示出的电流IOUTC）基本上等于0。 
在先于点70的点72处，波形θ0正朝着其峰值上升，但尚未达到其峰值。另外，在点72处，波形θ3正从其峰值下降。重要的是，在点72处，时钟信号θ3和θ0具有相等的值。因此，晶体管58D和58A的接通程度相同，因为它们的源极端是连接在一起的。在点72处，时钟信号θ1和θ2也 彼此相等并且足够地低，以确保晶体管58D和58C关断。因此，在这个时间点，电流ITAIL的一半流经晶体管58D，一半流经晶体管58A，如点82所示，从而IOUTD=IOUTA=(ITAIL)/2。 
点74等同于点72，只不过在这个点是晶体管58A和58B都接通。因此，在相应的点84，IOUTA=IOUTB=(ITAIL)/2。 
因此，应当明了，每个电流波形的三个点（例如，电流波形IOUTA的点80、82和84）在时间上相对于时钟波形是固定的，并且在幅值上相对于电流ITAIL是固定的。即，以IOUTA为例，在点80处，电流等于ITAIL，而在点82和84处，电流等于半ITAIL。点80、82和84的位置相对于时钟信号θ0至θ3是固定的。这对于电流IOUTB至IOUTD也成立。关注点70、72和74表明，对于本实施例而言，时钟信号的上部是重要的，而下部则不那么重要（从而，例如，下部的确切形状并不至关紧要）。 
因此，波形IOUTA至IOUTD的电流脉冲都具有相同的形状，并且该形状是由时钟信号的升余弦形状限定的。当ITAIL的值随输入电流IIN而波动时，脉冲也就是相应地按比例增大或减小。这一点可从图13看出，该图示出了当ITAIL增大并随后又减小时IOUTA至IOUTD的波形。脉冲的峰跟随ITAIL，并且两个相邻脉冲具有相等值的点（即，交叉点）跟随半ITAIL。 
此操作具有相当大的益处。 
因为采样脉冲都具有由升余弦时钟波形限定的相同形状，频率响应/滚降因此在数学上由余弦曲线限定，结果，从输入IIN到输出IOUT的模拟带宽非常高，通常大于100GHz。另外，电路中的尾节点（例如，图10中的节点60和66）处的电压电平在操作期间不会有很大波动。作为说明，在图10中，开关是在饱和区中操作的nMOS开关，其源极端连结在一起，以形成有关尾节点。因此，这些开关以具有低输入阻抗和高输出阻抗的共源共栅（cascode）的形式操作。因为尾节点处的电压电平不会随着输入信号而有很大移动，所以这些节点可被认为是虚拟地，并且对这些尾节点处的寄生电容的敏感性降低。在图3中，晶体管22必须驱动电容器28。因此存在高电阻和相对高的电容，从而给出相对低的带宽，并且由于电容器 28中的相当大的失配，带宽是不可预测的。与之不同，在本实施例中，nMOS开关不必驱动电容器28；它们具有较低的导通电阻，并且尾节点具有微小的寄生电容（尾节点对该寄生电容不敏感，如上所述）。这样就给出了精确且可重复的高带宽。总之，本实施例的电路是传送具有限定的形状的电流脉冲的快速模拟电路。该电路因此具有已知、可重复、精确且恒定的高带宽。因此，可以利用一滤波器（如下所述）来例如以数字方式针对该已知带宽进行补偿。正如从下文中将会清楚的，解复用器46的操作方式类似于采样器42，从而产生了采样和解复用电路上的这种高带宽精确操作。 
另外，采样电路42通过真实地经由不同的输出IOUTA至IOUTD导引幅值依赖于输入信号IIN的电流ITAIL来操作。输入电流ITAIL并不会（以电压模式ADC中电压被拷贝的方式）被从一级拷贝到另一级（解复用器46的结构和操作方法类似于采样电路42，从而形成了后续的这种级）。取而代之，被导引或路由经过电路的是实际电流ITAIL。所有电流ITAIL都通过并到达输出。注意，虽然在此情况下传统电流的流动方向是从输出到输入，但是对于从输入流动到输出的电流，原理是相同的，并且实际上，电流IOUTA至IOUTD的图线被示为正值（在例如图10中这些电流的方向被示为从输出到输入），以帮助从概念上理解电路的操作。总之，如果所有的“输出”电流被加在一起，则结果将与ITAIL相同。 
采样器42的此操作的另一优点在于该操作不会遭受很大的依赖于输入信号的采样延迟。正如从下文中将清楚并且上文已简要论述的，共尾节点60和66处的电压可被配置为在操作期间非常稳定，使其只容许大约50-70mV的起伏。采样定时如上所述完全由时钟信号θ0至θ3控制，（因为开关晶体管的源极端都被连结在一起）。因此，与早前参考图3至5说明的依赖于信号的延迟形成对照，IIN的变化不会导致任何依赖于信号的延迟。因此，也消除了相关的失真。 
假定时钟信号θ0至θ3是理想的，即没有幅度噪声和相位噪声（抖动），则任何误差都主要（即，忽略不重要的依赖于信号的误差）由开关晶体管之间的失配引起（而稍后将应对这种失配）。 
另一个优点在于，即使存在某些例如由于时钟偏离和/或失配引起的采样误差，输入电流ITAIL（其依赖于输入IIN）也仍必须在输出电流IOUTA至IOUTD之间分配。即，电流没有丢失；一般来说，所有进入的电流都必须出来。这个原则被证明对ADC电路40的校准操作尤其有用，下文中将详细描述这一点。 
因为在本实施例中使用了四个时间交织的正弦型时钟信号（在此情况下是升余弦），所以形成了驱动相应的四个开关（例如，图10中的开关58A至58D）所需的25%占空因数的脉冲，即使时钟信号本身（是正弦型的）天然地具有50%的占空因数。即，对于输入电流信号的X路分割（在上文中X=4），可以使用50%占空因数的正弦型时钟信号来产生100/X%占空因数的脉冲。与之不同，如果使用开关逻辑电平（硬开关式）时钟信号，则必须使用本身具有100/X%（在X=4的情况下为25%）占空因数的时钟信号来产生100/X%（在X=4的情况下为25%）占空因数的脉冲。因此，本实施例是有利的，尤其在考虑高频操作时更是如此，这是因为可以使用50%占空因数的时钟信号（即使当X=3或更大时）。 
采样电路42的另一个优点在于，晶体管的栅极可被直接驱动，而不需要中间缓冲器，例如图3中的缓冲器24。这是因为，VCO输出往往是正弦型的，并且本电路被配置为接受正弦型时钟信号。这种直接驱动可包括中间的AC耦合，例如经由电容器。利用这种直接驱动，采样电路42的晶体管的栅极电容可作为VCO内的必要电容的一部分被包括在VCO 44的设计中。因此，栅极电容实际上被吸收在VCO内，从而采样电路42就好像栅极电容为零那样操作。因此，有效地去除了栅极电容引起的开关延迟。另外，由于能够不使用诸如缓冲器24之类的缓冲器来生成方波（即，脉冲波或开关逻辑波），因此可以避免相关联的噪声和延迟失配。例如，如果需要四相方波，则将会需要四个具有相关联的失配的缓冲器。 
图14示出了采样电路42的仿真结果。为了仿真，电路42被配置为在56GS/s下操作，并且被提供以具有1GHz正弦波的形式的输入电流信号IIN。 
四个图中最上方那一个示出了四个时钟信号θ0至θ3，其中每一个是 14GHz升余弦信号，从而能够实现所希望的整体56GS/s的采样率。四个图中从顶部起的第二个示出了部分54的四个输出信号IOUTA至IOUTD，并且四个图中第三个示出了部分56的输出信号IOUTBA至IOUTBD的等同踪迹。最下方的图示出了差分输出信号的两个成分之间的差异，即，概括来说是IOUT-IOUTB。在这种差分电路中，希望的输出是“差异”信号。 
图15示出了图14的仿真结果的放大部分，其中更清楚地示出了脉冲形状和时钟信号。 
可以清楚看到所得到的固定脉冲形状。中间两个图中的脉冲的峰跟随ITAIL，从而在由DC电流源62和68限定的DC电平周围波动。用于仿真的电路成分值类似于图16的电路（在下文中描述）中使用的那些，只不过阻抗减半，电流源加倍，并且在输入VINP和VINM处串联设置了25Ω电阻器。这使得输入阻抗保持按指标，电压摆动保持相同，并且电流信号加倍。整体输入1GHz信号可被看作下方图的包络。输入信号由相继的脉冲的峰值以及相继的脉冲下的面积两者来表示；因为脉冲的限定形状，当面积加倍时峰值也加倍，反之亦然。 
如前所述，ADC电路40在电流域中操作，即，实际上作为电流模式ADC来操作。结果，所需要的输入信号是电流信号。然而，需要使用ADC或采样器的典型信号是电压域信号，其中所考查的变量是电压而不是电流。图16是采样电路42的示例性实现方式102的示意电路图，可以向该采样电路42施加输入差分电压信号。 
实现方式102类似于电路42，包括用于差分信号的所谓的“正”和“负”成分的两个部分54和56。与之前一样，部分54包括连接到共尾节点60的开关晶体管58A至58D，并且部分56包括连接到共尾节点66的开关晶体管64A至64D。 
实现方式102基本上通过以下方式来工作：接收输入电压信号并通过使用电阻来将接收到的输入电压信号无源地转换成等效的输入电流信号。实现方式102因此包括输入端104（VINP）和106（VINM），用于分别接收输入电压信号的“正”和“负”成分。 
输入端104和106各自经由电阻器110和电感器112连接到共享的端 子108。输入端104和输入端106还各自经由电阻器114连接到其相应的共尾节点60和66。共享端子108经由共享的DC电流源116连接到基准电势，该基准电势的电压电平低于VINP和VINM的电压电平，并且可能实际上是负的。 
一组示例性的电阻值在图16中示出。这些值是在假定下述示例性设计目标的情况下选择的：朝着开关晶体管（采样器开关）看入共尾节点60和66中每一个的输入阻抗是50Ω，并且看入输入端104和106中每一个的输入阻抗也是50Ω，如图16所示。另一个示例性目标是：当以65nm硅技术实现时，使电路具有从VIN到IOUT的大于100GHz的模拟带宽。 
通过将电阻器110设定为100Ω并将电阻器114设定为50Ω，可以获得在DC下为100Ω并且在高频下（例如，在100GHz下）为50Ω的朝着各个共尾节点60和66看入输入端104和106的阻抗Z1，在DC下为100Ω并且在高频下为无穷大的朝着共享端108看入输入端104和106的阻抗Z2，因此在整个带宽上在每个输入端104、106处获得50Ω的输入阻抗ZIN。这是因为，采样器开关在大约100GHz下看起来是电容性的，并且被尾部中的串联电感器112（大约100pH）所补偿。高频下无穷大的阻抗Z2的一个优点在于，共享节点108实际上充当AC地，从而使得共享电流源116中的电容被屏蔽在电路的操作之外。简单地说，电感112隔离了电流源116中的任何电容，因为它们彼此补偿。换句话说，因为电路是差分且平衡的，所以节点108处的电压不会有太大移动，因此在节点108处没有信号，并且该节点对电容不敏感。 
对于此设计，发现电路在DC至100GHz以上有希望的50Ω输入电阻，并且即使电阻具有+/-10%的容差（未修整），这也是可能的（即，输入电阻随着频率变化是稳定的）。即，电阻上的容差可能导致在将近频率响应的中部之处出现轻微的起伏，但是在实际实施例中这被认为是可接受的。还发现，通过例如以600mVpp信号的形式在两个输入端104和106之间施加电压输入，这在共尾节点60和66处给出了大约+/-75mV的起伏并且在IDC=6.5mA的情况下在采样开关中给出了大约+/-50%的电流调制。 
此电路设计的优点因此包括ZIN=50Ω，电流源116中的电容基本没有作用，并且带宽非常宽（大于100GHz）。另外，通过使用串联电阻器110和114，电路具有天生的ESD（静电放电）免疫，并且可以减少或者甚至去除电路输入管脚处的ESD二极管。另外，VIN共模大约为0，并且电流源116低于GND（如上所述），并且只需要低电流负电源，例如-1V。 
为了更好地明了由图16的V-I电路带来的优点，可以与在不知道本发明的情况下在ADC电路中可能看来更合适的V-I转换电路进行比较。具体而言，跨导级（即，有源V-I转换电路）是可考虑用于ADC电路中的一类V-I转换电路。跨导级例如可用于提供真实的V-I转换，即使在要被施加以电流信号的节点（例如，图16中的节点60）处存在预期的电压起伏的情况下也是如此。然而，这种有源跨导级的输入阻抗具有相对较低的带宽限度（例如，10GHz），从而使得在给定上述示例性目标（即，大于100GHz的希望带宽）的情况下它是不合适的。在高频下（例如，高于10GHz），这种跨导级可能成为一个重大的噪声和失真成因，并且还可能使得输入匹配不良。与之不同，本示例性实现方式102提供了随着频率变化具有基本上恒定的（即，电阻性的）输入阻抗的被动转换装置（在上述示例中，在DC至100GHz以上提供了50Ω的输入阻抗）。示例性的实现方式102使能实现良好的输入匹配，并且可用在高频下，而不会成为重大的噪声或失真成因。在本发明的实际实施例中，已经发现，尾节点（例如，图16中的节点60和66）处的起伏是可以容忍的，因为仍然可以实现程度足够的线性（例如，等于8的ENOB）。 
图17是ADC电路40的一些部分的示意电路图，可用于理解解复用器46的结构和操作。 
为了简单，只示出了采样电路42的一部分，其中使用了图16的实现方式102。即，只示出了“正”部分54，并且省略了该“正”部分54的元件以避免使图17过于复杂。 
关于解复用器46，只示出了用于输出IOUTA的解复用电路46。对于其他七个输出IOUTB至IOUTD以及IOUTBA至IOUTBD，也可提供类似的 电路。 
如图17所示，本实施例中的解复用器46由两级形成，即级46A和46B。第一级46A执行1:N解复用，第二级46B执行1:M解复用。 
级46A和46B一般具有与采样电路42的采样开关110的阵列相同的结构。即，每个级包括多个晶体管（在此情况下是n沟道MOSFET），其源极端在共尾节点处连接在一起。 
根据以上对采样电路42的描述，并且作为示例只考虑“正”部分54，将会明了，电路将输入电流IIN分割成X个时间交织的脉冲序列，其中在本实施例中X=4。在本实施例中，这些脉冲序列是在输出IOUTA至IOUTD处提供的。采样电路42从而可被认为是执行1:X解复用功能。同样，采样器42的每个输出可被级46A进一步进行1:N解复用，并且级46A的每个输出可被级46B进一步进行1:M解复用。 
在图17中只示出了一个完整的被解复用的路径。即，输入电流IIN被解复用以提供X个（在此情况下X=4）输出IOUTA至IOUTD。这些输出中的每一个随后被级46A进行1:N解复用，然而这在图17中只针对最左侧输出IOUTA示出。结果，所示出的那个级46A的输出是输出IOUTA10至IOUTA1(N-1)。（所有的级46A的）这些输出中的每一个随后被级46B进行1:M解复用，然而同样地，这在图17中只针对最左侧输出IOUTA10示出。结果，所示出的那个级46B的输出是输出IOUTA1020至IOUTA102(M-1)。其他级46B产生相应的输出。 
采样电路42和解复用器46一起执行1:Z解复用功能，其中Z=X ×N×M。在本实施例中，X=4，N=8并且M=10。因此，本实施例执行1:320解复用，这在“正”侧54产生了320个输出，并且在“负”侧56产生了相应的320个输出。 
图18是可用于进一步理解解复用器46的操作的示意图。最上方踪迹示出了采样电路42的输出IOUTA处的脉冲序列，并且下面的踪迹示出了级46A的输出IOUTA10至IOUTA1(N-1)（只示出了IOUTA10至IOUTA13）的相应脉冲序列。从图18可以明了，脉冲序列IOUTA实际上被分割成N个脉冲序列，其中每一个处于脉冲序列IOUTA的采样率的1/N。 
返回图17，将会明了，虽然提供给采样电路42的时钟信号θ0和θ3在此实施例中是低电压（例如，具有0V至0.8V的时钟电平）的升余弦波形（这带来了先前论述的相关优点），但是施加到复用器46的级46A和46B的时钟信号的规格相比之下可以有所放松。这是因为，在到该级时，样本已经被取得了，并且在后继的级处，采样率降低了很多。后继级处的时钟性能因此变得不那么重要。结果，例如，施加到级46A和46B的时钟信号可以是数字时钟信号（即，方波、脉冲式或者开关逻辑信号）而不是正弦波，并且可以是更高电压的信号，例如具有0V至1.2V的时钟电平。然而，要注意，对于这里给出其结果的仿真而言，始终施加正弦波时钟信号。要注意的重要一点是，解复用器46不是重大误差来源；它们传递电流脉冲，而不改变其各自的面积，即使带宽有所降低。 
因此，正如从图16和17清楚可见，本实施例的采样和解复用电路形成了以树形结构连接在一起的一系列节点。对于电路的两个互补部分，这都是成立的，例如参见图16。在图16中，节点60可被认为是其树形结构的根节点，其中下一层节点具有输出IOUTA至IOUTD，并且（转到图17）下一层节点具有输出IOUTA1020至IOUTA102(M-1)（以及其它没有示出的）。如上所述，从一层到后续层的采样率降低使得从一层到后续层能够放松时钟规格。虽然有从一层到另一层的这种放松，但因为样本是在（根和第一层节点之间的）采样器电路中取得的，所以样本可以很大程度上不受影响地通过后续层。 
返回参看图9，解复用器46的输出信号传递到ADC库48中。ADC库48用于产生与输入其中的各个电流脉冲的面积相对应的数字值。当然，并不必要输出数字值；取而代入，可以输出模拟值。数字输出值只是一种为了与诸如处理器（例如，数字信号处理器，DSP）和其他计算设备之类的外部数字系统兼容而有用的输出格式。 
图19是可用于理解ADC库48的操作原理的示意图。为了简单起见，只示出了解复用器46的一个输出，即IOUTA1020，因此所示出的ADC库48只表示该特定输出所需的ADC电路。对于解复用器46的所有输出可以设置类似的ADC电路48。 
ADC电路48一般采取电容150的形式。如图19所示，电容150的值可以是可变的，使得其值可在校准期间或者在初始设定阶段期间被修整。一般来说，电容150被用来将电流脉冲从输出IOUTA1020转换成电压值VOUT。即，每个脉冲将电容150充电到与有关脉冲的面积成比例的电压。这是因为每个电流脉冲中的电荷量由其面积限定（Q=∫I dt），并且电容150两端的电压由该电荷量Q和电容值C限定（V=Q/C）。 
在电容150两端保持特定脉冲的电压VOUT，直到电路48被复位开关152复位为止。在保持特定脉冲的电压VOUT的同时，可以利用一使用逐次近似寄存器（SAR）的ADC电路来将该模拟输出值转换为数字输出值。在像本实施例中那样的差分电路的情况下，每个VOUT将具有其互补VOUT，并且该对可被一起施加到差分比较器，以便输出该对的单个数字输出。 
这种操作模式的一个优点在于，即使在解复用器46内经历了延迟，每个脉冲中的电荷仍然能够到达相关输出，只不过是经略长的时段到达。在此情况下，从脉冲产生的电压VOUT仍不受影响。为了说明这一点，同一电流脉冲的两个示例154和156在图19中示出。第一脉冲154表示经历最低限度延迟的情况。第二脉冲156表示例如由于电路中的跟踪电容而经历某种延迟的情况。结果，脉冲156与脉冲154相比在时间上有所延长。重要的是，两个脉冲154和156的面积基本是相同的，因此输出电压VOUT对于两者来说是相同的。 
（例如由于容差限度引起的）ADC库48中的ADC电路两端的电容150的值的误差（即，失配）可能导致ADC电路40的输出的误差。因此，获得尽可能最低的电容失配是有利的。当然，在实际实施例中，一定程度的电容值失配是不可避免的。然而，本发明的实施例在这个方面与先前考虑的图3的电压模式电路相比有天生的优点，如下。 
首先，电容150的失配的影响比电容28的失配的影响小。这是因为，由电容28的失配引起的误差是在电路20的初始采样级（其中这种电容28的数目较小）导致的，然而由本实施例中的电容150的失配引起的误差是在最终ADC级（其中这种电容150的数目较大）导致的。对于采 样电路42的X个输出中的每一个（在本实施例中X=4），专注于其“正”一半和“负”一半之一，则存在N×M个输出（在本实施例中N=8并且M=10），其中每一个具有电容150。因此，关于本发明的实施例中的电容150的失配，存在平均作用，而这在电路20中是不存在的。可以预期，由于此原因，本实施例中由电容失配引起的误差相对于图3中的有按某个倍数的减小，该倍数是针对图3中的每个电容器的电容器数目的平方根，即，该倍数为 
Figure BDA00002428259600391
（在此情况下为 ）。 
第二，图3电路中的电容器28需要较小，以实现希望的输入阻抗，而在这样小的大小下，失配可能较大。以上给出的电容器28的示例性大小是16fF。在本实施例中，电容150可以相对较大，因为它们并未附接在输入处。电容150例如可以是电容器28的十倍（10X）那么大。举以上的示例，电容150可具有160fF的电容。已经发现，失配的减小与硅中所占面积的增大倍数的平方根近似成比例（假定是用硅实现的），即，与电容值大小的增大倍数的平方根近似成比例。在本实施例中，可以预期，由于此原因，由电容失配引起的误差将有 
Figure BDA00002428259600393
倍的减小。 
综合上述两个优点，在本实施例中，可以预期，对于每个采样器通道（在本示例中，存在四个这样的通道），由电容失配引起的误差有 
Figure BDA00002428259600394
即 
Figure BDA00002428259600396
倍的减小（其中I是电容大小的增大倍数）。 
图20是可用于理解SAR-ADC（逐次近似寄存器-模拟到数字转换）电路在图19的电路48中的可能应用的示意图。这种电路可具有以下形式的阶段周期：复位（R）；采样（S）；1；2；3；4；5；6；7和8，如图20所示。在每个“采样”阶段中，有关的电流脉冲可被转换成输出电压VOUT，并且随后该电压VOUT可在接下来的8个SAR阶段中被转变成8位数字值。接下来的“复位”阶段则使电路为下一电流脉冲作好准备。 
图21是可用于理解ADC电路40的可能布局的示意图。为了简单起见，只示出了电路40的一些部分。从图21可见，假定X=4，N=8并且M=10，则采样器42具有四个输出到四个解复用器第一级46A。每个解复用器级46A具有8个输出（仅针对最上方的解复用器第一级46A示出这一点）到8个解复用器第二级46B（仅针对最上方的解复用器第一级46A的 最下方输出示出了8个解复用器第二级46B之一）。每个解复用器第二级46B具有10个输出，其中每一个去到其自己的ADC。以图21所示的方式，可以分布解复用器第二级46B的开关，以使得它们接近ADC库48中其各自的子ADC电路，从而使最终开关与电容150之间的跟踪长度达到最低限度。 
如上所述，参考图9，在ADC电路40中设置了校准单元52以校准其操作。具体而言，校准单元52能够对使用中的ADC电路40执行这种校准，即，无需使其“离线”。 
校准单元52的操作依赖于以下原理，即采样电路42将输入电流分配到电流脉冲的流中，即，被采样的电流全部出现在输出处的脉冲中。大体想法是，VCO/采样器时钟或开关中的定时误差会影响电流脉冲的面积，因而影响ADC输出值。更具体而言，如图22所示，因为所有的电流被分配到脉冲中，因此如果一个脉冲的面积由于这种误差而（相对于其在无误差环境中的预期面积）增大，则另一个脉冲或一组脉冲必然经历相应的面积减小，因为输入电流被分配到输出电流中（没有添加或去除电流）。类似地，如果一个脉冲的面积由于误差而减小，则另一个脉冲或一组脉冲则必然经历相应的面积增大。 
要注意的一点是，因为时钟信号是正弦型的（其就上升和下降时间而言是慢信号，与快速的传统数字开关逻辑或方波信号相比），所以电流脉冲的面积对时钟信号的相位或幅值误差和/或采样开关之间的失配的敏感性达到了最高限度。换句话说，以开关失配为例，对正弦型时钟信号的使用使得从ΔVTH（采样开关的阈值电压的变化，其表示失配）到Δ∫I（由阈值电压的变化而导致的由此得到的电流脉冲的面积变化）的增益达到最高限度。这种敏感性使得，与时钟信号是例如开关逻辑电平信号的情况相比，可以更容易地检测到这些类型的误差。与之相对照，如果时钟信号是开关逻辑电平时钟信号，则输出脉冲面积对失配的敏感性将在很大程度上丢失。 
从统计上来说，随着时间的过去，可以预期，四个ADC库48的平均数字输出彼此相同。通过比较这些ADC库的平均数字输出，可以检测到 不同类型的误差（如上文所简述的），并且作为结果，可以执行校准来校正这些误差或针对这些误差进行补偿。现在将联系图23和24来说明此原理。 
图23是图12所示的波形的部分重复。在上半部图中，示出了时钟θ3、θ0和θ1的部分波形。专注于时钟θ0，因此在虚线形式示出时钟θ3和θ1。下半部图示出了三个脉冲形状，标记为P3、P0和P1，它们意图示意性地表示分别与由时钟θ3、θ0和θ1生成的采样电路42的输出相对应的平均数字输出功率。图23中的波形θ3、θ0和θ1表示采样器电路42的有效栅极驱动，这些栅极驱动将会产生相等大小的平均数字输出功率P3、P0和P1。 
图23还示出了有效栅极驱动θ0-P，其例如可能源自于VCO 44中的定时误差。有效栅极驱动θ0-P意图为源自于这种定时误差的有效栅极驱动θ0的相移版本。在此情形下，可以预期，功率P3将增大例如10%，功率P0将保持不变，并且功率P1将会按照P3的增大而减小，同样例如减小10%。检测平均数字输出功率P3、P0和P1的这种式样的变化因此将表明关于时钟θ0的VCO 44中的定时误差的存在。 
与图23中一样，图24是图12所示的波形的部分重复。因此，图24中的波形θ3、θ0、θ1、P3、P0和P1与图23中的相同。 
图24中还示出了有效栅极驱动θ0-M，其例如可能源自于采样电路42中的采样开关58A至58D（或者64A至64D）之一中的阈值电压（VTH）误差（失配）。有效栅极驱动θ0-M因此意图为源自于这种VTH误差的有效栅极驱动θ0的幅值减小后的版本。在此情形下，可以预期，功率P0将减小例如20%，并且相邻的功率P3和P1将会按照该减小而同等地增大，例如各自增大10%。检测平均数字输出功率P3、P0和P1的这种式样的变化因此将表明这种VTH误差的存在。 
作为示例，现在将考虑用于应对图24中的那类误差的可能方法。对于此示例，将认为，采样开关S0产生输出功率P0，并且采样开关S1产生输出功率P1。在此示例中，开关S0和S1是差分对的相应开关。 
以下式子可用来找出采样开关S0中的阈值电压误差ΔVTH0和采样开关S1中的阈值电压误差ΔVTH1的量度。 
偏移量误差=P0-P1→k(VTH0-VTH1) 
增益误差=P0+P1→k(VTH0+VTH1) 
其中k是常数。 
Figure BDA00002428259600421
Figure BDA00002428259600422
然后可在考虑到此方法的结果的情况下执行校准。例如，正如下文中将进一步论述的，施加到采样开关S0和S1之一的体电压和/或栅极电压可被控制以减小或消除失配。 
根据以上关于图23和24的说明，可以明了，不同类型的误差（失配）可能导致平均数字输出功率的不同式样的变化，因此这样的不同类型的误差可被相互独立地检测或者至少被加以补偿或校准掉。这种不同类型的误差可同时存在，然而即在此情况下，通过相互比较功率，也可检测各种误差并针对其进行补偿。 
解复用器46的结构与如上所述的采样电路42类似，因此它们同样易遭受VTH失配。以与检测特定采样器开关（例如，开关58A）中的VTH误差的方式相同的方式，通过选择适当的数字输出来取平均并相互比较，可以检测到特定的解复用器开关（例如，图17中输出信号IOUTA10的开关）中的误差。例如，通过组合来源于所调查的特定开关的所有输出，可以针对该开关获得平均数字输出功率，并且可针对同一层中的另一开关类似地获得相应的输出功率，并且可以如上所述地比较这些功率（以及其他类似的功率），从而校准所调查的开关。 
在检测这种误差（失配）之后，校准单元52可被用于调整ADC电路 40的操作以针对这些误差进行补偿。因为是通过对实际输出信号取平均来检测误差的，所以可以“在线”执行校准。 
为了实现校准，一个可能的技术是直接控制如图9所示的VCO 44的操作，以例如调整时钟信号θ0至θ3之间的相位偏移量，直到消除如图23中那样的相位误差影响为止。另一个技术是直接控制开关的操作，主要关注采样电路42中的采样开关（因为它们负责取得样本），其次的措施是关注解复用器46中的开关。 
直接控制开关的操作（即，晶体管的操作）的一种方式是控制被施加到这些开关的体电压（bulk voltage）。另一个方式是调整被施加到这些开关的栅极电压。例如，从VCO 44输出的时钟信号可以（例如，经由串联电容器）AC耦合到采样器开关，从而DC偏置可被调整。可以组合使用这两种方法。 
图25是这种开关的示意图，其中修整电压VTRIM被施加到体端子。已经认识到，开关延迟的失配可能是由于晶体管的阈值电压VTH的随机变动而导致的。改变特定开关（晶体管）的体电压的作用是改变晶体管在该处改变状态的栅极-源极电压。通过向被识别为导致误差的开关的体端子施加适当的修整电压VTRIM，其体电压可被改变，以针对其开关点上的随机阈值电压变动的影响进行补偿。这个技术也可用于针对其他失配进行补偿，即，通过改变晶体管的操作，直到这些其他失配的影响被消除为止。体电压变动的技术在EP07113379.7（其全部内容、尤其是与其图13有关的内容通过引用被结合在此）中公开，并且该技术可被类推地应用于本发明的实施例中。 
因此，可以“在线”执行校准，直到所选择的平均数字输出功率彼此相等为止。在此状态中，脉冲平均起来具有相同的面积，在此情况下它们具有相同的宽度并因而具有相同的间距。这样，采样偏离被去除到一阶近似的程度。 
图26和27给出了ADC电路40的完整实现方式的仿真结果，该实现方式被配置为采样电路42执行1:4解复用，并且解复用器46是单级1:4解复用器，从而整个电路执行1:16解复用。 
在仿真中，输出电流脉冲被积分到ADC输入电容器上，并且解复用器46的输出被重组合以产生等同的单个ADC输出信号。该单个输出信号随后经历FFT处理，以产生图26中的频域结果。在图26的上半部图中，最上方踪迹表示快速硅工艺，中间踪迹表示典型硅工艺，下方踪迹表示慢速硅工艺。在其他两个图中也表示了这三种工艺。图27中的结果是来自仿真的实际时域信号踪迹。 
可以明了，带宽滚降的主要原因是如上所述的样本脉冲形状。随着PVT（工艺、电压、温度）容差的变化存在小的变动，例如在20GHz下为+/-1dB，如图26中的顶部图中所示。这种滚降可以利用包括FIR均衡器在内的、产生近似线性的相位的简单固定三抽头FIR（有限冲击响应）滤波器来加以校正，如前所述。 
还可以看出，对于最高达20GHz的输入信号频率，输出具有多于8比特的ENOB（有效位数）。这是在全尺寸正弦波的情况下测量的。采样器失真将随着信号电平而下降。 
图28是包含了一些改进的根据本发明一个实施例的ADC电路40的一些部分的示意图。为了简单起见，图28中的电路被示意性地以与图17中类似的格式呈现，只不过电阻被省略并且开关被表示为十字状。同样，为了简单起见，与图17中一样，只示出采样器电路42和解复用电路46的一些部分。然而，“正”和“负”互补部分54和56都被示出。 
部分54的解复用电路46中的尾节点被标记以数字200，并且部分56中的相应尾节点被标记以数字202。如前所述，这种节点（与采样器电路42中的根尾节点60和66一样）一般具有寄生电容，因此当在使用期间电荷包或脉冲通过这些节点时，在这些寄生电容上可能存储微小量的电荷（但仍然是存在的）。 
由于图28中的电路是差分电路，因此具体而言重要的不是各个电荷包的大小，而是通过电荷54的电荷包的大小与其通过部分56的相应互补电荷包的大小之间的差异。当电荷包/脉冲通过时，某一量的电荷可能会被留在例如节点200的寄生电容上，并且某一不同量的电荷可能会被类似地留在节点202处。因此，这些量的残余电荷可能影响下一对通过的脉冲的 大小，从而成为误差的原因。 
为了致力于解决此问题，图28的电路包括复位电路210。复位电路210利用了节点对200和202在电荷包之间所拥有的所谓的“停歇时间”（down time）。在该停歇时间期间，均衡电路操作，以使节点200和202中的每一个达到其在传送先前包之前所处的那个电势。这样，这些节点中的每一个在每次有一包通过之前被返回到相同的起始电压，从而对于每个包，任何残余电荷的作用是相同的。这是致力于使一对的两个节点之间的电势差在周期与周期之间保持相同的一种方式。 
在本实施例中，复位电路210例如可被实现为一对开关（未示出），经由大电容将其各自的节点200和202连接到地。这些开关可以利用现有的时钟信号，该时钟信号在节点200和202意图停用时对于另外的节点而言是能用的。这样，节点200和202在停歇时间期间可以都一起连接到地，以使其中每一个上的残余电荷返回到起始值。通过使两个互补节点200和202上的残余电荷返回到起始值（该起始值对于每个节点可能是不同的），可以基本上防止否则就可能影响下一组脉冲的任何误差。 
复位电路210可以通过许多其他方式来实现，例如它甚至可用于每次将节点200和202连接在一起，以均衡这些节点上的电荷。 
当然，对于部分54和56的树形结构中的任何或所有互补节点对，都可以设置复位电路210，以在其“停歇时间”期间复位其上的残余电荷。这包括经解复用器电路46A一直到子ADC电路46B&48的树形结构中的所有节点（参见图21），在每种情况下使用适当的现有的（或者可能是专用的）时钟信号来在有关节点对的停歇时间期间激活有关开关。此技术在节点60和66之间是不可行的，因为它们不像其他节点那样具有“停歇时间”（通过比较图13和图18可以明了这一点）。 
在所附权利要求的范围内，本发明可以以许多其他不同形式来实现。 
本发明被认为延及以下陈述： 
A. 
1.用于对电流信号进行采样的电流模式电路，该电路包括： 
第一节点，被配置为被施加以电流信号； 
X个第二节点，能够沿着相应的路径导通性地连接到所述第一节点；以及 
导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包， 
其中： 
X是大于或等于3的整数；并且 
导引装置包括： 
控制信号生成装置，被配置为生成X个时间交织正弦型控制信号；以及 
开关装置，沿着所述路径分布并被配置为依据X个正弦型控制信号来执行这种控制。 
2.根据陈述1的电路，其中，所述控制信号大体上是升余弦信号。 
3.根据陈述1或2的电路，其中，所述控制信号被相对于彼此基本上均等地时间交织。 
4.根据前述陈述中任何一个的电路，其中，X=4。 
5.根据前述陈述中任何一个的电路，其中，所述导引装置被配置为使得X个路径中的每一个被所述X个控制信号中不同的一个所控制。 
6.根据陈述5的电路，其中，所述导引装置被配置为使得X个路径中的每一个在其控制信号处于其最大值或在其最大值附近时基本上是导通的，而在其控制信号处于其最小值或在其最小值附近时基本上是不导通的。 
7.根据陈述5或6的电路，其中，所述导引装置被配置为使得当所述控制信号中的两个具有相同的值时，其相应的路径具有基本上相同水平的导通。 
8.根据陈述5至7中任何一个的电路，其中： 
所述开关装置包括每个路径的晶体管；并且 
对于每个路径，有关晶体管的连接方式使得其沟道形成该路径的一部 分并且其被该路径的控制信号所控制。 
9.根据陈述8的电路，其中： 
所述晶体管是具有栅极端的MOSFET；并且 
对于每个路径，有关晶体管的栅极端被连接来接收该路径的控制信号。 
10.根据前述陈述中任何一个的电路，还包括： 
能够操作来接收输入电压信号的输入节点；以及 
连接在输入节点和第一节点之间的转换装置，用于将输入电压信号转换成电流信号，该转换装置被配置为包括用于执行转换的电阻的无源电路。 
11.根据陈述10的电路，其中，转换装置包括电阻器网络，该电阻器网络具有所述电阻并且被配置为使得输入节点随着频率变化具有基本恒定的输入阻抗。 
12.根据陈述11的电路，其中，所述第一节点具有电容性输入阻抗，并且所述网络包括被配置为针对所述第一节点处的电容性输入阻抗进行补偿的电感。 
13.根据陈述11或12的电路，其中，所述网络被配置为使得所述第一节点处的电压波动对将输入电压信号转换成电流信号的转换的影响被按比例减小。 
14.根据陈述13的电路，其中，该网络具有执行这种按比例减小的电势分配器配置。 
15.根据前述陈述中任何一个的电路，还包括： 
生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。 
16.根据陈述15的电路，还包括： 
校准装置，能够操作来组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值，并且依据所述（一个或多个）组合样本值来校准电路的操作。 
17.根据陈述16的电路，其中，校准装置能够操作来组合随着时间的 流逝一个所述第二节点的样本值以为该节点创建组合样本值，并且依据在该组合样本值和一基准值之间进行的比较来校准电路的操作。 
18.根据陈述16或17的电路，其中，校准装置能够操作来组合随着时间的流逝一个所述第二节点的样本值以为该节点创建组合样本值，并且组合随着时间的流逝另一所述第二节点的样本值以为该另一节点创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。 
19.根据陈述16至18中任何一个的电路，其中，校准装置能够操作来对于每个所述第二节点，组合随着时间的流逝该第二节点的样本值以创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。 
20.根据陈述16至19中任何一个的电路，其中： 
校准装置能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准。 
21.根据陈述20的电路，其中，校准装置能够操作来对控制信号的相位和/或幅值进行控制，以执行所述校准。 
22.根据陈述21的电路，其中： 
导引装置被配置为使得每个所述第二节点到第一节点的导通性连接受它的所述控制信号的控制； 
校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且 
校准装置能够操作来控制这些候选节点之一或两者的控制信号的相位和/或幅值，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
23.根据陈述20至22中任何一个的电路，其中，校准装置能够操作来控制所述开关装置对所述控制信号的依赖性，以执行所述校准。 
24.根据陈述23的电路，其中： 
开关装置包括每个路径的晶体管； 
对于每个路径，有关晶体管的连接方式使得其沟道形成该路径的一部分并且使得其受该路径的第二节点的控制信号的控制； 
校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且 
校准装置能够操作来控制这些候选节点之一或两者的路径上的晶体管的栅极和/或体电压，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
25.根据陈述15至24中任何一个的电路，包括： 
校准装置，能够操作来分析样本值或样本值中的一些并且依据这种分析来校准电路的操作。 
26.根据前述陈述中任何一个的电路，被配置为具有树形结构，其中： 
第一节点是树形结构的根节点； 
第二节点是树形结构的第一层节点，其中每一个能够直接地导通性地连接到根节点； 
电路对于每个第一层节点还包括树形结构的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点；并且 
导引装置能够操作来控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
27.根据陈述26的电路，其中： 
导引装置能够操作来使用所述正弦型控制信号来控制根节点和第一层节点之间的连接； 
控制信号生成装置能够操作来生成多个时间交织开关逻辑控制信号；并且 
导引装置能够操作来使用开关逻辑控制信号来控制第一层节点和后续层节点之间的连接。 
28.根据陈述27的电路，其中，与用于控制根节点和第一层节点之间的连接的控制信号相比，用于控制第一层节点和后续层节点之间的连接的 控制信号具有更大的峰到峰电压和/或更长的导通时间。 
29.根据陈述26至28中任何一个的电路，其中： 
生成装置能够操作来基于通过所述后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。 
30.根据前述陈述中任何一个的电路，包括： 
连接到除第一节点外的所述节点的复位装置，该复位装置能够操作来在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
31.根据前述陈述中任何一个的电路，其中，复位装置能够操作来使得该节点的电压电势在该节点的相继的包之间返回到相同值。 
32.根据陈述30或31的电路，包括多个所述复位装置，其中每一个用于一个不同的这种除第一节点之外的节点。 
33.根据陈述1至29中任何一个的电路，被配置用于对互补的第一和第二所述电流信号进行采样，其中： 
电路包括互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样； 
每个所述部分包括这样的第一节点、第二节点和导引装置； 
电路还包括复位装置，该复位装置连接到第一部分的所述第二节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
34.根据陈述33的电路，其中，所述复位装置连接到该对互补节点的两个节点。 
35.根据陈述33或34的电路，其中，所述复位装置能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。 
36.根据陈述33至35中任何一个的电路，其中，所述复位装置能够操作来使该对互补节点中的节点处于彼此相同的电势。 
37.根据陈述36的电路，其中，复位装置连接在所述一对互补节点之间，并且能够操作来将这些节点连接在一起，以使这些节点处于彼此相同 的电势。 
38.根据陈述33至37中任何一个的电路，其中，复位装置能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。 
39.根据陈述33至38中任何一个的电路，包括多个所述复位装置，其中每一个用于一个不同的这种互补节点对。 
40.根据陈述33至39中任何一个的电路，其中，每个所述部分还包括： 
生成装置，用于基于通过该部分的第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
41.根据陈述1至29中任何一个的电路，被配置用于对互补的第一和第二所述电流信号进行采样，其中： 
电路包括互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样； 
每个所述部分包括这样的第一节点、第二节点和导引装置； 
每个所述部分被配置成树形结构； 
对于每个所述部分，第一节点是树形结构的根节点，第二节点是树形结构的第一层节点，其中每一个能够直接地导通性地连接到该部分的根节点，并且该部分对于每个第一层节点还包括其树形结构的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点；并且 
对于每个所述部分，导引装置能够操作来控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包； 
电路还包括复位装置，该复位装置连接到第一部分的所述第一节点或后续层节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电势差等于预定的值。 
42.根据陈述41的电路，其中，所述复位装置连接到该对互补节点中的两个节点。 
43.根据陈述41或42的电路，其中，所述复位装置能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。 
44.根据陈述41至43中任何一个的电路，其中，所述复位装置能够操作来使该对互补节点中的节点处于彼此相同的电势。 
45.根据陈述44的电路，其中，复位装置连接在所述一对互补节点之间，并且能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。 
46.根据陈述41至45中任何一个的电路，其中，复位装置能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。 
47.根据陈述41至46中任何一个的电路，包括多个所述复位装置，其中每一个用于一个不同的这种互补节点对。 
48.根据陈述41至47中任何一个的电路，其中，每个所述部分还包括： 
生成装置，用于基于通过该部分的后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
B. 
49.用于对电流信号进行采样的电流模式电路，该电路包括： 
第一节点，被配置为被施加以电流信号； 
多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点； 
导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包； 
生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生 成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值；以及 
校准装置，能够操作来组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值，并且依据所述（一个或多个）组合样本值来校准电路的操作。 
50.根据陈述49的电路，其中，校准装置能够操作来组合随着时间的流逝一所述第二节点的样本值以为该节点创建组合样本值，并且依据在该组合样本值和一基准值之间进行的比较来校准电路的操作。 
51.根据陈述49或50的电路，其中，校准装置能够操作来组合随着时间的流逝一个所述第二节点的样本值以为该节点创建组合样本值，并且组合随着时间的流逝另一所述第二节点的样本值以为该另一节点创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。 
52.根据陈述49至51中任何一个的电路，其中，校准装置能够操作来对于每个所述第二节点，组合随着时间的流逝该第二节点的样本值以创建组合样本值，并且依据在这些组合样本值之间进行的比较来校准电路的操作。 
53.根据陈述49至52中任何一个的电路，其中： 
导引装置包括控制信号生成装置，该控制信号生成装置被配置为生成一组时间交织控制信号，其中对于每个所述第二节点有一个该控制信号； 
导引装置包括开关装置，该开关装置沿着所述路径分布并被配置为依据控制信号来执行对连接的这种控制；并且 
校准装置能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准。 
54.根据陈述53的电路，其中，校准装置能够操作来对控制信号的相位和/或幅值进行控制，以执行所述校准。 
55.根据陈述54的电路，其中： 
导引装置被配置为使得每个所述第二节点到第一节点的导通性连接受它的所述控制信号的控制； 
校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的 样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且 
校准装置能够操作来控制这些候选节点之一或两者的控制信号的相位和/或幅值，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
56.根据陈述53至55中任何一个的电路，其中，校准装置能够操作来控制所述开关装置对所述控制信号的依赖性，以执行所述校准。 
57.根据陈述56的电路，其中： 
开关装置包括每个路径的晶体管； 
对于每个路径，有关晶体管的连接方式使得其沟道形成该路径的一部分并且使得其受该路径的第二节点的控制信号的控制； 
校准装置能够操作来组合随着时间的流逝一个候选的所述第二节点的样本值以为该节点提供组合样本值，并且组合随着时间的流逝另一候选的所述第二节点的样本值以为该另一节点提供组合样本值；并且 
校准装置能够操作来控制这些候选节点之一或两者的路径上的晶体管的栅极和/或体电压，以针对这些候选节点的组合样本值之间的任何差异进行补偿。 
C. 
58.用于对电流信号进行采样的电流模式电路，该电路包括： 
第一节点，被配置为被施加以电流信号； 
多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点； 
导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及 
生成装置，用于基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值， 
其中： 
导引装置包括：被配置为生成基本上为正弦型的控制信号的控制信号生成装置，以及沿着所述路径分布并被配置为依据正弦型控制信号来执行 这种控制的开关装置；并且 
电路还包括校准装置，该校准装置能够操作来分析样本值或样本值中的一些并且依据这种分析来校准电路的操作。 
59.根据陈述58的电路，其中： 
校准装置能够操作来影响控制信号生成装置和/或开关装置的操作，以执行这种校准。 
D. 
60.用于对电流信号进行采样的电流模式电路，该电路包括： 
一根节点，被配置为被施加以电流信号； 
多个第一层节点，其中每一个能够直接地导通性地连接到根节点； 
对于每个第一层节点的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点；以及 
导引装置，用于控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
61.根据陈述60的电路，其中： 
导引装置能够操作来使用所述正弦型控制信号来控制根节点和第一层节点之间的连接，并且使用开关逻辑控制信号来控制第一层节点和后续层节点之间的连接。 
62.根据陈述61的电路，其中，与用于控制根节点和第一层节点之间的连接的控制信号相比，用于控制第一层节点和后续层节点之间的连接的控制信号具有更大的峰到峰电压和/或更长的导通时间。 
63.根据陈述60至62中任何一个的电路，还包括： 
生成装置，能够操作来基于通过所述后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值。 
E. 
64.用于对电流信号进行采样的电流模式电路，该电路包括： 
第一节点，被配置为被施加以电流信号； 
多个第二节点，能够沿着相应的路径导通性地连接到所述第一节点； 
导引装置，用于控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及 
连接到一所述第二节点的复位装置，该复位装置能够操作来在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
65.根据陈述64的电路，其中，复位装置能够操作来使得该第二节点的电压电势在该节点的相继的包之间返回到相同值。 
66.根据陈述64或65的电路，包括多个所述复位装置，其中每一个用于一个不同的这种第二节点。 
F. 
67.用于对互补的第一和第二电流信号进行采样的电流模式电路，该电路包括： 
互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括： 
一第一节点，被配置为被施加以用于该部分的电流信号； 
多个第二节点，能够沿着相应的路径导通性地连接到该部分的第一节点；以及 
导引装置，用于控制该部分的第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的电流信号的不同电荷包；以及 
复位装置，连接到第一部分的所述第二节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
68.根据陈述67的电路，其中，所述复位装置连接到该对互补节点中的两个节点。 
69.根据陈述67或68的电路，其中，所述复位装置能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。 
70.根据陈述67至69中任何一个的电路，其中，所述复位装置能够操作来使该对互补节点中的节点处于彼此相同的电势。 
71.根据陈述70的电路，其中，复位装置连接在所述一对互补节点之间，并且能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。 
72.根据陈述67至71中任何一个的电路，其中，复位装置能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。 
73.根据陈述67至72中任何一个的电路，包括多个所述复位装置，其中每一个用于一个不同的这种互补节点对。 
74.根据陈述67至73中任何一个的电路，其中，每个所述部分还包括： 
生成装置，用于基于通过该部分的第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
G. 
75.用于对互补的第一和第二电流信号进行采样的电流模式电路，该电路包括： 
互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括： 
一根节点，被配置为被施加以用于该部分的电流信号； 
多个第一层节点，其中每一个能够直接地导通性地连接到该部分的根节点； 
对于该部分的每个第一层节点的多个后续层节点，其中每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到该部分 的根节点；以及 
导引装置，用于控制该部分的根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的所述电流信号的不同电荷包；以及 
复位装置，连接到第一部分的所述第一节点或后续层节点中的至少一个和第二部分的互补节点，并且在该对互补节点的包之间的时段期间，能够操作来尝试使这两个节点之间的电压电势差等于预定的值。 
76.根据陈述75的电路，其中，所述复位装置连接到该对互补节点中的两个节点。 
77.根据陈述75或76的电路，其中，所述复位装置能够操作来将该对互补节点中的节点或两个节点连接到一基准电势，以尝试使电势差等于预定值。 
78.根据陈述75至77中任何一个的电路，其中，所述复位装置能够操作来使该对互补节点中的节点处于彼此相同的电势。 
79.根据陈述78的电路，其中，复位装置连接在所述一对互补节点之间，并且能够操作来将这些节点连接在一起，以使这些节点处于彼此相同的电势。 
80.根据陈述75至79中任何一个的电路，其中，复位装置能够操作来使得该对互补节点中的节点或两个节点的电压电势在相继的包之间返回到相同的值。 
81.根据陈述75至80中任何一个的电路，包括多个所述复位装置，其中每一个用于一个不同的这种互补节点对。 
82.根据陈述75至81中任何一个的电路，其中，每个所述部分还包括： 
生成装置，用于基于通过该部分的后续层节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的、该部分的电流信号的值。 
H. 
83.模拟到数字转换电路，包括根据任何前述陈述的电路。 
84.集成电路，包括根据任何前述陈述的电路。 
85.一种IC芯片，包括根据任何前述陈述的电路。 
I. 
86.一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的X个第二节点，该方法包括： 
依据X个时间交织正弦型控制信号来控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包， 
其中： 
X是大于或等于3的整数。 
87.一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括： 
控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包； 
基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值； 
组合来自所述第二节点中的一个或多个的样本值以提供一个或多个组合样本值；以及 
依据所述（一个或多个）组合样本值来校准电路的操作。 
88.一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括： 
生成基本上为正弦型的控制信号； 
依据正弦型控制信号来控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同 电荷包； 
基于通过所述第二节点的各个这种电荷包的特性来生成样本值，这些样本值指示出与有关电荷包相对应的所述电流信号的值； 
分析样本值或样本值中的一些；以及 
依据这种分析来校准电路的操作。 
89.一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的根节点、其中每一个能够直接地导通性地连接到根节点的多个第一层节点，以及对于每个第一层节点的多个后续层节点，这多个后续层节点中的每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到根节点，该方法包括： 
控制根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包。 
90.一种在电流模式电路中对电流信号进行采样的方法，该电路具有被配置为被施加以电流信号的一第一节点和能够沿着相应的路径导通性地连接到所述第一节点的多个第二节点，该方法包括： 
控制第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着不同的所述路径来导引构成所述电流信号的不同电荷包；以及 
对于一所述第二节点，在该节点的包之间的时段期间尝试使该节点的电压电势等于预定的值。 
91.一种在电流模式电路中对互补的第一和第二电流信号进行采样的方法，该电路具有互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括被配置为被施加以用于该部分的电流信号的一第一节点和能够沿着相应的路径导通性地连接到该部分的第一节点的多个第二节点，该方法包括： 
对于每个所述部分，控制该部分的第一节点和第二节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的电流信号的不同电荷包；以及 
对于第一部分的一所述第二节点和第二部分的互补节点中的至少一 个，在该对互补节点的包之间的时段期间，尝试使这两个节点之间的电压电势差等于预定的值。 
92.一种在电流模式电路中对互补的第一和第二电流信号进行采样的方法，该电路具有互补的第一和第二电路部分，第一部分用于对第一电流信号进行采样，第二部分用于对第二电流信号进行采样，其中每个所述部分包括被配置为被施加以用于该部分的电流信号的一根节点、其中每一个能够直接地导通性地连接到该部分的根节点的多个第一层节点、以及对于该部分的每个第一层节点的多个后续层节点，这多个后续层节点中的每一个能够经由它的所述第一层节点沿着相应的路径间接地导通性地连接到该部分的根节点，该方法包括： 
对于每个所述部分，控制该部分的根节点和后续层节点之间的这种连接，从而随着时间的流逝，沿着该部分的不同的所述路径来导引构成该部分的所述电流信号的不同电荷包；以及 
对于第一部分的一所述第一节点或后续层节点和第二部分的互补节点中的至少一个，在该对互补节点的包之间的时段期间，尝试使这两个节点之间的电压电势差等于预定的值。 

Claims (12)

1.一种电流模式电路，包括：
第一节点，在该第一节点中响应于输入信号流动的电流发生改变；
多个开关，所述多个开关的第一端子中的每一个耦合到所述第一节点；
多个第二节点，所述多个第二节点中的每一个耦合到所述多个开关中的对应的开关的第二端子，
其中，所述多个开关被配置为在相继发生的两个选择时段期间被顺序选择，并且所述两个选择时段部分重叠。
2.如权利要求1所述的电流模式电路，
其中，不相继发生的选择时段是不重叠的。
3.如权利要求1所述的电流模式电路，包括：
耦合在所述第一节点和一基准节点之间的电流源；以及
第三节点，该第三节点接收输入信号，并且被耦合到所述第一节点，所述输入是电流信号。
4.如权利要求3所述的电流模式电路，
其中，所述电流源使恒定的电流从所述第一节点和所述第三节点之间的耦合节点流动到所述基准节点。
5.如权利要求1所述的电流模式电路，包括：
校准电路，该校准电路随着时间的流逝对流经所述多个第二节点中的每一个的电流进行采样，并且基于采样值对所述多个开关的特性进行校准。
6.模拟数字转换电路，包括根据权利要求1的电流模式电路。
7.集成电路，包括根据权利要求1的电流模式电路。
8.IC芯片，包括根据权利要求1的电流模式电路。
9.一种采样方法，包括：
在相继发生的两个分配时段期间顺序分配电流到多个电流路径，
其中，所述两个分配时段部分重叠。
10.如权利要求9所述的采样方法：
其中，不相继发生的分配时段是不重叠的。
11.如权利要求9所述的采样方法，包括：
基于输入电流和一基准电流之间的差异生成电流。
12.如权利要求9所述的采样方法，
其中所述基准电流是恒定的电流。
CN201210469760.8A 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法 Active CN103067012B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20090250202 EP2211468B1 (en) 2009-01-26 2009-01-26 Sampling
EP09250202.0 2009-01-26
CN201010105439.2A CN101800553B (zh) 2009-01-26 2010-01-25 采样

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010105439.2A Division CN101800553B (zh) 2009-01-26 2010-01-25 采样

Publications (2)

Publication Number Publication Date
CN103067012A true CN103067012A (zh) 2013-04-24
CN103067012B CN103067012B (zh) 2016-02-24

Family

ID=40718801

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201210468333.8A Active CN103067010B (zh) 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法
CN201010105439.2A Active CN101800553B (zh) 2009-01-26 2010-01-25 采样
CN201210469760.8A Active CN103067012B (zh) 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法
CN201210469779.2A Active CN103001639B (zh) 2009-01-26 2010-01-25 用于采样的电流模式电路和方法
CN201210470035.2A Active CN103001640B (zh) 2009-01-26 2010-01-25 采样
CN201210469757.6A Active CN103067011B (zh) 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201210468333.8A Active CN103067010B (zh) 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法
CN201010105439.2A Active CN101800553B (zh) 2009-01-26 2010-01-25 采样

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201210469779.2A Active CN103001639B (zh) 2009-01-26 2010-01-25 用于采样的电流模式电路和方法
CN201210470035.2A Active CN103001640B (zh) 2009-01-26 2010-01-25 采样
CN201210469757.6A Active CN103067011B (zh) 2009-01-26 2010-01-25 对电流信号进行采样的电流模式电路及方法

Country Status (5)

Country Link
US (7) US8643428B2 (zh)
EP (6) EP2267902B1 (zh)
JP (4) JP5482228B2 (zh)
CN (6) CN103067010B (zh)
AT (1) ATE543259T1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916050B1 (en) * 2009-10-15 2011-03-29 Texas Instruments Incorporated Time-interleaved-dual channel ADC with mismatch compensation
US8248282B2 (en) * 2010-08-17 2012-08-21 Texas Instruments Incorporated Track and hold architecture with tunable bandwidth
FR2982100A1 (fr) 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US8593325B2 (en) 2011-11-02 2013-11-26 Semtech Corporation Successive approximation analog-to-digital conversion
US9118316B2 (en) * 2012-03-26 2015-08-25 Semtech Corporation Low voltage multi-stage interleaver systems, apparatus and methods
US8890729B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Randomized time-interleaved sample-and-hold system
US8890739B2 (en) * 2012-12-05 2014-11-18 Crest Semiconductors, Inc. Time interleaving analog-to-digital converter
US8866652B2 (en) 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
TWI611662B (zh) 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
TWI605687B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計
TWI605688B (zh) * 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
US8711982B1 (en) * 2013-03-08 2014-04-29 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Amplitude-shift-keying (ASK) envelope detector and demodulation circuits
GB201305473D0 (en) 2013-03-26 2013-05-08 Ibm Sampling device with buffer circuit for high-speed adcs
FR3006832A1 (fr) 2013-06-07 2014-12-12 St Microelectronics Sa Circuit et procede de correction de decalage temporel
EP2849338A1 (en) 2013-09-12 2015-03-18 Fujitsu Semiconductor Limited Circuitry useful for clock generation and distribution
EP3062189B1 (en) 2013-09-12 2020-06-24 Socionext Inc. Circuitry useful for clock generation and distribution
US9201813B2 (en) 2013-09-12 2015-12-01 Socionext Inc. Signal distribution circuitry
EP2849543B1 (en) 2013-09-12 2021-02-24 Socionext Inc. Components and circuits for output termination
US9054722B2 (en) 2013-09-12 2015-06-09 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
US8976050B1 (en) 2013-09-12 2015-03-10 Fujitsu Semiconductor Limited Circuitry and methods for use in mixed-signal circuitry
EP2849344B1 (en) 2013-09-12 2019-11-06 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
EP2849345B1 (en) 2013-09-12 2020-11-04 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
EP2849346B1 (en) 2013-09-12 2019-08-21 Socionext Inc. Mixed-signal circuitry
EP2849021B1 (en) 2013-09-12 2020-01-01 Socionext Inc. Signal-alignment circuitry and methods
US9300316B2 (en) 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
US9600189B2 (en) 2014-06-11 2017-03-21 International Business Machines Corporation Bank-level fault management in a memory system
US12104754B2 (en) 2014-09-28 2024-10-01 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp and a power supply module thereof
US12078301B2 (en) 2015-03-10 2024-09-03 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED lamp and power source module thereof
US11754232B2 (en) 2015-03-10 2023-09-12 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED lamp and power source module thereof related applications
WO2016160032A1 (en) * 2015-04-03 2016-10-06 Entropic Communications, Inc. Low power adc with pulsed bias
US9703630B2 (en) 2015-06-08 2017-07-11 International Business Machines Corporation Selective error coding
JP2018520590A (ja) * 2015-06-25 2018-07-26 アプライド・マイクロ・サーキット・コーポレーション 高速インターリーブアレイの較正
US10992302B2 (en) 2016-01-29 2021-04-27 University College Dublin, National University Of Ireland Detector circuit
EP3217548B1 (en) 2016-03-11 2021-05-05 Socionext Inc. Multiplexers
EP3217558B1 (en) 2016-03-11 2020-05-13 Socionext Inc. Timing-difference measurement
EP3217291B1 (en) 2016-03-11 2020-06-17 Socionext Inc. Integrated circuitry systems
EP3217543B1 (en) 2016-03-11 2018-05-09 Socionext Inc. Clock generation circuitry
EP3217553B1 (en) 2016-03-11 2019-10-23 Socionext Inc. Integrated circuitry
EP3217549B1 (en) 2016-03-11 2019-11-20 Socionext Inc. Integrated circuitry
EP3217560A1 (en) 2016-03-11 2017-09-13 Socionext Inc. Analogue-to-digital conversion
EP3217550B1 (en) 2016-03-11 2024-01-10 Socionext Inc. Circuitry for use in comparators
US11507064B2 (en) * 2016-05-09 2022-11-22 Strong Force Iot Portfolio 2016, Llc Methods and systems for industrial internet of things data collection in downstream oil and gas environment
US10037815B2 (en) * 2016-05-20 2018-07-31 Finisar Corporation Analog-to-digital converters
CN106921391B (zh) * 2017-03-02 2021-01-22 中国电子科技集团公司第二十四研究所 系统级误差校正sar模拟数字转换器
JP6899287B2 (ja) * 2017-09-01 2021-07-07 株式会社日立製作所 逐次比較型アナログデジタル変換器
US10873336B2 (en) 2017-10-27 2020-12-22 Analog Devices, Inc. Track and hold circuits for high speed and interleaved ADCs
US10855302B2 (en) 2017-10-27 2020-12-01 Analog Devices, Inc. Track and hold circuits for high speed and interleaved ADCs
US10410721B2 (en) * 2017-11-22 2019-09-10 Micron Technology, Inc. Pulsed integrator and memory techniques
DE102018131039B4 (de) 2017-12-06 2021-09-16 Analog Devices, Inc. Mehreingangs-datenwandler unter verwendung von codemodulation
US10840933B2 (en) * 2017-12-06 2020-11-17 Analog Devices, Inc. Multi-input data converters using code modulation
EP3514962B1 (en) 2018-01-19 2021-09-08 Socionext Inc. Analogue-to-digital conversion
EP3514952B1 (en) 2018-01-19 2022-03-30 Socionext Inc. Comparator circuitry
EP3514953B1 (en) 2018-01-19 2021-03-03 Socionext Inc. Voltage-to-current conversion
EP3514965B1 (en) 2018-01-19 2021-09-22 Socionext Inc. Analogue-to-digital converter circuitry
EP3672077B1 (en) 2018-12-19 2022-07-27 Socionext Inc. Comparator circuitry
EP3672080B1 (en) 2018-12-19 2022-09-07 Socionext Inc. Voltage-signal generation
EP3672081A1 (en) 2018-12-21 2020-06-24 Socionext Inc. Calibration of clock-controlled circuitry
US11476947B2 (en) * 2019-05-24 2022-10-18 Google Llc Low power coherent receiver for short-reach optical communication
EP3754853B1 (en) 2019-06-17 2022-12-28 Socionext Inc. Current signal generation useful for sampling
EP3754852B1 (en) 2019-06-17 2022-12-14 Socionext Inc. Current signal generation useful for sampling
CN112751564A (zh) * 2019-10-31 2021-05-04 深圳市中兴微电子技术有限公司 采样时钟相位失配误差估计方法及装置
EP3840220A1 (en) 2019-12-20 2021-06-23 Socionext Inc. Mixer circuitry
JP7444244B2 (ja) 2020-04-07 2024-03-06 日本電信電話株式会社 トラック・アンド・ホールド回路
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
US11218160B1 (en) * 2020-09-29 2022-01-04 Xilinx, Inc. Pipelined analog-to-digital converter
CN113078904B (zh) * 2021-03-26 2023-05-02 青岛鼎信通讯股份有限公司 一种信号采样及处理装置及系统
EP4125219A1 (en) 2021-07-27 2023-02-01 Socionext Inc. Current-mode circuits and calibration thereof
EP4125220A1 (en) 2021-07-28 2023-02-01 Socionext Inc. Linearity and/or gain in mixed-signal circuitry
EP4149005A1 (en) * 2021-09-08 2023-03-15 Rohde & Schwarz GmbH & Co. KG Analog-to-digital converter system and method
US11646747B1 (en) 2021-11-18 2023-05-09 Caelus Technologies Limited Multi-channel interleaved analog-to-digital converter (ADC) using overlapping multi-phase clocks with SAR-searched input-clock delay adjustments and background offset and gain correction
CN114434805B (zh) * 2021-12-30 2023-11-21 广州河东科技有限公司 一种单x轴双步进电机的打印设备及其控制方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2121121A (en) * 1937-01-16 1938-06-21 George R Dempster Transporting and dumping vehicle
US3761826A (en) * 1972-10-13 1973-09-25 Electronic Associates Multichannel programmer
JPS56115026A (en) * 1980-02-18 1981-09-10 Sony Tektronix Corp Analog-digital converter
US5218363A (en) 1982-04-12 1993-06-08 Lecroy Corporation High-speed switching tree with input sampling pulses of constant frequency and means for varying the effective sampling rate
JPH0628340B2 (ja) 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法
US5121121A (en) * 1991-05-15 1992-06-09 United Technologies Corporation Fast A/D converter
NL9301339A (nl) 1993-07-30 1995-02-16 Tno Instituut Voor Reinigingst Peroxyzuren of voorlopers daarvan voor de toepassing in het reinigen van textiel, alsmede werkwijzen en inrichtingen voor het reinigen van textiel met behulp van dergelijke peroxyzuren of voorlopers.
US5579006A (en) * 1993-12-28 1996-11-26 Nec Corporation A/D converter
JP2814928B2 (ja) * 1994-09-07 1998-10-27 日本電気株式会社 Ａ／ｄ変換器
US5675341A (en) * 1995-06-02 1997-10-07 Lucent Technologies Inc. Current-mode parallel analog-to-digital converter
US5579008A (en) * 1995-07-14 1996-11-26 Hughes Missile Systems Company Electronic license plate apparatus and method
SE516675C2 (sv) * 1996-05-07 2002-02-12 Ericsson Telefon Ab L M Förfarande och anordning för att omvandla en analog ström till en digital signal
US5917363A (en) * 1996-06-21 1999-06-29 Motorola, Inc. Multiplexed driver system requiring a reduced number of amplifier circuits
US5886562A (en) * 1996-12-26 1999-03-23 Motorola, Inc. Method and apparatus for synchronizing a plurality of output clock signals generated from a clock input signal
JP3331941B2 (ja) * 1998-01-06 2002-10-07 横河電機株式会社 タイム・インターリーブａ／ｄ変換装置
JP4547064B2 (ja) 1999-03-24 2010-09-22 株式会社アドバンテスト Ａ／ｄ変換装置およびキャリブレーション装置
SE516156C2 (sv) * 1999-06-23 2001-11-26 Ericsson Telefon Ab L M En parallell analog-till-digitalomvandlare och ett förfarande för att omvandla analoga värden till digitala i parallella, oberoende av varandra utförda processer
JP3520233B2 (ja) * 2000-01-21 2004-04-19 春夫 小林 Ａｄ変換回路
US6407687B2 (en) * 2000-06-28 2002-06-18 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using an FFT and subcircuit reassignment
US7519135B2 (en) * 2001-08-15 2009-04-14 Texas Instruments Incorporated Direct radio frequency (RF) sampling with recursive filtering method
JP2003133954A (ja) 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US6771198B2 (en) * 2002-01-11 2004-08-03 Agere Systems Inc. Method and apparatus for converting between analog and digital domains using frequency interleaving
AU2003275479A1 (en) * 2002-10-08 2004-05-04 Impinj, Inc. Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined
US7015729B1 (en) 2004-02-20 2006-03-21 National Semiconductor Corporation Apparatus and method for sample-and-hold with boosted holding switch
KR100615597B1 (ko) * 2004-05-27 2006-08-25 삼성전자주식회사 데이터 입력회로 및 방법
US7170436B2 (en) * 2004-06-24 2007-01-30 Symwave, Inc. Current mode analog-to-digital converter using parallel, time-interleaved successive approximation subcircuits
JP2006115003A (ja) * 2004-10-12 2006-04-27 Sony Corp サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
US6982664B1 (en) * 2004-11-04 2006-01-03 Analog Devices, Inc. Timing enhancement methods and networks for time-interleaved analog-to-digital systems
ATE395748T1 (de) * 2005-01-11 2008-05-15 Anritsu Corp Analog/digital-umsetzerbauelement des verbesserten zeitverschachtelungstyps und das bauelement verwendendes schnelles signalverarbeitungssystem
US7233270B2 (en) * 2005-01-28 2007-06-19 Realtek Semiconductor Corp. Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof
US7477176B2 (en) * 2005-07-28 2009-01-13 International Business Machines Corporation Method and apparatus for generating multiple analog signals using a single microcontroller output pin
US7212144B1 (en) * 2006-01-18 2007-05-01 Marvell World Trade Ltd. Flash ADC
JP2008011189A (ja) * 2006-06-29 2008-01-17 Nec Electronics Corp タイム・インターリーブａ／ｄ変換装置
JP2008090422A (ja) 2006-09-29 2008-04-17 Yokogawa Electric Corp 電源供給回路
JP4566977B2 (ja) * 2006-12-11 2010-10-20 アンリツ株式会社 Ａ／ｄ変換装置
US7541958B2 (en) * 2006-12-30 2009-06-02 Teradyne, Inc. Error reduction for parallel, time-interleaved analog-to-digital converter
CN101295983B (zh) * 2007-04-25 2010-06-09 中国科学院微电子研究所 一种双采样全差分采样保持电路
CN101294983A (zh) 2007-04-29 2008-10-29 财团法人工业技术研究院 多层式电探针的结构以及制造方法
DE602007009217D1 (de) 2007-07-27 2010-10-28 Fujitsu Semiconductor Ltd Schaltung
US7649485B1 (en) * 2008-05-28 2010-01-19 Hrl Laboratories, Llc Multi-rate analog to digital converter with proportional filter bank
US8611974B2 (en) * 2008-06-03 2013-12-17 D-Wave Systems Inc. Systems, methods and apparatus for superconducting demultiplexer circuits
US7772904B1 (en) * 2009-02-16 2010-08-10 Infineon Technologies Ag Voltage level converter with mixed signal controller

Also Published As

Publication number Publication date
EP2267902B1 (en) 2013-03-13
JP2014060809A (ja) 2014-04-03
US20130127648A1 (en) 2013-05-23
US8643429B2 (en) 2014-02-04
EP2211468A1 (en) 2010-07-28
CN101800553B (zh) 2014-07-16
JP5660194B2 (ja) 2015-01-28
CN103001639B (zh) 2015-11-18
CN103067010B (zh) 2016-02-10
CN103067010A (zh) 2013-04-24
CN101800553A (zh) 2010-08-11
US20130120179A1 (en) 2013-05-16
US8907715B2 (en) 2014-12-09
US20130147647A1 (en) 2013-06-13
JP5660196B2 (ja) 2015-01-28
US20130127649A1 (en) 2013-05-23
CN103067012B (zh) 2016-02-24
CN103001639A (zh) 2013-03-27
US8547160B2 (en) 2013-10-01
EP2270986B1 (en) 2012-01-25
US8928358B2 (en) 2015-01-06
EP2267902A1 (en) 2010-12-29
JP2010171981A (ja) 2010-08-05
US9444479B2 (en) 2016-09-13
JP5482228B2 (ja) 2014-05-07
US8643403B2 (en) 2014-02-04
EP2485400B1 (en) 2014-06-25
CN103001640B (zh) 2016-05-18
US20100253414A1 (en) 2010-10-07
EP2211468B1 (en) 2011-07-20
US8643428B2 (en) 2014-02-04
CN103067011B (zh) 2016-03-16
EP2270986A1 (en) 2011-01-05
EP2270985B1 (en) 2012-10-03
CN103067011A (zh) 2013-04-24
ATE543259T1 (de) 2012-02-15
JP5660195B2 (ja) 2015-01-28
JP2014060810A (ja) 2014-04-03
JP2014060808A (ja) 2014-04-03
EP2485399B1 (en) 2013-11-13
EP2485399A1 (en) 2012-08-08
US20130099948A1 (en) 2013-04-25
EP2485400A1 (en) 2012-08-08
CN103001640A (zh) 2013-03-27
US20150077278A1 (en) 2015-03-19
EP2270985A1 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
CN101800553B (zh) 采样
Razavi Problem of timing mismatch in interleaved ADCs
CN104467862A (zh) 用在混合信号电路中的电路和方法
CN104467861A (zh) 用在混合信号电路中的电路和方法
Plouchart et al. A 3.2 GS/s 4.55 b ENOB two-step subranging ADC in 45nm SOI CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150601

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150601

Address after: Kanagawa

Applicant after: Co., Ltd. Suo Si future

Address before: Kanagawa

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant