CN103036564B - 自校准模数转换器及校准模数转换器中误差的方法 - Google Patents

自校准模数转换器及校准模数转换器中误差的方法 Download PDF

Info

Publication number
CN103036564B
CN103036564B CN201210365828.8A CN201210365828A CN103036564B CN 103036564 B CN103036564 B CN 103036564B CN 201210365828 A CN201210365828 A CN 201210365828A CN 103036564 B CN103036564 B CN 103036564B
Authority
CN
China
Prior art keywords
array
capacitors
calibration
capacitor
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210365828.8A
Other languages
English (en)
Other versions
CN103036564A (zh
Inventor
吴琼
凯文·马胡提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103036564A publication Critical patent/CN103036564A/zh
Application granted granted Critical
Publication of CN103036564B publication Critical patent/CN103036564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了用于修正数据采集系统的偏移和线性度误差的方法和装置。电荷再分配数模转换器(CDAC)连接至比较器的差分输入中的一个，比较器的第二输入来自CDAC。校准算法内置在数字控制单元中。数字控制单元顺序地检测偏移和电容器失配误差，在校准模式中存储针对每个误差的校准编码，并在正常转换期间提供与对分搜索定时同步的输入相关误差修正信号以调整比较器的差分输入，且补偿非理想功能CDAC的输出处存在的输入相关误差。

Description

自校准模数转换器及校准模数转换器中误差的方法
技术领域
本发明涉及用于具有电荷再分配数模转换器的逐次逼近模数转换器(successiveapproximationanalog-to-digitalconverter)的输入不相关自校准方法和装置。
背景技术
模数转换器(ADC)是数据采集系统中将连续的模拟信号转换成离散的数字表示，用于存储、传输和进一步的数字信号处理(DSP)的装置。逐次逼近(SAR)ADC广泛地应用在传感器网络、可移植生物统计学、测量应用、采集板、数字示波器和微控制器中，因此SARADC提供低的功耗、中速、中等至高分辨率、最少有源模拟电路、小的管芯尺寸、低的等待时间和高的可复用性。
图1示出SARADC100的典型结构，SARADC100具有比较器110、数模转换器(DAC)120和内置对分搜索算法(binarysearchalgorithm)的数字逻辑130。电容器阵列或电阻器阵列(未示出)通常可以用来实现DAC120。在标准CMOS技术中，采用电容器阵列是更典型的，因为对于给定面积，电容器的特征是比电阻器更小的失配误差、更快的稳定时间快和更少的电流消耗，允许更高的分辨率、更快的速度和更低功率。
实验表明，现代CMOS工艺通常提供高达10位的分辨率，其等同于0.1％电容比失配。为了实现高于10位的分辨率，其它方法，如激光微调、模拟校准和数字自校准通常用来增加产率。
基于激光微调的生产在晶片组通过调整容器阵列中的电容器值进行，并且通常在制造工艺方面和管芯尺寸方面是昂贵的。由于封装期间的机械应力和激光微调元件的长期漂移，调整程序的改进通常受到限制，并且是环境相关的。
不同于晶片级调整，模拟校准是在封装组装之后进行的，因此通常不出现封装退化。在校准过程期间，具有高于正校准的ADC100的分辨率的线性度的外部模拟信号源被提供至ADC100的输入，并且模拟信号的数字表示被读出并与理想编码进行比较。如果实际数字输出不同于理想值，则电容器DAC120中的电容器被调整以满足要求；随后提供另一个模拟输入。这种程序通常被重复，直到超过过程匹配范围的对最高有效位(MSB)起作用的所有电容器都被恰当地调整。类似于激光微调，模拟校准过程仅在制造商处进行一次，并且因此，ADC精度可能也随着温度变化和老化而降低。对具有更高的线性度的外部模拟信号源以及为误差检测和修正程序花费的时间的需求通常增加生产测试成本。
为了避免与激光微调和模拟校准二者相关的问题，可以针对电荷再分配DAC采用数种自校准技术。
一种自校准技术在1983年被公开为图2中示出的美国专利4，399，426，其中校准电容器阵列215、存储器220和用来执行校准算法的附加校准逻辑240，245集成在具有二进制加权电荷再分配DAC的SARADC200中。校准电容器阵列215在作为比较器230的负输入口231的模拟求和节点处连接功能电容器阵列210。比较器230的正输入通常连接至虚设电容器阵列140(如图1所示)，以提供对称匹配，从而最小化源自预设开关沟道电荷注入效应和时钟馈通效应的共模误差。功能电容器阵列210中的失配的数字表示在误差检测过程期间产生。该数字表示存储在存储器220中，由SAR中的数字编码寻址，并馈送至校准逻辑240，以在校准电容器阵列215的输出端处产生失配补偿电压。校准电容器阵列215的引入通常改善DAC的线性度，同时它增加了管芯尺寸，降低了信号增益，并增加了比较器230的负输入处的信号稳定时间。功能电容器阵列210和校准电容器阵列215之间的同步操作迫使误差修正信号的极性与由功能电容器阵列210提供的功能信号相同，并限制了涵盖的失配误差。只有实际电容器值小于理想值时，才会修正失配。因此，专利‘426中存在的自校准技术的验证通常依赖于过程梯度和布局平面图。
为了改善性能和减小管芯尺寸，美国专利5,684,487中公开了一种ADC300，其在图3中示出。SAR350用于控制和校准逻辑355执行对分搜索和校准算法。与专利‘426相反，专利‘487中的校准电容器阵列310类似于功能电容器阵列315(专利‘426中的功能电容器阵列210)设置，并代替比较器330的正输入处的虚设电容器140(参见图1)。由于功能电容器阵列315与校准阵列310隔离，因此不存在信号衰减，并且未在比较器330的负输入引入附加的稳定延迟。校准系数在制造时在片下由数字电路计算并存储在片上只读存储器(ROM)340中。校准电容器阵列310在比较器330的正输入处的引入在不占用更多的管芯面积的情况下在负输入处同时提供误差修正电压和对称电容负载。然而，在功能电容器阵列315的输出端处示出的误差电压不能被完全补偿。由于仅参考电压和低电压供给至校准电容器阵列310，因此误差修正信号是输入不相关的。然而，从功能电容器阵列315中的具有失配的电容器单元产生的误差信号是输入相关的。将输入不相关信号从输入相关信号中减去在比较器330的差分输入处以及在比较器330的输出端处的数字编码处留下输入相关误差。这种输入相关线性度误差使ADC300的信噪比和失真率(SNDR)以及有效位数(ENOB)退化。此外，当环境温度变化时，一次制造位置校准通常限制非线性误差修正的效果，并且失配随着老化而漂移。
发明内容
根据本发明，公开了具有采用自校准算法的二进制加权电荷再分配DAC的SARADC。SARADC包括比较器、用于进行正常转换的功能电容器阵列、用于提供误差修正信号的校准电容器阵列、用于控制对分搜索程序的数字控制逻辑、以及用于搜索误差修正系数的校准逻辑。
附图说明
图1为示出具有电荷再分布DAC的典型的现有SARADC的框图。
图2为示出自校准方法的结构图的现有技术，其中两个电容器阵列连接在模拟求和点处。
图3为示出自校准方法的结构图的现有技术，其中两个电容器阵列连接在不同的比较器输入处。
图4为示出根据本发明的自校准方法的一个实施例的框图。
图5为示出根据本发明的二进制加权电荷再分配功能DAC和校准DAC的结构的电路图。
图6a为示出根据本发明的包括次级主校准阵列和次级辅助校准阵列的偏移校准阵列的结构的电路图。
图6b为示出根据本发明的包括次级主校准阵列和次级辅助校准阵列的CPC校准阵列的结构的电路图。
图6c为示出根据本发明的包括次级主校准阵列和次级辅助校准阵列的MSB校准阵列的结构的电路图。
图7为示出根据本发明的自校准方法的误差检测过程的流程图。
图8为示出根据本发明的用于正和负偏移误差的误差检测过程的波形图。
图9为示出根据本发明的用于正和负电容器误差的误差检测过程的波形图。
图10为示出根据本发明的耦合电容器调整网络的框图。
具体实施方式
在根据本发明的实施例中，校准过程分成两个步骤：误差检测和误差修正。
A.误差检测：
图4示出了根据本发明的具有自校准电路的SARADC400的框图。SARADC400包括比较器410、功能电容器阵列420、校准电容器阵列430、控制逻辑440和校准逻辑450。模拟输入电压“VIN”、正参考电压“VREFP”和负参考电压“VREFN”在控制逻辑440和校准逻辑450的控制下提供至功能电容器阵列420和校准电容器阵列430二者，以分别产生对分搜索电压和误差修正电压。对分搜索电压为由功能电容器阵列420产生的用来逐步逼近模拟输入电压的参考电压，其中后一台阶大小为当前台阶大小的一半，直到模拟输入电压和参考电压之间的差位于“(VREFP-VREFN)/2N”内，“N”为ADC的分辨率。例如，所提供的第一参考电压为“(VREFP-VREFN)/2”，所提供的第二参考电压(在下一步中)为“(VREFP-VREFN)/22”或“3(VREFP-VREFN)/22”。当第一参考电压“(VREFP-VREFN)/2”提供至功能电容器阵列420时，如果比较器410的输出为“0”，则第一参考电压“(VREFP-VREFN)/2”大于“VIN”，并且第二参考电压应当降低至“(VREFP-VREFN)/22”；如果比较器410的输出为“1”，则第一参考电压“(VREFP-VREFN)/2”小于“VIN”，并且第二参考电压应当升高至“3(VREFP-VREFN)/22”。误差修正电压由校准电容器阵列430提供并用来补偿由功能电容器阵列420中偏移和/或电容器失配引起的参考电压误差。
功能电容器阵列420的输出421连接至比较器410的负输入411，校准电容器阵列430的输出431连接至比较器410的正输入412。输出421和431之间的差确定比较器输出414，比较器输出414在正常转换模式中反馈至控制逻辑440，以控制执行对分搜索算法的逐次逼近寄存器(SAR)441，并且比较器输出414在校准模式中反馈至校准逻辑450以控制误差搜索过程并形成存储在DFF阵列451中的误差修正编码。
为了实现高分辨率同时保持管芯尺寸尽可能小，功能电容器阵列420和校准电容器阵列430二者的每一个都分成两部分(参见图5)：粗略电容器阵列423和533，以及精细电容器阵列424和534，每个阵列包括如图5所示的多个二进制加权电容器。粗略功能电容器阵列423中的二进制加权电容器单元526的顶部电极板522共同连接至耦合电容器“Cc_func”的底部电极板570。精细功能电容器阵列424中的二进制加权电容器单元527的顶部电极板522共同连接至耦合电容器“Cc_func”的顶部电极板572。功能电容器阵列420中的每个电容器单元526和527的底部电极板524连接至多个开关573，574和575的一个端子，并且这些开关573，574和575的其他端子分别在采样时钟“clk_sig”以及来自控制逻辑440中的SAR441的数字位“b<i>”和“bn<i>”的控制下，分别连接至模拟输入“VIN”、正参考电压“VP”和负参考电压“VN”。粗略功能电容器阵列423中的二进制加权电容器单元526由“b<n-1:0>”中的“n-m”个MSB(最高有效位)控制，精细功能电容器阵列424中的二进制加权电容器单元527由“m”个LSB(最低有效位)控制，其中“n”为图4中示出的SARADC400的分辨率。
粗略校准电容器阵列533中的二进制加权电容器单元580的顶部电极板543共同连接至耦合电容器“Cc_cal”的底部电极板590。“Cc_cal”的电容等于“Cc_func”的电容。粗略校准电容器阵列533中的二进制加权电容器单元580的底部电极板546共同连接至交流地，如负参考电压“VN”。精细校准电容器阵列534分成偏移校准阵列536、耦合电容器校准阵列537和多个MSB电容器校准阵列538。校准阵列536，537和538每一个由一个次级主校准阵列和一个次级辅助校准阵列组成，如图6a-c所示。“Kofst”，“Kcpc”和“Kmsb”分别为偏移校准位、耦合电容器“Cc_func”校准位和MSB校准位的数量。校准阵列536，537和538中的每一个的二进制加权电容器单元的顶部电极板544共用连接至耦合电容器“Cc_cal”的顶部电极板592的同一节点。校准阵列536，537和538中的每一个的二进制加权电容器单元645的每个底部电极板545连接至多个开关，所述多个开关用于分别在“Vofstm_in”、“Vofsta_in”、“Vcpc_in”、“Vmsb_in(i)”的模拟预设值以及正参考电压“VP”和负参考电压“VN”之间切换(参见图6a-c)。
校准程序从误差检测过程开始，误差检测过程顺序地检测偏移误差、耦合电容器失配误差和MSB电容器失配误差，如图7所示，并将误差系数存储在诸如DFF阵列451之类的存储单元中，在误差检测过程之后是误差修正过程，误差修正过程是在正常转换模式期间发生的。ADC400具有两种操作模式：校准模式和正常转换模式。在ADC400进行模数转换(正常转换模式)之前，最初必须校准ADC400。在校准模式中，误差检测过程确定必要的误差修正编码。随后操作开关到正常转换模式。在正常转换模式中，功能电容器阵列420提供参考电压电平以逐步逼近模拟输入电压，并且大致同时地，校准电容器阵列430基于误差修正编码提供误差修正电压以补偿每种误差。
校准程序从图7中示出的误差检测过程700开始。在步骤710中，进行偏移检测过程，并且如果在步骤720中，确定偏移误差编码，则在步骤730中存储偏移误差编码。接下来在步骤740中，进行耦合电容器失配检测过程，并且如果在步骤750中，确定耦合电容器失配编码，则在步骤760中存储耦合电容器误差编码。随后在步骤770中，进行MBS电容器失配误差检测过程，并且如果在步骤780中，确定MSB电容器失配误差，则在步骤790中存储MSB电容器误差编码。
在步骤710中的偏移检测过程期间，模拟输入“VIN”被设置为等于负参考电压“VN”，至功能电容器阵列420的数字输入“b<n-1:0>”被设置为接地。连接至比较器输入411和节点“AF”的开关”sw1”和“sw2”打开(参见图5)，分别设置粗略功能电容器阵列423和精细功能电容器阵列424中的电容器526和527的顶部电极板522至恒定电压”Vcm”和“V_rst1”。同时，电容器526和527的底部电极板524连接至“VIN”。随后开关”sw1”和“sw2”关断，留下比较器输入411和节点“AF”浮置，并且底部电极板524被切换至负参考电压“VN”，位“b<n-1:0>”被设置为“0”。底部电极板524处的电压变化“(VN-VIN)+ΔV1”耦合至比较器410的负输入411，其中“VN-VIN＝0”和“ΔV1”为由连接至底部电极板524的开关573，574和575的电荷注入效应和时钟馈通效应引起的偏移电压。连接至比较器输入412和节点“BF”的开关“sw3”和“sw4”与开关”sw1”和“sw2”同步，将粗略校准电容器阵列533和精细校准电容器阵列534中的电容器580的顶部电极板543和电容器645的顶部电极板544分别设置为恒定电压“Vcm”和“V_rst2”。同时，精细校准电容器阵列534中的每个电容器645的底部电极板545连接至等于“(VP+VN)/2”(Vofstm_in＝Vofsta_in＝(VP+VN)/2)的电压。当开关“sw3”和“sw4”关断时，次级主偏移校准阵列621和次级辅助偏移校准阵列622的底部电极板545被充电至相反的参考电压(“VP”和“VN”)，以补偿彼此之间的电压变化，并使比较器正输入412处的电压变化接近零。这是偏移校准电容器阵列536的初始状态设置。这确保图5中的节点“BF”处的初始电压变化在“sw3”和“sw4”处于关断位置时为零。初始状态中的比较器输出414表示被命名为“DPoffset”的偏移电压的极性。“DPoffset”存储在DFF(数据触发器)阵列451中。随后次级辅助偏移校准阵列622中的所有电容器的底部电极板545保持设定参考电压，同时次级主偏移校准阵列621中的每个电容器单元645的底部电极板545被切换至由比较器差分输入“ΔVoff＝VBc-VAc”的符号确定的正/负参考电压，一个接一个地从“C”到“2(Kofst-1)C”，在比较器输入412(节点“BC”)处针对“ΔVoff＜0”产生图8b中示出的跃迁电压，针对“ΔVoff＞0”产生图8c中示出的跃迁电压，该跃迁电压接近比较器输入411(节点“AC”)处的电压，其中“ΔVoff＝ΔV1+ΔV2+ΔV3”(“ΔV2”表示由开关“sw1”和“sw3”的电荷注入效应和时钟馈通效应之间的失配引起的偏移电压，“ΔV3”表示涉及比较器输入的偏移)。图8a示出“ΔVoff＝0”。比较器410将每个跃迁电压与比较器输入411(节点“AC”)处的电压进行比较，直到比较器410的输出414转换。控制连接至次级主偏移校准阵列621中的电容器645的底部电极板545的开关694和695的最终数字编码“cb_ofstm(Kofst-1)...cb_ofstm0”为偏移误差系数。偏移误差系数存储在DFF阵列451中。比较器输入411和412处显现的最终差分电压为由被校准分辨率确定的数字化校准台阶大小引起的校准误差。
在偏移检测之后，耦合电容器“Cc_func”(参见图5)校准开始。假设来自精细功能电容器阵列424中的电容器527和粗略功能电容器阵列423中的由最低有效位“b<m>”控制的标记为“C”的电容器的所有失配误差满足分辨率要求，并且正在校准电容器都在粗略功能电容器阵列423中。这种假设是合理的，因为精细功能电容器阵列424中的失配误差在它被馈送至比较器输入411之前除以粗略功能电容器阵列423中单位电容器“C”的总数量“2n-m”(其中“n”为ADC400的分辨率，“m”为精细功能电容器阵列424的分辨率)，而粗略功能电容器阵列423中的失配误差没有缩小地直接添加至比较器输入411。在耦合电容器”Cc_func”校准期间，模拟输入“VIN”接地。开关”sw1”和“sw2”打开，迫使比较器输入411和节点“AF”分别达到恒定电压”Vcm”和“V_rst1”。至粗略功能电容器阵列423的数字输入“b<n-1:m>”被设置为“0”，将粗略功能电容器阵列423中的电容器526的底部电极板524充电至负参考电压“VN”。至精细功能电容器阵列424的数字输入“b<m-1:0>”被设置为“1”，将精细功能电容器阵列424中的电容器527的底部电极板524充电至正参考电压“VP”。当“sw1”和“sw2”从打开切换至关断时，至粗略功能电容器阵列423的数字输入“b<n-1:m+1>”保持为“0”，并且位“b<m>”(粗略功能电容器阵列423中的最低有效位)从“0”切换至“1”，将由“b<m>”控制的电容器单元的底部电极板524连接改变至正参考电压“VP”。至精细功能电容器阵列424的数字输入“b<m-1:0>”从“1”切换至“0”，将精细功能电容器阵列424中的电容器单元的底部电极板连接524改变至负参考电压“VN”。在切换中涉及的数字位“b<m:0>”在比较器输入411(节点“AC”)处引起“1LSB”电压变化，如图9a所示，其中“1LSB”定义为“(VP-VN)/2n”，其中n为ADC400的分辨率。在比较器输入411(节点“AC”)处呈现的另一个电压变化“ΔVc”源自耦合电容器“Cc_func”的失配。开关“sw3”和“sw4”与开关”sw1”和“sw2”同步，将粗略校准电容器阵列533和精细校准电容器阵列534二者中的电容器580和645的顶部电极板543和544分别设置到恒定电压“Vcm”和“V_rst2”。同时，精细校准电容器阵列534中的每个电容器645的底部电极板545连接至等于“(VP+VN)/2”的电压。当开关“sw3”和“sw4”关断时，次级主耦合电容器校准阵列631和次级辅助耦合电容器校准阵列632的底部电极板545被充电至相反的参考电压“VP”和“VN”，将比较器输入412(节点“BC”)处呈现的来自耦合电容器校准阵列的电压变化平衡为接近零。这是用于耦合电容器校准阵列537的初始状态设置。初始状态中的比较器输出414表示被命名为“DPCc”的“Cc_func”失配的初始极性。它被存储在DFF451中。随后，偏移补偿电压“ΔVoff”由偏移校准阵列536根据DFF阵列451中存储的偏移误差系数产生并提供在比较器输入412(节点“BC”)处以去除偏移误差。次级辅助耦合电容器校准阵列632中的所有电容器645的底部电极板545保持初始状态中设置的参考值，而次级主耦合电容器校准阵列631中的每个电容器单元645的底部电极板545切换至由比较器差分输入411和412的初始极性确定的正/负参考电压，一个接一个地从“C”到“2(Kcpc-1)C”，其中“Kcpc”为“Cc_func”校准位的数量，以在比较器输入412(节点“BC”)处产生跃迁电压，该跃迁电压接近图9b和9c中示出的比较器输入411(节点“AC”)处的电压。比较器410将每个跃迁电压与比较器输入411(节点“AC”)处的电压进行比较，直到它的输出转换。随后通过减小/增加至次级主耦合电容器校准阵列631的数字输入“cb_cpcm<Kcpc-1:0>”，台阶曲线在“Cc_func＜Ccideal”(其中“Ccideal”为“Cc_func”的预期值)时变为如图9(b)中所示的相反方向，或者在“Cc_func＞Ccideal”时变为如图9(c)所示的相同方向，以在比较器输入411(节点“AC”)和比较器输入412(节点“BC”)之间形成约“1LSB”的差异，其中考虑校准误差。注意到，“AC-BC＝1LSB”为理想情况。由于校准台阶大小不是无穷小的，因此，实际情况是“AC-BC＝1LSB-误差”。在图9b中，由“1LSB”指示的范围包括节点“AC”和节点“BC”之间的电压差和“误差”两者。失配误差的最终极性在所述曲线保持初始方向时与初始极性相同，在所述曲线变为相反方向时与初始极性相反，最终的电压电平低于其初始值。控制连接至次级主耦合电容器校准阵列631中的电容器645的底部电极板545的开关674和675的最终数字编码“cb_cpcm(Kcpc-1)...cb_cpcm0”为耦合电容器失配误差系数。它们被存储在DFF阵列451中。
一旦进行耦合电容器失配误差检测，则校准逻辑450内置的状态机开始MSB(最高有效位)电容器失配误差检测。假设在粗略功能电容器阵列423中存在“L”个需要校准的电容器单元。它们分别被命名为“2n-m-1C±ΔCn-m-1，2n-m-2C±ΔCn-m-2...2n-m-LC±ΔCn-m-L”并分别由数字位“bn-1，bn-2...bn-L”控制。MSB失配误差检测过程770从在最低位“bn-L”的控制下搜索电容器单元的失配开始，并且一个接一个地进行到处于最高有效位“bn-1”的控制下的电容器单元。在位bn-L的控制下针对具有2n-m-LC的值的电容器的“ΔCn-m-L”(定义为“ΔCn-m-L＝2n-m-LC-Cn-m-1_ideal”，其中“Cn-m-1_ideal”为“2n-m-LC”的理论值)失配误差检测过程中，模拟输入“VIN”接地。当开关”sw1”和“sw2”打开时，功能电容器阵列420的粗略电容器阵列423和精细电容器阵列424的顶部电极板522分别被设置为恒定电压“Vcm”和“V_rst1”。至功能电容器阵列420的数字输入“b<n-1:0>”被设置为“000...0111...1”，其中低于“bn-L”的数字位被设置为“1”，位“bn-L”以及高于“bn-L”的位被设置为“0”。因此，由数字位“b<n-L-1:0>”控制的电容器单元的底部电极板524被充电至正参考电压电平“VP”，由数字位“b<n-1:n-L>”控制的电容器单元的底部电极板524被充电至负参考电压电平“VN”。当开关”sw1”和“sw2”从打开状态切换至关断状态时，数字输入“b<n-1:0>”切换至“000...1000...0”，其中低于“bn-L”的数字位从“1”切换至“0”，位“bn-L”从“0”切换至“1”，高于“bn-L”的位保持其初始设定。因此，由数字位“b<n-L-1:0>”控制的电容器单元的底部电极板524放电至负参考电压电平“VN”，由“bn-L”控制的电容器单元的底部电极板524被充电至正参考电压电平“VP”。由数字位“b<n-1:n-L+1>”控制的电容器单元的底部电极板524保持其初始连接。由“n-L+1”电容器单元底部电极板连接切换引起的耦合至比较器输入411(节点“AC”)的总电压等于“1LSB+ΔVn-L+ΔVoff+ΔVc”，其中分别地，“1LSB”源自一位数字输入变化(“0001000...0”-“000...0111...1”＝1)，“ΔVn-L”为源自电容器失配“ΔCn-m-L”的误差电压，“ΔVoff+ΔVc”分别为系统偏移和耦合电容器失配误差。开关“sw3”和“sw4”与开关”sw1”和“sw2”同步。当“sw3”和“sw4”打开时，校准阵列430中的电容器单元的顶部电极板543和544分别被设置为恒定电压“Vcm”和“V_rst2”。精细校准电容器阵列534中的每个电容器645的底部电极板545连接至等于“(VP+VN)/2”的电压。当开关“sw3”和“sw4”关断时，次级主“bn-L”MSB电容器校准阵列641和次级辅助“bn-L”MSB电容器校准阵列642的底部电极板545被充电至相反的参考电压，将在比较器输入412(节点“BC”)处呈现的来自“bn-L”MSB电容器校准阵列538的电压变化平衡为接近零。它称为用于“bn-L”MSB电容器校准阵列538的初始状态设置。初始状态中的比较器输出414表示被命名为“DPMSB(n-m-L)”的“ΔCn-m-L”失配的初始极性。它被存储在DFF阵列451中。
随后，分别由偏移校准阵列536和耦合电容器校准阵列537根据存储在DFF阵列451中并在比较器输入412(节点“BC”)提供的偏移误差系数和耦合电容器失配误差系数产生偏移和耦合电容器失配补偿电压“ΔVoff”和“ΔVc”，以去除系统性的偏移和耦合电容器“Cc_func”失配误差。次级辅助“bn-L”电容器校准阵列642中的所有电容器645的底部电极板545保持初始状态中设置的参考电压，而次级主“bn-L”电容器校准阵列641中的每个电容器单元645的底部电极板545切换至由比较器差分输入411和412的初始极性确定的正/负参考电压，一个接一个地从“C”到“2(Kmsb(n-m-L)-1)C”，使得比较器输入412(节点“BC”)处的跃迁电压接近比较器输入411(节点“AC”)处的电压，如图9a所示。比较器410将每个跃迁电压与比较器输入411(节点“AC”)处的电压进行比较，直到它的输出转换。随后，通过减小/增加至次级主MSB校准阵列641的数字输入“cb_msbm(Kmsb(n-m-L)-1)...cb_msbm0”，台阶区域在“ΔCn-m-L＞0”时变为如图9(b)所示的相反方向，或者在“ΔCn-m-L＜0”时变为如图9(c)所示的相同方向，以在比较器输入411(节点“AC”)和比较器输入412(节点“BC”)之间形成包括校准误差的约“1LSB”的差异。失配误差的最终极性在所述曲线保持初始方向时与初始极性相同，在所述曲线变为相反方向时与初始极性相反，并且最终电压电平低于其初始值。控制连接至次级主“bn-L”MSB电容器校准阵列641中的电容器645的底部电极板545的开关684和685的最终数字编码“cb_msbm(Kmsb(n-m-L)-1)...cb_msbm0”为“ΔCn-m-L”失配误差系数。它们被存储在DFF阵列451的单独位置中。
注意到，“n”为ADC400的分辨率，“m”为精细电容器阵列424和534的分辨率，“n-m”为粗略电容器阵列423和533的分辨率。“L”为需要被校准的MSB的数量。典型地，处于校准的位从MSB到LSB。例如，对于12位分辨率(位<11:0>)ADC，需要校准4位。这4位是位<11>，位<10>，位<9>和位<8>。如图5所示，在MSB位<n-1>的控制下的电容器值为2n-m-1C，因此用于校准的在接下来的MSB：MSB位<n-2>...MSB位<n-L>的控制下的电容器为2n-m-2C，2n-m-3C，...2n-m-LC电容器。电容器和具有下标n-m-L的校准位表示需要校准的最后一个MSB。“Kmsb”表示每个MSB的校准位的数量。例如，“Kmsb(n-m-1)”表示在MSB位<n-1>的控制下的电容器“2n-m-1C”的校准位的数量，“Kmsb(n-m-L)”表示在MSB位<n-L>的控制下的电容器“2n-m-LC”的校准位的数量。
从“b<n-L+1>”(较低MSB)至“b<n-1>”(较高MSB)逐位地针对“b<n-1，n-L+1>”电容器单元中的剩余部分重复相同的过程进行失配误差检测，例外的是必须在形成用于当前MSB电容器单元的跃迁电压搜索曲线之前由MSB校准阵列538产生针对低于当前正处于校准的MSB的校准MSB的失配补偿电压，MSB校准阵列538被分配给校准MSB并连接至具有相反极性的比较器输入412(节点“BC”)以补偿来自校准MSB电容器单元的失配。极性变化的原因在于，在校准MSB电容器单元失配误差检测过程中，至控制校准MSB电容器单元的功能电容器阵列420的数字输入从“0”切换至“1”，而在当前MSB电容器单元失配误差检测过程中，这些数字输入从“1”切换至“0”。一旦已经检测所有的MSB电容器单元失配误差，则针对不同MSB电容器单元的误差系数存储在DFF阵列451的不同位置中。在正常转换模式中，与针对偏移和耦合电容器失配的误差系数组合的这些误差系数用来控制MSB校准阵列538、偏移校准阵列536和耦合电容器校准阵列537，将误差补偿电压提供至比较器正输入412。
B.误差修正：
误差修正过程结合在正常转换模式中。在正常转换模式中，功能电容器阵列420作为电容性DAC工作，其在SAR逻辑441的控制下将模拟输入和参考电平之间的差提供至比较器410的负输入411。校准电容器阵列430作为校准DAC工作，其在校准逻辑450的控制下提供误差修正电压至比较器410的正输入412。误差修正电压补偿系统偏移、耦合电容器失配、以及比较器410的差分输入411和412处的MSB电容器单元失配，并保持比较器输出414不存在误差。
详细操作如下。在采样模式中，由“clk_sig”573控制的开关打开，并且正在转换的模拟输入被采样至功能电容器阵列420中的电容器526和527的底部电极板524。通过如图5所示打开开关”sw1”和“sw2”，顶部电极板522分别被设置为恒定电压”Vcm”和“V_rst1”。当切换至比较模式时，开关”sw1”和“sw2”关断，功能电容器阵列420中的电容器526和527的底部电极板524基于数字位“bn-1，...b0”设置被切换至正/负参考电压。当数字位被设置为“1”时，连接至正参考电压“VP”的开关574打开。当数字位被设置为“0时，连接至负参考电压“VN”的开关575打开。位“bn-1，...b0”的每种组合决定一种参考电平。参考电平逐步逼近模拟输入。对于每一步，模拟输入和参考电平之间的差耦合至比较器负输入411(节点“AC”)。通过在采样模式中与开关”sw1”和“sw2”同时打开开关“sw3”和“sw4”，粗略校准阵列533中的电容器580的顶部电极板543和精细校准阵列534中的电容器645中的顶部电极板544分别被设置为“Vcm”和“V_rst2”，通过在比较模式中关断开关“sw3”和“sw4”，粗略校准阵列533中的电容器580的顶部电极板543和精细校准阵列534中的电容器645中的顶部电极板544被保持浮置。从不同的校准阵列536和538产生的误差修正电压耦合至与对分搜索过程同步的比较器正输入412(节点“BC”)，并与负输入411(节点“AC”)处存在的跃迁电压进行比较。
偏移校准阵列536在整个对分搜索过程中提供偏移修正电压至比较器410的正输入412。在采样模式中，次级主偏移校准阵列621中的电容器的底部电极板545经由开关693连接至“Vofstm_in”。“Vofstm_in”在偏移极性指示位“DPoffset”为“0”时被设置为负参考电压“VN”，或者在偏移极性指示位“DPoffset”为“1”时被设置为正参考电压“VP”。在比较模式中，次级主偏移校准阵列621中的电容器645的底部电极板545或者在控制连接至底部电极板545的开关694和695的偏移误差系数位为“0”时保持初始参考电平，或者在控制连接至底部电极板545的开关693，694和695的偏移误差系数位为“1”时被充电至与初始设置相反的参考电平。由次级主偏移校准阵列541中的电容器645的底部电极板545处的连接变化引起的电压变化耦合至比较器输入412(节点“BC”)，形成偏移误差修正电压。不存在源自次级辅助偏移校准阵列622的偏移补偿，因为在正常转换模式中不存在电容器切换操作。
如图10所示，通过使调整电容器“Cc_trim”与耦合电容器“Cc_func”并联，并且采用由位“ctrl_ni”和“ctrl_pi”(其中i＝0，1...Kcpc-1)控制的开关1100和1200分别连接至耦合电容器“Cc_func”，可以校准耦合电容器“Cc_func”失配。“ctrl_ni”和“ctrl_pi”的极性(“0”或“1”)由被分配至“ctrl_ni”和“ctrl_pi”的耦合电容器误差系数位“cb_cpcm(i)”和DFF阵列451中存储的最终失配极性位“DPCc”确定。在正常模数转换期间，极性“ctrl_ni”或“ctrl_pi”与“cb_cpcm(i)”和“DPCc”之间的关系如下。最初，所有的“ctrl_ni”被设置为“1”，打开所有的开关1100，以将由“ctrl_ni”控制的调整电容器“Cc_trim”与“Cc_func”并联连接，并且所有的“ctrl_pi”被设置为“0，关断所有的开关1200，以将由“ctrl_pi”控制的调整电容器“Cc_trim”与耦合电容器“Cc_func”断开。在正常模数转换期间，当“DPCc”为低且被分配至“ctrl_pi”的对应耦合电容器误差系数位“cb_cpcm(i)”被设置为“1”时，“ctrl_pi”被设置为“1”，打开开关1200并连接由“ctrl_pi”控制的调整电容器“Cc_trim”。当“DPCc”为高且被分配至“ctrl_ni”的对应耦合电容器误差系数位“cb_cpcm(i)”被设置为“1”时，“ctrl_ni”被设置为“0，关断开关1100并断开由“ctrl_ni”控制的调整电容器“Cc_trim”。当被分配至“ctrl_pi”和“ctrl_ni”的耦合电容器误差系数位“cb_cpcm(i)”被设置为“0”时，由“ctrl_pi”和“ctrl_ni”控制的调整电容器“Cc_trim”保持其初始状态(连接或断开)。
在不同于偏移和耦合电容器失配补偿方案的对分搜索过程期间，MSB的失配误差修正电压随着MSB值变化而变化。在功能电容器阵列420从采样模式切换至比较模式并在整个转换期间保持恒定时，产生补偿电压。如图4所示，处于校准的MSB“b<n-1:n-L>”从控制逻辑440中的SAR441产生并被传送至校准逻辑450，以形成数字控制信号455。控制信号455提供至MSB校准阵列538以控制连接在正/负参考电压和校准阵列538中的电容器645的底部电极板545之间的开关。由于正常转换模式中的MSB电容器单元失配误差修正程序对于不同的MSB校准阵列都是相同的，因此位“b<i>”校准阵列538作为示例用来详细说明MSB校准阵列538操作。类似于图6a中示出的偏移校准阵列536，“b<i>”校准阵列538分成图6c中示出的次级主校准阵列641和次级辅助校准阵列642。校准阵列538中的电容器645的底部电极板545连接至开关683，684和685。开关684和685由控制信号“cb_msbi<Kmsb(i)-1:0>”控制，控制信号“cb_msbi<Kmsb(i)-1:0>”由DFF阵列451中存储的“b<i>”误差修正位确定。对于电容器单元“Ci”的对应于功能电容器阵列420中的位“b<i>”的不同失配极性“DPmsb(i)”值，在“b<i>”次级主校准阵列641和“b<i>”次级辅助校准阵列642中涉及不同的操作。当“DPmsb(i)”为“0”时(定义为Ci＞Cii，其中“Cii”为“Ci”的预期值(预期值是针对b<i>的没有失配的电容器值)，误差修正电压从“b<i>”次级主校准阵列641产生，并且在“b<i>”次级辅助校准阵列642中不出现任何操作。当“DPmsb(i)”为“1”时(定义为Ci＜Cii)，误差修正电压根据“b<i>”的状态从“b<i>”次级主校准阵列641或“b<i>”次级辅助校准阵列642产生。当“b<i>”被设置为“1”时，误差修正电压从“b<i>”次级主校准阵列641产生；当“b<i>”被设置为“0”时，误差修正电压从“b<i>”次级辅助校准阵列642产生。当确定开关684和685的控制信号“cb_msbi<Kmsb(i)-1:0>”的极性的误差修正位被设置为“1”时，在误差修正电压产生操作中仅分别涉及次级主校准阵列641和次级辅助校准阵列642二者中的电容器单元645。
详细操作如下。
情况I：ΔCi＝Ci-Cii＞0
在采样模式中，“b<i>”次级主校准阵列641中的电容器645的底部电极板545在对应于电容器645的误差修正位被设置为“1”时连接至模拟输入“VIN”，并且在对应于电容器645的误差修正位被设置为“0”时连接至负参考电压“VN”。在比较模式中，对应误差修正位设置为“1”的“b<i>”次级主校准阵列641中的电容器645的底部电极板545在“b<i>”为“1”时切换至正参考电压，或者在“b<i>”为“0”时切换至负参考电压。对应误差修正位设置为“0”的“b<i>”次级主校准阵列中的电容器645的底部电极板545保持负参考电压连接。“b<i>”次级辅助校准阵列642中的电容器646的底部电极板545在整个转换过程中保持负参考电压连接。因此，如果最终的“b<i>”为“1”，则“b<i>”次级主校准阵列641中的在底部连接切换中涉及的电容器645的底部电极板545处的电压变化为“VP-VIN”；如果最终的“b<i>”为“0”，则“b<i>”次级主校准阵列641中的在底部连接切换中涉及的电容器645的底部电极板545处的电压变化为“VN-VIN”。“b<i>”次级辅助校准阵列642中的所有的电容器645的底部电极板545处的电压变化为零。这与转换模式中的功能电容器阵列420操作一致，其中当“b<i>”为“1”时，电容器单元“Ci”的底部电极板524处的电压变化为“VP-VIN”；当“b<i>”为“0”时，电容器单元“Ci”的底部电极板524处的电压变化为“VN-VIN”。“b<i>”校准阵列538中的电容器645的底部电极板545处的电压变化耦合至与“b<i>”转换同步的比较器正输入412，并且首先以精细校准阵列430中的总电容按比例缩小，随后以在比较器输入412处呈现的总电容按比例缩小。由在功能电容器阵列420中切换的电容器单元“Ci”引起的电压变化耦合至与“b<i>”转换同步的比较器负输入411，并且以在比较器输入411(节点“AC”)处呈现的总电容按比例缩小。由于比较器输入412(节点“BC”)处存在的“b<i>”误差修正电压具有相同的极性并且等于比较器输入411处呈现的由“ΔCi”引起的“ΔVi”，因此“b<i>”误差修正电压消除了比较器410的差分输入411和412处的电容器单元“Ci”失配效应，并且使比较器410的输出414没有误差。
情况II：ΔCi＝Ci-Cii＜0
在采样模式中，“b<i>”次级主校准阵列641中的电容器645的底部电极板545在对应于电容器645的“b<i>”误差修正位被设置为“1”时连接至正参考电压“VP”，并且在对应于电容器645的“b<i>”误差修正位被设置为“0”时连接至负参考电压“VN”。在比较模式中，当“b<i>”分别在“1”和“0”之间切换时，“b<i>”次级主校准阵列641中的对应误差修正位设置为“1”的电容器645的底部电极板545在模拟输入“VIN”和正参考电压“VP”之间切换。“b<i>”次级主校准阵列641中的对应误差修正位设置为“0”的电容器645的底部电极板545保持负参考电压连接。另一方面，在采样模式中，对于“b<i>”误差修正位的“1”和“0”设置二者，“b<i>”次级辅助校准阵列642中的电容器645的底部电极板545最初连接至负参考电压“VN”。在比较模式中，当“b<i>”分别在“1”和“0”之间切换时，“b<i>”次级辅助校准阵列642中的对应误差修正位设置为“1”的电容器645的底部电极板545在模拟输入“VIN”和负参考电压“VN”之间切换。“b<i>”次级辅助校准阵列642中的对应误差修正位设置为“0”的电容器645的底部电极板545保持负参考电压连接。因此，如果最终的“b<i>”为“1”，则“b<i>”次级主校准阵列641中的在底部连接切换中涉及的电容器645的底部电极板545处的电压变化为“VIN-VP”，并且“b<i>”次级辅助校准阵列642中在底部连接切换中切换的电容器645的底部电极板545处的电压变化为零。如果最终的“b<i>”为“0”，则“b<i>”次级主校准阵列641中的在底部连接切换中涉及的电容器645的底部电极板545处的电压变化为零，并且“b<i>”次级辅助校准阵列642中在底部连接切换中切换的电容器645的底部电极板545处的电压变化为“VIN-VN”。与功能电容器阵列420相比，来自功能电容器阵列420和校准阵列430二者的电压变化具有极性相反的相同值，而在功能电容器阵列420中，当“b<i>”为“1”时，电容器单元“Ci”的底部电极板524处的电压变化为“VP-VIN”；当“b<i>”为“0”时，电容器单元“Ci”的底部电极板524的电压变化为“VN-VIN”。“b<i>”校准阵列538中的电压变化耦合至与“b<i>”转换同步的比较器正输入411，并且首先以精细校准阵列430中的总电容按比例缩小，随后以比较器输入412(节点“BC”)处呈现的总电容按比例缩小。由在功能电容器阵列420中切换的电容器单元“Ci”引起的电压变化耦合至与“b<i>”转换同步的比较器负输入411，并且以在比较器输入411(节点“AC”)处呈现的总电容按比例缩小。比较器输入412处给出的误差修正电压与比较器输入411处存在的失配电压的极性相反，该误差修正电压的引入增加了比较器410的差分输入电压并补偿由“Ci＜Cii”引起的差分电压损失。

Claims (12)

1.一种自校准模数转换器，包括：
比较器，具有：
连接至第一电容器阵列的第一输入，第一电容器阵列配置为在第一采样时钟以及从逐次逼近寄存器接收的第一组多个数字位的控制下，接收输入信号、第一正参考电压和第一负参考电压，并且进行对分搜索；
连接至第二电容器阵列的第二输入，第二电容器阵列配置为在第二采样时钟以及从数据触发器(DFF)阵列接收的第二组多个数字位的控制下，接收校准信号、第二正参考电压和第二负参考电压，并且提供误差补偿信号；和
电耦合至数字逻辑和校准逻辑的输出端。
2.根据权利要求1所述的自校准模数转换器，其中校准逻辑控制偏移和电容器失配搜索过程。
3.根据权利要求1所述的自校准模数转换器，其中所述数据触发器(DFF)阵列存储电容器失配系数。
4.根据权利要求1所述的自校准模数转换器，其中第一电容器阵列包括第一组多个二进制加权电容器，并分成第一粗略电容器阵列和第一精细电容器阵列，第一耦合电容器将第一精细电容器阵列电耦合至第一粗略电容器阵列。
5.根据权利要求4所述的自校准模数转换器，其中第一粗略电容器阵列中的多个电容器的顶部电极板电耦合至第一耦合电容器的第一端子和比较器的第一输入。
6.根据权利要求4所述的自校准模数转换器，其中第一精细电容器阵列中的多个电容器的顶部电极板电耦合至第一耦合电容器的第二端子。
7.根据权利要求1所述的自校准模数转换器，其中第二电容器阵列分成第二粗略电容器阵列和第二精细电容器阵列，第二耦合电容器将第二精细电容器阵列电耦合至第二粗略电容器阵列。
8.根据权利要求7所述的自校准模数转换器，其中第二精细电容器阵列分成多个次级电容器阵列。
9.根据权利要求8所述的自校准模数转换器，其中所述多个次级电容器阵列包括偏移校准阵列、耦合电容器失配校准阵列和多个最高有效位电容器失配校准阵列。
10.根据权利要求9所述的自校准模数转换器，其中所述多个次级电容器阵列中的每一个都分成主电容器阵列和辅助电容器阵列，每个阵列包括多个二进制加权电容器。
11.一种校准模数转换器中的偏移误差的方法，包括下述步骤：
将比较器的第一输入和第二输入初始化至共模电压；
将大致等于负参考电压的第一信号施加至第一电容器阵列中的所有电容器的底部电极板；
将大致等于负参考电压的第二信号施加至第一电容器阵列中的电容器的底部电极板；
在比较器的第一输入产生误差信号；
通过采用由偏移校准阵列产生的步进搜索电压数字化误差信号；
将误差信号的数字表示存储在阵列中；以及
将误差信号的数字表示应用于偏移校准阵列以在比较器的第二输入产生偏移修正电压。
12.一种校准模数转换器中的系统偏移误差、耦合电容器失配误差和最高有效位(MSB)电容器失配误差的方法，包括：
在校准逻辑的控制下通过采用偏移校准阵列检测和数字化系统偏移误差，并将第一组误差修正位存储在存储阵列中；
在校准逻辑的控制下通过采用耦合电容器失配校准阵列检测和数字化第一电容器阵列中的耦合电容器失配误差，并将第二组误差修正位存储在所述存储阵列中；
在校准逻辑的控制下通过采用MSB电容器失配校准阵列从较低位到较高位逐个地检测和数字化第一电容器阵列中的对应的MSB电容器失配误差，并将第三组误差修正位存储在所述存储阵列中；
在转换模式中采用第二组误差修正位调整第一电容器阵列中的耦合电容器；
在转换模式开始时施加偏移补偿电压；以及
施加与对应的MSB变化同步的第三组误差修正位。
CN201210365828.8A 2011-10-07 2012-09-27 自校准模数转换器及校准模数转换器中误差的方法 Active CN103036564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/269,495 2011-10-07
US13/269,495 US8638248B2 (en) 2011-10-07 2011-10-07 Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter

Publications (2)

Publication Number Publication Date
CN103036564A CN103036564A (zh) 2013-04-10
CN103036564B true CN103036564B (zh) 2016-04-20

Family

ID=46980796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210365828.8A Active CN103036564B (zh) 2011-10-07 2012-09-27 自校准模数转换器及校准模数转换器中误差的方法

Country Status (3)

Country Link
US (1) US8638248B2 (zh)
EP (1) EP2579464B1 (zh)
CN (1) CN103036564B (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011028674A2 (en) * 2009-09-01 2011-03-10 The Regents Of The University Of Michigan Low-power area-efficient sar adc using dual capacitor arrays
US8836549B2 (en) * 2011-12-20 2014-09-16 Analog Devices, Inc. Use of logic circuit embedded into comparator for foreground offset cancellation
US8933712B2 (en) * 2012-01-31 2015-01-13 Medtronic, Inc. Servo techniques for approximation of differential capacitance of a sensor
US8988113B2 (en) * 2012-03-15 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Comparator circuit having a calibration circuit
TWI536748B (zh) * 2012-08-06 2016-06-01 瑞昱半導體股份有限公司 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
US8736480B1 (en) * 2013-01-11 2014-05-27 Intel Corporation Successive approximation analog-to-digital conversion architectural arrangement for receivers
KR20140092164A (ko) * 2013-01-15 2014-07-23 페어차일드코리아반도체 주식회사 통신 장치
KR102103933B1 (ko) * 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
CN103746693B (zh) * 2013-12-19 2017-02-01 北京时代民芯科技有限公司 一种消除电容失配误差的校准电路
GB201403082D0 (en) * 2014-02-21 2014-04-09 Ibm Analog-digital converter
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
JP6287433B2 (ja) * 2014-03-25 2018-03-07 セイコーエプソン株式会社 逐次比較型アナログ−デジタル変換器、物理量検出センサー、電子機器及び移動体並びに逐次比較型アナログ−デジタル変換方法
CN104079298A (zh) * 2014-06-24 2014-10-01 复旦大学 自校准桥接电容结构的逐次逼近型模数转换器
CN104467846B (zh) * 2014-12-29 2018-01-30 中国科学院半导体研究所 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN104467845B (zh) * 2014-12-29 2018-02-16 中国科学院半导体研究所 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN104660259B (zh) * 2014-12-29 2018-03-06 中国科学院半导体研究所 一种自适应电荷再分布模数转换器、转换方法和校准方法
CN104467847B (zh) * 2014-12-29 2017-11-03 中国科学院半导体研究所 冗余自适应电荷再分布模数转换器的校准方法
CN104702282B (zh) * 2015-04-03 2017-10-24 中国电子科技集团公司第十四研究所 模数转换器中多级多比特子电路的数字校准方法及电路
US9425811B1 (en) * 2015-04-20 2016-08-23 Texas Instruments Incorporated Method and apparatus for compensating offset drift with temperature
US9577654B2 (en) * 2015-06-17 2017-02-21 Cypress Semiconductor Corporation Analog-digital converter and control method
US9473164B1 (en) * 2015-06-26 2016-10-18 Freescale Semiconductor, Inc. Method for testing analog-to-digital converter and system therefor
US9692441B2 (en) * 2015-06-30 2017-06-27 Renesas Electronics Corporation AD converter and AD conversion method
CN105049051B (zh) * 2015-07-28 2018-09-04 青岛歌尔声学科技有限公司 一种逐次逼近型模数转换电路及具该电路的电子设备
CN105375923B (zh) * 2015-11-30 2018-10-26 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器的数字自校准电路及方法
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
CN105680864B (zh) * 2015-12-31 2020-03-31 杭州士兰微电子股份有限公司 逐次逼近模数转换器、模数转换方法和传感信号处理装置
US9602119B1 (en) * 2016-02-09 2017-03-21 Applied Micro Circuits Corporation Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
JP6650788B2 (ja) * 2016-03-07 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
CN105811982A (zh) * 2016-03-14 2016-07-27 深圳市博巨兴实业发展有限公司 一种adc芯片参考电压测试校准方法
CN105897266B (zh) * 2016-03-31 2019-01-25 浙江大学 一种具备数字失配校正能力的逐次逼近型模数转换器
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
CN106797220B (zh) * 2016-10-25 2020-10-20 深圳市汇顶科技股份有限公司 Dac电容阵列及模数转换器、降低模数转换器功耗的方法
US9912343B1 (en) * 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
CN106896283B (zh) * 2017-02-08 2019-10-11 上海华虹宏力半导体制造有限公司 测量电容失配特性的电路结构及测量方法
KR102654276B1 (ko) * 2017-02-13 2024-04-04 에스케이하이닉스 주식회사 아날로그-디지털 변환기 및 이를 이용한 반도체 장치
KR20180105027A (ko) * 2017-03-14 2018-09-27 에스케이하이닉스 주식회사 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터
US10547321B2 (en) * 2017-10-24 2020-01-28 Microchip Technology Incorporated Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US10038453B1 (en) * 2017-10-25 2018-07-31 Texas Instruments Incorporated Capacitor calibration
JP7077617B2 (ja) * 2017-12-28 2022-05-31 セイコーエプソン株式会社 回路装置、振動デバイス、電子機器及び移動体
CN110061742B (zh) * 2018-01-19 2023-03-10 创意电子股份有限公司 模拟数字转换器校准系统
CN108387834B (zh) * 2018-01-22 2020-08-18 航天科工防御技术研究试验中心 一种广域adc误差修正测试方法及装置
CN108631778B (zh) * 2018-05-10 2022-01-14 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法
CN109150181A (zh) * 2018-08-28 2019-01-04 中科芯集成电路股份有限公司 一种自校准的12bit SAR ADC结构及自校准方法
CN109217874B (zh) * 2018-11-16 2020-11-17 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
US10608655B1 (en) 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
US10523228B1 (en) * 2018-12-18 2019-12-31 Ipgreat Incorporated Method of capacitive DAC calibration for SAR ADC
CN109818617A (zh) * 2019-01-28 2019-05-28 西安微电子技术研究所 一种sar型adc的高精度校准装置
US10686463B1 (en) * 2019-02-14 2020-06-16 United States Of America As Represented By The Secretary Of The Air Force Method for calibration of digital readout with split counter and residual bits
US10911059B2 (en) * 2019-03-13 2021-02-02 Mediatek Inc. Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
US10826521B1 (en) * 2019-04-09 2020-11-03 Novatek Microelectronics Corp. Successive approximation register analog to digital converter and offset detection method thereof
CN110198167B (zh) * 2019-04-17 2021-01-08 西安电子科技大学 一种非对称的sar adc电容开关时序电路及方法
CN110113051B (zh) * 2019-05-13 2020-03-31 深圳锐越微技术有限公司 模数转换器误差整形电路和逐次逼近型模数转换器
US20220257126A1 (en) * 2019-06-27 2022-08-18 Rensselaer Polytechnic Institute System for sensing arterial pulse waveform
CN110380730B (zh) * 2019-07-04 2023-02-24 东南大学 一种应用于低电压sar adc的电容阵列开关方法
CN110311681B (zh) * 2019-07-05 2023-06-09 湖南国科微电子股份有限公司 一种n位逐次逼近型adc及其信号输出控制方法
CN110299918B (zh) * 2019-07-29 2021-11-23 天津大学 分割电容镜像搜索的模数转换器校准方法
JPWO2021040029A1 (zh) * 2019-08-29 2021-03-04
CN110401449B (zh) * 2019-09-04 2022-03-08 福州大学 一种高精度sar adc结构及校准方法
WO2021084645A1 (ja) * 2019-10-30 2021-05-06 日本電信電話株式会社 自己校正機能付きａｄコンバータ
CN111669178B (zh) * 2019-11-29 2023-07-04 西安电子科技大学 一种高精度逐次逼近型模数转换器及其线性度校准方法
CN110995264B (zh) * 2019-12-26 2023-04-28 上海贝岭股份有限公司 Cdac的电容失配的校准系统和逐次逼近型adc
CN111181564B (zh) * 2020-03-12 2023-02-21 西安微电子技术研究所 一种sar型adc的增益误差的校准装置及其校准方法
US11012084B1 (en) * 2020-04-23 2021-05-18 Silicon Laboratories Inc. Self-calibrating successive-approximation analog-to-digital converters
CN111756380A (zh) * 2020-06-23 2020-10-09 复旦大学 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
KR20220003231A (ko) * 2020-07-01 2022-01-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 구동 방법
CN114696833A (zh) * 2020-12-30 2022-07-01 Tcl科技集团股份有限公司 一种多通道失配校准电路、多通道芯片及其失配校准方法
CN112803946B (zh) * 2021-01-07 2022-08-30 浙江大学 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN113162625B (zh) * 2021-04-13 2022-08-26 思瑞浦微电子科技（苏州）股份有限公司 基于电荷注入补偿的逐次逼近模数转换器
CN114221662B (zh) * 2022-02-23 2022-05-17 微龛(广州)半导体有限公司 逐次逼近型模数转换器
CN115118281A (zh) * 2022-06-29 2022-09-27 北京知存科技有限公司 用于逐次逼近模数转换器的失调校准控制方法
CN117560004B (zh) * 2024-01-11 2024-03-29 中茵微电子(南京)有限公司 一种在模拟比较器中校正差分失配的数字校正装置和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400302B1 (en) * 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399426A (en) 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
NL8402023A (nl) 1984-06-27 1986-01-16 Philips Nv Halfgeleiderinrichting met een niet-vluchtige geheugentransistor.
DE19512495C1 (de) 1995-04-04 1996-08-14 Siemens Ag Verfahren zur Selbstkalibrierung eines A/D- oder D/A-Wandlers
US5684487A (en) 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US6538594B1 (en) * 2001-07-30 2003-03-25 Cirrus Logic, Inc. Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits
US8451151B2 (en) * 2011-08-15 2013-05-28 Himax Technologies Limited Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400302B1 (en) * 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法

Also Published As

Publication number Publication date
EP2579464B1 (en) 2021-04-07
US8638248B2 (en) 2014-01-28
CN103036564A (zh) 2013-04-10
US20130088375A1 (en) 2013-04-11
EP2579464A3 (en) 2016-11-16
EP2579464A2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103036564B (zh) 自校准模数转换器及校准模数转换器中误差的方法
US7880650B2 (en) Method and apparatus for testing data converter
CN104917524B (zh) 模数转换器
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US8004447B2 (en) Successive approximation analog to digital converter and method thereof
US10862498B1 (en) Calibration circuit and calibration method for ADC
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
CN114389613B (zh) 一种分段式逐次逼近型adc的电容失配校准方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN112751565A (zh) 一种自校准片内基准电压模块
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN117614452B (zh) 一种逐次逼近模数转换器和方法
CN117767946A (zh) 逐次逼近寄存器型模数转换器和电子设备
CN117938159A (zh) 用于逐次逼近式模数转换器的校准方法、转换器和设备
CN116599535A (zh) 一种基于单位桥接电容的三段式电容阵列结构及方法
CN116318144A (zh) 一种基于电压回补的sar型adc及其校准方法
CN112737585A (zh) 一种多电容失配误差计算的控制电路与方法
CN117040532A (zh) 一种应用于分段式逐次逼近模数转换器的权重误差校准方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant