NL8402023A

NL8402023A - Halfgeleiderinrichting met een niet-vluchtige geheugentransistor.

Info

Publication number: NL8402023A
Application number: NL8402023A
Authority: NL
Original assignee: Philips Nv
Priority date: 1984-06-27
Filing date: 1984-06-27
Publication date: 1986-01-16
Also published as: EP0169595A1; DE3570018D1; US4709255A; EP0169595B1; JPS6114766A; JPH0569314B2

Description

' , * «i EHN 11.071 1 N.V. Philips* Gloeilampenfabrieken te Eindhoven "Halfgeleiderinrichting met een niet-vluchtige geheugentransistor".

De uitvinding heeft betrekking op een halfgeleiderinrichting die een niet-vluchtige geheugentransistor bevat met een ladingsopslag-gebied dat een geïsoleerde geleidende laag bevat en- met een besturings-elektrode die kapacitief met de geïsoleerde geleidende laag gekoppeld 5 is, waarbij in het ladingsqpslaggebied opgeslagen lading, informatie representeerd en waarbij de geheugentransistor voor het uitlezen van de informatie is opgencmen in een hoofdstroanbaan van de geheugencel, bevattende een halfgeleiderlichaam met een halfgeleideroppervlak waaraan een eerste en een tweede elektrodegebied en een kanaalgebied van de 10 geheugentransistor gelegen zijn die deel uit maken van de hoofdstroanbaan, waarbij het halfgeleideroppervlak plaatselijk aan een eerste dikke isolerende laag grenst die pp het halfgeleideroppervlak gezien door een eerste rand begrensd is, waarbij het eerste en het tweede elektrode-gebied elk een gelijkrichtende overgang vormen met een aangrenzend 15 gemeenschappelijk substraatgébied van een eerste geleidingstype en het kanaalgebied door een tweede dunne isolerende laag van een eerste deel van de geïsoleerde geleidende laag gescheiden is en waarbij aan het halfgeleideroppervlak een aai het gemeenschappelijke substraatgebied grenzend injektorgebied van een tweede, aan het eerste tegengestelde 20 geleidingstype aanwezig is, dat pp het halfgeleideroppervlak gezien geheel door de eerste dikke isolerende laag is omgeven en dat door een derde dunne isolerende laag van een tweede deel van de geïsoleerde geleidende laag is gescheiden, waarbij het eerste en het tweede deel van de geïsoleerde geleidende laag door een derde deel, dat door de eerste 25 dikke isolerende laag van het halfgeleideroppervlak is gescheiden met elkaar zijn verbonden en waarbij tot het tweede elektrodegebied een door de eerste dikke isolerende laag bedekte halfgeleiderzone van het tweede geleidingstype behoort, die een elektrische aansluiting voor het injektorgebied vormt.

30 Een dergelijke halfgeleiderinrichting is bekend uit de Europese octrooiaanvrage 86 372 die op 24 augustus 1983 werd gepubliceerd. In deze octrooiaanvrage is een niet-vluchtige geheugentransistor met zwevende poortelektrode beschreven waarin het injektorgebied op het 8402023 ΡΗΜ 11.071 2 oppervlak gezien geheel door de door plaatselijke oxydatie van het halfgeleiderlichaam verkregen eerste dikke isolerende laag is cmgeven.

Op dit ansloten injektorgebied is een dun tunneloxyde aangebracht.

Door toepassing van plaatselijke oxydatie kan hier met behulp van een 5 langs fotolithografische weg aangebracht tegen oxydatie bestand masker dat nog betrekkelijke grote afmetingen heeft, een ansloten tunnelgebied met een relatief klein oppervlak worden verkregen, omdat na oxydatie het niet-geoxydeerde deel van het halfgeleideroppervlak door ingroei onder het aangebrachte masker automatisch kleiner is dan dat masker.

10 Voor het programmeren van niet-vluchtige geheugentransistors is doorgaans een relatief hoge programmeerspanning nodig. Deze spanning is hoger dan de spanningen die in conventionele geïntegreerde schakelingen zonder niet-vluchtige geheugentransistors gebruikelijk zijn. Vaak worden niet-vluchtige geheugens dan ook vervaardigd met een bijzondere, een 15 aan de hoge programmeerspanning aangepaste technologie. Van belang is daarbij onder meer dat de doors lagspanning van de pn-overgangen en de parasitaire drempelspanning in dat deel van de halfgeleiderinrichting dat met een relatief dik veldoxyde bedekt is, voldoende hoog zijn, zodat de programmeerspanning in de halfgeleiderinrichting geen doorslag 20 veroorzaakt en niet leidt tot parasitaire kanaal vorming.

De keuze van de grootte van de programmeerspanning hangt met name af van de gewenste programmeert!jd en de gewenste houdtijd. De houdtijd is in belangrijke mate bepaald door de dikte en de kwaliteit van de op het injektorgebied aanwezige derde dunne isolerende laag.

25 De programmeertijd is vervolgens in belangrijke mate afhankelijk van de gekozen derde dunne isolerende laag en van de grootte van het spanningsverschil dat tijdens het programmeren tussen het injektorgebied en de geïsoleerde geleidende, laag beschikbaar is. Dit spanningsverschil is een praktisch door de verhouding van de kapaciteit van de geïsoleerde 30 geleidende laag ten opzichte van de besturingselektrode en de totale kapaciteit van de geïsoleerde geleidende laag bepaald deel van de programmeerspanning. Deze totale kapaciteit onvat behalve de kapaciteit ten opzichte van de besturingselektrode ook de kapaciteit ten opzichte van de tweede elektrodezone en het injektorgebied, de kapaciteit ten 35 opzichte van het substraatgebied en de kapaciteit ten opzichte van de eerste elektrodezone. Genoemde kapaciteitsverhouding wordt de koppelfaktor genoemd.

De hiervoor beschreven bekende geheugentransistor heeft, zoals 8402023 ί « ΡΗΝ 11.071 3 vermeld, als voordeel dat het tunnelgebied relatief klein is* Een nadeel is echter onder meer dat in deze geheugentransistor aan de tweede elektrodezone een relatief grote gedoteerde deelzone is toegevoegd die onder de eerste dikke isolerende laag gelegen is. Deze extra deelzone 5 moet relatief groot zijn cm zeker te stellen dat de derde dunne isolerende laag steeds boven deze deelzone gelegen is en bovendien het tunnelgebied steeds met het niet door de dikke isolerende laag bedekte deel van de tweede elektrodezone verbonden is, ook als de bij de vervaardiging gebruikte maskers die hierbij van belang zijn niet ideaal zijn uitgericht.

10 De onderhavige uitvinding beoogt een relatief kleine geheugencel te verschaffen die in een redelijke prograirmeertijd met een relatief lage programmeerspanning kan worden geprogrammeerd. Zij berust onder neer op het inzicht, dat de derde isolerende laag niet alleen bij voorkeur klein van oppervlak is maar dat ook een goede kwaliteit van de 15 derde isolerende laag van wezenlijk belang is en dat het daarom gunstig is als de voor het injektorgebied benodigde dotering tijdens de vervaardiging pas in een later stadium in het halfgeleiderlichaam wordt aangébracht. Zij berust voorts ook op het inzicht dat met voordeel de doteringsconcentratie en/of de doteringshoeveelheid die in het injektor-20 gebied wordt toegepast onafhankelijk of althans in belangrijke mate onafhankelijk van de doteringsconcentratie en/of de doteringshoeveelheid in liet deel van de tweede elektrodezone dat een elektrische aansluiting voor het injektorgebied vormt, kan worden gekozen.

Volgens de uitvinding is een halfgeleiderinrichting van de in 25 de aanhef beschreven soort daardoor gekenmerkt, dat het injektorgeboed lager gedoteerd is dan de halfgeleiderzone en dat de halfgeleiderzone op het halfgeleideroppervlak gezien een cmtrek heeft waarvan althans een gedeelte op zelfregistrerende wijze de eerste rand van de eerste dikke isolerende laag volgt en dat het derde deel van de geïsoleerde 30 geleidende laag tenminste de halve grootte van de geïsoleerde geleidende laag heeft.

In de halfgeleiderinrichting volgens de uitvinding kan het injektorgebied praktisch onafhankelijk zijn gedoteerd zodat deze dotering in overeenstemming met de gewenste: kwaliteit van de derde dunne 35 isolerende laag kan worden gekozen. Voorts ligt de geïsoleerde geleidende laag voor een belangrijk deel, namelijk voor tenminste de helft, op de eerste dikke isolerende laag, waardoor eenvöudig de gewenste sterke kapacitieve koppeling met de besturingselektrode kan worden verkregen, 8402023 $ i f PHN 11.071 4 zodat de programmeerspanning relatief laag kan zijn. Door voor dit op de dikke isolerende laag gelegen deel zo veel mogelijk de ook reeds door de onder de dikke isolemde laag gelegen halfgeleizerzone aan het half-geleideroppervlak ingenomsn ruimte te gebruiken resulteert een relatief 5 kcmpakte struktuur.

Een eerste belangrijke voorkeursvorm van de halfgeleider-inrichting volgens de uitvinding is daardoor gekenmerkt, dat de halfgeleiderzone althans wezenlijk deel uitmaakt van de hoofdstroombaan van de geheugencel.

10 Tijdens het uitlezen van de geheugencel is de door de hoofd stroombaan vloeiende uitleesstroom een maat voor de infomatie-inhoud van de geheugencel. In verband met de gewenste uitleessnelheid is het van belang dat de serieweerstand van de hoofdstroombaan klein is. Daarnaast , is het in verband met de voor de geheugencel aan het halfgeleideroppervlak 15 benodigde ruimte en de gewenste geringe kapaciteit van de hoofdstroombaan ten opzichte van onder meer het gemeenschappelijke substraatgebied van belang dat de afmetingen van de hoofdstroombaan niet groter zijn dan nodig is. Voomoemde eerste voorkeursvorm heeft een hoofdstroombaan van betrekkelijke geringe afmetingen, die voor een meer of minder groot 20 deel van zijn lengte en voor een meer of minder groot deel van zijn breedte onder de eerste dikke isolerende'laag gelegen is. Door de hogere dotering van de halfgeleiderzone kan daarbij de serieweerstand van de hoofdstroombaan voldoende laag worden gehouden. Tegelijk is echter zo veel mogelijke ruimte beschikbaar voor het derde deel van de geïsoleerde 25 geleidende laag, waardoor de geheugencel relatief kcmpakt is. Voor zover het derde deel van de geïsoleerde geleidende laag, daarbij boven de halfgeleiderzone gelegen is, zal door de grote dikte van de eerste isolerende laag de bijdrage aan de kapaciteit tussen de geïsoleerde geleidende laag en de hoofdstroombaan voldoende klein zijn cm te bereiken 30 dat het betreffende gedeelte van het derde deel van de geïsoleerde geleidende laag een redelijke bijdrage tot de gewenste koppelfaktor kan opleveren.

Bij voorkeur heeft de hoofdstrocmbaan van de geheugencel op het halfgeleideroppervlak gezien althans plaatselijk een dwars op de 35 plaatselijke stroomrichting van de hoofdstrocmbaan gemeten kleinste breedte dié ten hoogste praktisch gelijk is aan de kanaalbreedte van de geheugen-transistor en wordt de hoofdstrocmbaan althans ter plaatse van die kleinste breedte tenminste over de helft van de breedte gevormd door de onder de 8402023 ΡΗΝ 11.071 5 β % eerste dikke isolerende laag gelegen halfgeleiderzone.

Bij een verdere voorkeurs vorm van de halfgeleiderinrichting volgens de uitvinding is het injektorgebied op het halfgeleideroppervlak gezien geheel cmgeven door de halfgeleiderzone. Vooral als daarbij het 5 inj ektorgebied in feite binnen de hoofdstroanbaan van de geheugencel geplaatst is, kunnen zeer kleine geheugencellen worden gerealiseerd.

Met het oog op een grote pakkingsdichtheid sluit bovendien de halfge-leiderzcne bij voorkeur praktisch over de gehele breedte van het kanaal-gebied van de geheugentransistor aan dit kanaalgebied aan.

IQ In een andere belangrijke voorkeursvorm van de halfgeleider inrichting volgens de uitvinding heeft het tweede elektrodegebied een door de eerste rand van de eerste dikke isolerende laag begrensd en niet door deze isolerende laag bedekt -eerste oppervlaktedeel dat aansluit op de halfgeleiderzcne en dat bij voorkeur hoger dan de halfgeleiderzone 1B is gedoteerd. Op deze wijze bevat de geheugentransistor drie op elkaar aansluitende maar verschillend van elkaar gedoteerde gedeelten van hetzelfde geleidingstype, namelijk het eerste oppervlaktedeel van het tweede elektrodegebied, de halfgeleiderzone en het injektorgebied.

Bij een verdere voorkeursvorm van de halfgeleiderinrichting 20 volgens de uitvinding heeft het tweede elektrodegebied een tweede, door de eerste rand van de eerste dikke isolerende laag begrensd en niet door deze isolerende laag bedekt oppervlaktedeel dat aansluit op de halfge-leiderzone en dat praktisch dezelfde dotering als het eerste oppervlaktedeel heeft, waarbij het eerste en het tweede oppervlaktedeel althans 2B mede door de halfgeleiderzone elektrisch met elkaar verbonden zijn. Zoals hierna nog nader zal worden verduidelijkt; kan door toepassing van een tweede elektrodegebied met een eerste en een tweede oppervlaktedeel worden vermeden, dat de kanaal lengte van de geheugentransistor mede afhankelijk wordt van de uitrichtnauwkeurigheid waarmee tijdens de 30 vervaardiging verschillende maskers worden aangebracht.

Bij voorkeur heeft de geheugencel een toegangstransistor met een kanaalgebied, die in serie met de geheugentransistor is geschakeld, waarbij het tweede oppervlaktedeel praktisch over de gehele breedte van het kanaalgebied van de toegangstransistor aan dit kanaalgebied aansluit.

35 De toegangstransistor kan op op zichzelf gebruikelijke wijze voor selektie van de geheugencel worden gebruikt. Daarmee is deze uitvoeringsvorm in het bij zender geschikt voor geheugens met een matrix van in rijen en kolomen gerangschikte geheugencellen.

8402023 PHN 11.071 6

Met voordeel heeft het derde deel van de geïsoleerde geleidende laag een strookvormige arm die het eerste deel van de geïsoleerde geleidende laag bevat.

Een andere voorkeurs vorm van de halfgeleiderinrichting volgens 5 de uitvinding is daardoor gekenmerkt, dat het tweede elektrodegebied een door de halfgeleiderzone gevormd strookvormig uitsteeksel heeft met twee gedeelten, waarbij het injektorgebied tussen deze twee gedeelten in gelegen is. Zoals hierna nog zal blijken kan deze uitvoeringsvorm met een relatief hoge opbrengst worden vervaardigd. Bij voorkeur is het 10 strookvormige uitsteeksel zo smal mogelijk uitgevoerd, waarbij het een dwars* qp de lengterichting van het uitsteeksel gemeten breedte heeft die praktisch gelijk is aan de praktisch evenwijdig daaraan garieten breedte van het in j ektorgebied.

De uitvinding zal nu nader worden uiteengezet aan de hand van 15 enkele uitvoeringsvoorbeelden en de bijgaande schematische. tekening, waarin

Fig. 1 een deel van een bovenaanzicht van een eerste uitvoer-ingsvoorbeeld van de halfgeleiderinrichting volgens de uitvinding toont en 20 Fig. 2 schematisch en niet op schaal een bijbehorende dwars doorsnede volgens de lijn II-II van fig. 1 weergeeft,

Fig. 3 in bovenaanzicht enkele bij de vervaardiging van deze halfgeleiderinrichting gebruikte maskers toont,

Fig. 4 een bovenaanzicht in een bepaald stadium van de 25 vervaardiging van deze halfgeleiderinrichting weergeeft,

Fig. 5 een vereenvoudigd bovenaanzicht van een variant van het eerste uitvoeringsvoorbeeld toont,

Fig. 6 een deel van een bovenaanzicht van een tweede uitvoe.1- · ringsvoorbeeld van de halfgeleiderinrichting volgens de uitvinding 30 toont, waarvan in

Fig. 7 en 8 schematisch en niet op schaal dwarsdoorsneden respektievelijk volgens de lijnen VII-VII en VIII-VIII van fig. 6 zijn weergegeven, waarbij

Fig, 9 in bovenaanzicht maskers toont die bij de vervaardiging 35 van de halfgeleiderinrichting van het tweede uitvoeringsvoorbeeld kunnen worden gebruikt.

Het eerste voorbeeld betreft een halfgeleiderinrichting met tenminste een geheugencel die een niet-vluchtige geheugentransistor bevat 8402023 1 t * EHN 11.071 7 en waarvan de figuren 1 en 2 het deel tonen waarin deze niet-vluchtige geheugentransistor is gerealiseerd.

De geheugentransistor heeft een ladingsops laggebied dat een geïsoleerde geleidende laag 11, 12, 13 bevat en heeft een besturings-5 eléïcfcrode 19, die kapacitief met de geïsoleerde geleidende laag 11, 12, 13 is gekoppeld, waarbij in het ladingsopslaggebied opgeslagen lading informatie representeerd. Voor het uitlezen van de informatie is de niet-vluchtige geheugentransistor opgenanen, in een hoofdstroanbaan 3, 5, 4, 22 van de geheugencel.

10 De halfgeleiderinrichting heeft een halfgeleiderlichaam 1 met een halfgeleideroppervlak 2 waaraan een eerste en een tweede elektrode-gébied.3 respektievelijk 4 en een kanaal gebied 5 van de geheugentransistor zijn gelegen, die deel uit maken van de hoofdstroanbaan 3, 5, 4, 22.

Het halfgeleideroppervlak 2 grenst plaatselijk aan een eerste 15 dikke isolerende laag 6 die op het halfgeleideroppervlak 2 gezien, door een eerste rand 7 is begrensd. Het eerste en het tweede elektrodegebied '3 respektievelijk 4 vormen elk een gelijkrichtende overgang 8 met een aangrenzend gemeenschappelijk substraatgebied 9 van een eerste geleidings-tjpe. Het kanaalgébied 5 is door een tweede dunne isolerende laag 10 van 20 een eerste deel 11 van de geïsoleerde geleidende laag 11, 12, 13 gescheiden. Aan het halfgeleideroppervlak 2 is een injektorgebied 14 van een tweede, aan het eerste tegengestelde geleidingstype aanwezig, dat aan het gemeenschappelijke substraatgebied 9 grenst en dat op het halfgeleideropprvlak 2 gezien geheel door de eerste dikke isolerende laag 25 6 is angeven. Dit injektorgebied 14 is door een derde dunne isolerende laag 15 van een tweede deel 12 van de geïsoleerde geleidende laag 11, 12, 13 gescheiden. Het eerste en het tweede deel 11 respektievelijk 12 van de geïsoleerde geleidende laag 11, 12, 13 zijn door een derde deel 13, dat door de eerste dikke isolerende laag 6 van het halfgeleideroppervlak 30 2 is gescheiden met elkaar verbonden. Tot het tweede elektrodegebied 4, 16, 17 behoort een door de eerste dikke isolerende laag 6 bedekte halfgeleiderzone 16, 17 van het tweede geleidingstype, die een elektrische aansluiting voor het injektorgebied 14 vormt.

Volgens de uitvinding is het injektorgebied 14 lager gedoteerd 35 dan de halfgeleiderzone 16, 17 en heeft de halfgeleiderzone 16, 17 op het halfgeleideroppervlak 2 gezien een ontrek 18, 28 waarvan althans een gedeelte 18 op zelfregistrerende wijze de eerste rand 7 van de eerste dikke isolerende laag 6 volgt. In het onderhavige voorbeeld volgt zoals 34 02 Ö 2 3

* I V

PHN 11.071 8 nog nader zal worden toegelicht praktisch de gehele cmtrek 18, 28 een rand van een deel 6a van de dikke isolerende laag 6.

Voorts heeft het derde deel 13 van de geïsoleerde isolerende laag 11, 12 tenminste de halve grootte van de gehele geïsoleerde geleidende 5 laag 11, 12, 13. In het onderhavige voorbeeld bedraagt de verhouding van de grootte van het derde deel 13 en de gezamenlijke grootte van het eerste en het tweede deel 11 respektievelijk 12 ongeveer 18 : 7. Het derde deel 13 bedekt daarbij een deel 17 van de halfgeleiderzone 16, 17.

De eerste en tweede elektrodegebieden 3 en 4, 16, 17 zijn 10 althans voor een deel bedekt met een gebruikelijke isolerende laag 20. Voorts is nog een isolerende laag 21 aangebracht, die onder meer de geïsoleerde geleidende laag 11, 12, 13 van de besturingselektrode 19 scheidt. De tweede elektrodezone 4, 16, 17 is van een elektrische aansluiting voorzien in de vorm van een geleidende laag 22 die via een opening 15 27 in de isolerendelagen 20 en 21 met het deel 4 van de elektrodezone 4, 16, 17 is verbonden. Het eerste elektrodegebied 3 kan op soortgelijke wijze op een geschikt gekozen plaats van een niet-getekende elektrische aansluiting zijn voorzien. Waar nodig kan onder de dikke isolerendè-laag 6 op gebruikelijke wijze een kanaalonderbrekende zone 23 van hetzelfde 20 geleidingstype als het gemeenschappelijke substraatgebied 9 zijn aangebracht.

De beschreven geheugentransistor heeft een geïsoleerde geleidende laag 11, 12, 13 met een relatief grote uitgestrektheid en neemt door zijn koopakte opbouw toch relatief weinig ruimte aan het halfge-25 leideroppvlak in. Het injektorgebied 14 is bijvoorbeeld ongeveer 2 ^um bij 2 ^um.De kanaal lengte van de geheugentransistor kan ongeveer 3 ^urti bedragen waarbij de kanaalbreedte ongeveer 6 ^um is. De afmetingen van de geïsoleerde geleidende laag 11, 12, 13 zijn bijvoorbeeld ongeveer 10 ^um bij 10 ^um.

30 In de geheugentransistor van het eerste voorbeeld zijn een aantal belangrijke voordelen gerealiseerd. Onder meer is het injektorgebied 14 relatief klein en zodanig aangepast gedoteerd dat daardoor de kwaliteit van de dunne isolerende laag 15 niet in gevaar kcrnt. De gebruikte dosis kan relatief onafhankelijk van de andere doteringen 35 worden gekozen en de dotering kan bovendien in een zo laat mogelijk stadium van de vervaardiging en nadat de dikke isolerende laag 6 reeds is verkregen in het halfgeleiderlichaam 1 worden aangebracht. In het bijzonder kan de dotering in de halfgeleiderzone 16, 17 praktisch on- 8402023 > t PHN 11.071 9 afhankelijk van de dotering in het injektorgebied 14 worden gekozen.

Hiervan is gebruik gemaakt door in de halfgeleiderzone 16, 17 een hogere dotering te gebruiken dan in het injektorgebied 14. Daardoor kan de seriewserstand in de halfgeleiderzone 16, 17 zo laag zijn, dat deze zone 5 16, 17 voor een deel of in zijn geheel in de hoofdstroaribaan van de geheugencel en in dit voorbeeld in de hoofdstroaribaan van de geheugen-transistor kan worden opgenanen. Het spanningsverlies dat tijdens het uitlezen van de geheugentransistor ontstaat, wordt praktisch niet vergroot indien op deze wijze een meer of minder groot deel van de 10 elektrodezone 4, 16, 17 onder de dikke isolerende laag 6 wordt aangebracht. Hiervan kan met voordeel gebruik gemaakt worden om een kanpakte struktuur te realiseren waarbij de geïsoleerde geleidende laag 11, 12, 13 voor een relatief groot deel op de dikke isolerende laag 6 is aangebracht en het elektrodegebied 4, 16, 17 waar dat nodig is onder deze dikke 15 isolerende laag 6 gelegen is, zodat de struktuur zo weinig mogelijk ruimte aan het halfgeleideroppervlak inneemt en de kapaciteit tussen de geïsoleerde geleidende laag 11, 12, 13 en het elektrodegebied 4, 16, 17 tegelijk zo klein mogelijk blijft. laatstgenoemde kleine kapaciteit maakt het mogelijk cm met een relatief kleine geïsoleerde geleidende 20 laag 11, 12, 13 toch een goede koppel faktor te realiseren, waarbij een zo groot mogelijk deel van de tussen 'de besturingselektrode 19 en het elektrodegebied 4, 16, 17 aangeboden progranomeerspanning over de dunne isolerende laag 15 tussen de geïsoleerde geleidende laag 11, 12, 13 en het injektorgebied 14 beschikbaar is. Onder invloed van deze beschik-25 bare spanning vindt dan het ladings transport van ai naar de geïsoleerde geleidende laag 11, 12, 13 plaats waarmee de informatie-inhoud van de geheugentransistorwordt veranderd.

Volledigheidshalve wordt opgemerkt dat de beschreven niet-vluchtige geheugentransistor met zwevende elektrode 11, 12, 13 van een 30 algemeen gangbaar type is. Op de werking van dit type transistor zal daarom hier niet verder worden ingegaan.

Voorts wordt opgemerkt dat in het Amerikaanse octrooischrift 4.203.158 een niet-vluchtige geheugentransistor van deze soort beschreven is waarbij eveneens de geïsoleerde geleidende laag voor het grootste 35 deel op een dikke isolerende laag gelegen is en waarbij de dotering in het injektorgebied praktisch onafhankelijk van de andere dateringen kan worden gekozen en in een vergelijkbaar laat stadium tijdens de vervaardiging kan worden aangebracht. In deze bekende geheugentransistor is 8402023 PHN 11.071 10

* s C

t echter het injektorgebied niet geheel door de dikke isolerende laag cmgeven en ligt bovendien de geïsoleerde geleidende laag in zijn geheel naast en nergens boven de tweede elektrodezone. Voor zover in deze bekende transistor een zelfregistrerende aansluiting tussen, het 5 injektorgebied en de tweede elektrodezone is verkregen is deze zelfregistrerende aansluiting afgeleid van de randen van de besturings-elektrode en van de geïsoleerde geleidende laag. Daarbij wordt in een deel van het halfgeleideroppervlak waarin eerst de voor het injektorgebied benodigde dotering is aangébracht op een later tijdstip ook de 10 voor de elektrodegebieden benodigde dotering aangebracht. Ter plaaatse waar de tweede elektrodezone en het injektorgebied in elkaar overgaan kan op deze wijze de dunne isolerende laag 15 beschadigd worden. Bij toepassing van de onderhavige uitvinding is de zelfregistrerende aansluiting daarentegen niet van een rand van de geïsoleerde geleidende 15 laag afgeleid maar van een andere rand, namelijk van een rand van de dikke isolerende laag. Daarcm kan de geïsoleerde geleidende laag het injektorgebied naar alle kanten overlappen. Ook in vergelijking tot deze bekende geheugentransistor biedt de onderhavige uitvinding dus een aanmerkelijke winst in kcmpaktheid van de transistorstruktuur.

20 Voor de vervaardiging van de halfgeleiderinrichting van het eerste voorbeeld kan bijvoorbeeld worden uitgegaan van een n-type siliciumlichaam waarin op gebruikelijke wijze een of meer p-type oppervlaktegebieden worden aangebracht. Een van die p-type oppervlakte-gebieden kan dan het gemeenschappelijke substraatgebied 9 vormen. De 25 halfgeleiderinrichting kan echter ook worden vervaardigd uitgaandè van een p-type siliciumlichaam dat het gemeenschappelijke substraatgebied 9 vormt. De soortelijke weerstand van een dergelijk p-type silicium-lichaam bedraagt bijvoorbeeld ongeveer 20 JLcm.

Op een oppervlak van het p-type siliciumlichaam wordt op 3Q gebruikelijke wijze een tegen oxidatie maskerend masker 24 (fig. 3) aangebracht. De horizontaal getekende strook heeft bijvoorbeeld een breedte van ongeveer 7 yum en de vertikaal getekende strook is bijvoorbeeld ongeveer 5 ^urn breed. Het masker 24 bestaat bijvoorbeeld uit een eerste laag van siliciumoxyde met een dikte van ongeveer 40 nm en een 35 tweede laag van: siliciumnitride met een dikte van ongeveer 75 nm.

Op gebruikelijke wijze kan een dotering voor de kanaalonder- brekende zone 23 worden aangébracht. Bijvoorbeeld wordt borium geïmplant- 13 . 2 · eerd met een dosis van ongeveer 3.10 ionen per on . Daarna volgt een 8402023 EHN 11.071 11 oxydatiébehandeling waarbij een oxydelaag met een dikte van bijvoorbeeld ongeveer 0/3 ^um wordt aangegroeid. Vervolgens wordt over het oppervlak een fotolakraasker 25 (fig. 3) aangebracht. Dit masker heeft een ringvormige opening die een centraal gelegen vierkant deel van het masker 5 dat bijvoorbeeld afmetingen van ongeveer 3 ^um bij 3 ^um heeft/ omgeeft. Het binnen deze opening blootliggende deel van de siliciumnitridelaag van het eerste masker 24 wordt nu selektief verwijderd. Dan volgt een implantatiebehandeling waarbij de dotering voor de halfgeleiderzone 16/ 17 wordt aangebracht. Deze implantatiebehandeling wordt gemaskeerd 10 door het masker 25 en door de binnen de opening in dit masker 25 blootliggende delen van de eerder reeds aangegroeide siliciumoxydelaag met een dikte van ongeveer 0,3 ,um. Bijvoorbeeld kan arseen worden t 15 2 geïmplanteerd met een dosis van ongeveer 1.10 ionen per on . Deze implantatie kan door de dunne oxydelaag van het masker 24 heen geschieden. 15 Ook kan deze dunne oxydelaag vooraf binnen de opening in het masker 25 met een korte etsbehandeling worden verwijderd. Afhankelijk van de eventueel nog op het te implanteren oppervlak aanwezige oxydelaag en het gewenste doteringsconcentratieverloop kan de implantatie-energie worden gekozen tussen ongveer 25 en ongeveer 100 kéV* 20 Na verwijdering van het fotolakmasker 25 volgt een nieuwe oxydatiébehandeling waarbij de dikte van de reeds aanwezigde veldoxyde-laag wordt vergroot tot de voor de dikke isolerende laag 6 gewenste dikte van bijvoorbeeld 0,5 a 0,6 ^um. Tegelijk groeit ook op het geïmplanteerde oppervlak oxyde 6a aan, waarbij de oxydatiesnelheid als 25 gevolg van de implantatiebehandeling in dit gebied relatief groot is. Uiteindelijk heeft de dikke isolerende laag 6, 6a bij voorkeur praktisch overal ongeveer dezelfde dikte.

Mede doordat in de praktische uitvoering bijvoorbeeld de eerste rand 7 meer af gerend verloopt dan in de fig. 2 en 7 getekend is, dringt 30 de dotering voor de halfgeleiderzone 16, 17 slechts in zeer geringe mate tot in het injektorgebied 14 door. Hetzelfde geldt overeenkomstig ook voor de datering voor de kanaalonderbrekende zone 23 die zich volgens fig. 8 tot in het kanaalgebied 14 lijkt uit te strekken. Voor zover in de praktische uitvoering de dotering van de halfgeleiderzone 16, 17 35 en/of de kanaalonderbrekende zone 23 zich tot in het injektorgebied 14 uitstrekt betreft het geringe doteringsconcentraties zoals die in de staart van het doteringsprofiel van de betreffende zone voorkomen.

Vervolgens wordt het resterende deel van het tegen oxydatie 8402023 PHN 11.071 12 maskerende masker 24 op gebruikelijke wijze verwijderd en wordt op de niet door het veldoxyde 6, 6a bedekte delen van het oppervlak een nieuwe dunne oxydelaag met een dikte van bijvoorbeeld ongeveer 50 nm aangegroeid.

Deze dunne oxydelaag dient ter verkrijging van de dunne isolerende laag 5 10. Na deze oxydatiebehandeling kan indien gewenst een implantatie- behandeling met bijvoorbeeld boriumionen met een dosis van ongeveer 11 2 4.10 ionen/on en een implantatie-energie van ongeveer 30 keV wordt uitgevoerd. Met deze behandeling wordt op gebruikelijke wijze de gewenste drenpelspanning van de transistor ingesteld. Zo nodig kan het 10 voor het injektorgebied 14 bestemde deel van het oppervlak bij deze behandeling met een fotolakmasker zijn afgedekt.

Daarna wordt op het oppervlak waarop de rand 7 van de dikke isolerende laag 6, 6a inmiddels zichtbaar is, een fotolakmasker 26 (fig. 4) aangebracht met een opening die het voor het injektorgebied 14 15 bestemde gebied en zijn omgeving vrij laat. De opening heeft bijvoorbeeld afmetingen van 5 ^um bij 5 yUm. In het voor het injektorgebied 14 bestemde gebied, dat door de rand 7 wordt begrensd, wordt de dunne oxydelaag met een dikte van ongeveer 50 nm door middel van een korte etsbehandeling verwijderd en wordt de datering voor het injektorgebied 20 14 geïmplanteerd. Bijvoorbeeld worden arseenionen geïmplanteerd bij een inplantatie-energie van ongeveer 25 keV. Een geschikte dosis kan 3 14 bijvoorbeeld worden gekozen tussen ongeveer 5.10 en 1 a 2.10 ionen per an^.

Na verwijdering van het fotolakmasker 26 volgt een oxydatie-25 behandeling die bij ongeveer 950°C in een zuurstofhoudende atmosfeer kan worden uitgevoerd en waarbij een dunne oxydelaag 15 met een dikte van bijvoorbeeld ongeveer 10 nm wordt aangebracht.

Over het gehele oppervlak kan nu op gebruikelijke wijze een laag van polykristallijn of amorf silicium met een dikte van ongeveer 30 0,5 yum worden aangebracht die tijdens het deponeren of daarna bijvoorbeeld met fosfor kan worden gedoteerd. Deze gedeponeerde siliciumlaag wordt in patroon gebracht ter verkrijging van de geleidende laag 11, 12, 13.

De dotering voor het elektrodegebied 3 en het hoog gedoteerde 35 oppervlaktedeel 4 van het elektrodegebied 4, 16, 17 kan op gebruikelijke wijze, bijvoorbeeld door implantatie van arseenionen met een dosis van 15 2 ongeveer 5.10 ionen per cm en een implantatie-energie van ongeveer 100 a 120 keV, worden aangebracht. Daarna kan nog een oxydatiebehandeling 8402023 • * «. PHN 11.071 13 volgen van bijvoorbeeld ongeveer 45 min. bij ongeveer 975°C. Tijdens deze behandeling diffunderen de aangebrachte dateringen verder in het halfgeleiderlichaam 1. De oxydelaag 20 op het elektrodegebied 3 en het oppervlaktedeel 4 kan nu een dikte hebben van ongeveer 80 nm.

5 Over het gehele oppervlak kan vervolgens op gebruikelijke wijze een laag siliciumoxyde 21 met een dikte van bijvoorbeeld ongeveer 0,5 yum worden gedepondeerd.

De vervaardiging van de halfgeleiderinrichting kan verder geheel op gebruikelijke wijze worden voltooid. De besturingselektrode 19 10 en de elektrische aansluiting 22 kunnen bijvoorbeeld uit een geschikte metaallaag zoals een aluminiumlaag worden gemaakt. Ook kan voor de besturingselektrode 19 een tweede polykristallijne of amorfe halfgeleider-laag worden gebruikt. Nadat deze tweede halfgeleiderlaag in patroon is gebracht, kan deze door thermische oxydatie en/of door depositie met 15 een niet-getekende oxydelaag worden bedekt. Over deze oxydelaag kan een metaal laag worden aangebracht waaruit dan onder meer de elektrische aansluiting 22 en een aansluiting voor de besturingselektrode 19 kunnen worden verkregen. De voor deze aansluitingen benodigde openingen of vensters 27 in de betreffende isolerende lagen zoals de lagen 20. en 21 20 kunnen op in de halfgeleidertechniek gebruikelijke wijze worden aangebracht. Daarbij kan in de openingen of vensters voor de aansluiting van gedoteerde halfgeleidergebieden indien gewenst voorafgaand aan het aanbrengen van de metaallaag nog een implantatie met bijvoorbeeld fosforionen worden uitgevoerd.

2g Een variant voor het aanbrengen van de isolerende laag 21 kan daarin bestaan, dat op de (eerste) halfgeleiderlaag waaruit de geïsoleerde geleidende laag 11, 12, 13 wordt verkregen eerst een dunne oxydelaag en een siliciumnitridelaag worden aangebracht en dat deze lagen vervolgens samen met de halfgeleiderlaag in patroon worden gebracht. Voor of na de 3q implantatie voor het elektrodegebied 3 en het oppervlaktedeel 4 kunnen dan de randen van de geïsoleerde geleidende laag 11, 12,13 worden geoxydeerd. Daarna wordt althans de laatstgenoemde siliciumnitridelaag verwijderd en wordt de silicuimaxydelaag 21 gedeponeerd. Deze variant heeft onder meer het voordeel dat de gedeponeerde oxydelaag 21 dunner 35 kan worden gekozen andat de randen van de geïsoleerde geleidende laag 11, 12, 13, waaraan tijdens het bedrijf gemakkelijk relatief hoge elektrische velden kunnen ontstaan, nu extra zijn beschermd. De dunnere oxydelaag 21 resulteert in een grotere kapaciteit per oppervlakte-eenheid 3402023 PHN 11.071 14 tussen de geïsoleerde geleidende laag 11, 12, 13 en de besturingselektrode 19, waardoor de gewenste koppelfaktor met een kleinere geïsoleerde geleidende laag 11, 12, 13 en dus met een meer koopakte struktuur kan worden gerealiseerd. Deze dunnere oxydelaag 21 kan ook geheel of 5 gedeeltelijk door thermische generatie worden aangebracht.

De beschreven wijze van vervaardiging kan op nog vele andere manieren worden gevarieerd. In het kader van de onderhavige uitvinding is vooral van belang dat een injektorgebied 14 wordt verkregen dat kleiner is dan het bij de vervaardiging langs fotolithografische weg 10 daartoe aangebrachte maskerpatroon, waarbij bovendien de dotering van het injektorgebied zowel wat betreft de dosis als het doteringsconcentra-tieverloop en de maximale doteringsconcentratie kan worden aangepast aan het feit dat op het injektorgebied 14 een dunne isoleredde laag 15 van hoge kwaliteit nodig is. Irtmers, bij het herhaald programmeren 15 viiidt het gewenste ladings transport door deze isolerende laag 15 heen plaats waarbij hoge elektrische veldên optreden en bovendien is het voor de houdtijd van de opgeslagen informatie van belang dat bij het ontbreken van de programmeerspanning praktisch geen ladingstransport door de isolerende laag 15 kan plaatsvinden. De grotere keuzevrijheid 20 voor de dotering van het injektorgebied 14 hangt onder meer samen met het feit dat deze dotering, althans binnen de struktuur van de geheugen-‘transistor, uitsluitenden het injektorgebied wordt aangebracht en niet daarbuiten. Op het oppervlak gezien vallen de ontrek van de dunne isolerende laag 15 en de ontrek van het oppervlaktèdeel waarin de 25 dotering voor het injektorgebied 14 is aangebracht praktisch samen.

Daarbij wordt de elektrische aansluiting van het injektorgebied 14 gerealiseerd met een hoger gedoteerde halfgeleiderzone 16, 17 die op zelf registrerende wijze ten opzichte van de ontrek of althans van een deel van de ontrek van het injektorgebied 14 en ten opzichte van de 30 eerste rand 7 van de eerste isolerende laag 6, 6a wordt aangebracht.

Het overlappen van het oppervlaktedeel waarin de dotering voor het injektorgebied wordt aangebracht, met het oppervlaktedeel waarin de dotering voor de hoger gedoteerde halfgeleiderzone 16, 17 wordt aangebracht, wordt praktisch vermeden.

35 Een ander belangrijk aspect is dat het injektorgebied 14 op het oppervlak gezien geheel door de dikke isolerende laag 6, 6a is amgeven en dat zowel het lager gedoteerde injektorgebied 14 als de hoger gedoteerde halfgeleiderzone 16, 17 zich onder de geïsoleerde geleidende laag 11, 12, 8402023 PBN 11.071 15 - «r 13 uitstrekken. Dit maakt het onder meer mogelijk cm de geheugentransistor relatief klein uit te voeren zonder dat de proganmeerspanning dienovereenkomstig moet worden verhoogd.

De geheugentransistor van het eerste voorbeeld heeft een 5 bijzonder kcmpakte struktuur. Afhankelijk van de beoogde toepassing kan echter aider meer nadelig zijn, dat de kanaallengte van de geheugentransistor ook afhankelijk is van de nauwkeurigheid waarmee het masker voor de geïsoleerde geleidende laag 11, 12, 13 is uitgericht ten opzichte van het aan het kanaalgebied 5 grenzende deel van de rand 7 van de dikke 10 isolerende laag 6, 6a. Deze afhankelijkheid kan bijvoorbeeld worden vermeden door voor de geïsoleerde geleidende laag 11, 12, 13 een aangepaste vorm te kiezen. Een mogelijke vorm is aangegeven in fig. 5 die voor het overige ten opzichte van fig. 1 duidelijkheidshalve door het weglaten van delen van de geheugentransistor is vereenvoudigd. Bij het 15 gebruik van de in fig. 5 aangegeven vorm heeft de geïsoleerde geleidende laag 11, 12, 13 een strookvormige arm die het eerste deel 11 bevat. De kanaallengte van de geheugentransistor is bepaald door de breedte van het eerste deel 11 en het tweede elektrodegebied 4, 16, 17 heeft een tweede hoog gedoteerd oppervlaktedeel 4 dat tegelijk met het elektrode-20 gebied 3 is aangebracht en dat aansluit aan het kanaalgebied 5. De kanaallengte is nu niet langer afhankelijk van de relatieve positie van de rand 7 van de dikke isolerende laag ten opzichte van de geïsoleerde geleidende laag 11, 12, 13. De struktuur van de geheugentransistor als geheel wordt door deze maatregel echter enigszins vergroot.

25 Het tweede voorbeeld is een halfgeleiderinrichting met een niet-vluchtig geheugen dat is opgebouwd uit in rijen en kolarmen gerangschikte geheugencellen waarbij uit het bovenaanzicht van fig. 6 op gebruikelijke wijze door spiegeling ten opzichte van de respektievelijke randen van deze figuur de gehele matrix van geheugencellen kan worden 30 afgeleid.

In dit tweede voorbeeld zijn voor overeenkomstige delen dezelfde verwijzingscijfers gebruikt als in het eerste voorbeeld. In elke geheugencel is met de niet-vluchtige geheugentransistor een selektie- of toegangstransistor in serie geschakeld. Het elektrodegebied 35 4, 16, 17 is voor beide transistors van de cel gemeenschappelijk. De toegangstransistor heeft verder een kanaalgebied 29, een elektrodegebied 30 en een geïsoleerde poortelektrode 31.

In deze uitvoeringsvorm is niet het elektrodegebied 4, 16, 17 8402023 PHN 11.071 16 maar het elektrodegebied 30 van de toegangstransistor voorzien van de elektrische aansluiting 22. Deze aansluiting 22 vomit een voor een kolcm van geheugencellen gemeenschappelijke bitlijn waarvan in fig. 6 duidelijkheidshalve alleen aan de boven- en aan de onderzijde een deel 5 is getekend. Op overeenkomstige wijze is in fig. 6 een voor telkens twee naburige kolommen van geheugencellen gemeenschappelijk geleiderspoor 32 aangegeven, dat met elektrodegebieden 3 is verbonden. Via deze geleidersporen 32 kunnen de elektrodegebieden 3 tijdens het bedrijf met een punt van referentiepotentiaal, bijvoorbeeld met aarde worden ver-10 bonden. De geleidersporen 22 en 32 kunnen bij de vervaardiging tegelijk en uit dezelfde geleidende laag worden verkregen. De hoofdstrocmbaan van de geheugencel bevindt zich nu tussen de aansluitingen 22 en 32 en bevat Zowel de hoofdstrocmbaan 30/ 29, 4 van de toegangs transistor als de hoofdstrocmbaan 4, 5, 3 van de niet-vluchtige géheugentiansistor.

15 De poortelektrode 31 kan de toegangstransistor wordt gevormd door een voor een rij van geheugencellen gemeenschappelijk geleiderspoor 31, dat uit halfgeleidermateriaal kan bestaan en dat bij de vervaardiging tegelijk met de geïsoleerde geleidende laag 11, 12, 13 van de geheugen-transistor kan worden verkregen.

20 De besturingselektrode 19 verloopt eveneens in de rijrichting van de matrix van geheugencellen. In dit voorbeeld is deze besturingselektrode 19 verkregen uit een tweede laag van gedeponeerd halfgeleidermateriaal zoals eerder beschreven. De in de rijrichting verlopende geleiders 19 en 31 kunnen op deze wijze de in de kolcmrichting verlopende 25 geleiders 22 en 32 kruisen, omdat zij ter plaatse van deze kruisingen immers door een isolerende laag 44 (fig. 7, 8) van elkaar gescheiden zijn.

De geïsoleerde geleidende laag 11, 12, 13 heeft een vorm die met de in fig. 5 getoonde vorm vergelijkbaar is. Onder deze geïsoleerde 30 geleidende laag 11, 12, 13 is een klein injektorgebied 14 van bijvoorbeeld ongeveer 1,5 ^um bij 1,5 ^um aanwezig. De elektrische aansluiting voor dit injektorgebied 14 is gerealiseerd met de halfgeleiderzone 16, 17 waarvan het onder de eerste dikke isolerende laag 6 gelegen deel van de amtrek met 28 is aangegeven. De halfgeleiderzone 16, 17 is daartoe 35 deels als strookvormige uitloper, als een strookvormig uitsteeksel van het tweede elektrodegebied 4, 16, 17 uitgevoerd. Het injektorgebied 14 bevindt zich tussen twee van elkaar gescheiden delen 17a respektievelijk 17b van de halfgeleiderzone 16, 17. Op het oppervlak gezien strekken 8402023 EHN 11.071 17 deze delen 17a en 17b zich aan twee tegenover elkaar liggende zijden van het injektorgebied 14 uit* Het sfcrookvormig uitsteeksel 17 a, 17b heeft een dwars op de lengterichting van het uitsteeksel gsneten breedte 33 die praktisch gelijk is aan de praktisch daaraan evenwijdig gemeten 5 breedte van het injektorgebied 14. Aan de beide overige tegenover elkaar liggende zijden van het injektorgebied 14 grenst het injektorgebied 14 aan het gemeenschappelijke substraatgebied 9. Op deze wijze wordt het voor elektrische aansluiting van het injektorgebied 14 dienende deel 17a, 17b van de halfgeleiderzone 16, 17 dat onder Eet derde deel 10 13 van de geïsoleerde geleidende laag 11, 12, 13 gelegen is relatief klein gehouden. De bijdrage van dit deel 17a, 17b aan de kapaciteit tussen de geïsoleerde geleidende laag 11, 12, 13 en het tweede elektrode-gebied 4, 16, 17 blijft mede daardoor beperkt.

Het strookvormige uitsteeksel 17a, 17b van de halfgeleiderzone 15 16, 17 sluit via een in vergelijking tot dit uitsteeksel 17a, 17b zeer breed uitgevoerd gedeelte 17c, 16 (breedte 34) aan op een hoog gedoteerd eerste oppervlaktedeel 4a van het elektrodegebied 4, 16, 17. Deze brede uitvoering van het deel 17c, 16 is gekozen cm de geïsoleerde geleidende laag 11, 12, 13 zoveel mogelijk op de eerste dikke isolerende 20 laag 6 te kunnen plaatsen zonder dat dit tot vergroting van de struktuur van de geheugencel leidt.

De afstand 38 tussen de praktisch evenwijdig, naar elkaar toegekeerde randen van de delen 11 en 13 van de geïsoleerde laag 11, 12, 13 en de kleinste afstand 40 tussen de geïsoleerde geleidende laag 25 11, 12, 13 en de poortelektrode 31 zijn praktisch gelijk aan de breedte 41 van het strookvormig uitgevoerde eerste deel 11 van de geïsoleerde geleidende laag 11, 12, 13. Deze afstanden 38, 40 en 41 kunnen bijvoorbeeld ongeveer 2,5 ^um bedragen.

De kleinste afstand 37 tussen de poortelektrode 31 en het 30 daaraan praktisch parallel verlopende deel van de rand 7 van de eerste dikke isolerende laag 6 bedraagt ongeveer 1,75 ^unu Op deze plaats is de afstand 39 tussen de geïsoleerde geleidende laag 11, 12, 13 en de poortelektrode 31 ongeveer 3 yUm. Op deze wijze is enerzijds zeker gesteld, dat ook indien de betreffende maskers niet ideaal zijn uigericht, 35 het elektrodegebied 4, 16, 17 steeds een hoog gedoteerd tweede oppervlaktedeel 4b heeft dat door de eerste rand 7 van de eerste dikke isolerende laag 6 wordt begrensd en niet door deze isolerende laag 6 wordt bedekt, welk oppervlaktedeel 4b praktisch over de volle kanaalbreedte van de 8402023 PHN 11.071 18 toegangstransistor aan het kanaalgebied 29 van deze transistor aansluit. Anderzijds is ook zeker gesteld, dat het derde deel 13 van de geïsoleerde geleidende laag 11, 12, 13 steeds op de eerste dikke isolerende laag 6 gelegen is en niet tot boven het voor dit hoog gedoteerde oppervlakte-5 deel 4b bestemde gebied zal reiken.

De kleinste afstand 35 tussen het eerste deel 11 van de geïsoleerde geleidende laag 11, 12, 13 en het daaraan praktisch parallel verlopende deel van de rand 7 van de eerste dikke ^solerende laag 6 is praktisch gelijk aan de daarmee korresponderende afstand 37, namelijk 10 ongeveer 1,75 ^um. Het elektrodegebied 4, 16, 17 zal dus ook steeds een hoog gedoteerd eerste oppervlaktedeel 4a hebben, dat praktisch over de gehele kanaalbreedte 36 van de geheugentransistor aan het kanaalgebied 5 van deze transistor aansluit, dat door de eerste rand 7 van de eerste dikke isolerende laag 6 wordt begrensd en dat niet door deze isolerende 15 laag 6 wordt bedekt.

Als gevolg van de gekozen maatvoering is in de ideale situatie tussen het eerste en het tweede oppervlak tedeel 4a respektieve lijk 4b een bijzonder smal hoog gedoteerd oppervlaktedeei:.4c als verbinding aanwezig. Bij niet ideaal uitrichten van de betreffende masker kan dit 20 oppervlaktedeel 4c echter ook geheel ontbreken. Duidelijk is dat de serieweerstand tussen de beide hoog gedoteerde oppervlaktêdelen 4a en 4b van het tweede elektrodegebied 4, 16, 17 bij het ontbreken van de halfgeleiderzane 16, 17 groot zou kunnen zijn. Evenals in het eerste voorbeeld maakt dus de halfgeleiderzone 16, 17 wezenlijk deel rat van 25 de hoofdstrocmbaan van de geheugencel en van het tweede elektrodegebied 4, 16, 17, namelijk zodanig dat zonder de aanwezigheid van de halfgeleiderzone 16, 17 geen uitleesstroom door de geheugencel zou kunnen vloeien of die uitleesstroom althans door een relatief hoge serieweerstand zou vloeien. Zonder de halfgeleiderzone 16, 17 kan de informatie-30 inhoud van de geheugentransistor niet of slechts met een geringe leessnelheid worden uitgelezen.

Het eerste en het tweede oppervlaktêdeel 4a respektievelijk 4b sluiten elk aan bij de halfgeleiderzone 16, 17 en zij zijn althans mede door de halfgeleiderzone 16, 17 elektrisch met elkaar verbonden.

35 De hoofdstrocmbaari:3, 5, 4, 29, 30, 22 van de geheugencel heeft op het halfgeleideroppervlak 2 gezien althans plaatselijk een dwars op de plaatselijke stroomrichting van de hoofstroombaan gemeten kleinste breedte 43 die ten hoogste praktisch gelijk is aan de kanaal- 8402023 PHN 11*071 19 breedte 36 van de gehengentzansistor 3, 5, 4. Afhankelijk van de voor de geheugencel gekozen topologie is de hoofdstroaribaan bij voorkeur plaatselijk versmald. In het onderhavige tweede voorbeeld is tussen de oppervlaktedelen 4a en 4b een in vergelijking tot de kanaalbreedte van 5 de beide transistors relatief smalle verbinding toegepast waardoor in deze topologie zoveel mogelijk ruimte voor het derde deel 13 van de geïsoleerde geleidende laag 11, 12, 13 beschikbaar is. Verdere ruimte-winst is hier verkregen doordat de hoofdstroaribaan althans ter plaatse van die kleinste breedte 43 over tenminste de helft van deze breedte 10 43 wordt gevormd door de onder de eerste dikke isolerende laag 6 gelegen halfgeleiderzone 16, 17. Bij voorkeur is de breedte 43 tenminste gelijk aan de afstand 35.

In het eerste voorbeeld heeft de hoofdstroaribaan 3, 5, 4, 22 zijn kleinste breedte ter hoogte van het injektorgebied 14. De hoofd-15 stroanbaan wordt hier gevormd door twee door het injektorgebied 14 van elkaar gescheiden gedeelten die respektievelijk een breedte 43a en een breedte 43b hebben. De kleinste breedte van de hoofdstroaribaan is hier gelijk aan de son van de breedten 43a en 43b. Over deze gehele kleinste breedte wordt de hoofdstroaribaan gevormd door het door het derde deel 20 13 van de geïsoleerde geleidende laag 11, 12, 13 bedekte deel 17 van de halfgeleiderzone 16, 17.

De afstandBS tussenheteerste deel 11 en het derde deel 13 van de geïsoleerde geleidende laag 11, 12, 13 bedraagt ongeveer 2,5 ^um. Bij niet ideaal uitrichten van de betreffende maskers kan hier het 25 deel 13 tot voorbij de rand 7 van de eerste dikke isolerende laag reiken. Voor zover het derde deel 13 tot voorbij deze rand 7 reikt, zal onder dit overlappende gedeelte tijdaas de doteringsbehandeling voor de hoog-gedoteerde oppervlaktegebieden 4a, 4b en 4c van het elektrodegebied 4, 16, 17 praktisch geen dotering worden aangebracht omdat dit over-30 lappende gedeelte tijdens deze behandeling een maskering voor de dotering vormt. Qn te voorkorten dat in deze situatie het elektrodegebied 4, 16, 17 uit twee van elkaar gescheiden delen 4 en 17 zou bestaan, is het gedeelte 17c, 16 met een grote breedte 34 uitgevoerd, waarbij het derde deel 13 van de geïsoleerde geleidende laag 11, 12, 13 plaatse-35 lijk terugspringt en begrensd wordt door een rand 42 die op voldoende afstand van de rand 7 van de eerste dikke isolerende laag 6 ligt cm zeker te kunnen zijn, dat de halfgeléiderzone 16, 17 steeds een niet door de geïsoleerde geleidende laag 11, 12, 13 bedekt gedeelte 16 heeft.

8402023 * * · *· ΡΗΜ 11.071 20

Dit gedeelte 16 verbindt het wel door de geïsoleerde geleidende laag 11, 12, 13 bedekte deel 17 met het niet door de eerste dikke isolerende laag 6 bedekte hoog gedoteerde oppervlaktedeel 4 van het elektrodegebied 4, 16, 17. De plaats waar de geïsoleerde geleidende laag 11, 12, 13 5 terugspringt is zo gekozen dat een goede aansluiting tussen de hoog gedoteerde oppervlaktedelen 4 en de halfgeleiderzone 16, 17 juist daar wordt verkregen waar de halfgeleiderzone 16, 17 in de hoofdstroombaan van de geheugencel ligt- Zowel door deze aansluiting als door de hogere datering van de halfgeleiderzone 16, 17 ten opzichte van het 10 injektorgebied 14 wordt de serieweerstand in de hoofdstrocmbaan van de geheugencel zo klein mogelijk gehouden zodat de gewenste hoge uitlees-snelheid niet in gevaar komt.

Wel kan door de gekozen plaats van de aansluiting tussen de hoog gedoteerde oppervlaktedelen 4 en de halfgeleiderzone 16, 17 bij 15 niet ideaal uitrichten van de betreffende maskers extra serieweerstand in de elektrische aansluiting van het injektorgebied 14 ontstaat. Deze serieweerstand is praktisch echter van weinig of geen belang andat de voor het programmeren van de geheugentransistor benodigde stromen zeer klein zijn. Het spanningsverlies dat de genoemde serieweerstand bij 20 deze zeer klein stromen veroorzaakt is praktisch te verwaarlozen.

In verband met de zelfregistrerende wijze van aanbrengen van de halfgeleiderzone 16, 17 kan het van belang zijn cm de dateringen, de implantatiediepten en de daarna nog volgende warmtebehandelingen waarbij diffusie van de aangebrachte doteringen optreedt, zodanig 25 op elkaar af te stemmen dat een aaneensluitend.,· éen doorlopend elektrodegebied 4, 16, 17 wordt verkregen.

Bij de overgang van de halfgeleiderzone 16, 17 naar het injektorgebied 14 is een laagobmige verbinding tussen deze twee verschillend gedoteerde gebieden van hetzelfde geleidingstype veel 30 minder van belang, voor zover aan deze overgang enige serieweerstand ontstaat heeft deze op de werking van de geheugencel praktisch geen nadelige invloed. Zelfs indien het injektorgebied 14 en de halfgeleiderzone 16, 17 niet werkelijk in elkaar overvloeien maar door een zeer korte afstand van elkaar gescheiden zijn, brengt dit de werking 35 van de geheugencel niet in gevaar. Indien tijdens het programmeren een positieve spanning aan de besturingselektrode 19 wordt aangelegd, zal daardoor een geleidend kanaal tussen het injektorgebied 14 en de daarvan gescheiden halfgeleiderzone 16, 17 worden geïnduceerd. Anderzijds, 8402023 * ï- PHN 11.071 21

Indien tijdens het programmeren de positieve spanning aan het elektrode-gebied 4, 16, 17 wordt aangeboden, zal het injektorgebied 14 deze spanning ook kunnen volgen andat de halfgeleiderzcne 16, 17 en het injektorgebied 14 in elk geval op zulk een korte afstand van elkaar gelegen zijn, 5 dat de doorgrijpspanning (punch-through-spanning) daartussen zeer laag is.

Volledigheidshalve wordt opganefk, dat alhoewel tijdens de vervaardiging bij voorkeur een implantatiebehandeling voor het injektorgebied 14 wordt uitgevoerd, deze inplantatiebehandeling niet altijd 10 noodzakelijk is. Indien de derde isolerende laag 15 voldoende dun is kan de in de geïsoleerde geleidende laag 11, 12, 13 aangebrachte dote ring tijdens de verschillende warmtebehandelingen door de derde isolerende laag 15 heen het halfgeleiderlichaam bereiken en daar het injektorgebied 14 vormen., 15 De halfgeleiderinrichting van het tweede voorbeeld kan op dezelfde wijze worden vervaardigd als hiervoor voor het eerste voorbeeld beschreven werd. Fig. 9 toont de bij het tweede voorbeeld te gebruiken masker 24 en 25. Bij vergelijking met fig. 3 die de overeenkomstige maskers 24 en 25 van het eerste voorbeeld toont, blijkt dat het masker 20 25 van fig. 3 een kleine vierkant gebied dat boven de plaats van het injektorgebied 14 ligt, heeft, terwijl in het masker 25 van fig. 9 een tussen twee gescheiden openingen gelegen strook van het masker de plaats van het injektorgebied 14 bedekt. In het masker 25 volgens fig. 9 vormt het boven de plaats van het injektorgebied 14 gelegen deel van 25 het fotolakmasker een aaneensluitend geheel met het overige deel van de maskeringslaag. Deze aaneengesloten maskerings laag kan met grotere nauwkeurigheid en met een grotere opbrengt worden aangebracht dan de korrespanderende maskerings laag volgens fig. 3. Mede in verband hiermee bevat het tweede elektrodegebied 4, 16, 17 bij voorkeur een 30 strookvormig uitsteeksel 17a, 17b dat uit twee gedeelten 17a en 17b bestaat waarbij het injektorgebeid 14 tussen deze gedeelten in gelegen is.

De onderhavige uitvinding is niet tot de beschreven uitvoerings-voorbeelden beperkt. Binnen het kader van de uitvinding zijn voor de 35 vakman vele variaties mogelijk. Bij toepassing van een geïsoleerde geleidende laag met een strookvormige arm die het eerste deel bevat zoals bijvoorbeeld in fig. 5 is aangegeven, kan de strookvormige arm in plaats van aan een van zijn uiteinden ook aan beide uiteinden met 8402023 PHN 11.071 22 het derde deel 13 van de geïsoleerde geleidende laag 11, 12, 12 zijn verbonden.

Bij voorkeur is de halfgeleiderzone geheel zelfregistrerend ten opzichte van een rand van de eerste dikke isolerende laag 6 5 aangebracht, zoals hiervoor beschreven is. De voor deze halfgeleiderzone 16, 17 aan te brengen dotering is dan beperkt doordat de#vó5r het aanbrengen van het masker 25 reeds aangegroeide oxydelaag deze dotering moet kunnen maskeren. Indièn de dikte van deze oxydelaag kleiner wordt gekozen en/of de dotering van de halfgeleizerzone 16, 17 wordt verhoogd 10 zodat de aangegroeide oxydelaag de dotering niet of althans niet geheel maskeert zal het gehele in de openingen van het masker 25 blootliggende oppervlaktegebied worden gedoteerd. Daarbij blijft de zelf registrerende aansluiting op het injektorgebied 14 en op het oppervlaktedeel 4 van het tweede elektodegebied 4, 16, 17 behouden. Ook kunnen het masker 15 25 en de dotering voor de halfgeleiderzone 16, 17 worden aangebracht vóór dat geoxydeerd wordt. De eerste dikke isolerende laag 6 wordt in dat geval in zijn geheel met een enkele oxydatiebehandeling verkregen.

De halfgeleiderzone 16, 17 heeft bij voorkeur een vierkantsweerstand tussen ongeveer 80 en ongeveer 125 <A.. De vierkantsweerstand van de 20 elektrodegebieden 3 en 30 en van de oppervlaktedelen 4 van het tweede elektrodegebied 4, 16, 17 bedraagt gebruikelijk ongeveer 40 Λ of minder De vierkantsweerstand van het injektorgebied 14 ligt bij voorkeur in het gebied van ongeveer 300 Jh tot 5 a 8 k Λ.

Alhoewel het gemeenschappelijk substraatgebied 9 bij voorkeur 25 p-type is en de transistor of transistors bij voorkeur n-kanaal-transistors zijn, kunnen de geleidingstypes in de voorbeelden ook worden verwisseld.

In plaats van de aangegeven oxydelagen kunnen veelal als isolerende laag bijvoorbeeld ook lagen van aluminiumoxyde, van silicium-30 nitride of van siliciumoxynitride worden gebruikt. De geleidende lagen 19, 31 en 11, 12, 13 kunnen behalve uit halfgeleidermateriaal ook uit geschikte silicidelagen of uit geschikte metaallagen zoals molybdeen-lagen worden vervaardigd. De geleidende lagen 22 en 32 kunnen in plaats van uit aluminium bijvoorbeeld ook uit wolfraam worden verkregen. Onder 35 deze geleidende laag kan ook een dunne laag van bijvoorbeeld TiW worden toegevoegd.ïn de openingen 27 kan het kontakt tussen metaalsporen en het halfgeleidermateriaal worden verbeterd door op gebruikelijke wijze bijvoorbeeld PtSi of PtNiSi aan te brengen. Voor het halfgeleiderlichaam 8402023 V * PHN 11.071 23 en/of de halfgeleiderlagen, konen ook andere halfgeleidermaterialen dan silicium, bijvoorbeeld germanium of A^^-B^-verbindingen, in aanmerking. Over de halfgeleiderinrichting kunnen voorts nog een of meer verdere niet-getekende beschermde isolerende lagen zijn aangebracht, s De beschreven halfgeleiderinrichtingen kunnen verder op gebruikeli jke wijze in een gebruikelijke onhulling zijn af gemonteerd.

De onderhavige uitvinding kan ook met voordeel worden toegepast in halfgeleiderinrichtingen met een of meer geheugencellen waarin het schrijven van informatie langs elektrische weg via het aanleggen van 10 progrartrneerspanningen wordt uitgevoerd, maar waarbij het wissen van ingeschreven informatie door middel van bestraling met bijvoorbeeld ü.V.-straling plaats vindt.

Bij voorkeur wordt tijdens de vervaardiging de geïsoleerde geleidende laag 11, 12, 13 en het uit dezelfde half geleiderlaag verkregen 15 geleiderspoor 31 als doteringsmasker gebruikt zoals hiervoor beschreven.

Het is echter ook mogelijk cm op zichzelf bekorde wijze de besturings-elektrode 19 als ets- en doteringsmasker toe te passen, m dat geval zal het geleiderspoor 31 bij voorkeur uit dezelfde tweede halfgeléider-laag, waaruit ook de besturingselektrode 19 wordt verkregen, worden 20 vervaardigd.

Bij voorkeur heeft de ontrek 18, 28 van de halfgeleiderzone 16, 17 een van het injektorgebied 14 afgekeerd randdeel dat de eerste rand 7 van de dikke isolerende laag 6 volgt, welk randdeel een lengte heeft die tenminste gelijk is aan de kanaalbreedte 36 van het kanaal 5 25 van de geheugentransistor. In het eerste voorbeeld heeft de ontrek 18, 28 twee van zulke randdelen, die praktisch dezelfde lengte hebben.

Het ene randdeel is naar het oppervlaktedeel 4 en het andere randdeel is naar het kanaal gebied 5 toegekeerd. In het tweede voorbeeld is het bedoelde randdeel van de rand 18 naar het voor de oppervlaktedelen 4a, 30 4b en. 4c bestemde gebied toegekeerd.

Indien het tweede elektrodsgebied 4, 16, 17 een strookvormig uitsteeksel 17a, 17b heeft ligt dit strookvormig uitsteeksel met voordeel tenminste grotendeels onder de geïsoleerde geleidende laag 11, 12, 13.

35 8402023

Claims

1. Halfgeleiderinrichting met tenminste een geheugencel die een niet-vluchtige geheugentransistor bevat met een ladingsopslaggebied, dat een geïsoleerde geleidende laag bevat en met een besturingselektrode die kapacitief met de geïsoleerde geleidende laag gekoppeld is, waarbij in het ladingsopslaggebied opgeslagen lading informatie representeert en waarbij de niet-vluchtige geheugentransistor voor het uitlezen van de informatie is opgenanen in een hoofdstnoanbaan van de geheugencel, bevattende een halfgeleiderlichaam met een halfgeleideroppervlak waaraan een eerste en een tweede elektrodegebied en een kanaalgebied van de 5 geheugentransistor gelegen zijn die deel uitmaken van de hoofdstroanbaan, waarbij het halfgeleideroppervlak plaatselijk aan een eerste dikke isolerende laag grenst die op het halfgeleideroppervlak gezien door een eerste rand begrensd is, waarbij het eerste en het tweede elektrodegebied· elk een gelijkrichtende overgang vormen met een aangrenzend gemeenschap-10 pelijk substraatgebied van een eerste geleidingstype en het kanaalgebied door een tweede dunne isolerende laag van een eerste deel van de geïsoleerde geleidende laag is gescheiden en waarbij aan het halfgeleideroppervlak een aan het gemeenschappelijk substraatgebied grenzend injektorgebied van een tweede, aan het eerste tegengestelde geleidings-15 type aanwezig is, dat op het halfgleideroppervlak gezien geheel door de eerste dikke isolerende laag is cmgeven en dat door een derde dunne isolerende laag van een tweede deel van de geïsoleerde geleidende laag is gescheiden, waarbij het eerste en het tweede deel van de geïsoleerde geleidende laag door een derde deel, dat door de eerste dikke isolerende 20 laag van het halfgeleideroppervlak is gescheiden met elkaar zijn verbonden en waarbij tot het tweede elektrodegebied een door de eerste dikke isolerende laag bedekte halfgeleiderzone van het tweede geleidings type behoort, die een elektrische aansluiting voor het injektorgebied vormt, met het kenmerk, 25 dat het injektorgebied lager gedoteerd is dan de halfgeleiderzone en dat de halfgeleiderzone op het halfgeleideroppervlak gezien een cmtrek heeft waarvan althans een gedeelte op zelf registrerende wijze de eerste rand van de eerste dikke isolerende laag volgt en dat het derde deel van de geïsoleerde geleidende laag tenminste de 30 halve grootte van de geïsoleerde geleidende laag heeft.

2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de halfgeleiderzone althans plaatselijk wezenlijk deel uitmaakt van de hoofdstroanbaan van de geheugencel. 8402023 PHN 11.071 25

3. Halfgeleiderinri<±ting volgens conclusie 1 of 2, met het kenmerk, dat de hoofdstroanbaan van de geheugencel op het halfgeleider-cppervlak gezien althans plaatselijk een dwaxs op de plaatselijke stroon-richting van de hoofdstroanbaan gemeten kleinste breedte heeft die ten 5 hoogste praktisch gelijk is aan de kanaalbreedte van de geheugentransistor en althans ter plaatse van die kleinste breedte tenminste over de helft van deze breedte wordt gevormd door de onder de eerste dikke isolerende laag gelegen halfgeleiderzone.

4. Halfgeleiderinrichting volgens conclusie 1, 2 of 3, met het 10 kenmerk, dat het tweede elektrodegebied een door de eerste rand van de eerste dikke isolerende laag begrendd en niet door deze isolerende laag bedekt eerste oppervlaktedeel heeft, dat aansluit op de halfge-leiderzone.

5. Halfgeleiderinrichting volgens conclusie 4, met het kenmerk, 15 dat het oppervlaktedeel hoger gedoteerd is dan de half geleiderzone.

6. Halfgeleiderinrichting volgens conclusie 4 of 5, met het kenmerk, dat het tweede elektrodegebied een tweede, door de eerste rand van de eerste dikke isolerende laag begrensd en niet door deze isolerende laag bedekt oppervlaktedeel heeft dat aansluit op de half- 20 geleiderzone en dat praktisch dezelfde (kitering als het eerste oppervlaktedeel heeft, waarbij het eerste en het tweede oppervlaktdeel althans mede door de halfgeleiderzone elektrisch met elkaar verbonden zijn.

7. Halfgeleiderinrichting volgens conclusie 6, met het kenmerk, 25 dat de geheugencel een toegangstransistor met een kanaalgebied bevat, die in serie met de geheugentransistor is geschakeld en waarbij het tweede oppervlaktedeel praktisch over de gehele breedte van het kanaalgebied van de toegangs transistor aan dit kanaalgebied aansluit.

8. Halfgeleiderinrichitng volgens een of meer der voorgaande go conclusies, met het kenmerk,dat het derde deel van de geïsoleerde geleidende laag een strookvormige arm heeft die het eerste deel van de geïsoleerde geleidende laag bevat.

9. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat het injektorgebied op het halfgeleider- 35 oppervlak gezien geheel is ctngeven «kor de halfgeleiderzone.

10. Halfgeleiderinrichting volgens conclusie 9, met het kenmerk, dat de halfgeleiderzone praktisch over de gehele breedte van het kanaalgebied van de geheugentransistor aan dit kanaalgebied aansluit. 6402023 Sr V ESN 11.071 26

11. Halfgeleiderinrichting volgens een of meer der conclusies 1 t/m 8, met het kenmerk/ dat het tweede elektrodegebied een door de halfgeleiderzone gevomd'· strookvormig uitsteeksel heeft dat twee gedeelten heeft waarbij het injektorgebied tussen deze twee gedeelten 5 in gelegen is.

12. Halfgeleiderinrichting volgens conclusie 11, met het kenmerk, dat het strookvormig uitsteeksel een dwars op de lengterichting van het uitsteeksel gemeten breedte heeft die praktisch gelijk is aan de praktisch daaraan evenwijdig gemeten breedte van het injektorgebied. 10 15 20 25 30 35 8402023