NL8200756A - Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. - Google Patents

Description

\ ·· % PHN 10280 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven.

"Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan".

De uitvinding heeft betrekking op een halfgeleider inrichting bevattende een halfgeleiderlichaam met tenminste een geheugenplaats met een geïsoleerde poortelektrode waarbij het halfgeleiderlichaam een oppervlak heeft waaraan tenminste een, als elektrode dienend elektrodege-5 bied grenst, dat een gelijkrichtende overgang vormt mèf^voor het elek-trodegebied en de geheugenplaats . - gemeenschappelijk halfgeleiderge- bied van een eerste geleidingstype, waarbij het elektrodegebied op het oppervlak gezien aan een aktief halfgeleidergebied grenst, welk aktief gebied een begrenzing heeft die voor een deel door het aangrenzende elek-10 trodegebied en voor. tenminste een verder deel door een als veldisolatie dienende dikte isolerende laag is bepaald, waarbij op het aktieve gebied een dunne isolerende laag aanwezig is, die tenminste een eerste en een tweede deellaag heeft, waarbij de tweede deellaag door de eerste deellaag x van het aktieve gebied is gescheiden en waarbij zich aan en/of nabij het 15 grensvlak tussen de eerste en de tweede deellaag een grenslaag bevindt waarin de lading kan worden opgeslagen die de infarmatie-inhoud van de geheugenplaats bepaalt en waarbij zich over de deellagen een van het aktieve gebied geïsoleerde poorteléktrode uitstrekt, die bij het door de veldisolatie bepaalde verdere deel van de begrenzing van het aktieve ge-20 bied tot boven de veldisolatie doorloopt.

Een dergelijke half geleider inrichting is bekend uit Proceedings of the IEEE, Vol 64, No.7, Juli 1976, blz. 1039-1059. De geheugenplaats maakt deel uit van een geheugenveldeffekttransistor, waarbij het aktieve gebied tussen een aan- en een afvoerelektrodegebied is gelegen. In de-25 ze publikatie is een van de problemen, die bij dergelijke geheugentran-sistoren kan optreden, beschreven onder de aanduiding "Sidewalk Effect" op blz. 1047. Tussen de dikke veldisolatie en de dunne isolerende laag is een overgangsgebied aanwezig waarin de dikte van het isolerende materiaal geleidelijk toeneemt. In dit overgangsgebied zal de grenslaag onder 30 de poortelektrode bij herhaald schrijven en wissen van de geheugen transistor geleidelijk ook opgeslagen lading gaan bevatten. Hierdoor verandert de drempelspanning in het overgangsgebied. De waarde van deze drem-pelspanning zal liggen tussen de hoge en de lage drenpelspanning van de 8200756 < 4 t ---j------ EHN 10280 2 -eigenlijke geheugentransistor. Bij het uitlezen van de geheugentoestand van de geheugentransistor kunnen nu problemen ontstaan doordat in de toestand met hoge drempelspanning, waarin de eigenlijke geheugentransistor bij het uitlezen niet-geleidend is, onder de overgangsgebieden toch 5 stroorrdoorgang mogelijk wordt- Dit probleem kan worden qpgelost door onder de overgangsgebieden in het halfgeleiderlichaam hoger gedoteerde op-pervlaktegebieden van een geleidingstype tegengesteld aan dat van de aan-en afvoerelektrodegebieden van de geheugentransistor aan te brengen. De doteringsconcentratie in deze oppervlaktegebieden wordt zo gekozen dat de 10 drempelspanning ter plaatse steeds voldoende hoog is on strocmdoorgang onder de overgangsgebieden te voorkomen.

De beschreven oplossing kan in de praktijk tot moeilijkheden lei- den. Zoals bekend zijn voor het schrijven en wissen van geheugentransistor en van de beschreven soort relatief hoge spanningen nodig. Deze span-15 ningen kunnen 25 of 30 en soms 35 Volt bedragen. Als gevolg hiervan worden relatief hoge eisen gesteld aan de doorslagspanningen van de gelijk-richtende overgangen tussen de aan- en afvoerelektrodegebieden en het gemeenschappelijk halfgeleidergebied. De toepassing van hoger gedoteerde oppervlaktegebieden onder de overgangsgebieden kan gemakkelijk tot rela-20 tief lage doorslagspanningen leiden, indien de afstanden tussen deze oppervlaktegebieden en de toe- en afvoerelektrodegebieden niet voldoende groot worden gehouden. De vereiste afstand'voert tot geheugentransistoren met een relatief grote kanaallengte die alleen ten koste van een verlaging van de doorslagspanning verkleind zouden kunnen worden.

25 De uitvinding beoogt een andere oplossing voor het probleem van de overgangsgebieden aan te geven, die praktisch geen aanleiding geeft tot verlaagde doorslagspanningen en ook bij geheugentrans istoren met relatief korte kanaallengten kan worden toegepast.

Een halfgeleider inrichting van de in de aanhef beschreven soort 30 is volgens de uitvinding daardoor gekenmerkt, dat de grenslaag voor het opslaan van lading in uitgestrektheid beperkt is tot een gebied dat kleiner dan het aktieve gebied en dat pp afstand van het door de veldisolatie bepaalde verdere deel van de begrenzing van het aktieve gebied ligt, waarbij de poorteléktrode zich tussen dit verdere deel van de begrenzing 35 en het door de grenslaag ingencmen gebied over een deel van de dunne isolerende laag uitstrekt waarin zich geen grenslaag voor het opslaan van lading bevindt.

-............ Bij toepassing van de uitvinding strékt de grenslaag voor het 8200756

Ir / ! j - EHN 10280 3 ___opslaan van lading zich niet meer tot in de overgangsgebieden uit waar-____ door de drenpelspanning in de overgangsgebieden bij het schrijven en wissen van de geheugenplaats praktisch niet meer verandert. Onder meer door een geschikte keuze van de dikte van het onder de poortelektrode 5 gelegen deel van de dunne isolerende laag waarin geen grenslaag voor het opslaan van lading aanwezig is, kan de-drenpelspanning in deze delen van de geheugenplaats warden vastgelegd op een waarde die hoger is dan de spanning die bij het uitlezen van de geheugenplaats aan de poortelektrode wordt aangelegd. Bij het uitlezen bepaalt dan uitsluitend de toestand in 10 het geheugengedeelte of onder de poortelektrode een geleidende laag van een tweede, aan het eerste tegengestelde geleidingstype aanwezig is of niet. De randdelen van de geheugenplaats zijn bij het uitlezen steeds niet-geleidend.

Bij voorkeur maakt de geheugenplaats deel uit van een geheugen-15 transistor met tenminste een aanvoerelektrodegebied en een afvoerelek-trodegebied waarbij het aktieve halfgeleidergebied tussen deze aanvoeren afvoerelektrodegebieden ligt en de dunne isolerende laag die de eerste en de tweede deellaag bevat een poortdielectricum voor de geheugen-transistor vormt.

20 Indien de geheugenplaats zo wordt uitgevoerd dat afhankelijk van de informatie-inhoud twee van elkaar verschillende toestanden kunnen optreden, waarbij in de ene toestand de drenpelspanning waarbij onder de poortelektrode in de geheugenplaats nog juist geen geleidende laag van een tweede, aan het eerste geleidingstype aanwezig is, positief is en in 25 de andere toestand deze drenpelspanning negatief is, kan met voordeel het uitlezen van de informatie-inhoud gebeuren bij een spanning van praktisch nul volt op de poortelektrode. Dit verkleint de tijdsduur waarin in de bedrijfstoestand potentiaalverschillen aan de geheugenplaats optreden, die mogelijk van invloed zouden kunnen zijn op de informtie-inhoud.

30 Met voordeel heeft de drenpelspanning ter plaatse van het onder de poortelektrode gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan van lading bevindt, een waarde waarbij op deze plaats slechts met behulp van een aan de poortelektrode aan te leggen spanning een inversielaag van het tweede geleidingstype kan wor-35 den opgewekt. Dit gedeelte van de geheugenplaats of van de géheugentran-sistor is dan van het verrij kings type. Bij een (lees) spanning van nul volt aan de poortelektrode zal in dit gedeelte van de geheugenplaats geen geleidende laag van het tweede geleidingstype aanwezig zijn.

8200756 \ ï EHN 10280 4 --- In het kader van de onderhavige uitvinding werden goede resul·--— taten bereikt met strukturen, waarbij het onder de poortelektrode. gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het. opslaan van lading bevindt, een dikte had die groter was dan de dikte van 5 het deel van de dunne isolerende laag dat de eerste en de tweede deellaag en de grenslaag voor het opslaan van lading bevat.

De dikteverschillen in het onder de poortelektrode gelegen deel van de dunne isolerende laag warden bij voorkeur wel belangrijk kleiner gehouden dan het dikteverschil tussen de dunne en de dikke isolerende 10 laag. In verband hiermee is in een belangrijke voorkeursuitvoeringsvorm van de halfgeleider inrichting volgens de uitvinding de dikte van het onder de poortelektrode gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan van lading bevindt, tenminste een faktor 10 en bij voorkeur een faktor 20 of meer kleiner dan de dikte van 15 het aangrenzende deel van de als veldisolatie dienende dikke isolerende laag.

Bij een andere belangrijke uitvoeringsvorm van de halfgeleider-inrichting volgens de uitvinding vormt de genoemde poortelektrode een eerste poortelektrode waarbij zich tenminste een tweede geïsoleerde 20 poortelektrode boven het aktieve halfgeleidergebied en over de dunne isolerende laag uitstrékt, waarbij zich in de dunne isolerende laag onder de tweede poortelektrode geen grenslaag voor het opslaan van lading bevindt, waarbij de tweede poortelektrode, op het oppervlak gezien, tussen de eerste poortelektrode en het elektrodegebied aanwezig is en waarbij 25 de dikte van de dunne isolerende laag onder de tweede poortelektrode praktisch gelijk is aan de dikte van het onder de eerste poortelektrode · gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan van.·lading bevindt.

De eerste en de tweede poortelektrode zijn van elkaar geïsoleerd 30 en kunnen direkt naast elkaar liggen waarbij zij elkaar enigzins kunnen overlappen of zij kunnen ook op enige afstand van elkaar gelegen zijn waarbij tussen deze beide poorteléktroden een verder elektrodegebied in het aktieve halfgeleidergebied is gesitueerd.

De uitvinding heeft voorts betrekking op een werkwijze voor de 35 vervaardiging van de beschreven halfgeleiderinrichting. Volgens de uitvinding is deze werkwijze daardoor gekenmerkt, dat een halfgeleiderli-chaam aan een oppervlak waarvan een dikke isolerende laag aanwezig is ... met een patroon dat overeenkomt met het patroon van de veldisolatie van 82 0 0 7 5 6 ............· * i --)-:- EHN-10280 5 —„de te vervaardigen halfgeleiderinrichting, welk patroon voor het aanbrengen van schakelelementen bestemde delen van het oppervlak vrijlaat, ter vanning van een dielectricum voor een of meer géheugenplaatsen van een eerste dunne isolerende laag wordt voorzien die geschikt is voor het ver-5 krijgen van een grenslaag voor het opslaan van lading, welke eerste dunne isolerende laag een patroon heeft, waarbij deze laag ter plaatse van de aan te brengen géheugenplaatsen op vrij liggende delen van het oppervlak ligt en althans twee tegenover elkaar liggende randen heeft waarlangs de eerste dunne isolerende laag op afstand van de dikke isolerende laag ligt, 10 dat daarna het overige, niet door de eerste dunne isolerende laag bedekte gedeelte van genoemde voor schakelelementen bestemde delen van het oppervlak met een tweede dunne isolerende laag wordt bedekt, dat poortelektro-den van een daartoe geschikt materiaal worden aangebracht, die zowel de. eerste en de tweede dunne isolerende laag als de dikke isolerende laag ge-15 deeltelijk bedekken en dat het niet door poortelektroden bedekte gedeelte van de eerste dunne isolerende laag wordt verwijderd, waarbij het resterende qp de voor schakelelementen bestemde delen van het oppervlak liggende deel van de eerste dunne isolerende laag langs zijn gehele ontrek op afstand van de dikke isolerende laag ligt.

20 De uitvinding zal nader worden uiteengezet en toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de bijgaande tekening, waarin Fig. 1 schematisch een bovenaanzicht van een deel van een eerste voorbeeld van de halfgeleiderinrichting volgens de inrichting toont en Fig. 2 schematisch een doorsnede volgens de lijn II-II van Fig.1 25 van dit eerste voorbeeld weergeeft, waarbij

Fig. 3 schematisch een doorsnede in de richting van aanvoerelek-trodegebied naar afvoereléktrodegebied van dit eerste voorbeeld toont en Fig. 4 schematisch een overeenkomstige doorsnede van een variant van het eerste voorbeeld weergeeft, waarbij 30 Fig. 5 en Fig. 6 schematisch doorsneden tonen van andere varian ten van de halfgeleiderinrichting volgens de uitvinding, en.;.·

Fig. 7 een elektrisch schema weergeeft dat bij een tweede voorbeeld van de halfgeleiderinrichting volgens de .uitvinding hoort en waarvan in 35 Fig. 8 schematisch een deel van een bovenaanzicht en in de

Fig. 9 t/m 12 schematisch bijbehorende dwarsdoorsneden zijn aan-gegeven terwijl

Fig. 13 een elektrisch schema toont ter verduidelijking van het ' 8200756

k V

PHN 10280 6 ----bedrijf van de halfgeleiderinrichting volgens de uitvinding, en -------

Fig. 14, Fig. 15 en Fig. 16 elektrische schema's van een voedings-spanningsstabilisatieschakeling weergeven, welke met voordeel samen met de halfgeleiderinrichting volgens de uitvinding in een halfgeleiderlichaam 5 kan worden geïntegreerd, waarbij

Fig. 17 en Fig. 18 schematisch respectievelijk een deel van een bovenaanzicht en een bijbehorende doorsnede tonen van een voorbeeld van deze stabilisatieschakeling in geïntegreerde vorm en

Fig. 19 t/m Fig. 25 een halfgeleiderinrichting in verschillende 10 stadia tijdens de vervaardiging onder toepassing van een uitvoeringsvorm van de werkwijze volgens de uitvinding weergeven.

Een eerste uitvoeringsvoorbeeld van de halfgeleiderinrichting volgens de uitvinding wordt beschreven aan de hand van de fig. 1 en 2.

Deze inrichting heeft een halfgeleiderlichaam 1 met tenminste één geheu-15 genplaats met geïsoleerde poortelektrode, die in dit voorbeeld deel uitmaakt van een geheugenveldeffekttransistor. Het halfgeleiderlichaam 1 heeft een oppervlak 2 waaraan twee, als aan- en afvoerelektrode dienende elektrodegebieden 3 resp. 4 grenzen, die elk een gelijkrichtende overgang 5 resp. 6 met een gsneenschappelijk halfgeleidergebied 7 van een eerste 20 geleidingstype vormen. Op het oppervlak 2 gezien grenzen de elektrodegebieden 3 en 4 aan een tussen deze elektrodegebieden 3 en 4 gelegen aktief halfgeleidergebied 8, dat een begrenzing heeft, die voor een deel door het aangrenzende elektrodegebied 3, voor een ander deel door het aangrenzende elektrodegebied 4 en voor tenminste een verder deel door een als 25 veldisolatie dienende dikke isolerende laag 9 is bepaald. Op het aktieve gebied 8 is een dunne isolerende laag 10 aanwezig, die tenminste een eerste en een tweede deellaag 11 resp. 12 heeft en waarbij de tweede deellaag 12 door de eerste deellaag 11 van het aktieve halfgeleidergebied 8 is gescheiden. Aan en/of nabij het grensvlak 13 tussen de eerste 30 en de tweede deellaag 11 resp. 12 bevindt zich een grenslaag, waarin op op zichzelf gebruikelijke wijze lading kan worden cpgeslagen, die bepalend is voor de informatie-inhoud van de geheugentrans is tor. Tussen de elektrodegebieden 3 en 4 en over de deellagen 11 en 12 strekt zich een van het aktieve halfgeleidergebied 8 geïsoleerde poortelektrode 14 uit, 35 die bij de door de veldisolatie 9 bepaalde begrenzing van het aktieve halfgeleidergebied 8 tot boven de veldisolatie 9 doorloopt.

Het halfgeleidergebied 7 bestaat bijvoorbeeld uit n-type sili-....... ciummet een soortelijke weerstand tussen 3 en 6Acm. De elektrodegebie- 8200756 ---------;-1----· ΕΗΝ 10280 7

Λ X

___den 3 en 4 kunnen uit met borium gedoteerde p~type zones bestaan. Als__ veldisolatie kan een siliciumoxydelaag 9 met een dikte tussen 1 en 1 ,.5^um worden gebruikt, waarbij onder deze laag 9 op gebruikelijke wijze een hoger gedoteerde p-type kanaalonderbrekerzone 15 kan zijn aangebracht. g Afhankelijk van de gewenste doorslagspanning van de pn-overgangen 5 en 6 en de in de kanaalonderbrekerzone 15 toegepaste doteringsconcentratie kan de kanaalonderbrekerzone 15 zo worden aangebracht dat deze direkt aan de eléktrodezones 3 en 4 grenst dan wel zo dat de kanaalonderbrekerzone 15 op afstand van deze elektrodezones 3 en 4 ligt.

10 Het diëlectricum van de geheugentransistor bestaat bijvoorbeeld uit een dunne deellaag 11 van siliciumoxyde met een dikte van ongeveer 20 £ en een tweede deellaag 12 van siliciumnitride met een dikte tussen 200 en 500 £. De poortelektrode bestaat uit een geschikt geleidend materiaal, zoals aluminium of polykristallijn silicium.

1g Volgens de uitvinding is de in dit voorbeeld aan en/of nabij het grensvlak 13 gelegen grenslaag voor het opslaan van lading in uitgestrektheid beperkt tot een gebied, dat kleiner is dan het aktieve gebied 8. De grenslaag en het grensvlak 13 liggen qp afstand van de door de veldisolatie 9 bepaalde begrenzing van het aktieve gebied 8. De poort-2Q elektrode 14 strekt zich tussen laatstgenoemde begrenzing en het door de grenslaag ingenomen gebied uit over een deel 16 van de dunne isolerende laag 10 waarin zich geen grenslaag voor het opslaan van lading bevindt.

In dit voorbeeld is de grenslaag van beperkte uitgestrektheid verkregen door toepassing van een tweede deellaag 12 die in de richting 25 van de kanaalbreedte van de geheugentransistor zich niet over het gehele aktieve gebied 8 uitstrekt maar alleen het middendeel van het kanaalge-bied bedekt. In de richting van de kanaallengte heeft de tweede deellaag 12 praktisch dezelfde afmeting als de poortelektrode 14 zodat in deze richting praktisch het volledige kanaalgebied van aanvoerelektrodegebied 2q 3 tot afvoerelektrodegebied 4 is bedekt.

Door toepassing van een grenslaag van beperkte uitgestrektheid wordt op eenvoudig wijze, voorkomen, dat de grenslaag in het overgangsgebied 17 waarin de dunne isolatielaag 10 in de dikke isolerende laag 9 overgaat aanwezig is. In de bekende struktuur van geheugentrans is toren 35 ligt de tweede deellaag 12. onder de gehele poortelektrode 14 of strekt de deellaag 12 zich in de kanaalbreedterichting tenminste uit van boven de veldisolatie 9 over het aktieve gebied 8 tot boven de veldisolatie 9 aan de tegenoverliggende zijde van het aktieve gebied 8. De grenslaag en 8200756 ; I---' PHN 10280 8 --het grensvlak 13 zijn in dat geval dus ook in het overgangsgebied 17 aanwezig, waar de dikte van de onderliggende isolerende laag snel maar niet abrupt van een betrékkelijk geringe waarde tot de veel grotere waarde van de dikke veldisolatie 9 toeneemt.

5 Zoals békend is. de uitwisseling van lading tussen de grenslaag en het onderliggende halfgeleidermateriaal en/of de bovenliggende poortelektrode niet alleen van de grootte van de aangelegde, schrijf- en wisspanningen afhankelijk, maar onder meer ook van de tijdsduur van deze spanningen.

10 Gebleken is dat in de békende struktuur ook in het overgangsge bied 17 waarin de isolerende laag geleidelijk dikker wordt, qp den duur lading in de grenslaag wordt opgeslagen, waarbij de hoeveelheid in dit gebied opgeslagen lading niet meer geheel de schrijf- en wispulsen volgt. De drempelspanning van de géheugentransistor zou daardoor onder het over-15 gangsgebied qp een ongewenst niveau tussen de hoge en de lage drempelspanning kunnen komen te liggen. Om dit te voorkomen zijn in de békende strukturen aan het halfgeleideroppervlak 2 onder de overgangsgebieden aangepaste hoger gedoteerde zones van hetzelfde geleidingstype als het gemeenschappelijke halfgeleidergebied toegepast met een doteringsconcen-20 tratie die zéker stelt dat de drempelspanning onder de overgangsgebieden steeds een waarde heeft, zodanig dat, bij het aanleggen van een leesspan-ning aan de poortelektrode langs de. overgangsgebieden nooit s troon tussen toe- en afvoereléktrode kan vloeien..

Toepassing van de uitvinding maakt dergelijke hoger gedoteerde 25 zones onder de overgangsgebieden en de bewerkingsstappen die voor het aanbrengen daarvan nodig zijn, overbodig. De dikte van de delen 16 van de dunne isolerende laag 10 kan doorgaans, eenvoudig zo gekozen worden, dat althans bij een aan de poortelektrode 14 aan. te leggen leesspanning de drempelspanning ter plaatse van de delen 16 niet wordt overschreden 30 zodat onder de delen 16 geen stroomdoorgang tussen aan- en afvoerelektro-den mogelijk is.

Voorzover aan de overgang tussen de delen 16 van de dunne isolerende laag 10 en. het eigenlijke, geheugengedeelte van de transistor met de deellagen 11 en 12 overgangsgebieden optreden, is het te overbruggen 35 dikteverschil veel geringer dan in de overgangsgebieden 17. De overgangsgebieden tussen de delen 16 en de delen 11, 12 zijn daarom belangrijk smaller en bovendien is door het geringe dikteverschil de afwijking van _____de. hoge en de lage drempelspanning die zou kunnen optreden, veel geringer.

8200756

: I

PHN 10280 9 -In dit verband is het van voordeel als de dikte van de delen 16 van de.___ dame isolerende laag 10 tenminste een faktor 10 en bij voorkeur een fak-tor 20 of meer kleiner is dan de dikte van de veldisolatie 9.

Het zal duidelijk zijn dat de onderhavige uitvinding van toe-5 passing is op alle soorten van niet-vluchtige geheugentr ans is toren waarin de opgeslagen lading wordt ingevangen. De geheugenwerking kan, zijn verkregen door toepassing van deellagen van verschillend materiaal zoals siliciumoxyde en siliciumnitride of siliciumoxyde en aluminiumoxyde en/ of door het aanbrengen van bijvoorbeeld siliciumdeeltjes tussen twee 10 deellagen van verschillend of van hetzelfde materiaal. Ook kunnen sili-ciumatcsnen of -ionen of andere geschikte atanen of ionen worden aangebracht ter vorming van een grenslaag voor de opslag van lading. Dergelijke atomen en/of ionen kunnen ook met behulp van bijvoorbeeld ionenimplantatie cp een zekere diepte in een overigens praktisch homogene 15 isolerende laag worden aangébracht. In dat geval wordt de eerste deellaag gevormd door het onderliggende deel van de isolerende laag dat de grenslaag voor het opslaan van lading van het halfgeleideroppervlak scheidt en de tweede deellaag door het boven de grenslaag gelegen deel van de isolerende laag dat de grenslaag van de poortelektrode scheidt.

20 Het poortdiëlectricum kan ook meer dan twee deellagen bevatten.

2b kan tussen de siliciumnitridelaag. 12 en de poortelektrode 14 in het onderhavige voorbeeld nog een (niet getekende) laag siliciumoxyde aanwezig zijn. Een dergelijke additionele siliciumoxydelaag kan bijvoorbeeld uit de gasfase worden gedeponeerd of door conversie van het bovenste deel 25 van de opgebrachte siliciumnitridelaag worden verkregen.

In het onderhavige uitvoeringsvoorbeeld heeft de inrichting in een richting van aanvoerelektrodegehied 3 naar afvoerelektrodegebied 4 een dwarsdoorsnede die schematisch is aangegeven in fig. 3. De dunne isolerende laag 10, de deellagen 11 en 12 en de poortelektrode 14, strékken 30 zich van het aanvoerelektrodegehied 3 tot aan het afvoerelektrodegebied 4 uit. Voorts is in deze fig.· aangegeven dat op de elektrodegebieden 3 en 4 een isolerende laag 18 aanwezig kan zijn waarin vensters kunnen zijn aangebracht voor de aansluiting van de elektrodegebieden 3 en 4 op geleidersporen 19 resp. 20. Verder kan indien gewenst over het geheel 35 nog een verdere, niet-getekende isolerende laag zijn aangebracht bijvoorbeeld voor een verbeterde passivering en bescherming van de geheugentran-sistor.

Bij een variant van het beschreven uitvoeringsvoorbeeld heeft 8200756 * » ........... ............. -------- ------------ -...........Μ.·,.. ..........

PHN 10280 10 _de eerste deellaag een dunner gedeelte 11a ter plaatse waar de eigenlijke geheugenwerking wordt verkregen en een dikker gedeelte 11b nabij het toe-voergebied 3 en/of het af voergebied 4 (fig.4). De dikte van het dikkere gedeelte 11b is zo gekozen, dat bij het aanleggen van de leesspanning aan 5 de poortelèktrode 14, de drempelspanning ter plaatse van het of de dikkere gedeelte(n) steeds is overschreden, zodat dan onder die gedeelten een inversielaag aanwezig is. Met deze struktuur wordt bereikt dat de geheugentransistor steeds als transistor van het verrijkingstype werkt. Bovendien is deze struktuur gunstig voor het realiseren van een relatief 10 hoge doorslagspanning van de pn-overgang tussen het aan- en/of afvoerelek-trodegebied 3 resp. 4 en het gemeenschappelijke halfgeleidergebied 7.

Bij een andere variant (fig.5) van het beschreven uitvoerings-voorbeeld heeft de geheugenveldeffekttransistor tenminste twee en vaak drie praktisch aan elkaar evenwijdige elektroden, die zich in de rich-15 ting van aanvoerelektrodegebied 3 naar afvoereléktrodegebied 4 gezien achter elkaar over het aktieve gebied 8 uitstrekken. Alleen ander de poortelektrode 14, de eerste poortelèktrode, is een grenslaag voor het opslaan van lading aanwezig. Tussen de poortelektrode 14 en het afvoer-elektrodegebied 4 en/of tussen het aanvoerelektrodegebied 3 en de poort-20 elektrode 14 bevindt zich een verdere, een tweede geïsoleerde poortelektrode 21, die door een geschikte diëlectricum 22, meestal van silicium-oxyde, van het aktieve halfgeleidergebied 8 is gescheiden. De poortelek-troden 14 en 21 zijn van elkaar geïsoleerd. De poortelektroden 21 kunnen ieder afzonderlijk worden aangestuurd maar zijn meestal elektrisch net 25 elkaar verbonden. Zij kunnen bijvoorbeeld worden gebruikt voor selektie-doeleinden. De geheugentransistor kan dan met een selektiespanning qp de poortelektrode 21 al of niet worden geselekteerd terwijl aan de poortelektrode 14 een leesspanning. is aangelegd waarvan de waarde onafhankelijk van de selektiespanning kan worden gekozen en die in een groter ge-3Q heugen voor alle of althans voor een aantal van de geheugentransistoren gemeenschappelijk kan zijn.

De geheugenplaats maakt niet noodzakelijk deel uit van êen geheugenveldeffekttransistor. In een variant, vormt de geheugenplaats een kapaciteit en is tussen deze kapaciteit en een elektrodegebied 3 boven 35 het aktieve gebied 8 een geïsoleerde overdrachts- of selektieelektrode 21 aanwezig (Fig.6). In dit voorbeeld is het aktieve gebied aan drie zijden begrensd door de veldisolatie 9. Ook aan de derde, de tegenover het elektrodegebied 3 liggende zijde strékt de grenslaag voor het opslaan van 8200756 t " ~Ί Γ ” ~...... ....._π ΡΗΝ 10280 11 -lading zich bij voorkeur niet tot boven de veldisolatie 9 uit. De poort- _...

elektrode 14 strekt zich tussen het door de grenslaag ingenomen gebied, dat praktisch door de uitgestrektheid van de tweede deellaag 12 is bepaald, en het verdere deel van de begrenzing van de aktieve laag 8, dat 5 door de veldisolatie 9 is bepaald en dat in dit voorbeeld cok de genoemde derde zijde cravat, uit over een deel 16 van de dunne isolerende laag 10 waarin zich geen grenslaag voor het opslaan van lading bevindt.

In verband met de gewenste houdtijd van. de ingeschreven informatie heeft de toepassing van een lage leesspanning 'op de poortelektrode 14 10 de voorkeur. Indien in de niet-geselekteerde toestand van de geheugen-transistor en in de leestoestand het spanningsverschil tussen de poortelektrode 14 en het gemeenschappelijk halfgeleidergebied 7 praktisch nul of althans zeer gering is, is de elektrische veldsterkte in het diëlec-tricum 10 gering en bestaat weinig kans op verandering van de informatie-15 inhoud van de geheugentrans is tor. Het gebruik van een dergelijk lage leesspanning betekent wel dat de geheugentrans is tor in de ene toestand van het verrijkingstype en in de andere toestand van het verarmingstype zal zijn. Of anders gezegd:, de geheugenplaats kan in twee toestanden verkeren, waarbij in de ene toestand de drettpelspanning waarbij onder de 20 poortelektrode in de geheugenplaats nog juist geen geleidende laag van het tweede, aan het eerste tegengestelde geleidingstype aanwezig is, positief is en in de andere toestand deze drerrpelspanning negatief is. Dit maakt de geheugentransistor minder geschikt cm tegelijk als selektietran-sistor te dienen. De selektietransistor is bij voorkeur steeds van het 25 verrij kings type, zodat bij het ontbreken van een selektiespanning of bij een spanning van nul volt op de poortelektrode de selektietransistor steeds niet-geleidend is.

Ook in het kader van de onderhavige uitvinding is het van belang cm met een lage leesspanning van praktisch nul volt te kunnen werken. In 30 dat geval zal immers het overgangsgebied tussen de delen 16 van de dunne isolerende laag 10 en het eigenlijke géheugengedeelte tijdens het bedrijf van de inrichting gedurende een zo kort mogelijke periode, namelijk alleen tijdens wissen of schrijven, blootgesteld zijn aan een elektrisch veld met een sterkte waarbij ladingsuitwisseling tussen de grenslaag en 35 het gemeenschappelijke halfgeleidergebied 7 en/of de poortelektrode 14 zou kunnen optreden. Voorzover in deze overgangsgebieden nog storende ladingsuitwisseling zou kunnen optreden wordt de storende werking door het gebruik van een leesspanning van nul volt tot een minimum beperkt.

8200756 PHN 10280 12 - In verband met het bovenstaande heeft een belangrijke voorkeursuitvoeringsvorm van de inrichting volgens, de uitvinding tenminste twee afzonderlijke poortelektroden. Een eerste van deze poorteléktroden behoort tot de eigenlijke geheugenplaats en strékt zich over de beide deel-5 lagen van de dunne isolerende laag uit. De andere of tweede poorteléktro-de kan voor de selektie. van de geheugenplaats warden gebruikt. De struk-tuur van deze inrichting kan vergelijkbaar zijn met de struktuur die in Fig. 6 is aangegeven. Een ander voorbeeld van de uitvoeringsvorm zal nu worden beschreven aan de hand van de figuren 7 t/m 12.

10 Het elektrische schema van fig. 7 toont een deel van een geheugenmatrix met vier geheugentransistoren en vier seléktietransistoren T2· De transistoren en T2 hébben een gemeenschappelijke substraataan-sluiting 70. De poorteléktroden van de geheugentrans is toren zijn verbonden met een schrijflijn 71 resp. 72. De poorteléktroden van de selek-15 tietrans is toren T2 zijn verbonden met een woordlijn 73 resp. 74. De aan-voerelektroden van de seléktietransistoren zijn verbonden met een eerste bitlijn 75 resp. 76 en de af voerelektroden van de geheugentransis-toren zijn verbonden met een tweede bitlijn 77 resp. 78.

In de geïntegreerde schakeling kunnen alle transistoren en T2 20 in een gemeenschappelijk halfgeleidergebied 7 (Fig. 8 tot 12) zijn aangebracht. In dit voorbeeld is het gemeenschappelijk halfgeleidergebied 7 een p-type gebied dat bijvoorbeeld in de vorm van een eiland of een bak deel uit maakt van een halfgeleiderlichaam 1, dat verder nog een n-type substraatgebied 23 heeft. Het gemeenschappelijke halfgeleidergebied 7 25 vormt een deel van de gemeenschappelijke substraataansluiting 70.

De eerste bitlijnen 75 en 76 worden gevormd door geleidersporen 19, die door vensters 24 in een isolerende laag 25 zijn verbonden met aanvoerelektrodegebieden 3 van de seléktietransistoren T2· Ieder elék-trodegebied 3 is steeds ganeenschappelijk voor twee naburige selektie- 30 transistoren van dezelfde kolom van de geheugenmatrix.

De tweede bitlijnen 77 en 78 worden gevormd door geleidersporen 20, die door vensters 26 in de isolerende laag 25 verbonden zijn met af-voerelektrodegebieden 4 van de geheugentrans istoren T2> Ook de afvoer-elektrodegebieden 4 zijn steeds gemeenschappelijk voor twee naburige ge- 35 heugentransistoren van dezelfde kolcm van de geheugenmatrix.

In de rijrichting van de geheugenmatrix strekken zich geleidersporen 14 en 21 uit. De geleidersporen 14 vormen de poortelektroden van - . de geheugentransistoren en de schrijflijnen 71 en 72. De geleiderspo- * 8200756 ----- - -- ....... " ι.Γι.— — — " .......... .............. .......-- -- ΡΗΝ 10280 13 -----ren 21 vormen de poortelektroden van de selektietransistoren T2 en de_________ woordlijnen 73 en 74.

Tussen de aanvoerelektrodegebieden 3 en de afvoerelektrodegebie-den 4 strekken zich aktieve halfgeleidergebieden 8 uit. Ieder van deze 5 aktieve halfgeleidergebieden 8 is aan twee tegenover elkaar gelegen zijden begrensd door een aanvoerelektrodegebied 3 resp. een afvoerelektrode-gebied 4. Aan de beide andere tegenover elkaar gelegen zijden is het aktieve halfgeleidergébied 8 begrensd door de veldisolatie 9. In de aktieve halfgeleidergebieden 8 zijn tussen de poortelektroden 14 en 21 verde-10 re qppervlaktezones 27 aanwezig, die ieder tegelijk de afvoerelektrode van een selektietransistor T2 en de aanvoerelektrode van een géheugen-transistor vormen.

De aan- en afvoerelektrodegebieden 3 en 4 en de qppervlaktezones 27 zijn n-type gebieden, die door dotering zijn aangebracht in het ge-15 meenschappelijke p-type halfgeleidergebied 7.

Bij toepassing van twee afzonderlijke poortelektroden 14 en 21, die beide dwars over het aktieve halfgeleidergebied 8 en de dunne isolerende laag 10 lopen, is bij voorkeur de dikte van het deel 16 van de dunne isolerende laag dat onder de eerste poortelektrode 14, die de poort-20 elektrode van de geheugenplaats vormt,, ligt en waarin zich geen grenslaag voor het opslaan van lading bevindt, praktisch gelijk aan de dikte van het deel 22 van de dunne isolerende laag 10, dat onder de tweede poortelektrode 21 ligt.

Vooral als de geheugenplaats zo wordt uitgevoerd, dat de tussen 25 de poortelektrode 14 en het gmeenschappelijke halfgeleidergebied 7 aan te leggen leesspanning praktisch nul volt bedraagt, is het van voordeel cm voor de delen 16 en 22 dezelfde dikte, toe te passen zodanig dat de drenpelspanning in de door de delen 16 en 22 bedekte gedeelten van het aktieve gebied praktisch dezelfde, van nul verschillende waarde heeft en 30 het met de tweede elektrode 21 te besturen kanaal van het verrijkingstype is. De delen 16 en 22 kunnen dan bij de vervaardiging gelijktijdig worden aangebracht en bovendien zijn bij een spanning van nul volt op de poortelektroden 21, de geheugenplaats en niet geselekteerd en is de kans op verstoring van de informatie-inhoud van de geheugenplaats en minimaal. De 35 geheugenrnatrix kan mede daardoor ook relatief eenvoudig worden bedreven.

Aan de hand van fig. 13 kan het bedrijf van de half geleider inrichting volgens de uitvinding worden verduidelijkt. In deze figuur is schematisch een geheugenrnatrix 70 aangegeven, waarbij de rechthoek 70 8200756 EHN 10280 14 --tevens de gemeenschappelijke substraataansluiting 70 van fig. 7 en het .....

gemeenschappelijke halfgeleidergebied 7 van de fig. 8 tot 12 aanduidt.

De geheugenmtrix 70 heeft, dus een gemeenschappelijk p-type gebied 7 dat zich uitstrékt in een n-type substraatgebied 23. Door het n-type sub-5 straatgebied 23 aan te sluiten op 'dermeest positieve voedingsspanning VDD is de geheugenmtrix 70 tijdens, het bedrijf steeds van de overige delen van de geïntegreerde schakeling geïsoleerd.

Binnen de geheugenmtrix zijn twee geheugencellen volgens fig.

7 aangegeven. Iedere rij van de. matrix vormt een woord van het geheugen 10 en heeft een woord- of selektielijn, bijv. de lijn 73 en een schrijf- of controlelijn, bijv. de lijn 71. Ieder kolom van de matrix heeft een eerste bitlijn, bijv. 75 of 76 en een tweede bitlijn, bijv. 77 of 78.

De inrichting 130 bevat naast de geheugenmtrix 70 drie schematisch met blokken aangegeven decodeurs 131/ 132 en 133. De decodeur 131 15 is verbonden met de tweede bitlijn 77 en 78. Middels deze decodeur 131 wordt er voor gezorgd, dat tijdens wissen, schrijven of lezen de tweede bitlijnen qp de juiste wijze zijn verbonden (of juist niet verbonden, dus open, zwevend zijn) zodat van buiten de decodeur aangeboden informatie aan de tweede bitlijnen kan worden doorgegeven of vanuit de matrix 20 tijdens het lezen aangeboden informatie kan worden geregistreerd en/of verder naar buiten kan worden doorgegeven.

De decodeur" 132 dient, voor de woordselektie. Afhankelijk van aan een of meer ingangen 134 aangeboden informatie omtrent een te selekteren woord wordt voor elk van de woorden een selektiespanning Vg en het comple-25 ment daarvan Vg gegenereerd.. Voor een geselekteerd woord is vg ongeveer gelijk aan de meest positieve voedingsspanning VDD en is Vg ongeveer gelijk aan de meest negatieve voedingsspanning Y^. Voor niet-geselekteer-de woorden is Vg ongeveer gelijk aan V^ en Vg ongeveer gelijk aan V^.

De decodeur 133 genereert in afhankelijkheid van aan een of meer 30 ingangen 135 aangeboden informatie omtrent de gewenste gebruiksmodus (wissen, schrijven, lezen, rusttoestand) een controlespanning V^ voor schrijf- of controlelijnen 71 van geselekteerde woorden, een controlespanning Vp voor de schrijf- of controlelijnen 71 van niet-geselekteerde woorden waarbij deze spanning Vp tevens aan de gemeenschappelijke subr 35 straataansluiting 70, dus aan het gemeenschappelijke p-type halfgeleidergebied 7 is aangelegd en een schakelspanning Vp. De spanningswaarde van deze drie spanningen Vc, Vp en VR is afhankelijk van de gekozen gebruiks-......modus. Aan de decodeur 133 kunnen drie voedingsspanningen aangeboden war- 8200756 —. π ' ’ ΕΗΝ 10280 15 -----den, namelijk een meest positieve voedingsspanning V^, een spanning VQ - van ongeveer nul volt en een meest negatieve voedingsspanning V^. In het onderhavige voorbeeld is V"DD ongeveer +5 volt en is Vgg ongeveer -10 a -15 Volt.

5 De deeodeurs 131, 132, 133 kunnen op verschillende op zichzelf bekende manieren worden gerealiseerd. In het onderhavige voorbeeld zijn de perifere schakelingen bij voorkeur in CMOS uitgevoerd. Ook kunnen de-codeurs worden toegepast waarin een of meer kloksignalen worden gebruikt cm de verwerking van informatie-signalen en de veranderingen van de 10 stuursignalen zoals Vg, V^, Vp en Vp in de tijd te conditioneren en op elkaar af te steunen.

In fig. 13 is. aan de onderzijde van de matrix 70 aangegeven, dat de eerste bitlijnen 75, 76 met gemeenschappelijk aangestuurde schakelaars Tg zijn verbonden met het gemeenschappelijke p-type halfgeleidergebied 7 15 van de matrix en met de spanning Vp. De schakelaars Tg zijn uitgevoerd als n-kanaal MOS-trans is toren, die in het gemeenschappelijke halfgeleidergebied 7 zijn aangebracht. De schakelaars Tg worden bestuurd met het leescanmando-s ignaal Vp dat alleen in de lees toestand een waarde van ongeveer +5 Volt (VDD) heeft en in elk andere gebruiksmodus ongeveer gelijk 20 is aan V_.

EE

In de leestoestand zijn dus alle eerste bitlijnen 75, 76 met elkaar verbonden en kan door de eerste bitlijnen uitleesstrocm vloeien.

Het uitlezen kan plaatsvinden door via de deccdeur 131 stroom aan de tweede bitlijnen 77, 78 aan te bieden, op een spanningsniveau van bijvoor-25 beeld ongeveer 5 Volt. Ook kunnen de tweede bitlijnen 77, 78 voorafgaand aan het leescanmando-signaal Vp tot bijvoorbeeld. 5 Volt worden opgeladen, waarbij bepalend voor de informatie-inhoud van een geselekteerd woord is of de tweede bitlijnen na het opkanen van het ccmmando-signaal VR tot de spanning Vp worden ontladen respectievelijk hun spanning behouden omdat 30 de betreffende geheugentransistor geleidend.respectievelijk niet-geleidend is.

,De functies van. de eerste en tweede bitlijnen kunnen ook verwisseld worden. D.w.z. de eerste bitlijnen 75, 76 kunnen zijn verbonden metjdë deccdeur 131 en de tweede bitlijnen 77,78 kunnen via schakelaars Tg 35 met het gemeenschappelijke halfgeleidergebied 7 en de spanning Vp zijn verbonden. Laatstgenoemde configuratie of schakeling heeft het voordeel dat in de leestoestand de nu via de eerste bitlijnen 75, 76 aangeboden - leesspanning alleen aan werkelijk geselékteerde geheugentransistoren T^ 8200756‘ . ' ' ' ",Γ ' ΙΓ""" .ιιππ γιιϊίιγ -innr-j-ri-r "" - - -π.-η-π---π—τ-τ-ιν .

ΕΗΝ 10280 16 -------wordt aangeboden. De met de eerste bitlijnen 75, 76 verbonden kapaciteit is. kleiner dan de met de tweede bitlijnen 77, 78 verbonden kapaciteit,

De transistoren T2 zijn alleen geleidend indien zij geselekteerd zijn, terwijl, bij de geheugentransistoren de informatie-inhoud onafhankelijk 5 van de selektie bepaalt of deze transistoren geleidend of niet-gelei-dend zijn. Bovendien, zal het aantal malen dat aan de geheugentransistoren spanningsverschillen optreden gemiddeld kleiner zijn, waardoor de kans qp geleidelijke verstoring van de informatie-inhoud van de transistoren T.j kleiner is.

10 Als gevolg van de toepassing van schakelaars T3 zijn in iedere gehruiks toestand uitgezonderd de lees toes tand, alle geheugentransistoren aan de zijde van de met de schakelaars verbonden bitlijnen niet „aangesloten. In de niet-geselekteerde geheugencellen van een kolom hebben de geheugentransistoren geen verbinding met deze bitlijn omdat de be-15 treffende selektietransistoren T2 niet-geleidend zijn. De geheugentran-sistor T1 van de geselekteerde geheugencel van deze kolom is als enige wel met deze bitlijn verbonden, maar deze bitlijn is verder niet aangesloten. Daarmee is uitgesloten dat tijdens, andere gebruikstoestanden dan de leestoestand op de met de decodeur 13,1 verbonden bitlijnen aanwezige 20 signalen via geheugentransistoren die in de geleidende toestand zijn naar andere kolommen zouden kunnen " ’ overspreken. Is de 'dëcodeur 131 verbanden met de eerste bitlijnen 75, 76 dan bereikt een qp een van deze bitlijnen aanwezig signaal alleen de geheugentransistor T1 van de geselekteerde geheugencel van de betreffende kolom. Is de decodeur 131 met 25 de tweede bitlijnen 77, 78 verbonden, dan bereikt een qp een van deze bitlijnen aanwezig signaal wel- alle geheugentransistoren van de betreffende kolom maar geen geheugentransistoren T.j. van andere kolommen.

Hieruit volgt dat tijdens het wissen, het schrijven of in de rusttoestand, dus in de periode dat niet gelezen wordt, de geheugentran-30 sistoren T2 langs de bitlijnen hoogstens via de met de decodeur 131 verbonden bitlijnen kunnen worden beïnvloed.

Voorts wordt, opgemerkt, dat als de selektietransistoren T2 niet rechtstreeks maar, zoals getekend is in fig. 13, alleen via de geheugentransistoren T.j met de decodeur 131 verbonden zijn, de woordselektie net 35 het selektiesignaal Vg in deze periode, geen direkt effekt heeft. De ge-heugentransistor van de geselekteerde geheugencel houdt aan de naar de selektietransistor T2 toegekeerde zijde een open verbinding. Het maakt geen — praktisch verschil of de selektietransistor T2 geleidend is of niet. Al- 8200756 — -------—--i : EHN 10280 17 > -----------leen in de leestoestand vindt de rij- of woordselektie plaats net behulp- van de selektietr ans is toren T^. In de wis- en schrijftoestanden is uitsluitend de aansturing van de lijnen 71 beslissend voor de rij- of woordselektie.

5 In deze schakeling kunnen de selektielijnen 73 ook op andere wijze worden aangestuurd. Indien voor elke rij het signaal Vg en het signaal VR warden toegevoerd aan een NIET-EN-poort en de uitgang van deze poort wordt verbonden met de seléktielijn 73, zijn de selektietransis-toren T2 alleen in de leestoestand in de geselekteerde rij geleidend. In 10 elke andere gébruikstoestand zijn alle selektietransistoren T2 nu niet-geleidend, waardoor de schakelaars Tg kunnen vervallen. Alle eerste bit-lijnen 75 , 76 kunnen nu direkt met elkaar en/of direkt met het gemeenschappelijke halfgeleidergébied 7 en.de spanning Vp verbonden zijn.

De schrijf- of controlelijnen 71 die verbonden zijn met de poort-15 elektroden van de geheugentrans is toren hebben de spanning Vc of de spanning Vp afhankelijk van het feit of de betreffende rij wel respektie-velijk niet geselekteerd is. Daartoe zijn per rij van de matrix twee transmissiepoorten aanwezig die met de selektiespanningen Vg en Vg worden aangestuurd en die aan de schrijf- of. controlelijn 71 doorgeven of 20 blokkeren respektievelijk Vp blokkeren of aan de lijn 71 doorgeven. De transmissiepoorten bestaan elk op cp zichzelf bekende wijze uit een n-kanaal transistor 136 en een p-kanaaltransistor 137 waarvan de hoofd-strocnibanen aan elkaar parallel geschakeld zijn. Door de aansturing van de poortelektroden met Vg resp. Vg zijn de transistoren van de poort of 25 beide geleidend of beide niet-geïêidend.

In de toestand dat informatie gewist kan worden levert de deco-deur 133 een spanning Vc die praktisch gelijk is aan V.^ en een spanning Vp die praktisch gelijk is aan VDD. In de geselekteerde rij zijn dientengevolge de geheugentransistoren in de uittoestand en zal eventueel in 30 de grenslaag opgeslagen lading naar het gemeenschappelijk halfgeleider-gebied 7 af vloeien. De aan- en afvoerelektrodegebieden van de geheugen-transistoren in deze rij zullen een potentiaal willen aannemen die een junctiespanning lager dan VDD ligt, namelijk zodanig dat de pn-over-gangen tussen deze elektrodezones en het gemeenschappelijke halfgeleider-35 gebied net niet in de voorwaartsrichting stroom geleiden. Bij voorkeur zijn tijdens het wissen de tweede bitlijnen 77,78 niet aangesloten. Zijn » deze bitlijnen 77,78 wel aangesloten dan is de aangeboden spanning bij - voorkeur gelijk aan of althans minder dan een junctiespanning lager 8200756 PHN 10280 18 -dan VDD# cm te voorkomen dat stroon van de tweede bitlijnen naar de ge- - meenschappelijke substraataansluiting 70 gaat vloeien.

In de niet-geselekteerde rijen is de poortspanning van de géheu-gentransistoren gelijk aan Vp = VDD. Aan deze geheugentrans is toren 5 treden geen potentiaalverschillen op zodat de informatie-inhoud niet wordt aangetast.

Opgemerkt wordt dat dus steeds een hele rij, een heel woord gewist wordt. De geheugentrans is toren T2 van deze rij blijven of worden van het depletietype met een drempèlspanning van bijvoorbeeld ongeveer 10 -3 Volt.

In. de schrijftoestand levert de decodeur 133 een spanning Vc die praktisch gelijk is aan VDD en een spanning Vp, die praktisch gelijk is . aan V^.. In de selekteerde rij kan nu informatie ingeschreven worden door aan de betreffende tweede bitlijnen 77 en/of 78 een spanning die ongeveer 15 gelijk is aan V aan ^^eiirerrpelspanning van de geheugentrans is tor zal daardoor van ongeveer -3 Volt naar bijvoorbeeld ongeveer +3 Volt veranderen. De geheugentrans is tor gaat van het depletie-type naar het ver-rijkingstype over..

Als echter aan de tweede bitlijnen 77 en/of 78 een spanning van 20 bijvoorbeeld ongeveer nul Volt (ongeveer Vq) wordt aangeboden verandert de drempelspanning van de geselékteerde. geheugentransistor niet.

In de niet-geselekteerde rijen is de spanning op de poortelek-troden van de geheugentransistoren gelijk aan de spanning Vp van het gemeenschappelijk halfgeleidergebied 7, waarbij Vp ongeveer gelijk is aan 25 Vgg. De dreitpelspanning van de transistoren in deze rijen zal praktisch niet veranderen.

In de leestoestand levert, de decodeur 133 een spanning Vc die praktisch gelijk is aan VQ (Nul Volt) en een spanning Vp die praktisch gelijk is aan V0· Het commando-signaal VR is nu ongeveer gelijk aan VDQ.

30 De drempelspanning van. de schakelaars. en van de selektietransistoren T2 bedraagt bijvoorbeeld ongeveer 1,5 Volt. In deze toestand zijn zoals hierboven uiteengezet werd de schakelaars en de geselékteerde selektietransis tors T2 geleidend.en zijn de niet-geselekteerde selektietransis tors T2 niet-geleidend. De controlespanning Vj-, = Vp = VQ stelt zeker 35 dat de geleidingstoestand van de geheugentransistoren overeenkomt met de informatie-inhoud (depletietype of verrij kings type). Bovendien zijn met deze controlespanning de aan de géheugentransistoren cptredende potentiaalverschillen zo klein mogelijk.

8200756 .......... Γ '“--"Τη-Γ· Μ 'IT— Τ' —, " ”Ί “ - ΡΗΝ 10280 19 -- Ook in de rusttoestand, de toestand waarin noch gewist, nocirgeschreven noch gelezen wordt zijn de controlesignalen Vr en VL bij voor-keur aan elkaar gelijk.. De voorkeurswaarde voor beide controlesignalen is daarbij gelijk aan V . De tweede bitlijnen 77 en 78 zijn in deze rust-5 toestand bij voorkeur niet aangesloten of hebben een spanning van VQ of vDD Volt.

Zoals gebruikelijk is in niet-vluchtige geheugens van de hier beschreven soort is voor het wissen en schrijven een voedingsspanning van een relatief hoge waarde nodig. In het beschreven voorbeeld is de ne-10 gatieve voedingsspanning -10 a -15 Volt. Dergelijke hoge spanningen kunnen in de geïntegreerde schakeling tot ongewenste doorslag van in het bijzonder pn-overgangen leiden. Gebruikelijk is dat deze voedingsspanning uitwendig bijvoorbeeld met een Zenerdiode wordt gestabiliseerd op een veilige waarde. Bij de keuze van deze veilige waarde moet dan rekening 15 worden gehouden met de tolerantie in de doorslagspanning van de te gebruiken Zenerdiode en met de toleranties in de doorslagspanning van de aan hoge spanningen onderworpen pn-overgangen in de geïntegreerde schakeling. Afwijkingen in de doorslagspanning van deze pn-overgangen kunnen bijvoorbeeld warden veroorzaakt door geringe variaties in het fabrikageproces.

20 Teneinde het verschil tussen de uitwendig aan te bieden voedings spanning en de inwendig te gebruiken spanning V__ relatief klein te hou-den verdient het de voorkeur de voedingsspanning inwendig in de geïntegreerde schakeling te stabiliseren. Op deze wijze kan de dissipatie van de geïntegreerde schakeling worden verminderd.

25 In het kader van de onderhavige uitvinding wordt voor deze sta bilisatie de voorkeur gegeven aan een schakeling volgens de fig. 14, 15 of 16. Deze stabilisatieschakeling en de bijbehorende geïntegreerde uitvoering kan met voordeel ook in andere, in bekende, niet-vluchtige geheugens worden gebruikt.

.30 De in de fig. 14 en 15 getékende stabilisatieschakeling heeft een stroomspiegel gevormd door de beide p-kanaal transistoren 141 en 142, een referentiediode 143, een of meer als diode geschakelde n-kanaal transistor en 144 en een weerstand 145. De poortelektroden van de transistoren 144 zijn met de betreffende af voerelektrode verbonden. Deze als diode ge-35 schakelde trans istoren 144 kunnen eenvoudig in serie met de p-kanaal transistor 142 zijn verbonden zoals, in fig. 14 is getékend. Ook andere verbindingen zijn mogelijk. Een voorbeeld daarvan is getekend in fig. 15.

- De keuze van het aantal als diode geschakelde transistoren 144 bepaalt 8200756 » ' 1111 ''~"n~r1r· ' ' -- · "'· I —11 ....... ..........................-...11. . ........— ......— PHN 10280 20 ----praktisch het potentiaalverschil tussen de gestabiliseerde voedingsspan-..

ning V^ en de referentiespanning v^ die. over de in de keerrichting in doorslag bedreven referentiediode 143 wordt opgewekt. Met drie transis-toren 144 bedraagt het verschil tussen V^ en Vgg in het onderhavige 5 voorbeeld ongeveer 4. Volt*

Het uitvoeringsvoorbeeld volgens fig. 16, dat de voorkeur heeft, heeft behalve de stroctnspiegel gevormd door de beide p-kanaaltransistoren 141, 142, de referentiediode 143 en de weerstand 145, een als diode geschakelde p-kanaal transistor 148 en een als diode' geschakelde n-kanaal 10 transistor 144- Het gebruik van een p-kanaal transistor in plaats van een n-kanaal transistor 144 in serie met de p-kanaal transistor 142 heeft het voordeel, dat de spanning van het knooppunt tussen de trans is toren 142 en 148 onafhankelijker is van kleine variaties in drempelspanning die door variaties in het fabrikageproces. kunnen worden veroorzaakt.

15 Ook de drorpelspanning van de n-kanaal transistor 144 kan door variaties in het fabrikageproces enigzins variëren en wel doorgaans in een richting tegengesteld aan die van de p-kanaal trans is toren. Deze variatie in de n-kanaal transistor 144 wordt tegengewerkt door de spannings-variatie aan het knooppunt tussen de referentiediode 143 en de weerstand 20 1 45, die via het p-type substraatgebied van de n-kanaal transistor 144 op het kanaal van deze transistor inwerkt. De spanningsvariatie aan het genoemde knooppunt wordt veroorzaakt door de drenpelspanningsvariatie van de p-kanaal transistoren. Er treedt kcmpensatie op waardoor ook de gestabiliseerde spanning V^ relatief ongevoelig is voor variaties in 25 de drarpelspanningen. van de p-kanaal en n-kanaal transistoren.

In een praktisch voorbeeld was de breedte/lengte verhouding van het kanaal van transistor 141, respectievelijk transistor 142, transistor 148 en transistor 144 gelijk aan 18/8 respectievelijk 360/8, 360/6 en 288/6. Bij een spanning V^ van 20 a 21 Volt lag de gestabiliseerde 30 spanning V__ 15 a 16 Volt beneden het niveau van V_^. Met V^„ = 5 Volt

HiÜ DJÜ jju was Vgg dus -10 a -11 Volt. Het stroomniveau in de weerstand 145 bedroeg ongeveer 400^uA. Door de n-kanaal transistor 144 liep een stroom van 2 tot 10^,uA.

Aan de negatieve zijde wordt de stabilisatieschakeling relatief 35 hoogohmig gevoed. In de onderhavige voorbeelden is dit gerealiseerd door de uitwendige voedingsspanning V^ aan te sluiten met behulp van de weerstand 145 die in de geïntegreerde schakeling kan worden uitgevoerd in de ... vorm van een p-type gebied, dat tegelijk met het p—type gebied 7 van de 82 0 0 7 5 6 ----j-- ΡΗΝ 10280 21 -geheugenmatrix kan warden verkregen. Aan de positieve zijde is de stabi-......

lisatieschakeling verbanden met de voedingsspanning VDD· .

Van wezenlijk belang voor de goede werking van de stabilisatie-schakeling is een geschikt keuze voor de uitvoering van de referentie-5 diode 143 . In het kader van. de onderhavige uitvinding werden zeer goede resultaten bereikt met een referentiediode bestaande uit een p-type gebied dat tegelijk met. het p-type gebied van de geheugenmatrix was verkregen en een in dat p-type gebied aangebracht n-type gebied, dat tegelijk met de aan- en afvoerelektrodezones van de selektie- en géheugen-10 transistor en en T2 was verkregen. Een dergelijke referentiediode is schematisch getekend in de fig. -17 en 18,-

Het halfgeleiderlichaam 1 heeft een p-type gebied 107 dat tegelijk met het p-type gebied 7 van de geheugenmatrix in het substraatgebied 23 is aangebracht. In dit gebied 107 is tegelijk met de eléktrodezones 3, 15 4 en 27 van de transistoren en T2 een n-iype diodezone 108 aangebracht.

De pn-overgang tussen het gebied 107 en de diodezone 108 vormt de diode-overgang die de referentiespanning bepaalt. Bij voorkeur is de diodezone 108 cmgeven door een ringvormig of althans met een gesloten geometrie uitgevoerd kontaktgebied 110. Het kontaktgebied. 110 is een p-type gebied 20 dat een hogere doteringsconcentratie heeft dan het aangrenzende deel van het p-type gebied 107 en dat tegelijk met de elektrodezones. van de p-kanaal trans is toren van de geïntegreerde schakeling kan zijn aangebracht.

De diodezone 108 is verbonden net een aansluitgeleider 111 en het kontaktgebied 110 is verbanden met een aansluitgeleider 112. Met 25 deze aansluitgeleiders 111 en 112 die grotendeels over de isolerende laag 25 verlopen, kan de referentiediode worden verbonden met de p-kanaal transistor 141 en de p-kanaal transistor 148 of met de n-kanaal transis-toren 144. De n--kanaal trans is toren 144 kunnen op gebruikelijke wijze in hetzelfde p-type gebied 107 of in een soortgelijk gebied worden aange-30 bracht. De p-kanaal transis.toren 141,142,148 kunnen op gebruikelijke wijze in het substraatgebied 23 worden aangebracht.

Aan het p-type gebied 107 sluit een gelijktijdig aangebracht p-type weerstandsgebied 145 aan, dat praktisch geheel onder de veldisolatie 9 ligt en dat aan het uiteinde een hog^^^^^Égebied 146 heeft. Het 35 gebied 146 is tegelijk verkregen met het gebied 110. Het kontaktgebied 146 is verbonden roet een geleiderspoor 147 voor aansluiting van de uitwendige te stabiliseren voedingsspanning V’ .

........ De gekozen referentiediode is mede daarom zo geschikt omdat de 8200756 * , j ’ · PHN 10280 22 ------pn-overgang 109 grote overeenkomst vertoont met de pn-overgangen in de -.....

geïntegreerde schakeling waarover tijdens het bedrijf de grootste spanningsverschillen optreden en die daarom tegen doorslag beveiligd moeten worden. Door de negatieve voeding te stabiliseren op enkele diodespan-5 ningen (de diodes. 144) onder de doorslagspanning van de referentiediode en dus onder de doorslagspanning van de te beveiligen pn-overgangen wordt een grote bedrijfszekerheid in kcmbinatie met een relatief klein verlies aan beschikbare spanningsruimte verkregen.

In. een voorkeursuitvoeringsvorm grenst aan de diodezone 108 van 10 de referentiediode een deel van het p-type gebied 107 dat bedekt is met een relatief dunne isolerende laag waarbij zich over die isolerende laag een geleidende laag 113 uitstrekt die met de geleidende laag 112 is verbonden. De dikte van de isolerende laag die onder de geleidende laag 113 ligt, komt bij voorkeur overeen met de. dikte van de diëlektrische laag 22 15 onder de poortelektrode 21 van de selektietransistoren T2. De isolerende laag.is daarom in fig. 18 ook met 22 aangeduid.

In deze uitvoering kamt de referentiediode nog meer overeen met de te beveiligen pn-overgangen. De toestand waarin de meeste kans op het optreden van doorslag van de pn-overgangen van de elektrodezones van 20. de trans is toren en T2 bestaat, zou de toestand zijn waarbij het p-type gebied 7 en de betreffende poortelektroden 14 en/of 21 met en de betreffende elektrodezone met VDD is verbonden. Deze toestand zou bijvoorbeeld kunnen optreden aan de afvoerelektrodezones van niet-geselekteerde geheugentrans is toren in een kolom waarin tijdens het schrijven aan de 25 tweede bitlijn eensignaal VDD wordt aangeboden i.p.v. het hierboven genoemde signaal van ongeveer nul Volt. Deze toestand kan ook voorkomen bij trans is toren in de perifere schakelingen, bijvoorbeeld in de decodeur 132 en in de transmissiepoorten die met de decodeur 133 en de schrijf- of controlelijnen 71, 72 zijn verbonden.

30 Evenals het kontaktgebied 110 zijn de geleidende laag 113 en de daaronder gelegen dunne isolerende laag 22 bij voorkeur ringvormig of althans met een gesloten geometrie uitgevoerd, zodat zij de diodezone 108 aan het oppervlak van het halfgeleiderlichaam cmgeven.

De beschreven uitvoeringsvoorbeelden kunnen geheel met in de 35 halfgeleidertechniék bekende bewerkingen zoals oxydatiebehandelingen implantatie- en/of diffusiebehandelingen, fotolak- en etstechnieken en depo-sitiemethoden worden vervaardigd. Bij wijze van voorbeeld zal een voor-..... delige werkwijze voor de vervaardiging van de halfgeleider inrichting 8200756 --—-—-' ' "---j---“———— ί EHN 10280 23 ' -volgens de fig. 8 t/m 12 nader warden beschreven. --

Ms substraatgebied 23 kan een n-type siliciumliahaam met<C 100^-4 oriëntatie en een soortelijke weerstand van 3 tot 6Λαπ worden gebruikt.

Hierop kan op gebruikelijke wijze een in patroon gebracht oxydatiemasker 5 180 (fig. 19) worden aangebracht. Het oxydatianasker bestaat bijvoorbeeld uit een dunne laag van ongeveer 500 8 siliciumoxyde en een daarover bijvoorbeeld door LPCVD aangebrachie siliciumnitridelaag met een dikte van ongeveer 1300 8. Een oppervlaktelaagje van het siliciumnitride kan indien gewenst in siliciumoxyde worden omgezet.

10 Vervolgens kan.een fotolaklaagpatroon 181 warden aangebracht. De dotering van de p-type gebieden 7,15 kan door implantatie worden aange- + 13 bracht. Bijvoorbeeld worden B-.-ionen met een dosis van ongeveer 1.10 -2 + cm en een implantatie-energie van ongeveer 120 keV en BF9-ionen met een 13 -2 Δ dosis van ongeveer 5.10 cm en een energie van 120 keV gebruikt. De -J- 15 B-.-ionen warden alleen door het fotolaklaagpatroon 181 tegengehouden.

+

De EF2 -ionen worden daarenboven ook door het oxydatiemasker 180 tegengehouden.

Met behulp van een tweede fotolaklaagpatroon 182 (fig. 20) kunnen vervolgens buiten de aan het oppervlak direkt in het n-type deel 23 20 aan te brengen schakelelementen As -ionen worden geïmplanteerd ter verkrijging van hoger gedoteerde n-type kanaalonderbrekerzones 23a. Een ge- ^—- 12 -2 schikte dosis is bijvoorbeeld ongeveer 2.10 cm en de implantatie-energie kan 150 keV bedragen. Ook voor deze implantatie vormen zowel het fotolaklaagpatroon 182 als de blootliggende delen van het oxydatiemasker 25 180 een volledige maskering.

Na een oxydatièbehandeling in een natte, oxyderende atmosfeer bij ongeveer 1150°C en verwijdering van het oxydatiemasker 180 kan de struktuur volgens fig. 20 zijn verkregen. De diepte van het p-type gebied 7 is bijvoorbeeld ongeveer 5^um en de dikte van de siliciumoxydelaag 9 is 30 bijvoorbeeld ongeveer 1,3^ urn. De siliciumoxydelaag 9 heeft een patroon, dat overeenkomt met. het patroon van de veldisolatie van de te vervaardigen halfgeleiderinrichting. Dit patroon laat de voor het aanbrengen van schakelelementen bestemde delen van het oppervlak van het halfgeleider-lichaam vrij.

35 Vervolgens wordt een laag siliciu^^^ongeveer 20 8, bijvoor beeld door plasmaoxydatie aangebracht. Deze siliciumoxydelaag wordt met Vbedékt/1 q behulp van LPCVD «met siliciumnitride tot een dikte van ongeveer 300 A.

.... Uit deze dubbellaag wordt het diëlectricum voor de geheugentransistoren 8200756 é -- --------------11-------------------------------------------j-——- ' ' · PHN 10280 24 --gevormd. Met behulp van een plasma-etsbewerking onder gebruik van een fo- tolaklaagpatroon blijft alleen het gewenste deel 10 (fig. 21 en 22) van deze dubbellaag als een eerste dunne isolerende laag qp het halfgeleider-lichaam achter. Het dielectricum 10 ligt dirèkt qp het halfgeleideropper-5 vlak en heeft althans twee tegenover elkaar liggende randen, waarlangs het op afstand van de dikke isolerende laag 9 ligt. In dit voorbeeld is de eerste dunne isolerende laag 10 in dit stadium langs zijn gehele αητ-trek ontgeven door het veldoxyde 9 zodanig dat deze isolerende laag 10 geheel vrij ligt van dat veldoxyde 9.

10 Nadat het patroon van het dielectricum 10 is verkregen wordt een warmtebehandeling bij ongeveer 1000°C in een droge, oxyderende atmosfeer uitgevoerd waarbij een ongeveer 650 £ dikke oxydelaag 16 wordt verkregen. Deze oxydelaag 16 vormt een tweede dunne isolerende laag, die althans het overige, niet docar de eerste isolerende laag bedekte gedeelte van de 15 voor schakelelanenten bestaande delen van het oppervlak bedekt. De dikte van de isolerende laag 16, die uiteindelijk onder de tweede poortelektro-de 21 en ook onder een. deel van de eerste poortelektrode 14 ligt, is bij voorkeur groter dan de dikte van de eerste dunne isolerende laag 10 die de eerste en de tweede deellaag 11 en 12 en de grenslaag voor het opslaan 20 van lading bevat. Daarna, kunnen op gebruikelijke wijze de uit polykris-tallijn silicium gevormde poorteléktroden 14, 21 en 183 worden aangebracht. Deze poortelektroden zijn bijvoorbeeld ongeveer 4000 £ dik, zijn bijvoorbeeld met fosfor gedoteerd en hebben bijvoorbeeld een vierkantsweerstand van ongeveer 30J1. De poortelektrode 14 van de geheugenplaats bedekt zo-25 wel de eerste en de tweede dunne isolerende laagy^ëfs^e dikke isolerende laag 9 gedeeltelijk.

De poortelektroden 14, 21 en 183 kunnen als maskering worden gebruikt cm de overtollige delen van de isolerende laag 16 door etsen te verwijderen (fig, 23). Daarna volgt een etsbehandeling, bij voorkeur een 30 plasma-etsbehandëling, waarmee het niet door de poortelektrode 14 bedekte gedeelte van het diëlectricum 10 wordt verwijderd.

De eerste dunne isolerende laag 10 wordt dus tweemaal geëtst: eenmaal voordat de poortelektroden worden aangebracht zodanig dat de isolerende 10 althans langs twee tegenover elkaar liggende randen, die zich 35 dwars op de richting van de poortelektrode uitstrekken, op afstand van de dikke isolerende laag 9 ligt en een tweede maal nadat de poortelektroden zijn aangebracht. Uiterlijk na deze tweede etsbehandeling zal de eerste ......dunne isolerende laag 10 langs zijn gehele amtrek op afstand van de dikke 8200756 "...................................

EHN 10280 25 ( --isolerende laag 9 liggen. --

Alhoewel niet noodzakelijk, wordt de verkregen struktuur bij voorkeur bedekt met een. laag siliciurnnitride 184 met een.dikte van ongeveer 400 8. Dan kan een implantatie van BF9+-ionen bij 150 keVen met een 14-2 ^ 5 dosis van ongeveer 8.10 cm volgen. Deze behandeling dient ter verkrijging van p-type zones 185 zoals de. elektrodezones van p-kanaaltran-sistoren en de zones 110 en 146 van de geïntegreerde spanningsstabiiisa-tie volgens de fig. 17 en 18.. Deze doteringsbehandeling kan ongemaskeerd worden uitgevoerd.

10 Met behulp van een. fotolaklaagpatroon 186 (fig. 24) wordt plaat- selijk dotering geïirplanteerd voor de elektrodezones 3, 27, 4 van n-kanaal transistoren zoals de selektie- en de geheugentransistoren. Bijvoorbeeld worden fosforionen met een energie van ongeveer 80 keV gebruikt. De dosis 15 -2 kan ongeveer 3,5.10 cm bedragen. -Na.deze irrplantatiebehandeling kun-15 nen met hetzelfde patroon 186 als masker de vrij liggende delen van de nitridelaag 184 worden verwijderd. Na verwijdering van het fotolaklaagpatroon 186 wordt bijvoorbeeld een laag siliciumoxyde 187 (fig. 25) uit de darnpfase gedeponeerd. De dikte van deze laag 187 kan ongeveer 6000 8 bedragen. De axydelaag 187 wordt op bekende wijze bij voorkeur met fosfor 20 gedoteerd. Deze dotering kan tijdens de depositie van de laag of daarna worden aangebracht. Bij voorkeur worden echter nérde-depositiejaerstjsp^ gebruikelijke wijze kontaktvensters in de oxydelaag 187 geëtst en volgt dan een warmtebehandeling bij ongeveer 1000°C in een fosforhoudende atmosfeer. Pas na deze . behandeling worden de delen van de nitridelaag 184 25 die in de boven de p-type zones 185. gelegen kontaktvensters aanwezig zijn, weggeëtst. Daarmee wordt onder meer als voordeel bereikt dat tijdens de laatstgenoemde warmtebehandeling geen fosfordotering in de p-type zones 185 kan doordringen.

De uiteindelijke indringdiepte van de p-type zones 185 bedraagt 30 bijvoorbeeld ongeveer 0,5^um. De n-type zones 3, 4 en 27 kunnen een diepte van ongeveer l^urti hébben.

Na het geheel openen en schoonmaken van de kontaktvensters kan op gebruikelijke wijze een. patroon van geleidende verbindingen 188 van bijvoorbeeld aluminium of een ander geschikt geleidend materiaal worden 35 aangebracht. Deze geleidende verbindingen 188 staan in direkt kontakt met p-type zones 185, met n-type zones en qp niet-getekende plaatsen met uit polykristallij n silicium gevormde geleidersporen en/of poortelektroden 183, 21,11.

8200756 ---! : PHN 10280 26 —_ Het zal duidelijk zijn dat de uitvinding niet beperkt is tot de - beschreven uitvoeringsvoorbeelden maar dat binnen het kader van de uitvinding voor de vakman nog vele variaties mogelijk zijn. Bijvoorbeeld kan als halfgeleidermateriaal in plaats van silicium ook bijvoorbeeld germa-5 nium of een A^^-By-verbinding worden toegepast. Siliciumnitride of alu-miniumoxyde kan als isolerende laag worden gebruikt. De als veldisolatie dienende isolerende laag kan met behulp van andere conventionele methoden dan plaatselijke oxydatie worden verkregen. De polysiliciumsporen kunnen zijn voorzien van een geschikt metaalsilicide of kunnen geheel of gedeel-10 telijk door een. geschikt metaal zoals molybdeen of een geschikte metaalsilicide worden vervangen.

De geleidingstypen zijn slechts bij wijze van voorbeeld gegeven en kunnen worden verwisseld, waarbij de. aangegeven spanningen op overeenkomstige wijze kunnen worden aangepast. Voorts kunnen de geheugenplaatsen 15 volgens de uitvinding qp andere cp zichzelf bekende wijze in een geheugen-matrix worden samengevoegd en. kan een geheugenmatrix op andere dan de beschreven wijze worden gebruikt en aangestuurd. De niet-vluchtige geheu-gentransistor kan ook in andere toepassingen dan geheugenmatrices warden gebruikt.

20 25 1 35 8200756

Claims (8)

1. 2. Halfgeleiderinrichtlng volgens conclusie 1.,met het kenmerk, dat de geheugenplaats deel uitmaakt van een geheugentransistor met tenminste een aanvoerelektrodegebied en een afvoerelektrodegebied waarbij het aktieve 30 halfgeleidergehied tussen deze aanvoer- en afvoerelektrodegebieden ligt en de dunne isolerende laag die de eerste en de tweede deellaag bevat een poortdielectricum voor de geheugentransistor vormt.
2. 3. Halfgeleiderinrichtlng volgens conclusie 1 of 2, met het kenmerk, dat de geheugenplaats afhankelijk van de infoonatietoestand in 35 twee van elkaar verschillende toestanden kan verkeren waarbij in de ene toestand de drempelspanning waarbij onder de poortelektrode in de geheugenplaats nog juist geen geleidende laag van een tweede aan het eerste tegengestelde geleidingstype aanwezig is, positief is en in de andere toestand 8200756 ·* --,-j--- EHN 10280 28 _____deze drempelspanning negatief is. _________
3. 4. Halfgeleider inrichting volgens conclusie 1, 2 of 3/ met het kenmerk, dat de drempelspanning ter plaatse van het onder de poortelektro-de gelegen deel van de dunne isolerende laag waarin zich geen grenslaag 5 voor het opslaan van lading bevindt, een waarde heeft waarbij op deze plaats slechts met behulp van een aan de poortelektrode aan te leggen spanning een inversielaaij van een tweede, aan het eerste tegengestelde geleidingstype kan warden opgewekt.
4. 5. Halfgeleider inrichting volgens een of meer der voorgaande con-10 clusies, met het kenmerk, dat het onder de poortelektrode gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan van lading bevindt, een dikte heeft, waarbij de drempelspanning ter plaatse groter is dan de tussen de poortelektrode en het elektrodegebied van de geheugenplaats voor het lezen van de informatie-inhoud aan te leg-15 gen spanning.
5. 6. Halfgeleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk,dat de dikte van het onder de poortelektrode gelegen deel van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan van lading bevindt tenminste een faktor 10 kleiner is 2o dan de dikte van het aangrenzende deel van de als veldisolatie dienende dikke isolerende laag.
6. 7. Half geleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de dikte van het onder de poortelektrode gelegen deel van de dunne isolerende laag waarin zich geen grenslaag 25 voor het opslaan van. lading bevindt, groter is dan de dikte van het deel van de dunne isolerende laag dat de eerste en de tweede deellaag en de grenslaag voor het opslaan van lading bevat.
7. 8. Half geleiderinrichting volgens een of meer der voorgaande conclusies, met het kenmerk, dat de genoemde geïsoleerde poortelektrode een 35 eerste poortelektrode vormt waarbij zich tenminste een tweede geïsoleerde poortelektrode boven het aktieve halfgeleidergebied en over de dunne isolerende laag. uitstrekt, waarbij zich in de dunne isolerende laag onder de tweede poortelektrode geen grenslaag voor het opslaan van lading bevindt, waarbij de tweede poortelektrode, op het. oppervlak gezien, tussen 35 de eerste poortelektrode en het elektrodegebied aanwezig is en waarbij de dikte van de dunne isolerende laag onder de tweede poortelektrode praktisch gelijk is aan de dikte van het onder de eerste poortelektrode gelegen deel ....... van de dunne isolerende laag waarin zich geen grenslaag voor het opslaan 8200756 ----!-1-- ' PHN 10280 29 __van lading bevindt. _;
8. 9. Vferkwijze voor de vervaardiging van een halfgeleider inrichting volgens een of meer der voorgaande conclusies,met het kenmerk, dat een half geleider lichaam aan een oppervlak waarvan een dikke isolerende laag 5 aanwezig is- met een patroon dat overeenkomt met het patroon van de veld-isolatie van de te vervaardigen half geleider inrichting, welk patroon voor het aanbrengen, van schakelelementen bestemde delen van het oppervlak vrijlaat, ter vorming van een dielectricum voor een of meer geheugen-plaatsen van een eerste dunne isolerende laag wordt voorzien die geschikt IQ is voor het verkrijgen van een grenslaag voor het opslaan van lading, walke eerste dunne isolerende laag een patroon heeft waarbij deze laag ter plaatse van de aan te brengen geheugenplaatsen op vrij liggende delen van het oppervlak ligt en althans twee tegenover elkaar liggende randen heeft, waarlangs de eerste dunne isolerende laag op afstand van de dikke 15 isolerende laag ligt, dat daarna het overige, niet door de eerste isolerende laag bedekte-gedeelte van genoemde voor schakelelenenten bestemde delen van het oppervlak met een tweede dunne isolerende laag 'wordt bedekt, dat poortelektroden van een daartoe geschikt materiaal warden aangebracht die zowel de eerste en de tweede dunne isolerende laag als de 2Q dikke isolerende laag gedeeltelijk bedekken en dat het niet door poort-~——-— elektroden bedekte gedeelte van de eerste dunne isolerende laag wordt verwijderd, waarbij het resterende op de voor schakelelementen bestemde delen van het oppervlak liggende deel van de eerste isolerende laag langs zijn gehele ontrek qp afstand van de dikke isolerende laag ligt. 25 1 35 8200756