NL8006482A - Halfgeleiderinrichting. - Google Patents

Description

PHN 9904 1 N.V. Philips' Gloeilarrpenfabrieken te Eindhoven.

"Halfgeleiderinrichting".

De uitvinding heeft betrekking op een halfgeleiderinrichting met ten minste een geheugencel bevattende een halfgeleiderlichaam met een oppervlaktegebied van een eerste geleidingstype dat bedekt is met een laag dik oxyde, met ten minste een opening in het dik oxyde ter 5 plaatse van een opslagelement van de geheugencel, welk opslagelement een condensator bevat met een eerste plaat van elektrisch geleidend materiaal en een door een diëlectricum van de eerste plaat gescheiden deel van het halfgeleiderlichaam dat een tweede plaat van de condensator vormt en via een door een poortelektrode bestuurbaar kanaalgebied is verbonden 10 met een halfgeleiderzone van een tweede, aan het eerste tegengestelde, geleidingstype waarbij de poortelektrode elektrisch geleidend verbonden is met een eerste selectielijn \an geleidend materiaal van de geheugencel, welke selectielijn zich uitstrékt tot boven de halfgeleiderzone die deel uitmaakt van een tweede selectielijn van de geheugencel.

15 Dergelijke halfgeleiderinrichtingen worden toegepast in dy namische geheugens bijvoorbeeld ten behoeve van rekenautomaten, microprocessoren en diverse andere inrichtingen voor gegevensopslag en gegevensverwerking .

Een halfgeleiderinrichting van de bovengenoemde soort is be-20 kend uit het Japanse Octrooischrift No. 53-76687. De daar beschreven inrichting bevat een geheugencel die gerealiseerd is in een opening in een op het halfgeleiderlichaam aanwezige laag dik oxyde. De geheugencel bestaat onder meer uit een opslagcondensator die door middel van een bestuurbaar kanaalgebied verbonden is met een halfgeleiderzone van een 25 geleidingstype, tegengesteld aan dat van het halfgeleiderlichaam. De ge-leidingstoestand van het kanaalgebied wordt bepaald door de elektrische spanning op een poortelektrode ter plaatse van het geleidingskanaal, welke poortelektrode elektrisch geleidend verbonden is met een eerste selectielijn van de geheugencel. De genoemde halfgeleiderzone maakt deel uit 30 van een tweede selectielijn van de geheugencel.

Hierbij is de eerste selectielijn zodanig aangebracht dat deze binnen de opening in het dik oxyde de tweede selectielijn kruist en daarvan door een dunne laag oxyde gescheiden is. Dit geeft aanleiding tot 8 0 0 6 4 8 2 PHN 9904 2 een hoge parasitaire capaciteit en daarmee gepaard gaande capacitieve koppeling tussen de beide selectielijnen. Deze koppeling kan er toe leiden dat de betreffende geheugencel ten onrechte wordt geselecteerd of onjuiste informatie wordt ingeschreven c.q. uitgelezen.

5 De in het genoemde Japanse Octrooischrift getoonde inrich ting is bovendien voorzien van zogenaamde kanaalstopgebieden, zones van eenzelfde geleidingstype als het halfgeleiderlichaam maar met een hogere dotering van verontreinigingen om kanaalvorming tussen verschillende ge-heugencellen te voorkomen. De halfgeleideronze die deel uitmaakt van de 10 tweede selectielijn is in het algemeen zeer hoog gedoteerd om een te hoge serieweerstand in de selectielijn tegen te gaan.

In de getoonde inrichting grenst de genoemde halfgeleiderzo-ne aan een kanaalstopgebied en vormt daarmee een pn-overgang. Deze pn-overgang zal ten gevolge van de wederzijds hoge verontreinigingsdotering-15 en een betrékkelijk lage doorslagspanning bezitten. Daarnaast vertegenwoordigt deze pn-overgang een extra parasitaire capaciteit waarvan de waarde hoger zal zijn naarmate de dotering in het kanaalstopgebied hoger is.

De uitvinding stelt zich ten doel een halfgeleiderinrichting 20 van het bovengenoemde type te verschaffen waarbij de capacitieve koppeling tussen de beide selectielijnen aanzienlijk minder is.

Verder stelt zij zich ten doel een dergelijke inrichting te verschaffen waarbij de capaciteit tussen een tot de tweede selectielijn behorende halfgeleiderzone en het omringende halfgeleiderlichaam waarin 25 kanaalstopgebieden zijn gerealiseerd zo gering mogelijk is, terwijl bovendien de doorslagspanning tussen de halfgeleiderzone en het omringende halfgeleiderlichaam zo hoog mogelijk is.

De uitvinding berust op het inzicht dat de capacitieve koppeling tussen de beide selectielijnen aanzienlijk kan worden verminderd 30 door een gunstige positionering van deze lijnen ten opzichte van elkaar te kiezen.

Daarnaast berust zij op het inzicht dat in bovenaanzicht gezien een kanaalstopgebied praktisch naast de genoemde halfgeleiderzone kan worden aangebracht zonder dat tussen dit kanaalstopgebied en de half-35 geleiderzone een pn-overgang ontstaat tussen twee hooggedoteerde halfge-leidergebieden.

Een halfgeleiderinrichting volgens de uitvinding heeft hiertoe het kenmerk dat de halfgeleiderzone zich praktisch geheel onder het 800 6 48 2 PHN 9904 3 dik oxyde bevindt.

Door deze maatregel is het diëlectricum tussen de beide selectielijnen enkele malen ( 5 a 10 maal) zo dik als in de inrichting volgens het Japanse Octrooischrift. Hiermee is ook de genoemde capacitieve koppe-5 ling met een dergelijke factor verminderd en de kans op onjuiste selectie en verkeerd inschrijven of uitlezen aanzienlijk verminderd.

Een voorkeursuitvoering volgens de uitvinding heeft het kenmerk dat het dik oxyde ter plaatse van de halfgeleiderzone een grotere dikte heeft dan het overige dik oxyde.

10 Hiermee wordt bereikt dat de capaciteit tussen de halfgeleider zone en het omringende halfgeleiderlichaam hoofdzakelijk bepaald wordt door de pn-overgang tussen de halfgeleiderzone en het laaggedoteerde halfgeleiderlichaam. Doordat het halfgeleiderlichaam laag gedoteerd is strekt de depletielaag van de pn-overgang in de sperspanning zich ver in dit half-15 geleiderlichaam uit. Dit betekent dat de bij deze pn-overgang horende capaciteit laag is terwijl de bijbehorende doorslagspanning wordt verhoogd.

Bovendien kunnen onder het minder dikke oxyde naast de halfge-leiderzones uniforme kanaalstopgebieden worden aangebracht. Hierbij strekt het dik oxyde ter plaatse van de halfgeleiderzone zich bij voor-20 keur in het halfgeleiderlichaam uit tot op een diepte die ten minste gelijk is aan de maximale diepte van de kanaalstopgebieden.

Het voordeel hiervan is dat kanaalstopgebied en halfgeleiderzone nu in bovenaanzicht gezien praktisch naast elkaar aangebracht kunnen worden zonder dat deze gebieden elkaar raken. Op deze wijze wordt voor-25 komen dat een pn-overgang met hoge capaciteit in de sperspanning en lage doorslagspanning, zoals boven beschreven,ontstaat.

Het zelfde voordeel wordt bereikt in een andere voorkeursuitvoering van de uitvinding met het kenmerk dat het dik oxyde buiten het gebied van de halfgeleiderzone zich in het halfgeleiderlichaam uitstrekt tot op 30 een diepte die tenminste gelijk is aan de maximale diepte van de pn-over-gang tussen de halfgeleiderzone en het halfgeleiderlichaam.

De uitvinding zal thans nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de tekening, waarin

Figuur 1 een bovenaanzicht toont van een halfgeleiderinrichting 35 volgens de uitvinding

Figuur 2 een dwarsdoorsnede toont langs de lijn II-II in Figuur 1, terwijl de Figuren 3,4 en 5 variaties tonen op de inrichting volgens Figuur 2 en de Figuren 6 t/m 9 de inrichting van Figuur 2 laten zien 800 6 48 2 PHN 9904 4 tijdens verschillende stadia van zijn vervaardiging.

De figuren zijn schematisch en niet op schaal getékend, waarbij terwille van de duidelijkheid in de dwarsdoorsneden in het bijzonder de afmetingen in de dikterichting sterk zijn overdreven. Halfgeleiderzo-5 nes van hetzelfde geleidingstype zijn in het algemeen in dezelfde richting gearceerd; in de verschillende uitvoeringsvoorbeelden zijn overeenkomstige delen in de regel met dezelfde verwijzingscijfers aangegeven.

Figuur 1 toont in bovenaanzicht en Figuur 2 in dwarsdoorsnede langs de lijn II-II in Figuur 1 een halfgeleiderinrichting met een ge-10 heugencel. De halfgeleiderinrichting van de Figuren 1 en 2 bevat een halfgeleiderlichaam 1 van silicium met een substraat 2. Dit substraat is van het p-type en heeft een soortelijke weerstand van 10-100. Het oppervlak 3 van het substraat 2 is bedekt met een circa 0,5 micrometer dikke laag 4 van siliciumoxyde. In dit dik oxyde 4 bevindt zich een opening 5 15 ter plaatse van een opslagelement van een géheugencel. Deze geheugencel kan zowel een enkelvoudige cel vormen als deel uitmaken van een groter systeem met een kruisstangsysteem van een eerste en een tweede groep selectielijnen, waarbij ter plaatse van kruispunten van het kruisstangsysteem geheugencellen aanwezig zijn.

20 Binnen de opening 5 is het oppervlak 3 bedekt met een dunne laag 6, 8 van isolerend materiaal, in dit voorbeeld siliciumoxyde. Met het gedeelte 8 van dit dun oxyde als diëlectricum vormen een eerste plaat 7 van elektrisch geleidend materiaal en het onderliggende gebied 9 van het halfgeleidersubstraat 2, een opslagcondensator van een geheugenelement. 25 Het elektrisch geleidend materiaal van de eerste plaat 7 bestaat in dit voorbeeld uit polykristallijn silicium met een vierkantsweerstand van 20-30 ohm/o .

De inhoud van het geheugenelement wordt bepaald door de lading die in deze condensator is opgeslagen. Teneinde de condensator te 30 kunnen laden of ontladen bevat de inrichting verder een poorteléktrode 10, welke poortelektrode 10 door het gedeelte 6 van het dunne oxyde gescheiden is van een onderliggend kanaalgebied 11 in het substraat 2. De poortelektrode 10 maakt in dit voorbeeld deel uit van een eerste selectielijn 13 van geleidend materiaal, bijvoorbeeld aluminium. Door middel 35 van elektrische spanningen die aan de poortelektrode 10 worden toegevoerd wordt het onderliggend kanaalgebied 11 al dan niet in een geleidende toestand gebracht, waardoor het gebied 9 elektrisch geleidend verbonden wordt met een halfgeleiderzone 12 die deel uitmaakt van een tweede selectielijn.

800 6 48 2 PHN 9904 5

Deze hooggedoteerde halfgeleiderzone 12 is van het n-type en heeft een vierkantsweers tand van 30 ohirt/α

Volgens de uitvinding bevindt de halfgeleiderzone 12 zich praktisch geheel onder het dik oxyde 4. Door de grote dikte van deze laag 5 (0,5 - 1 micrometer) is de capacitieve koppeling tussen de eerste selec tielijn 13 en de halfgeleiderzone 12 zeer gering. In een geheugensysteem met meerdere van deze cellen betekent dit dat de capacitieve koppeling tussen de woordlijnen en de bitlijnen van het systeem praktisch verwaarloosbaar is.

10 De genoemde capacitieve koppeling tussen de selectielijn 13 en de halfgeleiderzone 12 wordt in het onderhavige voorbeeld nog verder verminderd doordat ter plaatse van de halfgeleiderzone 12 het oxyde 4 een grotere dikte (circa 0,8 micrometer) heeft dan elders. Hiermee wordt bovendien bereikt dat een praktisch uniform kanaalstopgebied 14 zonder 15 nadelige effecten tussen meerdere geheugencellen kan worden aangebracht. Indien hierbij namelijk het oxyde 4 zich ter plaatse van de halfgeleiderzone 12 ten minste in het halfgeleiderlichaam 1 uitstrékt tot de maximale diepte van het kanaalstopgebied 14 wordt de halfgeleiderzone 12 rondom begrensd door het laaggedoteerde substraat 2. Dit betekent dat het uitput-20 tingsgebied, behorende bij de pn-overgang 15 tussen de halfgeleiderzone 12 en het substraat 2, wanneer de pn-overgang 15 in de keerrichting wordt bedreven, zich voor een groot gedeelte in het substraat 2 uitstrekt. De parasitaire capaciteit behorende bij de pn-overgang 15 is daardoor gering, terwijl ook de parasitaire capaciteit van de pn-overgang 16, i.e. het ge-25 deelte van de pn-overgang 15 tussen de halfgeleiderzone 12 en het kanaalstopgebied 14 dan wel het halfgeleidersubstraat 2, voorzover dit aan het oppervlak grenst, zeer klein is, hetgeen betékent dat de geheugencel korte schrijf- en leestijden heeft. Anderzijds wordt door deze maatregel de doorslagspanning van de pn-overgang 15, 16 verhoogd.

30 De laatstgenoemde effecten (korte schrijf- en leestijden, hoge doorslagspanning) worden naast de geringere koppeling tussen de selectielijn 13 en de halfgeleiderzone 12 ook bereikt in de uitvoering volgens Figuur 3 doordat het dik oxyde 4 ter plaatse van de halfgeleiderzone 12 dieper in het halfgeleiderlichaam is verzonken dan op andere plaat-35 sen op het oppervlak. Het oxyde 4 heeft in deze uitvoering een praktisch uniforme dikte. Overigens hebben de verwijzingscijfers dezelfde betekenis als in Figuur 2.

Een andere uitvoering van een halfgeleiderinrichting volgens 8006482 PHN 9904 6 de uitvinding wordt getoond in Figuur 4. In dit voorbeeld is het dik oxy-de 4 ter plaatse van de kanaalstopgebieden 14 dieper in het halfgeleider-lichaam verzonken dan ter plaatse van de halfgeleiderzone 12. Dit oxyde 4 dat in dit voorbeeld weer een praktisch uniforme dikte heeft strekt 5 zich hierbij in het substraat 2 uit tot een diepte die tenminste gelijk is aan de diepte van de pn-overgang 15 tussen de halfgeleiderzone 12 en het substraat 2.

Dit laatste wordt ook bereikt in de uitvoering volgens Figuur 5, waarbij het dik oxyde 4 ter plaatse van de kanaalstopgebieden 14 dikker 10 is dan dat ter plaatse van de halfgeleiderzone 12. Overigens hebben de verwijzingscijfers in de Figuren 4 en 5 weer dezelfde betekenis als die in Figuur 2.

De halfgeleiderinrichting volgens Figuur 1,2 kan als volgt vervaardigd worden. Er wordt uitgegaan van een halfgeleiderlichaam 1, bevat-15 tende een p-type substraat, *\100- georiënteerd, met een soortelijke weerstand van 10-100 ohmeentimeter. Op het oppervlak 3 van het substraat 2 wordt vervolgens een dubbellaag 17,18 aangebracht van een circa 40 nanometer dikke laag 17 van'siliciumoxyde en een circa 75 nanometer dikke laag 18 van siliciumnitride. In deze dubbellaag 17,18 wordt langs foto-20 lithografische weg een patroon aangebracht om de halfgeleiderzones 12 te definiëren. Deze halfgeleiderzones 12 vormen in dit voorbeeld de bit- lijnen van een geheugenmatrix. Hiertoe worden in de dubbellaag 17, 18 19 openingen aangebracht. Deze lijnvormige openingen hebben een breedte van 2-3 micrometer. Vla deze openingen worden in het substraat 2 de halfge- 25 leiderzones 12 aangebracht door middel van een arseenimplantatie met een 15 2 dosis van 5.10 arseenionen/cm en een energie van 100 keV. Dit resulteert in een vierkantsweerstand van circa 30 ohm/D voor de halfgeleiderzones 12 (Figuur 6).

Vervolgens wordt door middel van locale oxydatie ter plaatse 30 van de opening 19 een laag siliciumoxyde 20 aangegroeid met een dikte van circa 0,3 micrometer. Tijdens deze oxydatie worden de donoratomen (arseen) door het aangegroeide oxyde in het substraat 2 vooruitgestuwd waarbij naar de rand van het oxyde 20 toe, langs de zogenaamde vogelbek, een zowel in dikte als concentratie afnemende dotering van arseenatomen wordt 35 verkregen. Teneinde op het halfgeleideroppervlak 3 de actieve gebieden te definiëren wordt over het oppervlak 3 een laag 21 van fotoresist aangebracht, dat vervolgens langs fotolithografische weg in patroon wordt gebracht. Om een goede elektrische scheiding tussen de geheugenelementen te 800 6 48 2 PHN 9904 7 bewerkstelligen wordt vervolgens met hetzelfde fotoresist 21 als masker een kanaalstropimplantatie uitgevoerd met acceptorionen (boor) met een 13 2 dosis van 10 boorionen/cm bij een energie van 30 kéV. Hierbij ontstaan de kanaalstopgebieden 14. Cm een lage capaciteit en hoge doorslagspanning 5 van met name de pn-overgang 16, i.e. het gedeelte van de pn-overgang 15 tussen de halfgeleiderzone 2 en het substraat 2 dat direct aan het oppervlak 3 grenst, te verkrijgen kan deze Implantatie zonodig in een enigs- zins schuine richting (volgens de pijlen 22 in plaats van volgens de pijlen 22 worden uitgevoerd. Als gevolg hiervan kan zich tussen de halfge-10 leiderzone 12 en het kanaalstopgebied 14 een deel van het laaggedoteerde substraat tot aan het oppervlak 3 uitstrekken bijvoorbeeld ter breedte van 0,1 micrometer. Deze afstand is veel kleiner dan met behulp van uitsluitend fotolithografische methoden kan worden bereikt. (Figuur 7).

Vervolgens wordt eerst het niet door de fotoresistlaag 21 bedekte 15 deel van het nitride 18 verwijderd. Na verwijdering van de fotoresistlaag 21 wordt met het resterende deel van de dubbellaag 17,18 als masker het vrijliggende oppervlak locaal geoxydeerd tot een dikte van circa 0,5 micrometer. Ter plaatse van de halfgeleiderzone 12 krijgt het oxyde 4 hierbij een dikte van circa 0,-8 micrometer. Daarna wordt de resterende dubbellaag 20 17,18 in de opening 5 verwijderd. Vervolgens wordt in de opening 5 in het dik oxyde 4 het oppervlak 3 voorzien van een dun laagje schoon oxyde (circa 50 nanometer). Desgewenst kan met het oxyde 4 als masker nog een boorimplantatie worden uitgevoerd om de drempelspanning die de geleiding van de kanaalzone 11 bepaalt, nauwkeurig in te stellen. Ook kunnen in dit 25 stadium ten behoeve van contacten elders op het halfgeleiderlichaam vensters in dit oxyde worden aangebracht. Daarna wordt het gehele oppervlak (7) voorzien van een laag polykristallijn silicium' met een vierkantsweerstand van 20-30 ohny/D , die vervolgens langs fotolithografische weg in patroon wordt gebracht (Figuur 8).

30 Het geheel wordt dan in een oxyderende omgeving gebracht, bijvoor beeld in een waterdampatmosfeer. Hierbij ontstaat een oxydelaag 23 die het polykristallijn silicium 7 beschermt, terwijl tegelijkertijd het oxyde 6 ter plaatse van het kanaalgebied 11 een iets grotere dikte krijgt (Figuur 9). Het oxyde 23 groeit hierbij circa 4 maal zo snel aan als het 35 oxyde 6 waardoor een goede isolatie tussen de geleidende plaat 7 en de later aan te brengen selectielijn 13 wordt verkregen, terwijl toch het oxyde 6 dun genoeg blijft on een goede sturing door middel van de poort-elektrode 10 te behouden.

8006482 PHN 9904 8

Tussen deze laatste twee stappen kan de geheugencel desgewenst tijdelijk afgeschermd worden indien bijvoorbeeld ten behoeve van transistors in de randlogica implantaties uitgevoerd moeten worden ten behoeve van aanvoer- en afvoergebieden. Nadat in deze randlogica de nodige con-5 tactvensters zijn aangebracht wordt het geheel bedekt met een laag aluminium die 1% silicium bevat ten behoeve van een bedradingspatroon. Hieruit worden langs fotolithografische weg onder andere de selectielijnen 13, in dit voorbeeld woordlijnen die tevens de poortelektrode 10 bevatten gedefinieerd. Hiermee is de halfgeleiderinrichting volgens de Figuren 1,2 10 verkregen.

Nadat in Figuur 6 de opening 19 is gedefinieerd kan ook in het substraat een groef met een diepte van circa 0,2 micrometer worden geëtst. Hierbij kan dan eventueel de eerste oxydatiestap ter verkrijging van het oxyde 20 worden weggelaten, zodat de configuratie volgens Figuur 3 15 ontstaat.

Cm de halfgeleiderinrichtingen volgens de Figuren 4 en 5 te verkrijgen worden bijvoorbeeld eerst de kanaalstopgebieden 14 aangebracht met behulp van openingen in de dubbellaag 17,18. Hierbij kan dan weer eerst ter plaatse van deze kanaalstopgebieden 14 een verdieping geëtst 20 worden waarin vervolgens de kanaalstopgebieden worden gedefinieerd en waarna of de dubbellaag ter plaatse van de aan te brengen halfgeleider-zones 12 langs fotolithografische weg wordt verwijderd en nadat de half-geleiderzones 12 zijn gedefinieerd door middel van locale oxydatie een dikke laag 4 van oxyde wordt aangebracht (Figuur 4) of eerst ter plaatse 25 van de kanaalstopgebieden 14 locale oxydatie plaats vindt en vervolgens na het definiëren van de halfgeleiderzones 12 het dik oxyde 4 wordt voltooid. (Figuur 5). In alle getoonde voorbeelden is in bovenaanzicht gezien de afstand tussen het kanaalstopgebied 14 en de halfgeleiderzone 12 kleiner dan 0,5 micrometer en doorgaans kleiner dan 0,1 micrometer, ter-30 wijl toch een lage capaciteit van de pn-overgang 15,16 tussen halfgeleiderzone 12 en substraat 2, respectievelijk tussen halfgeleiderzone 12 en kanaalstopgebied 14 of een tussenliggend deel van het substraat 2 verzekerd is.

Uiteraard is de uitvinding niet beperkt tot de bovenstaande 35 voorbeelden. Zo kunnen bijvoorbeeld in het halfgeleiderlichaam de gelei-dingstypen (gelijktijdig) omgedraaid worden. Ook kan de geheugencel gerealiseerd zijn in een epitaxiale laag die op een substraat is aangebracht. Daarnaast kan in het deelgebied van het halfgeleiderlichaam dat de tweede 800 6 48 2 FHN 9904 9 plaat van de condensator vormt een arseenimplantatie worden uitgevoerd, bijvoorbeeld tegelijk met het aanbrengen van de aanvoer- en afvoergebieden in de randlogica. De aldus gevormde arseenlaag vormt dan de tweede plaat van de condensator. Verder kunnen de lagen 7 van polykristallijn 5 silicium die een eerste plaat van de diverse condensatoren vormen verbonden zijn met een referentiespanning, bijvoorbeeld aarde.

Ook in de wijze van vervaardiging zijn diverse variaties mogelijk. Zo hoeft het dik oxyde niet noodzakelijk door middel van locale oxydatie te worden aangebracht, maar kan bijvoorbeeld een laag dik oxyde 10 over het gehele oppervlak (waarin dan reeds halfgeleiderzones 12 en eventueel kanaalstopgebieden 14 zijn gerealiseerd) worden aangebracht. In deze laag 4 van dik oxyde kunnen dan met behulp van reactief ionenetsen openingen 5 worden aangebracht, die het oppervlak 3 blootleggen voor de vervaardiging van de eigenlijke geheugencel.

15 20 25 30 35 8 00 6 48 2

Claims (7)

1. 2. Halfgeleiderinrichting volgens conclusie 1 met het kenmerk, dat het dik oxyde (4) ter plaatse van de halfgeleiderzone (12) een grotere dikte heeft dan het overige dik oxyde.
2. 3. Halfgeleiderinrichting volgens conclusie 1 of 2 waarbij zich tussen meerdere geheugencellen onder het dik oxyde (4) praktisch uniforme kanaalstopgebieden (14) bevinden, met het kenmerk, dat het dik oxyde (4) ter plaatse van de halfgeleiderzones (12) zich in het halfgeleiderlichaam uitstrekt tot op een diepte die ten minste gelijk is aan de maxi-25 male diepte van de kanaalstopgebieden (14).
3. 4. Halfgeleiderinrichting volgens conclusie 1 waarbij zich tussen meerdere geheugencellen onder het dik oxyde (4) praktisch uniforme kanaalstopgebieden (14) bevinden, met het kenmerk, dat het dik oxyde (4) buiten het gebied van de halfgeleiderzone (12) zich in het halfgeleider- 30 lichaam uitstrékt tot op een diepte die ten minste gelijk is aan de maximale diepte van de pn-overgang (15) tussen de halfgeleiderzone (12) en het halfgeleiderlichaam.
4. 5. Halfgeleiderinrichting volgens conclusie 3 of 4 met het kenmerk, dat in bovenaanzicht gezien de maximale afstand tussen de halfge- 35 leiderzone (12) en het kanaalstopgebied (14) ten hoogste 0,5 micrometer bedraagt.
5. 6. Halfgeleiderinrichting volgens één der vorige conclusies met het kenmerk, dat de halfgeleiderzone (12) deel uitmaakt van een ge- 800 6 48 2 ΡΗΝ 9904 11 Λ meenschappelijke begraven selectielijn voor meerdere geheugencellen.
6. 7. Halfgeleiderinrichting volgens êên der vorige conclusies met het kenmerk, dat de eerste plaat (7) van geleidend materiaal van de condensator polykristallijn silicium bevat.
7. 8. Halfgeleiderinrichting volgens één der vorige conclusies met het kenmerk, dat de eerste selectielijn (13) tot een eerste groep lijnen behoort die samen met een tweede groep lijnen, waartoe de tweede selectielijn behoort een kruisstangsysteem vormt en de geheugencellen zich bevinden ter plaatse van kruispunten van het kruisstangsysteem. 10 15 20 25 30 35 800 6 48 2