CN117938159A - 用于逐次逼近式模数转换器的校准方法、转换器和设备 - Google Patents

用于逐次逼近式模数转换器的校准方法、转换器和设备 Download PDF

Info

Publication number
CN117938159A
CN117938159A CN202311864422.9A CN202311864422A CN117938159A CN 117938159 A CN117938159 A CN 117938159A CN 202311864422 A CN202311864422 A CN 202311864422A CN 117938159 A CN117938159 A CN 117938159A
Authority
CN
China
Prior art keywords
capacitor
calibrated
calibration
capacitors
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311864422.9A
Other languages
English (en)
Inventor
张沕琳
马源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ningju Technology Co ltd
Tsinghua University
Original Assignee
Beijing Ningju Technology Co ltd
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ningju Technology Co ltd, Tsinghua University filed Critical Beijing Ningju Technology Co ltd
Priority to CN202311864422.9A priority Critical patent/CN117938159A/zh
Publication of CN117938159A publication Critical patent/CN117938159A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及模数转换器领域，公开了用于逐次逼近式模数转换器的校准方法、转换器和设备，包括：对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到待校准电容的模拟误差；使用低有效位电容组进行逐次逼近的方式确定模拟误差的第一数字误差值；判断待校准高有效位电容组中所有待校准电容的第一数字误差值是否已被全部获取；若已获取所有待校准电容的第一数字误差值，则根据所有第一数字误差值对每个待校准电容进行误差计算，得到每个待校准电容的误差计算值；根据误差计算值，校准每个待校准电容。对电容进行双采样，直接使用逐次逼近式模数转换器中的电容进行逐次逼近校准电容，无需增加额外的模拟电路。

Description

用于逐次逼近式模数转换器的校准方法、转换器和设备
技术领域
本申请涉及模数转换器领域，尤其涉及一种用于逐次逼近式模数转换器的校准方法、转换器和设备。
背景技术
随着近二十年来各种生物医学应用的蓬勃发展，对具有适当采样率和精度的低功耗模数转换器(Analog to Digital Converter，ADC)提出了强烈的要求。由于生物医学信号通常具有低采样率和中等分辨率，ADC通常由使用多路复用器的多个通道共享。在不同的ADC设计结构中，逐次逼近寄存器(Successive Approximation Register，SAR)ADC适用于低功耗和中等分辨率场景下的多路复用采样方案。SAR ADC设计中的关键问题包括噪声和非线性问题。
由于非线性问题主要来自于电容失配和进程中产生的寄生电容，因此需要校准过程来改善线性性能。但是，传统的校准方法需要额外的模拟电路这会导致ADC的成本增高、体积增大和启动时间变长等诸多问题。
综上所述，需要提供一种不需要额外的模拟电路就能够对逐次逼近式模数转换器进行校准的用于逐次逼近式模数转换器的校准方法、转换器和设备。
发明内容
为解决以上问题，本申请提出了一种用于逐次逼近式模数转换器的校准方法、转换器和设备。
一方面，本申请提出一种用于逐次逼近式模数转换器的校准方法，包括：
对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到所述待校准电容的模拟误差；
使用低有效位电容组进行逐次逼近的方式确定所述模拟误差的第一数字误差值；
判断所述待校准高有效位电容组中所有所述待校准电容的所述第一数字误差值是否已被全部获取；
若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值；
根据所述误差计算值，校准每个所述待校准电容。
优选地，所述对待校准高有效位电容组的一个待校准电容进行双采样，得到所述待校准电容的模拟误差，包括：
根据所述待校准电容的权重，从所述冗余电容和所述待校准高有效位电容组的电容中确定多个电容作为配平电容，未作为所述配平电容的为非配平电容，其中，多个所述配平电容的权重之和等于所述待校准电容的权重；
将共模电压输入至所述冗余电容的顶板和所述待校准高有效位电容组中所有电容的顶板，将正参考电压输入至所述待校准电容的底板，将负参考电压输入至所有所述配平电容的底板，所述非配平电容的底板均输入所述共模电压；
将所述冗余电容的顶板和所述待校准高有效位电容组中所有所述电容的顶板悬空，将所述负参考电压输入至所述待校准电容的底板，将所述正参考电压输入至所有所述配平电容的底板，所述非配平电容的底板均输入所述共模电压，得到误差电压；
将所述误差电压作为所述待校准电容的模拟误差。
优选地，在所述若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算之前，还包括：
使用低有效位电容组进行逐次逼近的方式确定比较器偏移误差值。
优选地，所述则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值，包括：
根据所述比较器偏移误差值确定每个所述第一数字误差值的第二数字误差值；
根据校准等式和所有所述第二数字误差值，确定个所述待校准电容的误差计算值，计算方法如：
其中，TV为校准矩阵，emn为权重最大的所述待校准电容Cmn的所述第二数字误差值，em0为权重最小的所述待校准电容Cm0的第二数字误差值，∈mn为权重最大的所述待校准电容Cmn的所述误差计算值，∈m0为权重最小的所述待校准电容Cm0的所述误差计算值，∈lr为冗余电容Clr的所述误差计算值；
保存所述误差计算值。
优选地，所述校准矩阵根据所述冗余电容的权重和所述待校准高有效位电容组的电容的所述权重确定，所述校准矩阵为：
其中，矩阵的行从左至右的顺序按照所述待校准电容的权重从大到小，依次排列，最后一列为冗余电容列，矩阵的列从上至下的顺序按照所述待校准电容的权重从大到小，依次排列，最后一行为冗余电容行；第一行为与权重最大的待校准电容Cmn对应的所有电容的校准取值，第二行为与权重仅次于待校准电容Cmn的待校准电容Cmn-1对应的所有电容的校准取值，其余行依次类推；最后一行中的最后一个校准取值为0，最后一行中的其他校准取值均为2；V∈mn为待校准电容中的权重最大的电容Cmn的校准取值，V∈mn-1(n)为电容Cn-1在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m2(n)为电容Cm2在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m1(n)为电容Cm1在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m0(n)为电容Cm0在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈lr(n)为电容Clr在作为待校准电容Cmn的配平电容情况下的所述校准取值；V∈mn-1为待校准电容Cmn-1的校准取值，V∈m2(n-1)为电容Cm2在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈m1(n-1)为电容Cm1在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈m0(n-1)为电容Cm0在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈lr(n-1)为电容Clr在作为待校准电容Cmn-1的配平电容情况下的所述校准取值；V∈m2为待校准电容Cm2的校准取值，V∈m1(2)为电容Cm1在作为待校准电容Cm2的配平电容情况下的所述校准取值；V∈m1为待校准电容Cm1的校准取值，V∈m0(1)为电容Cm0在作为待校准电容Cm1的配平电容情况下的所述校准取值，V∈lr(1)为电容Clr在作为待校准电容Cm1的配平电容情况下的所述校准取值；V∈m0为待校准电容Cm0的校准取值，V∈lr(0)为电容Clr在作为待校准电容Cm0的配平电容情况下的所述校准取值。
优选地，在所述判断所述待校准高有效位电容组中所有所述待校准电容的所述第一数字误差值是否已被全部获取之后，还包括：
若未获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则返回所述对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到所述待校准电容的模拟误差的步骤继续执行。
优选地，在所述若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值之后，还包括：
将校准次数加1并更新所述校准次数；
判断更新后的所述校准次数是否达到预设校准阈值；
若更新后的所述校准次数小于所述预设校准阈值，则返回所述对待校准高有效位电容组的一个待校准电容进行双采样，得到所述待校准电容的模拟误差的步骤循环执行，直至更新后的所述校准次数等于预设校准阈值，执行所述则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值的步骤。
第二方面，本申请提出一种用逐次逼近式模数转换器，应用于如权上所述的一种用于逐次逼近式模数转换器校准方法，包括：低有效位电容组模块、高有效位电容组模块、冗余电容、比较模块、开关控制模块、开关模块、偏移校准DAC模块和逻辑模块；
所述低有效位电容组模块与所述高有效位电容组模块相连接，所述冗余电容分别与所述低有效位电容组模块以及所述有效位电容组模块相连接；所述高有效位电容组模块还与所述比较模块的输入端相连接；所述低有效位电容组模块、所述高有效位电容组模块和所述冗余电容均与所述开关模块相连接；所述比较模块的输出端分别与所述偏移校准DAC模块的输入端以及所述逻辑模块的输入端相连接；所述偏移校准DAC模块的输出端与所述高有效位电容组模块相连接；所述逻辑模块还与所述开关控制模块相连接；所述开关控制模块还与所述开关模块相连接。
优选地，所述逻辑模块包括：连续转换逻辑单元、校准逻辑单元和多路复用寄存器阵列；所述连续转换逻辑单元的输出端和所述校准逻辑单元的输出端均与所述多路复用寄存器阵列的输入端相连接，所述多路复用寄存器阵列的输出端与所述开关控制模块相连接；所述连续转换逻辑单元的输入端和所述校准逻辑单元的输入端均与所述比较模块的输出端相连接。
第三方面，本申请提出一种信号采集设备，包括如上所述的一种逐次逼近式模数转换器。
本申请的优点在于：通过对待校准电容进行双采样，得到此待校准电容的模拟误差，再用逐次逼近式模数转换器的低有效位电容组进行逐次逼近的方式确定所述模拟误差的第一数字误差值，能够直接使用逐次逼近式模数转换器中的电容组进行逐次逼近，不需要增加额外的模拟电路；在获取到所有待校准电容的第一数字误差值后，对所有待校准电容一起进行误差计算，之后再校准每个待校准电容，从而校准逐次逼近式模数转换器的整体误差，能够消除电容失配的误差累积，提高校准精度。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选事实方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：
图1是本申请提供的一种用于逐次逼近式模数转换器的校准方法的步骤示意图；
图2是本申请提供的一种用于逐次逼近式模数转换器的校准方法的流程示意图；
图3是本申请提供的一种用于逐次逼近式模数转换器的校准方法的14位逐次逼近式模数转换器的电容结构的示意图；
图4是本申请提供的一种用于逐次逼近式模数转换器的校准方法的校准模式的示意图；
图5是本申请提供的一种用于逐次逼近式模数转换器的校准方法的双采样第一阶段的示意图；
图6是本申请提供的一种用于逐次逼近式模数转换器的校准方法的双采样第二阶段的示意图；
图7是本申请提供的一种用于逐次逼近式模数转换器的校准方法的连续转换模式的示意图；
图8是本申请提供的一种用于逐次逼近式模数转换器的校准方法的采样阶段的示意图；
图9是本申请提供的一种用于逐次逼近式模数转换器的校准方法的逐次逼近阶段的示意图；
图10是本申请提供的一种逐次逼近式模数转换器的示意图；
图11是本申请提供的另一种逐次逼近式模数转换器的示意图；
图12是本申请提供的一种逐次逼近式模数转换器的第二开关单元的示意图；
图13是本申请提供的一种逐次逼近式模数转换器的第一开关单元的示意图；
图14是本申请提供的一种逐次逼近式模数转换器的信噪比加失真比和无杂散动态范围的平均值和方差随的仿真示意图；
图15是本申请提供的一种逐次逼近式模数转换器的200次模拟的SFDR的分布的示意图；
图16是本申请提供的一种逐次逼近式模数转换器的200次模拟的SNDR的分布的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本申请的实施方式，提出一种用于逐次逼近式模数转换器的校准方法，如图1所示，包括：
S101，对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到待校准电容的模拟误差；
S102，使用低有效位电容组进行逐次逼近的方式确定模拟误差的第一数字误差值；
S103，判断待校准高有效位电容组中所有待校准电容的第一数字误差值是否已被全部获取；
S104，若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有第一数字误差值对每个待校准电容进行误差计算，得到每个待校准电容的误差计算值；
S105，根据误差计算值，校准每个待校准电容。
进一步地，对待校准高有效位电容组的一个待校准电容进行双采样，得到待校准电容的模拟误差，包括：
S111，根据待校准电容的权重，从冗余电容和待校准高有效位电容组的电容中确定多个电容作为配平电容，未作为配平电容的电容为非配平电容，其中，多个配平电容的权重之和等于待校准电容的权重；
S112，将共模电压输入至冗余电容的顶板和待校准高有效位电容组中所有电容的顶板，将正参考电压输入至待校准电容的底板，将负参考电压输入至所有配平电容的底板，非配平电容的底板均输入共模电压；
S113，将冗余电容的顶板和所述待校准高有效位电容组中所有电容的顶板悬空，将负参考电压输入至待校准电容的底板，将正参考电压输入至所有配平电容的底板，非配平电容的底板均输入共模电压，得到误差电压；
S114，将误差电压作为待校准电容的模拟误差。
进一步地，在若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有第一数字误差值对每个待校准电容进行误差计算之前，还包括：使用低有效位电容组进行逐次逼近的方式确定比较器偏移误差值。
进一步地，则根据所有第一数字误差值对每个待校准电容进行误差计算，得到每个待校准电容的误差计算值，包括：根据比较器偏移误差值确定每个第一数字误差值的第二数字误差值；根据校准等式和所有第二数字误差值，确定个待校准电容的误差计算值，计算方法如：
其中，TV为校准矩阵，emn为权重最大的待校准电容Cmn的第二数字误差值，em0为权重最小的待校准电容Cm0的第二数字误差值，∈mn为权重最大的待校准电容Cmn的误差计算值，∈m0为权重最小的待校准电容Cm0的误差计算值，∈lr为冗余电容Clr的误差计算值；保存误差计算值。
进一步地，校准矩阵根据冗余电容的权重和待校准高有效位电容组的电容的权重确定，校准矩阵为：
其中，矩阵的行从左至右的顺序按照待校准电容的权重从大到小，依次排列，最后一列为冗余电容列，矩阵的列从上至下的顺序按照待校准电容的权重从大到小，依次排列，最后一行为冗余电容行；第一行为与权重最大的待校准电容Cmn对应的所有电容的校准取值，第二行为与权重仅次于待校准电容Cmn的待校准电容Cmn-1对应的所有电容的校准取值，其余行依次类推；最后一行中的最后一个校准取值为0，最后一行中的其他校准取值均为2；V∈mn为待校准电容中的权重最大的电容Cmn的校准取值，V∈mn-1(n)为电容Cn-1在作为待校准电容Cmn的配平电容情况下的校准取值，V∈m2(n)为电容Cm2在作为待校准电容Cmn的配平电容情况下的校准取值，V∈m1(n)为电容Cm1在作为待校准电容Cmn的配平电容情况下的校准取值，V∈m0(n)为电容Cm0在作为待校准电容Cmn的配平电容情况下的校准取值，V∈lr(n)为电容Clr在作为待校准电容Cmn的配平电容情况下的校准取值；V∈mn-1为待校准电容Cmn-1的校准取值，V∈m2(n-1)为电容Cm2在作为待校准电容Cmn-1的配平电容情况下的校准取值，V∈m1(n-1)为电容Cm1在作为待校准电容Cmn-1的配平电容情况下的校准取值，V∈m0(n-1)为电容Cm0在作为待校准电容Cmn-1的配平电容情况下的校准取值，V∈lr(n-1)为电容Clr在作为待校准电容Cmn-1的配平电容情况下的校准取值；V∈m2为待校准电容Cm2的校准取值，V∈m1(2)为电容Cm1在作为待校准电容Cm2的配平电容情况下的校准取值；V∈m1为待校准电容Cm1的校准取值，V∈m0(1)为电容Cm0在作为待校准电容Cm1的配平电容情况下的校准取值，V∈lr(1)为电容Clr在作为待校准电容Cm1的配平电容情况下的校准取值；V∈m0为待校准电容Cm0的校准取值，V∈lr(0)为电容Clr在作为待校准电容Cm0的配平电容情况下的校准取值。
进一步地，在判断待校准高有效位电容组中所有待校准电容的第一数字误差值是否已被全部获取之后，还包括：若未获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则返回对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到待校准电容的模拟误差的步骤继续执行。
进一步地，在若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值之后，还包括：将校准次数加1并更新校准次数；判断更新后的校准次数是否达到预设校准阈值；若更新后的校准次数小于预设校准阈值，则返回对待校准高有效位电容组的一个待校准电容进行双采样，得到待校准电容的模拟误差的步骤循环执行，直至更新后的校准次数等于预设校准阈值，执行则根据所有所述第一数字误差值对每个待校准电容进行误差计算，得到每个待校准电容的误差计算值的步骤。
直至更新后的校准次数等于预设校准阈值，包括：将获得的每个待校准电容的所有第一数字误差值进行平均，保存进行平均后的每个待校准电容的第一数字误差值；将获得的所有比较器偏移误差值进行平均后保存。
下面，如图2所示，以待校准高有效位电容组有8个电容，其权重由高到低分别为Cm7至Cm0为例，对本申请实施例进行进一步说明。
首先，对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到待校准电容的模拟误差Ve。对待校准高有效位电容组的8个电容进行双采样的顺序可以按照有效比特位的顺序由低到高(从Cm0至Cm7)、由高到低(从Cm7至Cm0)、或者也可以根据需要灵活预设顺序，按照预设顺序依次对待校准电容进行双采样，只要能够将8个电容全部都进行双采样即可。
其中，对于各待校准电容的权重和冗余电容Clr，需要满足其中，Ci为有效位为i的待校准电容，Cj为有效位从1到i-1位的待校准电容。在待校准高有效位电容组中，即，高比特位待校准电容的权重小于等于待校准高有效位电容组中比其比特位更小的所有待校准电容之和。这样，在逐次逼近期间，在最坏的情况下，即使在高有效位电容组中比特位最高的电容Cm7处存在判断错误，较低的比特仍然可以接近正确的结果。
表1
表1为一种电容式DAC，如图3所示，表1的电容式DAC中的低有效位电容组中包括7个电容(Cl0至Cl6)，组成6位低有效位，待校准高有效位电容组中包括8个电容(Cm0至Cm7)，组成7位最高有效位。此外，表1的电容式DAC还包括一个冗余电容Clr、一个桥接电容Ca和一个校准补充电容Ccs。其中，Ci是每个位的电容相对于单位电容Cu的倍数Cu＝90fF(飞法)，Cri是与后续电容的总和相比剩余的冗余倍数，Vi是相应的冗余电压，参考电压Vref＝0.9V。1位冗余电容Clr被添加到低有效位电容组(LSB段)的最高位，冗余电容Clr的权重与待校准高有效位电容组中的最低有效位电容Cm0相同。Clr还带来了待校准高有效位电容组(MSB段)和低有效位电容组之间布局设计的平衡。
表2
表2为冗余电容Clr和待校准高有效位电容组中的8个电容的权重，以及基于权重的双采样状态切换表。其中，为Ve7至Ve0为各待校准电容的误差电压Ve；Acq1为双采样第一阶段，对应双采样中的步骤S112，Acq2为双采样第二阶段，对应双采样中的步骤S113；φ1＝1为第一开关时钟，φ1＝1对应的电容，其底板输入正参考电压Vrefp，对应的电容，其底板输入负参考电压Vrefn；数字0对应的电容为非配平电容，其底板和顶板均输入共模电压Vcm。
以根据有效位从高到低的顺序为例，继续对本申请的实施方式进行说明。如图4所示，本申请实施方式的校准模式(CAL mode)包括：采样第一阶段Acq1、采样第二阶段Acq2和逐次逼近(Bit trails)阶段，单个待校准电容校准的时钟CLK的周期时间T大于等于1μs。首先，获取待校准电容Cm7，根据待校准电容Cm7的权重，从冗余电容Clr和待校准高有效位电容组的电容(Cm6至Cm0)中确定多个电容作为配平电容，其中，多个配平电容的权重之和等于待校准电容的权重。其中，可以根据表2选择待校准电容Cm7的配平电容Cm6、Cm5、Cm3和Cm2，非配平电容为Cm4、Cm1、Cm0和Clr。如图5所示，将共模电压Vcm输入至Cm7、Cm6、Cm5、Cm4、Cm3、Cm2、Cm1、Cm0以及Clr的顶板，将正参考电压输Vrefp入至待校准电容Cm7的底板，将负参考电压Vrefn输入至所有配平电容(Cm6、Cm5、Cm3和Cm2)的底板。之后，如图6所示，将冗余电容Clr的顶板和待校准高有效位电容组中所有电容的顶板悬空，将负参考电压Vrefn输入至待校准电容Cm7的底板，将正参考电压Vrefp输入至所有配平电容Cm6、Cm5、Cm3和Cm2的底板，非配平电容的底板均输入共模电压Vcm，得到误差电压Ve7；将误差电压Ve7作为待校准电容Cm7的模拟误差。双采样中的双采样第一阶段和双采样第二阶段为一个第一开关时钟φ1周期内的两个阶段。在获取待校准电容Cm7的模拟误差后，使用低有效位电容组进行逐次逼近的方式确定Cm7的模拟误差Ve7的第一数字误差值。
其中，使用逐次逼近的方式确定Cm7的模拟误差Ve7的第一数字误差值即为，本申请实施方式中连续转换模式中的逐次逼近阶段。
如图7所示，连续转换模式(SAR mode)包括采样阶段Acq和逐次逼近阶段，连续转换模式的时钟CLK的周期T时间大于等于1μs。如图8所示，在时钟CLK的上升沿，逐次逼近式模数转换器进入采样阶段。顶板电压时钟φ1e和第一开关时钟φ1被偏置为逻辑高。待校准高有效位电容组中的所有电容的顶板(VDACP/N端)连接到共模电压Vcm端，输入共模电压Vcm。待校准高有效位电容组中的所有电容的底板都连接到模拟输入信号Vip/n。在顶板电压时钟φ1e的下降沿，VDACP/N端在与共模电压Vcm端断开连接后保持暂停，以保持电荷守恒。在第一开关时钟φ1的下降沿，将待校准高有效位电容组中的电容的底板从模拟输入信号Vip/n切换到共模电压Vcm，以实现顶板和背板之间的差分电压交换，待校准高有效位电容组中的电容用于对模拟输入信号Vip/n进行采样，这能够降低电路的复杂性，但这将导致小的增益误差作为代价。因此，对于7位待校准高有效位电容组中的电容，馈入比较器的实际电压VDACP/N，input可以计算为：
如图9所示，根据负差分输出电压VDACP和正差分输出电压VDACN之间的比较器的输出，逐次逼近(SAR)逻辑根据第二开关时钟φ2(第二开关CLK时钟φ2，clk和第二开关电容时钟φ2，i)，控制待校准高有效位电容组中的电容底板对应的开关和低有效位电容组中的电容对应的开关，以开始从Cm7到Cl0的逐次逼近阶段。以上为逐次逼近式模数转换器用于模数转换的连续转换模式，进行校准(校准模式)所需的逐次逼近阶段与连续转换模式中的逐次逼近阶段相同，但只需要使用低有效位电容组中的从Cl6到Cl0的电容。由于每个待校准电容和匹配电容之间的权重已配平，因此对于一个待校准电容，它与配平电容之间的误差电压即为实际电压VDACP/N，input。将误差电压作为模拟误差，输入至比较模块，如比较器，得到与模拟误差对应的第一数字误差值。
之后，判断Cm6、Cm5、Cm4、Cm3、Cm2、Cm1和Cm0的第一数字误差值是否已被全部获取；若没有完全获取Cm6、Cm5、Cm4、Cm3、Cm2、Cm1和Cm0的第一数字误差值，则循环执行上述对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到待校准电容的模拟误差的步骤，和使用低有效位电容组进行逐次逼近的方式确定模拟误差的第一数字误差值的步骤，直至获得了Cm7、Cm6、Cm5、Cm4、Cm3、Cm2、Cm1和Cm0的第一数字误差值，判断是否已经获取比较器偏移误差值；若没有获得比较器偏移误差值，则在根据所有第一数字误差值对每个待校准电容进行误差计算之前，使用低有效位电容组进行逐次逼近的方式确定比较器偏移误差值。为了量化待校准高有效位电容组中的八个电容Cm7至Cm0的直接误差(模拟误差)，单次待校准高有效位电容组的校准需要8次转换，低有效位电容组中的电容Cl6至Cl0用于逐次逼近。
进一步地，比较器偏移误差值的获取，通过将低有效位电容组中的电容、待校准高有效位电容组中的电容和冗余电容Clr均调0，再使用低有效位电容组中的电容采集此时比较器的偏移误差，从而得到比较器偏移误差值。
根据比较器偏移误差值确定八个第一数字误差值的第二数字误差值，即为将每个待校准电容的第一数字误差值中的比较器偏移误差去除，再进行归一化处理，得到八个待校准电容的第二数字误差。根据校准等式和所有第二数字误差值，确定每个待校准电容的误差计算值。
下面，将对校准等式的确定进行进一步说明。
以高有效位电容为例，考虑电容阵列的失配，假设高有效位电容中每个电容Cmi，其相对于理想值，具有归一化比率误差(1+∈mi)，其中∈mi为电容Cmi的误差，则理想电容C′mi可以写为：C′mi＝Cmi(1+∈mi)，i＝1，…，M，其中，待校准高有效位电容组中所有电容的误差之和为0，即，M表示待校准高有效位电容组中的电容数量。
如图5和图6所示，对于电容Cm7的双采样，在双采样第一阶段，电容Cm7的底板连接正参考电压Vrefp，而配平电容电容Cm6、Cm5、Cm3和Cm2连接负参考电压Vrefn。电容Cm7、Cm6、Cm5、Cm3和Cm2的顶板以及其余电容都连接共模电压Vcm，则双采样第一阶段的待校准高有效位电容组的顶板和底板之间的电荷QAcq1为：
QAcq1＝(Vcm-Vrefp)C′m7+(Vcm-Vrefn)(C′m6+C′m5+C′m3+C′m2)
在双采样第二阶段，所有电容的顶板都是悬空的，因此待校准高有效位电容组的顶板上的电荷保持保守。电容Cm7的底板连接负参考电压Vrefn，而电容Cm6、Cm5、Cm3和Cm2的底板连接正参考电压Vrefp，则双采样第二阶段的待校准高有效位电容组的顶板和底板之间的电荷QAcq2为：
QAcq2＝(Ve7-Vrefn)C′m7+(Ve7-Vcm)Cothers+(Ve7-Vrefp)(C′m6+C′m5+C′m3+C′m2)
其中，Ve7为电容Cm7经过双采样后的待校准高有效位电容组的顶板的残留电压，可以认为是电容Cm7的模拟误差，Cothers为底板连接共模电压Vcm的电容Cm4、Cm1和Cm0。
由于双采样第一阶段和双采样第二阶段的顶板和底板之间的电荷量相同，所以QAcq1＝QAcq2，且由于电容Cm7的权重与配平电容Cm6、Cm5、Cm3和Cm2的权重之和相等，所以Cm7＝Cm6+Cm5+Cm3+Cm2。
因此，顶板残留电压Ve7可通过以下等式确定等：
Ve7＝(Vrefp-Vrefn)(∈m7-∈m6-∈m5-∈m3-∈m2)+Vcm
将正参考电压Vrefp＝1、负参考电压Vrefn＝-1和共模电压Vcm＝0代入上述等式，可得到如下等式：
em7＝2(∈m7-∈m6-∈m5-∈m3-∈m2)
此等式即为校准矩阵TV的第一行，其中，em7为顶板残留电压Ve7归一化后的中间量，其作为电容Cm7的第二数字误差值，∈m7为电容Cm7的误差，∈m6为电容Cm6的误差，∈m5为电容Cm5的误差，∈m3为电容Cm3的误差，∈m2为电容Cm2的误差。根据如上等式可得到对应其他待校准电容(Cm6至Cm0)的顶板残留电压Ve6至Ve0归一化后的中间量em6至em0；将冗余电容Clr的顶板残留电压归一化后的中间量带入0，并与结合作为最后一个低位，可得到如下校准等式：
其中，TV为校准矩阵，em7为权重最大的待校准电容Cm7的第二数字误差值，em0为权重最小的待校准电容Cm0的第二数字误差值，∈m7为权重最大的待校准电容Cm7的误差计算值，∈m0为权重最小的待校准电容Cm0的误差计算值，∈lr为冗余电容Clr的误差计算值；保存每个待校准电容的误差计算值。
由于校准矩阵TV根据冗余电容Clr的权重和待校准高有效位电容组的电容的权重确定。因此，对于待校准高有效位电容组包括8个待校准电容的情况，校准矩阵TV为：
也就是说，在等式的假设下，计算的误差计算值∈m7至∈m0是待校准电容Cm7至Cm0的误差。由于校准矩阵TV是固定的，因此可以计算/>并将其存储在寄存器中。由于/>不是病态矩阵，因此/>和待校准电容Cmi的误差计算值∈mi的舍入误差对校准精度的影响较小。由于电容的失配误差几乎不受压力、体积和温度(Pressure，Volume andTemperature，PVT)的影响，因此可以在校准后存储获得的误差计算值∈mi。之后，根据误差计算值校准每个待校准电容的权重W。待校准电容的权重W的修改可以通过在冗余解码处移位来实现。
考虑到待校准高有效位电容组和低有效位电容组中电容阵列的寄生电容，假设Cmp和Clp分别为待校准高有效位电容组和低有效位电容组的寄生电容，根据电荷守恒，待校准高有效位电容组的DAC电压VDAC，MSB和低有效位电容组的DAC电压VDAC，LSB可以计算为：
其中，Dmi和Dli分别表示待校准高有效位电容组中的电容Cmi和低有效位电容组中的电容Cli的背板的连接，Ca为桥接电容，A′为中间变量，C′lt为低有效位电容组中的电容之和，C′mt为待校准高有效位电容组中的电容之和，M为待校准高有效位电容组中的电容数量，L为低有效位电容组中的电容数量，A′、C′mt和C′lt可通过如下公式计算：
A′＝Ca*(C′mt+C′lt)+C′mt*C′lt
根据VDAC，MSB等式和VDAC，MSB等式可知，寄生电容Cmp仅影响分母A′的值，这仅导致ADC转换的增益误差。然而，寄生电容Clp直接影响C′lt，这破坏了二元关系并导致非线性。
对于桥电容Ca和寄生电容Clp的失配，冗余电容Clr被认为是低有效位电容组中电容的平均值。因此，冗余电容Clr和待校准高有效位电容组中的最低有效位电容Cm0之间的电压误差被认为是Ca的失配误差Ca，ratio，其可通过冗余电容Clr的误差计算值∈lr计算，计算方式如下：
在确定比较器偏移误差值的过程中，待校准高有效位电容组中所有电容连接共模电压Vcm，之后，使用低有效位电容组进行逐次逼近的方式以获取比较器偏移误差值。因此，若待校准高有效位电容组中一共有8个待校准电容，则对待校准高有效位电容组进行一次校准所需的采样转换次数为9次，即为8个待校准电容每个1次，加一次比较器误差值的采样转换。并且，由于噪声也会影响本申请的精度，因此，可以根据具体需要，设置校准次数，对每次校准得到的结果进行平均，从而消除校准期间电路噪声的影响。因此，若校准次数为3，大于1，则每个待校准电容的第一数字误差值为3个，比较器偏移误差值也为3个；将每个待校准电容的3个第一数字误差值进行平均，得到每个待校准电容的第一数字平均误差值；将每个待校准电容的第一数字平均误差值作为每个待校准电容的第一数字误差值，更新和保存；将3个比较器偏移误差值进行平均，得到比较器偏移平均误差值；将比较器偏移平均误差值作为比较器偏移误差值，更新和保存；执行根据所有第一数字误差值对每个待校准电容进行误差计算，得到每个待校准电容的误差计算值的步骤。或者，也可以将属于同一次校准内的每个待校准电容的第一数字误差值减去对应的比较器偏移误差值，得到属于同一次校准内的每个待校准电容的新的第一数字误差值，将所有校准中得到的同一待校准电容的所有新的第一数字误差值求平均值，再进行归一化处理，得到八个待校准电容的第二数字误差，从而得到每个待校准电容的第二数字误差值。
第二方面，根据本申请的实施方式，还提出一种逐次逼近式模数转换器，应用于如上所述的一种用于逐次逼近式模数转换器校准方法，如图10所示，包括：低有效位电容组模块LSB、高有效位电容组模块MSB、冗余电容Clr、比较模块100、开关控制模块200、开关模块300、偏移校准DAC模块400和逻辑模块500。
低有效位电容组模块LSB与高有效位电容组模块MSB相连接，冗余电容Clr分别与低有效位电容组模块LSB和高有效位电容组模块MSB相连接；高有效位电容组模块MSB还与比较模块100的输入端相连接；低有效位电容组模块LSB、高有效位电容组模块MSB和冗余电容Clr均与开关模块300相连接；比较模块100的输出端分别与偏移校准DAC模块400的输入端以及逻辑模块500的输入端相连接；偏移校准DAC模块400的输出端与高有效位电容组模块MSB相连接；逻辑模块500还与开关控制模块200相连接；开关控制模块200还与开关模块300相连接。
其中，低有效位电容组模块LSB包括多个低有效位电容Cli，高有效位电容组模块MSB包括多个高有效位电容Cmi，图如3所示，本申请的实施方式还包括桥接电容Ca和校准补充电容Ccs。图如11所示，桥接电容Ca设置在低有效位电容组模块LSB与高有效位电容组模块MSB之间校准补充电容Ccs分别与低有效位电容组模块LSB、冗余电容Clr以及桥接电容Ca相连接。
偏移校准DAC模块400用于对比较器偏移进行物理补偿。由于比较器偏移所产生的误差是一个很大的固定值，因此需要使用偏移校准DAC模块400和获取比较器偏移误差值的方式一起消除。使用偏移校准DAC模块400对比较器偏移中的较大的偏移进行物理补偿，剩余的比较器偏移通过获取比较器偏移误差值的方式，通过计算方式消除。
如图11所示，开关模块300包括多个第一开关单元301、多个第二开关单元302和一个第三开关303。其中，每个第一开关单元301对应多个低有效位电容Cli或冗余电容Clr中的一个电容，每个第二开关单元302对应多个高有效位电容Cmi中的一个电容。每个第一开关单元301为一个三对一开关，包括3个电压连接端，一个电容连接端和一个控制连接端。每个第一开关单元301的3个电压连接端分别输入正参考电压Vrefp、负参考电压Vrefn以及共模电压Vcm；每个第一开关单元301的控制连接端均与开关控制模块200的输出端相连接，每个第一开关的电容连接端和与其对应的一个电容的底板相连接。每个第二开关单元302为一个四对一开关，包括4个电压连接端，一个电容连接端和一个控制连接端。每个第二开关单元302的4个电压连接端分别输入正参考电压Vrefp、负参考电压Vrefn、共模电压Vcm以及模拟输入信号Vip/n；每个第二开关单元302的控制连接端均与开关控制模块200的输出端相连接，每个第二开关的电容连接端和与其对应的一个电容的底板相连接。第三开关单元包括一个电压连接端、一个输出端和一个控制连接端。其中，第三开关单元303的电压连接端输入共模电压Vcm，控制连接端与开关控制模块200的输出端相连接，输出端与每个高有效位电容Cmi的顶板、冗余电容Clr、桥接电容Ca的一端以及比较模块100的输入端相连接。
进一步地，如图12所示，为一个第二开关单元302的结构示意图。第二开关单元302包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4。第一NMOS管的栅极、第二NMOS管的栅极、第三NMOS管的栅极和第四NMOS管的栅极均与开关控制模块200的输出端相连接，第一NMOS管的漏极、第二NMOS管的漏极、第三NMOS管的漏极和第四NMOS管的漏极均和与此第二开关单元302对应的电容Ci(如高有效位电容Cmi或冗余电容Clr)的底板相连接，第一NMOS管的源极输入共模电压Vcm，第二NMOS管的源极输入正参考电压Vrefp，第三NMOS管的源极输入负参考电压Vrefn，第四NMOS管的源极输入模拟输入信号Vip/n。
如图13所示，相较于第二开关单元302，第一开关单元301只是去除一个源极输入模拟输入信号Vip/n的第四NMOS管。图13中1的电容Ci为低有效位电容Cli。由于第一开关单元301的结构与第二开关单元302的结构相似，在此不再赘述。
如图12所示，第三开关单元303包括第一PMOS管M5。第一PMOS管M5的栅极与开关控制模块200的输出端相连接，漏极输入模拟输入信号Vip/n，源极和与其对应的电容的顶板相连接。第一PMOS管M5的源极还与比较模块100的输入端相连接。
如图11所示，为低有效位电容组模块LSB、高有效位电容组模块MSB和冗余电容Clr组成的数模转换器(Digital to Analog Converter，DAC)的单端阵列的示意图。其中，每个低有效位电容Cli的顶板以及冗余电容Clr的顶板均与桥接电容Ca的另一端相连接。校准补充电容Ccs的顶板与桥接电容Ca的另一端相连接，底板与一个第一开关单元301或一个第二开关单元302相连接。C1p为低有效位电容组模块LSB的寄生电容，Cmp为高有效位电容组模块MSB的寄生电容，寄生电容并非实际的电容，只是以示意的方式显示。
本申请中的桥接电容Ca不是必要的电容，只是在本申请的实施方式采用了桥接架构构的情况下需要桥接电容Ca，本申请的实施方式也可以应用于非桥接架构的逐次逼近式模数转换器。
本申请中，高有效位电容组模块MSB中的电容为待校准电容，低有效位电容组模块LSB中的电容为校准电容，用于校准高有效位电容组模块MSB中的待校准电容，低有效位电容组模块LSB中的电容和冗余电容Clr均不被校准。对于待校准电容，本申请的实施方式并非只能够校准高有效位电容组模块MSB中的待校准电容，电容是否能够被校准可以根据需要设置，无需以桥接电容Ca的位置划分。本申请的实施方式中的电容是否能够被校准，具体取决于冗余电容Clr的位置，如在冗余电容Clr与比较模块100之间的电容都能够被校准。
如图11所示，逻辑模块500包括：连续转换逻辑单元501、校准逻辑单元502和多路复用寄存器阵列(MUX)503；连续转换逻辑单元的输出端和校准逻辑单元的输出端均与多路复用寄存器阵列的输入端相连接，多路复用寄存器阵列的输出端与开关控制模块200的输入端相连接；连续转换逻辑单元的输入端和校准逻辑单元的输入端均与比较模块100的输出端相连接。在多路复用寄存器阵列接收到的控制信号为0的情况下，将校准逻辑单元的输出输出至开关控制模块200；在多路复用寄存器阵列接收到的控制信号为1的情况下，将连续转换逻辑单元的输出输出至开关控制模块200。
连续转换逻辑单元和校准逻辑单元还与解码器相连接。
下面，以14位逐次逼近式模数转换器的架构对本申请实施例进行进一步说明。本申请的实施方式的14位逐次逼近式模数转换器的架构为具有基于电压跳变的自校准的14位SAR ADC的架构。如图3所示，其低有效位电容组模块LSB包括七个低有效位电容(Cl0至Cl6)，高有效位电容组模块MSB包括八个高有效位电容(Cm0至Cm7)，其中，一个冗余电容Clr、七个低有效位电容(Cl0至Cl6)和八个高有效位电容(Cm0至Cm7)组成两个差分亚2基13位DAC(主DAC)；其比较模块100包括一个差分比较器；偏移校准DAC模块400包括一个4位偏移校准DAC。开关模块300包括：七个第一开关单元301，对应七个低有效位电容(Cl0至Cl6)；八个第二开关单元302对应八个高有效位电容(Cm0至Cm7)；一个第三开关单元303。若有校准补充电容Ccs，则开关模块300还包括一个对应校准补充电容Ccs的第一开关单元301或第二开关单元302。
如图12所示，使用基于共模电压Vcm的电荷恢复开关的方法来降低开关所需的能量。通过调谐开关晶体管(第一NMOS管M1、第二NMOS管M2和第三NMOS管M3、第四NMOS管M4和第一PMOS管M5)的导通或截止。一个冗余电容Clr、七个低有效位电容(Cl0至Cl6)和八个高有效位电容(Cm0至Cm7)的底板可以连接到三个可选的参考电压，即正参考电压Vrefp、负参考电压Vrefn或共模电压Vcm，而顶板的连接由第一PMOS管M5控制。八个高有效位电容(Cm0至Cm7)的底板还可以连接模拟输入信号Vip/n。开关控制模块200包括开关控制器，用于生成三个时钟，分别为顶板电压时钟φ1e、第一开关时钟φ1和第二开关时钟φ2，以控制开关晶体管的定时。
本申请的实施方式包括两种模式：连续转换模式和校准模式；其中，通过连续转换逻辑单元控制连续转换模式，通过校准逻辑单元控制校准模式，校准模式包括：双采样第一阶段、双采样第二阶段和逐次逼近阶段。
在校准模式的实施过程中，由于电路的偏移和噪声是影响本申请实施方式精度的主要原因。因此，使用两部分偏移校准方法，包括：偏移校准DAC和基于低位的偏移校准相位。可以在4位偏移校准DAC与桥接电容Ca之间设置另一个桥接电容Ca，offset，使4位偏移校准DAC通过4倍于单位电容Cu的桥接电容Ca，offset连接到主DAC。由于Cl6至Cl0的电压范围很小，因此使用4位偏移校准DAC用于防止校准范围因偏移而饱和。
在连续转换模式的情况下，模拟输入信号Vip/n以1MHz的采样率输入两个差分亚2基13位DAC。两个差分亚2基13位DAC输出的实际电压VDACP/N在比较模块100中进行比较。常规SAR逻辑控制DAC以开始比特试验以进行连续转换；校准(CAL)逻辑控制DAC的开关，以采样内部电容之间的失配电压进行校准。
对于非冗余模数转换器，一旦检测到意外的比较器结果，由于其中的数模转换器具有稳定误差或比较器误差，模数转换器的输出中将至少有1LSB误差，因此本申请的两个差分亚2基13位DAC为亚2基数冗余数模转换器(sub-2radix redundant DAC)，如图3和表1所示，其电容的权重的分配实现了具有14位分辨率的全数字代码。通过将较高有效位的电容调整为较低有效位，以实现基于低位的偏移校准相位，即其中，Ci为有效位为i的待校准电容，Cj为有效位从1到i-1位的待校准电容。这样，在逐次逼近阶段，在最坏的情况下，即使电容Cm7中存在判断错误，但较低的比特仍然可以接近正确的结果，如下式所示：
其中，M为待校准高有效位电容组中的电容数量，Cmi为待校准高有效位电容组中的各电容，Dmi为每个待校准高有效位电容组中的电容对应的数字码值(0或1)，Dout为比较单元的输出结果。将待校准高有效位电容组中的各电容的权重带入上述等式，将权重最大的电容对应的数字码值设为1，其他电容对应的数字码值设为0，可以看出，其他电容的权重之和大于权重最大的电容的权重，以此可以实现通过较低比特位调整输出结果。冗余电压逐渐降低，以放松对参考电压缓冲器的要求。此外，由于亚2基数的数模转换器完全保持单位电容Cu的整数倍，因此仅通过执行移位操作就可以将数字信号(如第一数字误差值和第二数字误差值)整形为二进制格式。
为了评估线性性能，使用具有120μV比较器噪声和根据MSB电容计算的采样噪声的Matlab模型生成具有所提出结构的200个电容阵列，以模拟本申请的实施方式的运行。电容失配的分布被认为符合高斯分布。因此，方差与电容的平方根成正比：
其中，σu为标准差的典型值，为各电容的标准差，Ci为各电容。根据铸造厂提供的数据，使用σu＝0.125％的典型值用于模拟。图14示出了信噪比加失真比(Signal-to-Noise-plus-Distortion Ratio，SNDR)和无杂散动态范围(Spurious-Free DynamicRange，SFDR)的平均值和方差随本申请实施方式所提出的架构中的待校准高有效位电容组(MSB)中非失配电容数量的变化，分别为有寄生电容C1p和无寄生电容C1p。随着MSB中电容的失配被逐位去除，SFDR和SNDR的平均值逐渐增加，方差逐渐减小。校准后SFDR和SNDR的平均值和方差如图14中的1和4所示，在校准8位待校准高有效位电容组和低有效位电容组(LSB)的寄生电容Clp之后，性能优于所有8位非失配MSB电容的性能。
200次模拟的SFDR的分布如图15所示，在校准后，SFDR的平均值提高了近15dB。
图16示出了200次模拟的SNDR的分布。如图16的横轴数字74-76处所示，在校准的200次模拟中，SNDR处于74.5至75之间的出现次数超过100次，SNDR处于75至75.5之间的出现次数约90次，SNDR处于74至74.5之间的出现次非常少。在校准后，SNDR的方差降低到0.2dB。
第三方面，本申请提出一种信号采集设备，包括如上所述的一种逐次逼近式模数转换器。信号采集设备，包括生物医学信号采集设备等。
本申请的方法中，与基于码跳比特权重的校准相比，本申请实施方式所提出的基于逐次逼近(电压跳变)的双采样校准方式，只使用自带的低有效位电容即可进行高有效位电容的校准，消除了低位电容失配的误差累积。并且没有额外的模拟电路，只增加了小规模的数字逻辑电路，如校准逻辑单元。本申请的实施方式能够在仅校准待校准高有效位电容组和桥接电容(比较器偏移误差)的情况下，仅通过288次校准转换实现100.1dB的SFDR。并且，还实现了接近由非偏移待校准高有效位电容组中电容的模拟的噪声极限的线性水平。通过将校准扩展到更多电容，可以实现进一步的线性。从而实现对SAR数模转换器的高性能和快速前景校准。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种用于逐次逼近式模数转换器的校准方法，其特征在于，包括：
对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到所述待校准电容的模拟误差；
使用低有效位电容组进行逐次逼近的方式确定所述模拟误差的第一数字误差值；
判断所述待校准高有效位电容组中所有所述待校准电容的所述第一数字误差值是否已被全部获取；
若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值；
根据所述误差计算值，校准每个所述待校准电容。
2.如权利要求1所述的用于逐次逼近式模数转换器的校准方法，其特征在于，所述对待校准高有效位电容组的一个待校准电容进行双采样，得到所述待校准电容的模拟误差，包括：
根据所述待校准电容的权重，从所述冗余电容和所述待校准高有效位电容组的电容中确定多个电容作为配平电容，未作为所述配平电容的为非配平电容，其中，多个所述配平电容的权重之和等于所述待校准电容的权重；
将共模电压输入至所述冗余电容的顶板和所述待校准高有效位电容组中所有电容的顶板，将正参考电压输入至所述待校准电容的底板，将负参考电压输入至所有所述配平电容的底板，所述非配平电容的底板均输入所述共模电压；
将所述冗余电容的顶板和所述待校准高有效位电容组中所有所述电容的顶板悬空，将所述负参考电压输入至所述待校准电容的底板，将所述正参考电压输入至所有所述配平电容的底板，所述非配平电容的底板均输入所述共模电压，得到误差电压；
将所述误差电压作为所述待校准电容的模拟误差。
3.如权利要求1所述的用于逐次逼近式模数转换器的校准方法，其特征在于，在所述若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算之前，还包括：
使用低有效位电容组进行逐次逼近的方式确定比较器偏移误差值。
4.如权利要求3所述的用于逐次逼近式模数转换器的校准方法，其特征在于，所述则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值，包括：
根据所述比较器偏移误差值确定每个所述第一数字误差值的第二数字误差值；
根据校准等式和所有所述第二数字误差值，确定个所述待校准电容的误差计算值，计算方法如：
其中，TV为校准矩阵，emn为权重最大的所述待校准电容Cmn的所述第二数字误差值，em0为权重最小的所述待校准电容Cm0的第二数字误差值，∈mn为权重最大的所述待校准电容Cmn的所述误差计算值，∈m0为权重最小的所述待校准电容Cm0的所述误差计算值，∈lr为冗余电容Clr的所述误差计算值；
保存所述误差计算值。
5.如权利要求4所述的用于逐次逼近式模数转换器的校准方法，其特征在于，所述校准矩阵根据所述冗余电容的权重和所述待校准高有效位电容组的电容的所述权重确定，所述校准矩阵为：
其中，矩阵的行从左至右的顺序按照所述待校准电容的权重从大到小，依次排列，最后一列为冗余电容列，矩阵的列从上至下的顺序按照所述待校准电容的权重从大到小，依次排列，最后一行为冗余电容行；第一行为与权重最大的待校准电容Cmn对应的所有电容的校准取值，第二行为与权重仅次于待校准电容Cmn的待校准电容Cmn-1对应的所有电容的校准取值，其余行依次类推；最后一行中的最后一个校准取值为0，最后一行中的其他校准取值均为2；V∈mn为待校准电容中的权重最大的电容Cmn的校准取值，V∈mn-1(n)为电容Cn-1在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m2(n)为电容Cm2在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m1(n)为电容Cm1在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈m0(n)为电容Cm0在作为待校准电容Cmn的配平电容情况下的所述校准取值，V∈lr(n)为电容Clr在作为待校准电容Cmn的配平电容情况下的所述校准取值；V∈mn-1为待校准电容Cmn-1的校准取值，V∈m2(n-1)为电容Cm2在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈m1(n-1)为电容Cm1在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈m0(n-1)为电容Cm0在作为待校准电容Cmn-1的配平电容情况下的所述校准取值，V∈lr(n-1)为电容Clr在作为待校准电容Cmn-1的配平电容情况下的所述校准取值；V∈m2为待校准电容Cm2的校准取值，V∈m1(2)为电容Cm1在作为待校准电容Cm2的配平电容情况下的所述校准取值；V∈m1为待校准电容Cm1的校准取值，V∈m0(1)为电容Cm0在作为待校准电容Cm1的配平电容情况下的所述校准取值，V∈lr(1)为电容Clr在作为待校准电容Cm1的配平电容情况下的所述校准取值；V∈m0为待校准电容Cm0的校准取值，V∈lr(0)为电容Clr在作为待校准电容Cm0的配平电容情况下的所述校准取值。
6.如权利要求1所述的用于逐次逼近式模数转换器的校准方法，其特征在于，在所述判断所述待校准高有效位电容组中所有所述待校准电容的所述第一数字误差值是否已被全部获取之后，还包括：
若未获取待校准高有效位电容组中所有待校准电容的第一数字误差值，则返回所述对未获取第一数字误差值的待校准高有效位电容组中的一个待校准电容进行双采样，得到所述待校准电容的模拟误差的步骤继续执行。
7.如权利要求1所述的用于逐次逼近式模数转换器的校准方法，其特征在于，在所述若已获取待校准高有效位电容组中所有待校准电容的第一数字误差值之后，还包括：
将校准次数加1并更新所述校准次数；
判断更新后的所述校准次数是否达到预设校准阈值；
若更新后的所述校准次数小于所述预设校准阈值，则返回所述对待校准高有效位电容组的一个待校准电容进行双采样，得到所述待校准电容的模拟误差的步骤循环执行，直至更新后的所述校准次数等于预设校准阈值，执行所述则根据所有所述第一数字误差值对每个所述待校准电容进行误差计算，得到每个所述待校准电容的误差计算值的步骤。
8.一种逐次逼近式模数转换器，其特征在于，应用于如权利要求1至7中任意项所述的一种用于逐次逼近式模数转换器校准方法，包括：低有效位电容组模块、高有效位电容组模块、冗余电容、比较模块、开关控制模块、开关模块、偏移校准DAC模块和逻辑模块；
所述低有效位电容组模块与所述高有效位电容组模块相连接，所述冗余电容分别与所述低有效位电容组模块以及所述有效位电容组模块相连接；所述高有效位电容组模块还与所述比较模块的输入端相连接；所述低有效位电容组模块、所述高有效位电容组模块和所述冗余电容均与所述开关模块相连接；所述比较模块的输出端分别与所述偏移校准DAC模块的输入端以及所述逻辑模块的输入端相连接；所述偏移校准DAC模块的输出端与所述高有效位电容组模块相连接；所述逻辑模块还与所述开关控制模块相连接；所述开关控制模块还与所述开关模块相连接。
9.如权利要求8所述的逐次逼近式模数转换器，其特征在于，所述逻辑模块包括：连续转换逻辑单元、校准逻辑单元和多路复用寄存器阵列；所述连续转换逻辑单元的输出端和所述校准逻辑单元的输出端均与所述多路复用寄存器阵列的输入端相连接，所述多路复用寄存器阵列的输出端与所述开关控制模块相连接；所述连续转换逻辑单元的输入端和所述校准逻辑单元的输入端均与所述比较模块的输出端相连接。
10.一种信号采集设备，其特征在于，包括权利要求8或9所述的一种逐次逼近式模数转换器。
CN202311864422.9A 2023-12-29 2023-12-29 用于逐次逼近式模数转换器的校准方法、转换器和设备 Pending CN117938159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311864422.9A CN117938159A (zh) 2023-12-29 2023-12-29 用于逐次逼近式模数转换器的校准方法、转换器和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311864422.9A CN117938159A (zh) 2023-12-29 2023-12-29 用于逐次逼近式模数转换器的校准方法、转换器和设备

Publications (1)

Publication Number Publication Date
CN117938159A true CN117938159A (zh) 2024-04-26

Family

ID=90760596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311864422.9A Pending CN117938159A (zh) 2023-12-29 2023-12-29 用于逐次逼近式模数转换器的校准方法、转换器和设备

Country Status (1)

Country Link
CN (1) CN117938159A (zh)

Similar Documents

Publication Publication Date Title
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
EP1614219B1 (en) Comparator offset calibration for a/d converters
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN110649924B (zh) 一种逐次逼近型模数转换器的数字自校准装置及方法
CN113794475B (zh) 电容阵列型逐次逼近模数转换器的校准方法
CN108880546B (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN109120263B (zh) 一种基于数字调制校正的逐次逼近模数转换器
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
Zhang et al. A 3.66 μW 12-bit 1 MS/s SAR ADC with mismatch and offset foreground calibration
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN114826263B (zh) 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法
CN113810052B (zh) 基于电容失配校准电路的逐次逼近模数转换器
CN117938159A (zh) 用于逐次逼近式模数转换器的校准方法、转换器和设备
Ding et al. A foreground lsb-based capacitor mismatch calibration method in an 18-bit sar adc
CN111371456B (zh) 全动态范围ns sar adc中的二阶失配误差整形技术
Lan et al. A Two-step SAR ADC with Synchronous DEM Calibration Achieving Up to 15% Power Reduction
Inoue et al. Non-binary cyclic and binary SAR hybrid ADC
CN114070311B (zh) 模数转换电路及流水线模数转换器
US20240137033A1 (en) CALIBRATION SYSTEM AND METHOD FOR SAR ADCs
US20230412182A1 (en) Ad converter
González Digital background self-calibration technique for compensating transition offsets in reference-less flash ADCs
Li et al. Digital-domain self-calibration of capacitor mismatch for SAR ADC without additional calibration DAC
Chen et al. A High-Resolution SAR ADC Design with Linearity Enhancement Achieving Signal-to-Noise-and-Distortion-Ratio of 97.4 dB

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination