CN104660259B - 一种自适应电荷再分布模数转换器、转换方法和校准方法 - Google Patents

Abstract

本发明公开了一种基于转换电容的自适应电荷再分布模数转换器及转换方法、校准方法。本发明中的模数转换器，通过引入转换电容，在自适应滤波器的支持下，能够完成模数转换器的自适应校准。本发明的校准方法，能够实时跟踪环境变化校准电容失配引入的非线性，收敛速度快，精度高；本发明的模数转换器，能够大大降低电容匹配精度要求，减小面积，降低功耗，提高速度，不牺牲输入信号范围，特别适合工艺尺寸缩小。

Description

一种自适应电荷再分布模数转换器、转换方法和校准方法

技术领域

该发明涉及模拟信号数字信号转换领域，主要是模数转换器，尤其适合实时跟踪环境变化，低功耗的电荷再分布模数转换器及校准。

背景技术

模数转换器是信号处理过程中模拟电路与数字电路的接口电路，其中电荷再分布模数转换器，因为设计简单，功耗低，适合于工艺尺寸缩小，成为模数转换器中一种非常重要的结构。然而电荷再分布模数转换器的精度从一开始就受到电容阵列匹配精度的限制。近年来，冗余模数转换器及自适应概念的引入，为电荷再分布的电容失配和精度问题提供了新的解决方案。

冗余模数转换器，最初是指由小于2的等比DAC电容阵列构成的电荷再分布模数转换器，将冗余概念引入电荷再分布模数转换器的初衷是提高其速度。因为电荷再分布冗余模数转换器具有非常好的微分非线性(DNL)，所以现在常被用来实现自适应模数转换器。

引入自适应滤波器来完成电荷再分布模数转换器的校准是一种新兴的技术方案，这里主要指基于最小均方误差(LMS)算法的自适应滤波器。虽然引入自适应滤波器校准电荷再分布模数转换器在许多方面相对于传统校准方案很有优势，但是一个需要仔细考虑的问题就是相应的校准方案对模拟电路及数字电路的修改，以及随之而来的算法的校准精度，校准速度，以及模数转换器的速度，功耗，面积，输入信号范围等指标的折中。

发明内容

高速低功耗电荷再分布模数转换器(SARADC)中的DAC电容失配，降低DAC电容阵列的建立时间要求，提高ADC的速度，降低ADC的功耗。

为了达到上述目的，本发明提供了一种自适应电荷再分布模数转换器，包括：

DAC电容阵列，其包括多个比较电容和一个转换电容；在逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，在逐次逼近的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列；

开关网络，其用于将所述DAC电容阵列中的每个比较电容和转换电容连接至输入模拟信号或参考电平；

比较器，其在逐次逼近过程的第一阶段和第二阶段，用于分别比较所述第一电容阵列和第二电容阵列中的每个电容提供的参考电平与其输入信号的余差信号的大小，并根据比较结果分别输出第一输出二进制串码和第二输出二进制串码；

逻辑控制电路，其用于控制开关网络，在输入模拟信号采样过程中，将所述DAC电容阵列中的每个比较电容和转换电容连接至输入模拟信号，而在逐次逼近过程的第一阶段，从第一电容阵列最高位开始，依次将第一电容阵列中的每个电容与参考电平；在逐次逼近过程的第二阶段，从第二电容阵列最高位开始，依次将第二电容阵列中的每个电容与参考电平接通；

自适应滤波器，其在自校准过程中，根据逐次逼近过程的第一阶段和第二阶段，所述比较器输出的第一输出二进制串码和第二输出二进制串码对第一电容阵列和第二电容阵列对应的权重向量进行更新。

本发明还提供了一种自适应电荷再分布模数转换器的模数转换方法，其包括：

输入模拟信号被DAC电容阵列采样并保持，所述DAC电容阵列包括多个比较电容和一个转换电容，其中，所述共享电容阵列包括多个共享电容；

逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，并从所述第一电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与其输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第一电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

在逐次逼近过程的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列，并从所述第二电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第二电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

根据所述第一输出二进制码串、第二输出二进制码串以及第一电容阵列和第二电容阵列对应的不同权重向量，计算得到输入模拟信号的数字转换结果。

本发明还提供了一种自适应电荷再分布模数转换器的自校准方法，其包括：

输入模拟信号被DAC电容阵列采样并保持，所述DAC电容阵列包括多个比较电容和一个转换电容，其中，所述共享电容阵列包括多个共享电容；

逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，并从所述第一电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第一电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

在逐次逼近过程的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列，并从所述第二电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第二电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

根据所述第一输出二进制串码、第二输出二进制串码，更新第一电容阵列和第二电容阵列对应的不同权重向量。

上述方案中，模数转换器的工作过程不受校准过程的影响。校准过程能实时跟踪环境变化，但是不影响该模数转换器的正常工作。

附图说明

图1为本发明的自适应模数转换器的结构示意图；

图2为本发明的自适应校准流程图

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

本发明提供了一种结构简单的自适应电荷再分布模数转换器，通过引入转换电容，在冗余模数转换器及自适应滤波器的支持下，能够完成模数转换器的自适应校准。以下结合具体实施例，并参照附图，对本发明做出进一步详细说明。

如附图1所示，本发明的自适应电荷再分布模数转换器包括引入转换电容的DAC电容阵列，开关网络，采样保持电路，比较器，逻辑控制电路，寄存器，自适应滤波器。其中1是转换电容，2是比较器。所述DAC电容阵列包括并联连接的多个比较电容C_MSB，C_MSB-1，......C₂，C₁，C₀和一个转换电容C_v。所述DAC电容阵列中的每个电容的上极板连接共模电压Vcm后与比较器的第一输入端连接，下极板与开关网络连接；所述比较器2的第二输入端接地；在输入模拟信号采样阶段，所述开关网络用于将所述输入模拟信号接入至所有电容的下极板；在逐次逼近阶段，所述开关网络用于控制当前比较电容连接至Vref或-Vref，而其他未进行比较的电容连接至-Vref，此时所述当前电容或其对应的共享电容的上极板提供一输入信号的余差信号，且在比较器端提供合适的参考电平，以在比较器2中比较当前比较电容提供的参考电平和输入信号的余差信号；在逐次逼近阶段，从最高位的电容C_MsB作为当前比较电容，依次为所述比较器2提供参考电平而进行比较得到数字输出信号的二进制码相应位；所述逐次逼近过程包括第一逐次逼近过程和第二逐次逼近过程，第一逐次逼近过程中，将所述多个比较电容提供的参考电平依次与输入信号的余差信号进行比较，而在第二逐次逼近过程中，最高位的比较电容C_MSB与转换电容C_v共同提供参考电平，而其他电容不变，依次提供参考电平与输入信号的余差信号进行比较；在比较时，将当前比较电容的下极板通过开关网络连接至Vref(第二次逼近过程中当前比较电容为C_MSB时，将其与转换电容的下极板共同连接至Vref)，当比较器的比较结果为当前电容提供的参考电平大于输入信号的余差信号时，则比较器输出1，其为此次比较得到的第MSB-i位的二进制码，之后进行下一比较电容C_MSB-i-1的比较，此时与下一比较电容提供的参考电平比较的输入信号的余差信号依然是上次进行比较的输入信号的余差信号；如果比较器的比较结果为当前电容C_MSB-i提供的参考电平小于输入模拟信号时，那么比较器输出0，逻辑控制电路根据所述比较器输出的结果控制开关网络将当前比较电容的下极板连接至-Vref，并进行下一电容C_MSB-i-1或下一电容C_MSB-i-1和分配给其的共享电容C_m比较，而此时进行下一电容C_MSB-i-1或下一电容C_MSB-i-1和分配给其的共享电容C_m比较时，进行比较的输入信号为上次比较的输入信号的余差信号减去上一比较电容权重与2Vref的乘积值，当所有电容都比较完成后，第一逐次逼近过程中比较器的所有输出结果组成第一输出二进制串码D0，第二逐次逼近过程中比较器的所有输出结果组成第二输出二进制串码D1；在进行模数转换时，得到所述第一输出二进制码D0和第二输出二进制码D1后，自适应滤波器根据所述第一输出二进制码D0和第二输出二进制码D1及其它们的权重值计算加权平均值，其为当前输入模拟信号的数字转换结果；在模数转换器的校准过程中，所述自适应滤波器根据所述第一输出二进制码和第二输出二进制码以及它们相应的权重向量，迭代更新第一输出二进制码和第二输出二进制码对应的权重向量。其中，比较器所进行比较的参考电平和输入信号的余差信号是当前进行比较的电容提供的参考电平和其进行电荷再分布之后提供的输入信号，其不同于原始的输入模拟信号。

模数转换器包括引入了转换电容的DAC电容阵列；所述的转换电容具有两种工作模式：一种工作方式中保持接地(H0)，另一种工作方式中作为MSB位电容的一部分(H1)；两种工作模式下，其中，在第一逐次逼近过程中，所述转换电容工作在接地H0工作模式下，而在第二逐次逼近过程中，所述转换电容作为最高位比较电容C_MsB的一部分，工作在H1模式下。模数转换器的分辨率相等(差别可以忽略)。

转换电容的相关原理如下：

对于DAC电容阵列，设DAC电容阵列

C＝(C_v，C_MSB，C_MSB-1，......C₂，C₁，C₀)

考虑两次逼近过程中所组成的不同电容阵列：

C0＝(C_MSB，C_MSB-1，......C₂，C₁，C₀)

C1＝(C_v+C_MSB，C_MSB-1，......C₂，C₁，C₀)

相应的电容权重向量为

∑C是C0中各个电容的和。如果C_v的取值足够小而且可以区分W0和W1，可以证明C0和C1是两个分辨率相同(差别可以忽略)但电容权重向量不同的DAC电容阵列。

对于DAC电容阵列C，通过切换C_v的工作模式，能够实现C0和C1。C_v称为转换电容。H0和H1称为对应C0和C1的自适应模数转换器的两种工作模式。

上述方案中，所述的数模转换器在C0和C1不同工作模式下，电容阵列均为冗余设计，数学关系为

其中C_i是C0或C1第i位电容的值。

H0和H1两种工作模式以及(1)同时保证校准过程收敛：对同一模拟信号，通过不同的量化方案，建立电容权重向量中各个元素的代数关系；在自适应滤波器的支持下，迭代估计收敛得到电容权重向量。

如附图1所示，模数转换器的工作过程如下：

输入模拟信号被采样保持电路采样保持；

H0工作模式下，DAC电容阵列C0对采样保持电路的输出信号采样并保持；

逐次逼近及电荷再分布，完成模拟信号量化，得到输出二进制码D0；

H1工作模式下，DAC电容阵列C1对采样保持电路的输出信号采样并保持；

逐次逼近及电荷再分布，完成模拟信号量化，得到输出二进制码D1；

输出D0和D1的加权平均值(D0·W0+D1·W1)/2；

返回a。

如附图2所示，模数转换器的校准过程如下：

输入模拟信号被采样保持电路采样保持；

H0工作模式下，DAC电容阵列C0对采样保持电路的输出信号采样并保持；

逐次逼近及电荷再分布，完成模拟信号量化，得到输出二进制码D0；

H1工作模式下，DAC电容阵列C1对采样保持电路的输出信号采样并保持；

逐次逼近及电荷再分布，完成模拟信号量化，得到输出二进制码D1；

D0和D1输入自适应滤波器，更新D0和D1对应的权重系数W0和W1：

返回a。

其中，自适应滤波器的工作过程如下：

输入D0，D1和W0，W1；

计算误差函数e＝D0·W0-D1·W1；

更新电容权重向量W0和W1：

W0＝W0-u·e·D0；

W1＝W1+u·e·D1。

学习速率参数u取0.005。

本发明的自适应校准流程图如附图2所示。实际工作时，H0和H1是顺序进行的。设LSB电容的分布满足正态分布，且标准差为LSB电容值的20％，其它电容的分布也满足正态分布，且满足中心极限定理。相对于LSB电容，DAC电容阵列

C＝(20，1.85¹⁰，1.85⁹，1.85⁸，1.85⁷，1.85⁶，1.85⁵，1.85⁴，1.85³，1.85²，1.85¹，1，1)

“20”是转换电容相对于LSB电容的值。通过逻辑控制电路，在C0工作模式下，

C0＝(1.85¹⁰，1.85⁹，1.85⁸，1.85⁷，1.85⁶，1.85⁵，1.85⁴，1.85³，1.85²，1.85¹，1，1)

在C1工作模式下，

C1＝1.85¹⁰+20，1.85⁹，1.85⁸，1.85⁷，1.85⁶，1.85⁵，1.85⁴，1.85³，1.85²，1.85¹，1，1

取相应的权重向量W0和W1的初值

W0＝W1＝(1.85¹⁰，1.85⁹，1.85⁸，1.85⁷，1.85⁶，1.85⁵，1.85⁴，1.85³，1.85²，1.85¹，1，1)/∑C

∑C是C0中各个电容的和，W0和W1存放在寄存器中。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种自适应电荷再分布模数转换器，其特征在于，包括：

DAC电容阵列，其包括多个比较电容和一个转换电容；在逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，在逐次逼近的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列；

开关网络，其用于将所述DAC电容阵列中的每个比较电容和转换电容连接至输入模拟信号或参考电平；

比较器，其在逐次逼近过程的第一阶段和第二阶段，用于分别比较所述第一电容阵列和第二电容阵列中的每个电容提供的参考电平与其输入信号的余差信号的大小，并根据比较结果分别输出第一输出二进制串码和第二输出二进制串码；

逻辑控制电路，其用于控制开关网络，在输入模拟信号采样过程中，将所述DAC电容阵列中的每个比较电容和转换电容连接至输入模拟信号，而在逐次逼近过程的第一阶段，从第一电容阵列最高位开始，依次将第一电容阵列中的每个电容与参考电平接通；在逐次逼近过程的第二阶段，从第二电容阵列最高位开始，依次将第二电容阵列中的每个电容与参考电平接通；

自适应滤波器，其在自校准过程中，根据逐次逼近过程的第一阶段和第二阶段，所述比较器输出的第一输出二进制串码和第二输出二进制串码对第一电容阵列和第二电容阵列对应的权重向量进行更新。

2.如权利要求1所述的模数转换器，其中，逐次逼近过程的第一阶段和第二阶段，第一电容阵列和第二电容阵列对应的权重向量不同。

3.如权利要求2所述的模数转换器，其中，所述自适应滤波器还在模数转换过程中，根据所述第一输出二进制串码、第二输出二进制串码以及第一电容阵列和第二电容阵列对应的不同权重向量计算得到输入模拟信号的数字转换结果。

4.如权利要求3所述的模数转换器，其中，在模数转换器的自校准过程中，所述自适应滤波器根据所述第一输出二进制串码、第二输出二进制串码更新第一电容阵列和第二电容阵列对应的不同权重向量。

5.如权利要求4所述的模数转换器，其中，如下更新第一电容阵列和第二电容阵列对应的不同权重向量：

W0＝W0-u·e·D0；

W1＝W1+u·e·D1

e＝D0·W0-D1·W1

其中，所述W0、W1分别为第一电容阵列和第二电容阵列对应的不同权重向量；D0、D1分别为第一输出二进制串码和第二输出二进制串码，u为预设的学习速率参数。

6.如权利要求1-5任一项所述的模数转换器，其中，所述参考电平包括正参考电平和负参考电平，进行比较时，第一电容阵列或第二电容阵列中进行当前比较的电容连接至正参考电平，而第一电容阵列或第二电容阵列中的其他电容连接至负参考电平；如果比较结果为当前比较的电容输入信号的余差信号小于正参考电平，则逻辑控制电路控制开关网络将所述当前比较的电容连接至负参考电平，并进行下一电容的比较。

7.一种自适应电荷再分布模数转换器的模数转换方法，其包括：

输入模拟信号被DAC电容阵列采样并保持，所述DAC电容阵列包括多个比较电容和一个转换电容；

逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，并从所述第一电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与其输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第一电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

在逐次逼近过程的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列，并从所述第二电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第二电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

根据所述第一输出二进制码串、第二输出二进制码串以及第一电容阵列和第二电容阵列对应的不同权重向量，计算得到输入模拟信号的数字转换结果。

8.一种自适应电荷再分布模数转换器的自校准方法，其包括：

输入模拟信号被DAC电容阵列采样并保持，所述DAC电容阵列包括多个比较电容和一个转换电容；

逐次逼近过程的第一阶段，所述多个比较电容组成第一电容阵列，并从所述第一电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第一电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

在逐次逼近过程的第二阶段，所述多个比较电容中最高位比较电容与转换电容的组合以及其他比较电容组成第二电容阵列，并从所述第二电容阵列中最高位电容开始，依次将所述第一电容阵列中的电容连接至参考电平；比较当前提供的参考电平与输入信号的余差信号，并根据比较结果输出当前位的二进制码，在比较完第二电容阵列中的所有电容提供的参考电平后，输出第一输出二进制串码；

根据所述第一输出二进制串码、第二输出二进制串码，更新第一电容阵列和第二电容阵列对应的不同权重向量。