CN102820271A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102820271A
CN102820271A CN2012100814157A CN201210081415A CN102820271A CN 102820271 A CN102820271 A CN 102820271A CN 2012100814157 A CN2012100814157 A CN 2012100814157A CN 201210081415 A CN201210081415 A CN 201210081415A CN 102820271 A CN102820271 A CN 102820271A
Authority
CN
China
Prior art keywords
base plate
semiconductor device
interarea
insulated substrate
transfer modling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100814157A
Other languages
English (en)
Other versions
CN102820271B (zh
Inventor
上田哲也
山口义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102820271A publication Critical patent/CN102820271A/zh
Application granted granted Critical
Publication of CN102820271B publication Critical patent/CN102820271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供能防止翘曲、裂纹等缺陷并实现安装的适当化及容易化等的半导体装置。半导体装置(100)具有：基座板(120)，具有与搭载了半导体芯片等的绝缘基板接合的一个主面；传递模塑树脂(140)，以覆盖基座板(120)的一个主面、绝缘基板、半导体芯片等且使基座板（120）的另一个主面露出的方式设置。基座板（120）的线膨胀系数低于铜的线膨胀系数，传递模塑树脂（140）的线膨胀系数为16ppm/℃以下。传递模塑树脂（140）具有以基座板（120）的相对的短边中央部附近分别露出的方式被挖去的形状（142）。基座板（120）在利用传递模塑树脂（140）的被挖去的形状（142）而露出的各部分具有安装孔（122）。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别涉及适合于功率半导体装置的结构。
背景技术
<第一现有技术>
以往，已知被称为壳体型的半导体装置。在该壳体型半导体装置中，在由Cu基座板和壳体形成的箱体之中容纳有半导体芯片（例如，IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）和二极管的对）等。更具体地说，此种半导体装置具有绝缘基板（由在两面形成有金属层的绝缘性板状构件（氮化铝、氮化硅、氧化铝等）构成），在该绝缘基板的一个面的金属层（构成布线图案）上焊接有半导体芯片以及电极。并且，绝缘基板利用另一个面的金属层与Cu基座板焊接。之后，利用铝线等的连接布线进行半导体芯片等的电连接。然后，用粘接剂粘接基座板和壳体，向由Cu基座板和壳体构成的箱体内注入树脂（例如，硅胶（silicon gel）、液状环氧树脂），由此，半导体芯片等被密封。之后，在壳体外部形成与壳体内部的上述电极连接的电极。
在该结构的情况下，在将绝缘基板焊接于Cu基座板之后的冷却工序中，Cu基座板以及绝缘基板发生收缩。此外，将这样的由降温引起的收缩称为降温时收缩。在用于该降温时收缩的室温中，绝缘基板向与Cu基座板相反一侧呈凸状翘曲，朝向绝缘基板的上侧（即，搭载有半导体芯片等的一侧）作用拉伸应力。这是因为，Cu基座板的线膨胀系数（也称为线膨胀率）比绝缘基板的线膨胀系数大。具体地说，Cu的线膨胀系数为17ppm/℃，而作为构成绝缘基板的绝缘性板状构件的材料例的氮化铝的线膨胀系数为5.7ppm/℃。另外，作为绝缘性板状构件的其他材料例的氮化硅及氧化铝的线膨胀系数分别为3.2ppm/℃及6.5ppm/℃。绝缘基板及Cu基座板的尺寸越大，该翘曲就越大，根据情况，在绝缘基板上产生裂纹。
另外，若半导体芯片由于通电发热，则由于半导体芯片和连接布线的线膨胀系数之差，有时在半导体芯片和连接布线的接合部产生裂纹。产生这样的裂纹会导致该接合部的可靠性、换言之半导体装置的可靠性下降。考虑导入应力缓冲层等复杂的结构以提高接合部的可靠性。但是，结构的复杂化不符合近年来的要通过缩小半导体芯片的面积而使半导体装置小型化的要求。
<第二现有技术>
半导体芯片和连接布线的接合部的可靠性能够通过传递模塑型的半导体装置来改善。在这种半导体装置中，使用线膨胀系数比在上述壳体型中使用的液状环氧树脂等低的树脂，通过传递模塑树脂密封法来密封半导体芯片等。若采用传递模塑型，则可得到对于半导体芯片等的部件较大的粘接力。
在例如下述专利文献1中所记载的半导体装置中，在引线框的一个面焊接半导体芯片，在该引线框的另一个面焊接绝缘基板。之后，通过传递模塑法，用传递模塑树脂密封半导体芯片等。
但是，存在如下情况：半导体装置越大型化，绝缘基板就越容易由于传递模塑树脂的硬化收缩及降温时收缩而发生翘曲。若因该翘曲而在绝缘基板产生裂纹，则根据情况，不能够确保半导体装置的绝缘。
另外，在传递模塑型中，引线框的外部引线部分成为装置的端子，但是，由于外部引线部分从半导体装置的侧面突出，所以，不能简单地进行与既存产品之间的替换。
<第三现有技术>
但是，存在以下情况：在安装功率半导体装置的框体上涂敷高导热性润滑脂，在其之上载置功率半导体装置并进行螺钉紧固。高导热性润滑脂的热导率在润滑脂中比较高，但是，与金属相比非常低。因此，若高导热性润滑脂厚，则得不到功率半导体装置的充分的散热性。
考虑框体和半导体装置的相对的表面的翘曲、起伏等来决定润滑脂的涂敷厚度。另外，在安装了半导体装置之后的润滑脂的厚度也在框体和半导体装置的相对的表面的翘曲与起伏之和以上。鉴于该点，提出了减小半导体装置的翘曲的各种结构。
进而，还存在如下情况：若框体和半导体装置的相对的两个表面的翘曲、起伏等过大，则在将半导体装置螺钉紧固在框体上时，半导体装置翘曲，绝缘基板产生裂纹。对此也提出了各种结构。
在例如下述专利文献2所记载的结构中，部分模块各自的基座板在角区域具有凹部，以使彼此的凹部对接的方式相邻配置部分模块。然后，在凹部对接而成的长孔中使螺钉通过，利用该螺钉将部分模块固定在框体上。若采用该结构，则能够减小部分模块各自的安装面积，能够抑制翘曲或起伏的影响。由于相邻的部分模块共有螺钉，所以，使螺钉的个数减少。此外，若使该螺钉共有化，则为了固定n个部分模块所需的螺钉固定处为{2n+2}处。
但是，存在如下情况：由于使用相同的螺钉对相邻的部分模块进行固定，所以，由于各部分模块的翘曲、起伏等以及安装部分模块的框体的翘曲、起伏等，即使为相同的螺钉紧固量，施加在各部分模块上的轴向力也不同。在这样的情况下，不能适当地安装所有的部分模块。
现有技术文献
专利文献
专利文献1：日本特开平9－129822号公报；
专利文献2：日本特开2004－319992号公报。
根据第一现有技术（壳体型），如上所述那样，存在如下情况：在将绝缘基板焊接在Cu基座板上之后的冷却工序中，绝缘基板发生翘曲。绝缘基板及Cu基座板的尺寸越大，该翘曲就越大，根据情况，会在绝缘基板上产生裂纹。
并且，根据第一现有技术，如上述那样，还存在如下情况：由于通电时的半导体芯片的发热，在半导体芯片和连接布线的接合部产生裂纹。这样的裂纹的产生导致该接合部的可靠性下降。虽然考虑导入应力缓冲层等复杂的结构以提高接合部的可靠性，但是，由此难以满足使半导体装置小型化这样的要求。
另外，根据第二现有技术（传递模塑型），如上述那样，存在如下情况：虽然能够提高半导体芯片和连接布线的接合部的可靠性，但是，即使为传递模塑型，绝缘基板也发生翘曲。即，如上述那样，存在如下情况：伴随着半导体装置的大型化，由于传递模塑树脂的硬化收缩及降温时收缩，绝缘基板发生翘曲。若由于该翘曲而导致在绝缘基板上产生裂纹，则根据情况，不能确保半导体装置的绝缘。
进而，根据第二现有技术，如上述那样，由于引线框的外部引线部分从半导体装置的侧面突出，所以，不能简单地进行与既存产品之间的替换。
另外，根据第三现有技术（专利文献2的技术），如上述那样，存在如下情况：由于用相同的螺钉对相邻的部分模块进行固定，所以，由于各部分模块的翘曲、起伏等以及安装部分模块的框体的翘曲、起伏等，即使为相同的螺钉紧固量，施加在各部分模块上的轴向力也不同。在这样的情况下，不能适当地安装所有的部分模块。
发明内容
本发明的目的在于提供一种防止翘曲、裂纹等缺陷并且实现安装的适当化及容易化等的技术。
根据本发明的一个方式，提供一种半导体装置，其特征在于，具有：绝缘基板，具有搭载有至少一个半导体芯片以及至少一个电极的一个主面；基座板，具有与所述绝缘基板的另一个主面接合的一个主面；以及传递模塑树脂，以覆盖所述基座板的所述一个主面、所述绝缘基板、所述至少一个半导体芯片、所述至少一个电极的接合端部且使所述基座板的一个主面露出的方式设置，所述基座板的线膨胀系数低于铜的线膨胀系数，所述传递模塑树脂的线膨胀系数为16ppm/℃以下，所述传递模塑树脂具有以所述基座板的相对的短边中央部附近分别露出的方式被挖去的形状，所述基座板在利用所述传递模塑树脂的所述被挖去的形状而露出的各部分具有在厚度方向贯通该基座板的安装孔。
根据上述一个方式，基座板的线膨胀系数低于铜的线膨胀系数，传递模塑树脂的线膨胀系数为16ppm/℃以下。因此，能够减小由各种温度原因引起的翘曲，其结果是，能够防止绝缘基板出现裂纹和由该裂纹引起的绝缘破坏等。另外，若采用上述的基座板及传递模塑树脂，则能够防止构件间的界面剥离。
另外，若减小上述翘曲，则基座板和安装面的平行性提高，因此能够谋求导热性润滑脂的厚度的适当化或基座板与安装面的紧贴程度的提高，能够得到良好的热传导效率，换言之，能够得到良好的散热性。由此，能够实现适当的安装。
另外，若减小上述翘曲，即使是利用两个安装孔进行的两个部位的固定，也能够得到基座板和安装面之间的平行性，由此能够实现适当的安装。另外，固定件的数量较少即可，进而，削减固定件的个数关系到安装操作性的提高、固定件的成本削减。另外，固定部位少，从而难以发生基座板的起伏，在这一点上也能够实现适当的安装。
另外，基座板的两个安装孔分别设置在相对的短边中央部附近，即，设置在基座板的长尺寸方向的两端。通常，构件的尺寸越大，翘曲越大，鉴于这一点，该两个安装孔设置在合适的位置。因此，能够确保基座板和安装面之间的平行性，能够实现合适的安装。
另外，利用传递模塑树脂的部分地被挖去的形状使基座板的安装孔从传递模塑树脂露出。因此，能够避免传递模塑树脂和基座板的接触面积大幅度减小，换言之，能够避免传递模塑树脂和基座板之间的粘接力大幅度减小。
另外，由于基座板的安装孔没有被多个半导体装置共有，所以不会发生因多个半导体装置共有固定器而使施加于各半导体装置的轴向力不同的问题。在这一点上也能够实现是合适的安装。
本发明的目的、特征、局面以及优点通过以下详细的说明和附图会更加清楚。
附图说明
图1是例示实施方式1的半导体装置的结构的俯视图。
图2是图1中的2-2线的剖视图。
图3是图1中的3-3线的剖视图。
图4是说明基座板的收缩的剖视图。
图5是说明由于基座板的收缩而使绝缘基板产生裂纹的样子的示意图。
图6是说明传递模塑树脂的收缩的剖视图。
图7是说明由于传递模塑树脂的收缩而使绝缘基板产生裂纹的样子的示意图。
图8是例示实施方式1的半导体装置的其他结构的剖视图。
图9是图8中的用点划线包围的部分9的放大图。
图10是例示实施方式2的半导体装置的电路结构的电路图。
图11是例示实施方式2的半导体装置的结构的俯视图。
图12是例示实施方式2的半导体装置的结构的侧视图。
图13是例示比较用的半导体装置的电路结构的电路图。
图14是例示比较用的半导体装置的结构的俯视图。
图15是例示实施方式2的半导体装置的其他电路结构的电路图。
图16是例示实施方式3的半导体装置的结构的剖视图。
图17是例示实施方式3的半导体装置的结构的剖视图。
图18是图16中的用点划线包围的部分18的放大图。
图19是说明实施方式4的树脂厚度的剖视图。
图20是说明实施方式4的树脂厚度的曲线图。
其中，附图标记说明如下：
100、100B、100C 半导体装置（半导体单元）
102、102B 绝缘基板
110 半导体芯片
112 电极
120、120C 基座板
122安装孔
124 接合区域
126 周边区域
140 传递模塑树脂
142 被挖去的形状
200、200B 半导体装置
202 电路单元
212 外部壳体
t 树脂厚度。
具体实施方式
虽然在实施方式中例示适用于例如马达的驱动控制的功率半导体装置，但是，以下的说明不限定于功率半导体装置。
<实施方式1>
在图1中示出了例示实施方式1的半导体装置100的结构的俯视图，在图2中例示了图1中2-2线的剖视图，在图3中例示了图1中3-3线的剖视图。此外，以下，与将图1称为俯视图匹配地规定半导体装置100的上下方向。在该情况下，图2及图3的上下方向原样地对应于半导体装置100的上下方向。另外，以下有时也将半导体装置100的上下方向表现为厚度方向。
半导体装置100包括绝缘基板102。在图示的例子中，绝缘基板102包括：绝缘性板状构件104；金属层106，形成在绝缘性板状构件104的一个主面（在此为上主面）上；金属层108，形成在绝缘性板状构件104的另一个主面（在此为下主面）上。
上主面侧的金属层106在平面视图中形成为预定的布线图案（省略图示），因此，以下有时也将该金属层106称为布线图案106。下主面侧的金属层108的平面视图形状是任意的，该金属层108例如整个面地形成在预定的区域内。绝缘性板状构件104例如由陶瓷（例示了氮化铝、氮化硅、氧化铝）等绝缘材料构成，金属层106、108例如由铜等金属材料构成。
作为电路部件的例子的半导体芯片110及电极112利用焊料114接合于布线图案106。即，半导体芯片110及电极112搭载在绝缘基板102的一个主面（在此为上主面）上。以构成预定的电路的方式利用铝线等连接布线116将半导体芯片110及电极112连接到预定的部位。此外，半导体芯片110、电极112及连接布线116的数量不限定于图示的例子。
在此，例示了在半导体芯片110中组入IGBT等的功率半导体元件的情况。半导体芯片110可以将硅（Si）作为基板来构成，也可以将带隙比硅宽的宽带隙（wide-gap）半导体（碳化硅（SiC）、氮化镓（GaN）类材料等）作为基板来构成。
宽带隙半导体在耐电压性高、允许电流密度高等特性上适合于功率半导体元件。另外，根据这些特性，与利用硅基板的情况相比，能够使半导体芯片110小型化，其结果是，能够使半导体装置100小型化。此外，既可以全部的半导体芯片110利用宽带隙半导体的基板，也可以仅一部分半导体芯片110利用宽带隙半导体的基板。
在下主面侧的金属层108上利用焊料130接合有基座板120。即，绝缘基板102的另一个主面（在此为下主面）与基座板120的一个主面（在此为上主面）接合。在此，基座板120的一个主面及另一个主面（在此为下主面）都为平坦面（即，没有阶梯差的平面）。此外，基座板120、绝缘基板102、半导体芯片110的层叠方向处于半导体装置100的上下方向（换言之，厚度方向）。
基座板120具有在平面视图（plan view）中能够容纳绝缘基板102的尺寸、形状，在该平面视图中，绝缘基板102以不从基座板120伸出的方式配置。在此，例示了基座板120的平面视图形状即主面的形状为长方形的情况。此外，以下在基座板120中也将与主面的短边相连的侧面（换言之，在基座板120的短尺寸方向延伸的侧面）称为短侧面，将与主面的长边相连的侧面（换言之，在基座板120的长尺寸方向延伸的侧面）称为长侧面。
基座板120作为散热板发挥功能，因此由导热性高的材料构成。虽然能够采用例如铜（Cu）、AlSiC、CuMo等，但是，如后述那样，优选线膨胀系数比Cu小的材料、例如AlSiC、CuMo等。
如在图1及图3中所例示的那样，基座板120具有两个在厚度方向贯通基座板120的安装孔122。换言之，各安装孔122在基座板120的两个主面间沿着与该主面正交的方向形成。在用螺栓将半导体装置100固定在安装位置（例如预定的框体、散热器等）时，为了使螺栓通过而利用安装孔122。安装孔122可以具有螺纹槽，也可以不具有螺纹槽。此外，虽然列举螺栓作为固定件的一个例子，但是，也能够利用螺钉等其他固定件。
两个安装孔122分别设置在基座板120中的主面的相对的短边的中央部附近（换言之，相对的短侧面的中央部附近）。此时，两个安装孔122夹着基座板120的中心点在基座板120的长尺寸方向上排列。
绝缘基板102上的半导体芯片110等利用传递模塑树脂140来密封。更具体地说，传递模塑树脂140覆盖绝缘基板102、半导体芯片110、电极112的接合端部（与绝缘基板102接合的一侧的端部）、连接布线116。另外，传递模塑树脂140覆盖基座板120的上主面（但是安装孔122露出），不覆盖基座板120的下主面（即，该下主面从树脂140露出）。此外，在图示的例子中，传递模塑树脂140从基座板120的上主面到达至侧面（短侧面及长侧面），但是，也能够采用树脂140未在基座板的侧面上形成的形状。
在此，电极112在与绝缘基板102正交的方向延伸，电极112的下部（即，接合端部）埋设在传递模塑树脂140内，电极112的上部从传递模塑树脂140的上表面（位于绝缘基板102的上主面的上方的面）突出。因此，与如第二现有技术那样外部引线从传递模塑树脂的侧面突出的结构不同，半导体装置100容易与壳体型的既存产品替换。
传递模塑树脂140具有在上视图（top view）（换言之，平面视图。参照图1）中包围基座板120的大致长方形，但是，如图1及图3所示，传递模塑树脂140以不堵塞基座板120的安装孔122的方式形成。更具体地说，传递模塑树脂140避开安装孔122的内部及上方、基座板120的上主面及短侧面中的安装孔122附近的区域来形成。
因此，如图1所例示，传递模塑树脂140在安装孔122的附近具有被挖去的形状，以使安装孔122露出。该被挖去的形状142到达至传递模塑树脂140的上表面。被挖去的形状142能够通过例如传递模塑树脂140的成型模具的形状设计来形成。
半导体装置100将基座板120的下主面（换言之，露出主面）朝向安装位置（例如预定的框体、散热器等）配置，利用在安装孔122中通过的螺栓固定在安装位置。此时，在基座板120的露出主面和安装位置的表面（即，安装面）中的一个或两个上涂敷导热性润滑脂。此外，在半导体装置100的发热量小的情况下，也能够省略导热性润滑脂的涂敷。
在此，对基座板120的材料进行说明。
在图4中例示出半导体装置100的制造过程中的结构的剖视图。具体地说，在图4中例示了将半导体芯片110、基座板120等焊接在绝缘基板102上之后的制造中间品（换言之，中间体）96。此外，图4与图3相对应。
在焊接工序之后进行冷却工序，但是，在该冷却工序中，制造中间品96的基座板120发生收缩。此外，将这样的由降温引起的收缩称为降温时收缩。图4中的箭头150示意地表示基座板120的降温时收缩。
由于基座板120与绝缘基板102（更具体的说是绝缘性板状构件104）的线膨胀系数不同，所以，基座板120和绝缘基板102的接合体相对于温度（换言之是热）示出了与所谓双金属结构（bimetallic structure）类似的举动。具体地说，在基座板120的线膨胀系数比绝缘性板状构件104的膨胀系数高的情况下，由于基座板120的降温时收缩，如图5的示意图所示，该基座板120向绝缘基板102侧呈凸状翘曲。由于该翘曲，在绝缘性板状构件104中产生拉伸应力152。其结果是，存在在绝缘性板状构件104上产生裂纹154的情况。在图5中例示了在绝缘性板状构件104的上主面在布线图案106的最外边缘部附近产生裂纹154的情况。
鉴于这一点，优选基座板120由线膨胀系数更低的材料构成。例如，Cu的线膨胀系数约为17ppm/℃，AlSiC的线膨胀系数约为7.5ppm/℃，CuMo的线膨胀系数约为7.5ppm/℃，因此，在该例子中，与Cu相比，AlSiC及CuMo能够降低基座板120的上述翘曲。若对此进行一般化，则由线膨胀系数与以往多用于基座板的Cu的线膨胀系数相比更小的材料构成基座板120，由此，能够防止绝缘基板102发生裂纹，进而防止由该裂纹引起的绝缘破坏等。特别是，伴随着基座板的大型化，该翘曲变大，因此线膨胀系数小的基座板120也适合大型化。
基座板120及绝缘基板102的翘曲不仅仅由上述的制造工序中的降温时收缩引起。即使在制造后的半导体装置100中，由于例如通电导致的发热及线膨胀系数的不同，也存在基座板120及绝缘基板102发生翘曲的情况。但是，若采用线膨胀系数低的基座板120，则即使在制造后也能够得到与上述同样的效果。
接下来，对传递模塑树脂140的材料进行说明。
下述的表1为针对在绝缘基板102（更具体的说是绝缘性板状构件104）和传递模塑树脂140之间的界面处的剥离以及在基座板120和传递模塑树脂140之间的界面处的剥离汇总应力分析的结果的表。在表1中，作为基座板120的材料，例示了AlSiC及Cu，作为传递模塑树脂140的线膨胀系数，例示了10ppm/℃、13ppm/℃及16ppm/℃。
[表1]
在界面剥离方向上作用的应力值（将剥离发生临界应力设为100％的相对值）
。
在表1中用百分比所记载的指标值表示在界面剥离方向上作用的应力的大小。更具体地说，将产生剥离的临界应力（以下，也称为剥离发生临界应力）的值设为100%而对在界面剥离方向上作用的应力的值（根据使用了半导体装置100的结构模型的分析来求出）进行相对表示的值，是表1中的指标值。例如，在该指标值为100%的情况下，表示与剥离发生临界应力相当的应力作用于界面而存在产生剥离的可能性。另外，例如比100%大的指标值表示由于超过剥离发生临界应力的应力而产生剥离。即，该指标值越小，界面剥离的可能性就越小，从而更优选。
根据表1可知，即使在上述两种界面的任一种界面，AlSiC制的基座板120的上述指标值都比Cu制的基座板120的上述指标值小。即，AlSiC制的基座板120在上述两种界面的任一种中都难以引起剥离。根据表1的观点，对于基座板120来说，可以说与Cu相比优选由AlSiC构成。此外，CuMo也得到与AlSiC同样的趋势。
另外，根据表1可知，传递模塑树脂140的线膨胀系数越小，上述指标值就越小，在上述两种界面中的任一种界面中都难以引起剥离。进而，在模拟了在市场的冷热疲劳的试验（所谓的热循环试验）的结果是，确认了特别是在传递模塑树脂140的线膨胀系数为16ppm/℃以下的情况下，在上述两种界面中的任一种界面都能够减少应力，几乎不发生界面剥离。
特别是，在将宽带隙半导体作为基板构成半导体芯片110的情况下，优选半导体装置100的结构。其原因在于，宽带隙半导体制的半导体芯片110与硅制的半导体芯片110相比能够进行高温动作。更具体地说，其原因在于，在这样的高温动作中，热循环的温度差大，在基座板120和传递模塑树脂140的界面以及绝缘基板102和传递模塑树脂140的界面等处的应力容易增大。
在此，在图6中例示出传递模塑后的制造中间品98的结构的剖视图。此外，图6对应于图4及图3。传递模塑树脂140伴随着硬化而发生收缩，并且，伴随着从模具温度（例如，170~180℃）向室温的冷却（降温）而发生收缩。图6中的箭头160示意地表示了传递模塑树脂140的该收缩。如图7的示意图所示，传递模塑树脂140的收缩能够成为使绝缘基板102朝向基座板120侧呈凸状翘曲的原因。由于该翘曲，在绝缘性板状构件104中产生拉伸应力162，其结果是，有时在绝缘性板状构件104的基座板侧主面产生裂纹164。
但是，若采用线膨胀系数为16ppm/℃以下的传递模塑树脂140，则能够抑制上述收缩160而减少绝缘性板状构件104的翘曲。其结果是，能够防止绝缘基板102产生裂纹，进而防止由该裂纹引起的绝缘破坏等。特别是，在采用了利用传递模塑树脂进行的密封的半导体装置中，装置越大型化，上述的硬化收缩及降温时收缩就变得越大，鉴于这一点，线膨胀系数为16ppm/℃以下的传递模塑树脂140也适合于大型化。
基座板120及绝缘基板102的翘曲不仅仅由上述的制造工序中的传递模塑树脂140的硬化收缩及降温时收缩引起。即使在制造后的半导体装置100中，也存在基座板120及绝缘基板102由于例如通电导致的发热及线膨胀系数的不同而发生翘曲的情况。但是，若采用线膨胀系数为16ppm/℃以下的传递模塑树脂140，则在制造后也能够得到与上述同样的效果。
此外，若利用线膨胀系数为16ppm/℃以下的传递模塑树脂140减小绝缘基板102的翘曲，则与绝缘基板102接合的基座板120的翘曲也减小。另外，如上述那样通过减小基座板120自身的线膨胀系数，能够减小基座板120的翘曲。基座板120的翘曲减小，由此，基座板120的下主面（即，露出主面）与安装面的平行性提高。因此，能够减小在基座板120的露出主面和安装面之间设置的导热性润滑脂的厚度的面内不匀。因此，能够利用均匀且适当厚度的导热性润滑脂得到良好的热传导效率，其结果是，能够得到良好的散热性。即，能够实现适当的安装。
此外，即使在未利用导热性润滑脂的情况下，基座板120的露出主面和安装面之间的平行性的提高也使该两个面的紧贴程度得到提高。因此，能够得到良好的散热性，能够实现适当的安装。
一般地，在基座板的翘曲大的情况下，为了得到基座板的露出主面和安装面之间的平行性，用很多螺栓等进行固定。相对于此，根据半导体装置100，由于基座板120的翘曲被抑制，所以，即便是利用两个安装孔122进行的两个部位的固定，也能够确保基座板120的露出主面和安装面之间的平行性。即，能够实现适当的安装。因此，螺栓的数量较少即可，进而，削减螺栓个数会使安装操作性提高、削减螺栓的成本。
另外，一般来说，固定部位越多，在由于通电时的发热而引起基座板膨胀的情况下，就越容易在基座板上产生起伏，其结果是，基座板的露出主面和安装面之间的平行性降低。相对于此，对于半导体装置100的基座板120来说，除了线膨胀系数低以外，在两个部位固定，所以基座板120难以产生起伏。因此，即使在使用时也能够保持适当的安装状态。
另外，基座板120的两个安装孔122分别设置在相对的短边中央部附近，即，设置在基座板120的长尺寸方向的两端。一般来说，鉴于构件的尺寸越大翘曲量越大这一点，该两个安装孔122设置在适合与制造时残留的翘曲及因通电时的发热而产生的翘曲对抗的位置。因此，能够确保基座板120的露出主面和安装面之间的平行性，实现适当的安装状态。
另外，以安装孔122露出的方式设置传递模塑树脂140。因此，与基座板120不具有安装孔122的情况相比，传递模塑树脂140和基座板120的接触面积（换言之，粘接面积）减少。但是，若采用传递模塑树脂140，则由于部分地被挖去的形状142而使安装孔122露出，所以，上述的接触面积的减少被抑制。因此，能够避免传递模塑树脂140和基座板120之间的粘接力的大幅度下降。
另外，基座板120的安装孔122未被多个半导体装置100共有，所以，也不存在多个半导体装置100共有安装的螺栓的情况。因此，不会如用相同的螺钉来固定相邻的部分模块的第三现有技术（专利文献2的技术）那样发生施加在各部分模块上的轴向力不同的状况。在这点上也能够实现适当的安装。
但是，若由于传递模塑树脂140的硬化收缩及降温时收缩而使绝缘基板102向下侧呈凸状翘曲，则在布线图案106的最外边缘部的正下方附近容易产生裂纹164（参照图7）。其原因在于，由于绝缘基板102的翘曲，由绝缘性板状构件104和布线图案106所引起的拉伸应力在布线图案106的最外边缘部的正下方附近最大。
在图8中例示能够防止这样的裂纹164的结构。此外，图8与图3相对应。另外，在图9中示出图8中的用点划线包围的部分9的放大图。在图8及图9中例示的半导体装置100B具有在上述半导体装置100（参照图3等）中将绝缘基板102变更为绝缘基板102B的结构。半导体装置100B的其他结构基本上与上述半导体装置100相同。
如图8及图9所例示，就绝缘基板102B而言，下主面侧的金属层108与上主面侧的布线图案106相比向外侧（换言之，向绝缘性板状构件104的边缘侧）扩展。由此，布线图案106的最外边缘部的正下方附近被金属层108覆盖。因此，能够缓和下主面侧（即，基座板120侧）的拉伸应力，能够防止裂纹164。
另外，由于扩大下主面侧的金属层108的形成范围，即使在往往包含在使用条件中的低温环境（例如，－40℃）中，也能够防止裂纹的产生，能够得到高的可靠性。
<实施方式2>
在图10中例示了实施方式2的半导体装置200的电路结构图，在图11及图12中例示了半导体装置200的俯视图及侧视图。如在图10中所例示的那样，半导体装置200具有三个电路单元202，这些电路单元202分别由实施方式1的半导体装置100构成。此外，也能够由在实施方式1中例示的其他半导体装置100B（参照图8及图9）构成各电路单元202。以下有时也将半导体装置100、100B分别称为半导体单元100、100B。
首先，参照图10来说明半导体装置200的电路例。如上述那样，半导体装置200具有三个电路单元202。在此，例示了三个电路单元202为相同的电路结构的情况，但是，并不限定于此例。另外，半导体装置200所包含的电路单元202的数量也可以为两个或四个以上。
各电路单元202具有IGBT170、172和二极管174、176。IGBT170、172串联连接在高电位侧端子P（也称为P侧端子）和低电位侧端子N（也称为N侧端子）之间，二极管174与IGBT170反向并联连接，二极管176与IGBT172反向并联连接。此外，二极管174、176为所谓的续流二极管。
更具体地说，IGBT170的集电极与高电位侧端子P连接，IGBT170的发射极与IGBT172的集电极连接，IGBT172的发射极与低电位侧端子N连接。进而，二极管174的阴极与IGBT170的集电极连接，二极管174的阳极与IGBT170的发射极连接。同样地，二极管176的阴极以及阳极分别与IGBT172的集电极以及发射极连接。输出端子连接到高电位侧IGBT170的发射极、换言之低电位侧IGBT172的集电极。此外，与该输出端子对应地将上述端子P、N称为输入端子。
在图10的例子中，以能够独立地控制总计6个IGBT170、172的栅极定时（gate timing）的方式构成。更具体地说，在6个IGBT170、172之间，栅极（换言之，控制端子）彼此未连接。因此，以例如三个电路单元202的输出的相位彼此错开的方式对IGBT170、172的栅极定时进行控制，由此，半导体装置200能够输出3相的输出（例如，3相交流）。在图10的例子中，将一个电路单元202分配为U相输出，将另一个电路单元202分配为V相输出，将剩余的一个电路单元202分配为W相输出。
此外，半导体装置200也可以内置未图示的要素、例如栅极驱动电路、保护电路等。
如上述那样，在半导体装置200中，三个电路单元202分别由实施方式1的半导体装置100（即，半导体单元100）构成。即，半导体装置200具有三个半导体单元100。
在图11及图12的例子中，三个半导体单元100以传递模塑树脂140的长侧面彼此相对的方式在一个方向（在图11及图12中为横向）排列。另外，如图11所例示的那样，三个半导体单元100以传递模塑树脂140的短侧面载置在同一平面上的方式排列。另外，如图12所例示的那样，三个半导体单元100以基座板120的露出主面载置在同一平面S上的方式排列。相邻的半导体单元100在例如相对的长侧面用粘接剂固定。
如上述那样排列的三个半导体单元100容纳在外部壳体212内，与外部壳体212一体化。三个半导体单元100例如用粘接剂固定于外部壳体212。但是，如图12所示，外部壳体212未覆盖各半导体单元100的基座板120的露出主面，并且，外部壳体212呈不妨碍各半导体单元100的基座板120的露出主面与安装面（参照图12的平面S）接触的形状。
此外，在图11及图12中简略图示了外部壳体212，外部壳体212的形状不限定于图11及图12的例子。另外，虽然图12中例示了在外部壳体212内在传递模塑树脂140上存在间隙的情况，但是，传递模塑树脂140的上表面也可以与壳体212的内表面接触。
如图11所例示的那样，外部壳体212在上表面具有电极214及安装孔216。此外，在图12中省略了电极214等的图示。
电极214对应于半导体单元100的电极112（参照图1等）而设置，由在壳体内部与电极112连接的构件或者电极112中的向壳体外部突出的部分构成。此外，也可以在壳体212的上表面设置未图示的其他电极例如上述端子P、N（参照图10）。
外部壳体212的安装孔216对应于半导体单元100的安装孔122（参照图1等）而设置。即，对各半导体单元100设置有两个安装孔216。对应的安装孔216、122处于同心状。因此，在呈同心状排列的两个安装孔216、122中插入螺栓，由此，能够用该螺栓将半导体装置200固定在安装位置。
在此，在图13及图14中例示出用于与上述半导体装置200进行比较的半导体装置200Z的电路结构图及俯视图。虽然半导体装置200Z的整体的电路结构与上述半导体装置200的电路结构相同，但是，在比较用半导体装置200Z中，三个电路单元202组入在单一的半导体单元100Z内。更具体地说，在半导体单元100Z中，在单一的基座板120Z上接合有单一的绝缘基板（省略图示，相当于绝缘基板102），在该单一的绝缘基板上搭载有电路部件，电路部件以及单一的绝缘基板被传递模塑树脂140Z密封。此外，为了进行比较，在半导体装置200Z、200中，外部壳体212相同。
通过比较图14和图11可知，比较用半导体装置200Z的单一的基座板120Z具有上述半导体装置200的三个基座板120的存在区域的整体的尺寸以及形状。另外，单一的基座板120Z与壳体212的6个安装孔216对应地具有6个安装孔（省略图示。相当于基座板120的安装孔122）。
在该情况下，比较用半导体装置200Z的单一的基座板120Z的露出主面（即，与安装面相对的下主面）的面积与上述半导体装置200的三个基座板120的露出主面的总计面积大致相等。换言之，上述半导体装置200的各基座板120的露出主面的面积大致为比较用半导体装置200Z的单一的基座板120Z的露出主面的面积的1/3。因此，若采用小的基座板120，则与比较用的单一的基座板120Z相比，能够减小翘曲。
另外，如上述那样，各基座板120利用两个安装孔122在两个部位被固定，相对于此，比较用的单一的基板120Z在六个部位被固定。因此，按每个半导体单元100设置的基座板120能够减小由固定引起的露出主面的起伏。
其结果是，若采用具有分割为三个的半导体单元100的半导体装置200，则能够得到基座板120的露出主面和安装面的较高的平行性。因此，能够减少基座板120和安装面之间所设置的导热性润滑脂的厚度不匀。因此，利用均匀且适当厚度的导热性润滑脂，能够得到良好的热传导效率，换言之，能够得到良好的散热性。即，能够实现适当的安装。即使在未利用导热性润滑脂的情况下，由于基座板120的露出主面和安装面的较高的紧贴程度，也能够得到良好的散热性，能够实现适当的安装。
此外，关于半导体单元100的在实施方式1中已说明的其他各种效果在半导体装置200中也可得到。
在图15中例示实施方式2的其他半导体装置200B的电路结构图。虽然该半导体装置200B具有基本上与上述半导体装置200同样的电路结构及装置结构，但是，以各电路单元202的输出为同相位的方式对IGBT170、172的栅极定时进行控制。鉴于该同相输出，在本半导体装置200B中，上述半导体装置200的输出端子U、V、W都称为输出端子A。
更具体地说，在图15的例子中，各电路单元202的IGBT170的栅极共同地连接。因此，向总计三个IGBT170输入相同的栅极信号，由此，总计三个IGBT170以相同的栅极定时来控制。同样地，各电路单元202的IGBT172的栅极共同地连接，由此，总计三个IGBT172以相同的栅极定时来控制。
此外，IGBT170的相互连接也可以在外部壳体212的外部实现，或者也可以在外部壳体212的内部实现。关于IGBT172的相互连接也是同样的。
根据半导体装置200B，三个电路单元202在输入端子P、N之间并联连接，这些单元202以同相进行输出动作。因此，与仅利用一个电路单元202的结构相比，能够提供大容量的装置。
另外，由于半导体装置200B具有与上述半导体装置200同样的结构（参照图11及图12），所以，能够得到与上述半导体装置200同样的效果。
此外，并联连接的电路单元202、换言之半导体单元100的个数不限定于三个。另外，也能够采用半导体单元100B。
<实施方式3>
在图16及图17中示出了例示有实施方式3的半导体装置100C的结构的剖视图。图16与图2相对应，图17与图3相对应。另外，在图18中示出了图16中的用点划线包围的部分18的放大图。在图16～图18中例示的半导体装置100C具有在实施方式1中例示的半导体装置100（参照图2、图3等）中将基座板120变更为基座板120C的结构。半导体装置100C的其他结构基本上与上述半导体装置100相同。
虽然基座板120C由与上述基座板120同样的材料构成，但是，基座板120C的上主面（即，绝缘基板102侧的主面）具有阶梯差，在这一点上与上述基座板120不同。此外，基座板120C的下主面（即，露出主面）与上述基座板120同样地是没有阶梯差的平坦面。
具体地说，基座板120C的上主面包括处于与绝缘基板102的接合范围的接合区域124和接合区域124的周边的区域126，周边区域126与接合区域124相比位于该基座板120C的下主面侧。换言之，周边区域126与接合区域124相比后退。因此，在基座板120C中，与接合区域124下的部分相比，周边区域126下的部分较薄。此外，在图16～图18的例子中，两区域124、126的边界部分为倾斜面，但是，该边界部分也可以为例如垂直面。
在此，在半导体装置100C、100的任意一个中，绝缘基板102的下主面侧的金属层108都未到达绝缘性板状构件104的边缘。因此，绝缘性板状构件104中的周边部分都未与基座板120、120C接合，在绝缘性板状构件104的该周边部分与基座板120、120C之间存在间隙。该间隙能够因基座板120C的采用而扩展，若利用这样开得较宽的间隙，则传递模塑树脂140容易在该间隙内蔓延。即，在绝缘基板102下能够更可靠地填充传递模塑树脂140。由于树脂140的未填充部位成为应力集中的原因，所以，利用可靠的树脂填充，能够防止这样的应力集中。其结果是，能够防止由应力集中引起的裂纹。
另外，由于上述间隙的扩大，在绝缘基板102下填充的传递模塑树脂140的量增加。由此，在传递模塑树脂140由于硬化及冷却（降温）而收缩时，将绝缘基板102的周边部分向下侧即基座板120C侧拉伸的力增加。若该力增加，则能够减少如下情况：伴随着绝缘基板102上的传递模塑树脂140收缩，绝缘基板102向基座板120C侧呈凸状翘曲。其结果是，能够防止绝缘基板102发生裂纹。
此外，半导体装置100的在实施方式1中已说明的其他各种效果在半导体装置100C中也能得到。另外，基座板120C也能够应用于半导体装置100B（参照图8及图9）。另外，也能够将采用了基座板120C的半导体装置100C等作为半导体单元来构成半导体装置200、200B。
<实施方式4>
在实施方式4中，对传递模塑树脂140的厚度、特别是绝缘基板102上的厚度进行说明。在此，举出实施方式3的半导体装置100C作为例子，但是，对其他半导体装置100等也能适用以下的说明。
如图19的剖视图所示，将传递模塑树脂140中的绝缘基板102上的部分的厚度设为t。此外，在图19的例子中，将绝缘基板102上的树脂厚度t作为绝缘性板状构件104的上主面和传递模塑树脂140的上表面之间的尺寸来图示。其中，与绝缘性板状构件104相比，布线图案106充分薄，所以，也可以将布线图案106的上表面和传递模塑树脂140的上表面之间的尺寸作为该树脂厚度t来把握。
当绝缘基板102上的树脂厚度t厚时，由于在市场的冷热疲劳，有可能发生基座板120C和传递模塑树脂140之间的界面剥离、绝缘基板102和传递模塑树脂140之间的界面剥离、或绝缘基板102出现裂纹。
为了防止出现这样的界面剥离及裂纹，优选绝缘基板102上的树脂厚度t为5mm以下。由此，能够抑制因传递模塑树脂140和基座板120C等的线膨胀系数之差而产生的翘曲、应力等。其结果是，能够防止上述那样的界面剥离以及裂纹。
在图20中示出表示绝缘基板102上的树脂厚度t和绝缘基板102与传递模塑树脂140的界面的应力的关系的图表。绝缘基板102和传递模塑树脂140的界面的应力通过使用了半导体装置100C的结构模型的分析来求出。将对该分析值用上述剥离发生临界应力（发生剥离的临界应力）进行标准化后的值、即利用{利用分析得到的应力值}/{剥离发生临界应力}这样的计算式求出的值作为“应力比”，在图表的纵轴示出。
此外，鉴于应力比的上述计算式，图20的图表中的应力比和上述表1中的指标值是同义的，例如图20中的应力比=1对应于表1中的指标值=100%。因此，图20的应力比越小，界面剥离的可能性越小，更加优选。
根据图20可知，在绝缘基板102上的树脂厚度t为5mm以下的情况下，应力比为1以下。也就是说，通过使绝缘基板102上的树脂厚度t为5mm以下，由此，能够防止界面剥离。
另一方面，当绝缘基板102上的树脂厚度t薄时，由于在市场的冷热疲劳，有可能在传递模塑树脂140中产生裂纹。
为了防止这样的裂纹，优选绝缘基板102上的树脂厚度t为3mm以上。由此，能够抑制因传递模塑树脂140和基座板120C等的线膨胀系数之差产生的应力等。其结果是，能够防止传递模塑树脂140发生裂纹。
另外，若绝缘基板102上的树脂厚度t为3mm以上，则能够确保鉴于半导体芯片110的厚度、布线116的高度等的必要的厚度。因此，能够防止由裂纹以外的原因引起的可靠性下降。另外，根据例如半导体装置100C的配置空间等，能够在3mm≤t≤5mm的范围内谋求半导体装置100C的薄型化。
虽然对本发明进行了详细说明，但是，上述的说明在所有方面都是例示，本发明并不限于此。应该理解为在不脱离本发明的范围的情况下能够想到未例示的无数的变形例。

Claims (9)

1.一种半导体装置，其特征在于，具有：
绝缘基板，具有搭载有至少一个半导体芯片以及至少一个电极的一个主面；
基座板，具有与所述绝缘基板的另一个主面接合的一个主面；以及
传递模塑树脂，以覆盖所述基座板的所述一个主面、所述绝缘基板、所述至少一个半导体芯片、所述至少一个电极的接合端部并且使所述基座板的另一个主面露出的方式设置，
所述基座板的线膨胀系数低于铜的线膨胀系数，所述传递模塑树脂的线膨胀系数为16ppm/℃以下，
所述传递模塑树脂具有以所述基座板的相对的短边中央部附近分别露出的方式被挖去的形状，
所述基座板在利用所述传递模塑树脂的所述被挖去的形状而露出的各部分具有在厚度方向贯通该基座板的安装孔。
2.一种半导体装置，其特征在于，具有：
多个电路单元；以及
外部壳体，容纳所述多个电路单元，
所述多个电路单元分别由权利要求1所述的半导体装置构成，由此，在所述多个电路单元的每一个中设置有所述基座板。
3.如权利要求1所述的半导体装置，其特征在于，
所述基座板的所述一个主面具有：
接合区域，处于与所述绝缘基板接合的接合范围；以及
周边区域，与所述接合区域相比位于该基座板的所述另一个主面的一侧。
4.如权利要求1所述的半导体装置，其特征在于，
所述传递模塑树脂中的所述绝缘基板的所述一个主面上的部分的厚度为5mm以下。
5.如权利要求1所述的半导体装置，其特征在于，
所述传递模塑树脂中的所述绝缘基板的所述一个主面上的部分的厚度为3mm以上。
6.如权利要求1所述的半导体装置，其特征在于，
所述至少一个半导体芯片包括将宽带隙半导体作为基板而构成的半导体芯片。
7.如权利要求1所述的半导体装置，其特征在于，
所述至少一个电极包括从位于所述绝缘基板的所述一个主面的上方的所述传递模塑树脂的上表面突出的电极。
8.如权利要求2所述的半导体装置，其特征在于，
所述多个电路单元以能够进行不同的相位的输出的方式构成。
9.如权利要求2所述的半导体装置，其特征在于，
所述多个电路单元以能够进行相同的相位的输出的方式构成。
CN201210081415.7A 2011-06-09 2012-03-26 半导体装置 Active CN102820271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011129261A JP5602095B2 (ja) 2011-06-09 2011-06-09 半導体装置
JP2011-129261 2011-06-09

Publications (2)

Publication Number Publication Date
CN102820271A true CN102820271A (zh) 2012-12-12
CN102820271B CN102820271B (zh) 2015-04-08

Family

ID=47292483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210081415.7A Active CN102820271B (zh) 2011-06-09 2012-03-26 半导体装置

Country Status (4)

Country Link
US (1) US9029994B2 (zh)
JP (1) JP5602095B2 (zh)
CN (1) CN102820271B (zh)
DE (1) DE102012206596B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置
CN105405815A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置及其制造方法
CN107437509A (zh) * 2016-05-26 2017-12-05 三菱电机株式会社 半导体装置及其制造方法
JP2018125353A (ja) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置
CN109585385A (zh) * 2017-09-29 2019-04-05 三菱电机株式会社 半导体装置
CN110531226A (zh) * 2018-05-24 2019-12-03 三菱电机株式会社 绝缘基板的检查方法、检查装置
CN110858577A (zh) * 2018-08-22 2020-03-03 丰田自动车株式会社 半导体装置
CN113808782A (zh) * 2020-06-16 2021-12-17 三菱电机株式会社 电气设备布线部件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4293714A3 (en) 2012-09-20 2024-02-28 Rohm Co., Ltd. Power semiconductor device module
CN105190874B (zh) 2013-05-09 2018-05-18 三菱电机株式会社 半导体模块及半导体装置
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
WO2015025447A1 (ja) * 2013-08-23 2015-02-26 富士電機株式会社 半導体装置
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN104201116B (zh) 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
JP6320331B2 (ja) * 2015-03-16 2018-05-09 三菱電機株式会社 電力用半導体装置
JP2017135144A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 半導体モジュール
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package
JP7031172B2 (ja) * 2017-08-24 2022-03-08 富士電機株式会社 半導体装置
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
KR102496483B1 (ko) * 2017-11-23 2023-02-06 삼성전자주식회사 아발란치 광검출기 및 이를 포함하는 이미지 센서
JP6906654B2 (ja) * 2018-06-05 2021-07-21 三菱電機株式会社 半導体装置およびその製造方法
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
US20220262700A1 (en) * 2019-12-10 2022-08-18 Mitsubishi Electric Corporation Semiconductor package
WO2022058426A1 (en) * 2020-09-17 2022-03-24 Hitachi Energy Switzerland Ag Power module and method for producing a power module
JP7352753B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
JP7352754B2 (ja) 2020-10-14 2023-09-28 ローム株式会社 半導体モジュール
WO2022080122A1 (ja) 2020-10-14 2022-04-21 ローム株式会社 半導体モジュール
WO2022219934A1 (ja) * 2021-04-12 2022-10-20 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US20050012190A1 (en) * 2003-04-10 2005-01-20 Semikron Elektronik Gmbh Modular power semiconductor module
CN101030570A (zh) * 2006-03-03 2007-09-05 三菱电机株式会社 半导体装置
US20100133684A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module and manufacturing method thereof
CN102005419A (zh) * 2009-08-27 2011-04-06 三菱电机株式会社 功率用半导体装置及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
US5559373A (en) * 1994-12-21 1996-09-24 Solid State Devices, Inc. Hermetically sealed surface mount diode package
JP3429921B2 (ja) 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3522975B2 (ja) 1996-06-11 2004-04-26 株式会社東芝 半導体装置
JP3491481B2 (ja) 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JPH11204693A (ja) 1998-01-14 1999-07-30 Fuji Electric Co Ltd 半導体装置
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP3864130B2 (ja) * 2002-10-10 2006-12-27 三菱電機株式会社 電力用半導体装置
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
JP4515298B2 (ja) * 2005-03-22 2010-07-28 富士フイルム株式会社 レーザー装置の組立方法
JP2006332291A (ja) * 2005-05-25 2006-12-07 Keihin Corp パワードライブユニット
EP1761114A3 (en) * 2005-08-31 2009-09-16 Kabushiki Kaisha Toyota Jidoshokki Circuit board
US7429790B2 (en) 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
DE102006045939B4 (de) * 2006-09-28 2021-06-02 Infineon Technologies Ag Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität
US7755185B2 (en) * 2006-09-29 2010-07-13 Infineon Technologies Ag Arrangement for cooling a power semiconductor module
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP5167963B2 (ja) * 2007-11-02 2013-03-21 大日本印刷株式会社 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
JP5071405B2 (ja) * 2009-02-13 2012-11-14 三菱電機株式会社 電力用半導体装置
JP5511515B2 (ja) * 2010-05-31 2014-06-04 株式会社日立製作所 電力変換装置
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
US20050012190A1 (en) * 2003-04-10 2005-01-20 Semikron Elektronik Gmbh Modular power semiconductor module
CN101030570A (zh) * 2006-03-03 2007-09-05 三菱电机株式会社 半导体装置
US20100133684A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module and manufacturing method thereof
CN102005419A (zh) * 2009-08-27 2011-04-06 三菱电机株式会社 功率用半导体装置及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置
CN104701306B (zh) * 2013-12-06 2018-05-29 丰田自动车株式会社 半导体装置
CN105405815B (zh) * 2014-09-10 2018-06-22 三菱电机株式会社 半导体装置及其制造方法
CN105405815A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置及其制造方法
CN107437509B (zh) * 2016-05-26 2021-07-06 三菱电机株式会社 半导体装置及其制造方法
CN107437509A (zh) * 2016-05-26 2017-12-05 三菱电机株式会社 半导体装置及其制造方法
JP2018125353A (ja) * 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置
CN109585385A (zh) * 2017-09-29 2019-04-05 三菱电机株式会社 半导体装置
CN109585385B (zh) * 2017-09-29 2022-12-09 三菱电机株式会社 半导体装置
CN110531226A (zh) * 2018-05-24 2019-12-03 三菱电机株式会社 绝缘基板的检查方法、检查装置
CN110531226B (zh) * 2018-05-24 2021-09-14 三菱电机株式会社 绝缘基板的检查方法、检查装置
CN110858577A (zh) * 2018-08-22 2020-03-03 丰田自动车株式会社 半导体装置
CN110858577B (zh) * 2018-08-22 2023-03-21 株式会社电装 半导体装置
CN113808782A (zh) * 2020-06-16 2021-12-17 三菱电机株式会社 电气设备布线部件

Also Published As

Publication number Publication date
JP2012256746A (ja) 2012-12-27
CN102820271B (zh) 2015-04-08
DE102012206596A1 (de) 2013-01-03
US20120313252A1 (en) 2012-12-13
JP5602095B2 (ja) 2014-10-08
US9029994B2 (en) 2015-05-12
DE102012206596B4 (de) 2017-11-16

Similar Documents

Publication Publication Date Title
CN102820271A (zh) 半导体装置
JP6765469B2 (ja) パワーモジュール半導体装置
US7671462B2 (en) Power semiconductor device
CN108231714B (zh) 一种功率模块及其制作方法
TW201003886A (en) Semiconductor device
JP2011086889A (ja) 半導体装置およびその製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
EP3648159B1 (en) Semiconductor package and method of fabricating a semiconductor package
EP3026700B1 (en) Power module and manufacturing method thereof
US20120235293A1 (en) Semiconductor device including a base plate
US20070096297A1 (en) RF power transistor package
JP3643525B2 (ja) インバータ装置
EP3460840B1 (en) Devices for attaching and sealing a semiconductor cooling structure
US20150130042A1 (en) Semiconductor module with radiation fins
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
CN105103286A (zh) 半导体模块
CN113097155A (zh) 一种芯片导热模块及其制备方法
US11121055B2 (en) Leadframe spacer for double-sided power module
JP5899680B2 (ja) パワー半導体モジュール
JPH08213547A (ja) 半導体装置
WO2002099878A1 (en) Power semiconductor module
CN104952815B (zh) 半导体模块以及半导体模块的制造方法
CN209708964U (zh) 一种功率模块及电子设备
CN212970226U (zh) 一种主功率板封装一体化结构及电焊机
WO2023004661A1 (en) Semiconductor arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant