JP2018125353A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018125353A
JP2018125353A JP2017014673A JP2017014673A JP2018125353A JP 2018125353 A JP2018125353 A JP 2018125353A JP 2017014673 A JP2017014673 A JP 2017014673A JP 2017014673 A JP2017014673 A JP 2017014673A JP 2018125353 A JP2018125353 A JP 2018125353A
Authority
JP
Japan
Prior art keywords
resin package
heat
cooler
diode elements
transistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017014673A
Other languages
English (en)
Other versions
JP6665804B2 (ja
Inventor
裕孝 大野
Hirotaka Ono
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017014673A priority Critical patent/JP6665804B2/ja
Publication of JP2018125353A publication Critical patent/JP2018125353A/ja
Application granted granted Critical
Publication of JP6665804B2 publication Critical patent/JP6665804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本明細書は、樹脂パッケージや放熱板の外形を変更せずにグリス抜けを抑える技術を提供する。【解決手段】本明細書が開示する半導体装置は、トランジスタ素子11と、トランジスタ素子11と逆並列に接続されている複数のダイオード素子12a、12bと、樹脂パッケージ10と、伝熱グリス層16と、冷却器3bを備える。樹脂パッケージ10は、半導体素子11、12a、12bを封止しているとともに、一側面に放熱板13a、13bが露出している。冷却器3bは、樹脂パッケージ10の放熱板13bを含む一側面に対向している。伝熱グリス層16は、樹脂パッケージ10の一側面と冷却器3bの間に挟まれている。樹脂パッケージ10と冷却器3bは、それらの積層方向の両側から荷重を受けて伝熱グリス層16を介して密着している。上記した一側面の法線方向から見たときに、半導体素子11、12a、12bは放熱板13a、13bと重なるように配置されているとともに、複数のダイオードがトランジスタ素子11を挟むように配置されている。【選択図】図3

Description

本明細書が開示する技術は、スイッチング素子を封止した樹脂パッケージと冷却器が間に伝熱グリス層を挟んで密着している半導体装置に関する。
スイッチング素子を封止した樹脂パッケージと冷却器が伝熱グリスを挟んで密着している半導体装置が知られている(例えば特許文献1−3)。特許文献1−3の半導体装置は、いずれも、電力変換器の主要部品として用いられており、スイッチング素子は、いわゆるパワー半導体素子と呼ばれる大電流用のデバイスであり発熱量が大きい。樹脂パッケージの内部のスイッチング素子の熱を冷却器に効率よく伝えるため、樹脂パッケージの冷却器と対向する一側面には放熱板が露出している。特許文献1−3の半導体装置は、複数の樹脂パッケージと複数の冷却器が一つずつ交互に積層されており、複数の樹脂パッケージと複数の冷却器の積層体は、積層方向の両側から荷重を受け、伝熱グリスを挟んで樹脂パッケージと冷却器が密着している。樹脂パッケージは、放熱板が露出した一側面を冷却器に密着させている。なお、特許文献1−3に開示されている半導体装置は、内部を冷媒が流れる冷却器と樹脂パッケージの間に絶縁板が挟まれており、冷却器と絶縁板の間、及び、絶縁板と樹脂パッケージの間に夫々伝熱グリス層が挟まれている。絶縁板が樹脂パッケージの熱を吸収し、その絶縁板の熱を冷却器が吸収する。それゆえ、本明細書では、そのような態様の場合は絶縁板を冷却器の一部とみなす。また、特許文献3に開示された樹脂パッケージでは、放熱板を含む一側面を平面視したときに、トランジスタ(スイッチング素子)とダイオードが隣り合うように配置されている。トランジスタとダイオードは、樹脂パッケージの中で逆並列に接続されている。ダイオードは、トランジスタの逆方向へ電流を流すバイパス路を提供する。トランジスタとダイオードの逆並列回路は、インバータや電圧コンバータなどの電力変換回路で良く使われる構成である。
スイッチング素子の発熱によって放熱板が熱変形を起こすと伝熱グリスが冷却器と樹脂パッケージの間から押し出されてしまう場合がある。スイッチング素子が冷えると放熱板の変形も元に戻るが、伝熱グリスの一部が元の位置まで戻らず、気泡が生じてしまうおそれがある。そのような現象を以下では「グリス抜け」と称する。特許文献1の半導体装置では、放熱板の冷却器と対向する面に閉ループ状の凸部(凸条)を設け、その閉ループの中に伝熱グリスを閉じ込める。特許文献2、3の半導体装置では、樹脂パッケージの冷却器と対向する面(対向面)を平面視したときにスイッチング素子を囲むように対向面に溝を設ける。溝にグリスが留まり、グリス抜けを抑えることができる。
特開2015−208113号公報 特開2016−152323号公報 特開2016−111075号公報
特許文献1−3に開示された半導体装置は、いずれも、樹脂パッケージあるいは放熱板に凸部あるいは溝を設けるなど、樹脂パッケージや放熱板の外形に変更を加える必要がある。本明細書は、樹脂パッケージや放熱板の外形を変更せずにグリス抜けを抑える技術を提供する。
本明細書が開示する半導体装置は、スイッチング素子と、複数のダイオード素子と、樹脂パッケージと、伝熱グリス層と、冷却器を備える。複数のダイオード素子は、スイッチング素子と逆並列に接続されている。樹脂パッケージは、スイッチング素子と複数のダイオード素子を封止しているとともに、一側面に放熱板が露出している。冷却器は、樹脂パッケージの放熱板を含む一側面に対向している。伝熱グリス層は、樹脂パッケージの一側面(放熱板が露出している面)と冷却器の間に挟まれている。樹脂パッケージと冷却器は、それらの積層方向の両側から荷重を受けて伝熱グリス層を介して密着している。上記した一側面の法線方向から見たときに、スイッチング素子と複数のダイオード素子は放熱板と重なるように配置されているとともに、複数のダイオード素子がスイッチング素子を挟むように、あるいは、囲むように配置されている。
本明細書が開示する半導体装置は、まず、スイッチング素子の逆方向に電流を流すダイオード素子を複数用意し、一つ当たりの発熱量を抑える。素子の発熱量が減ると、放熱板のダイオード素子と対向する部位の熱変形量が小さくなる。そして、放熱板を平面視したときに発熱量の大きいスイッチング素子を放熱板の中央部分に配置し、スイッチング素子を挟むように(あるいは囲むように)、1個当たりの発熱量の小さいダイオード素子を配置する。上記の構成によれば、スイッチング素子と複数のダイオード素子が発熱したときに放熱板の端に近い領域における放熱板の熱変形を小さくすることができる。それゆえ、放熱板が熱変形したとき、放熱板を平面視したときの放熱板の外側へはみ出るグリスの量を抑えることができる。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
実施例の半導体装置の斜視図である。 図1の半導体装置の等価回路図である。 図1の半導体装置を放熱板の法線方向から見た図である。 図3のIV―IV線に沿った半導体装置の断面図である。 樹脂パッケージの断面図である。 第1変形例の半導体装置を表面から見た図である。 第2変形例の半導体装置を表面から見た図である。
図面を参照して半導体装置2を説明する。図1は、半導体装置2の斜視図である。半導体装置2は、樹脂パッケージ10と2つの冷却器3a、3bが積層されたユニットである。図1では、理解を助けるために、半導体装置2の冷却器3aが分離され、樹脂パッケージ10内に封止されている3個の半導体素子が点線で示されている。また、図示を省略しているが、半導体装置2は、樹脂パッケージ10と冷却器3a、3bの積層方向の両側から荷重を受けている。3個の半導体素子は、具体的には、1個のトランジスタ素子11と、2個のダイオード素子12a、12bである。冷却器3a、3bを通る冷媒により、半導体素子は冷却される。また、樹脂パッケージ10の冷却器3aと当接する側面には、放熱板13aが露出しており、一方、図示を省略しているが、樹脂パッケージ10の冷却器3bと当接する側面には、放熱板13aと対向する範囲で別の放熱板(後に図4で図示される放熱板13b)が露出している。さらに、樹脂パッケージ10の上面(図中Z軸の正方向を向く面)からは2本の電極端子14a、14bが伸びており、下面(図中Z軸の負方向を向く面)からは制御端子15が伸びている。なお、樹脂パッケージ10と冷却器3a、3bの間にはグリスが塗布されているが、図1ではグリスの図示は省略している。
図2は、半導体装置2の等価回路図である。符号111は、図1のトランジスタ素子11に対応するトランジスタを示しており、符号112a、112bは、夫々、図1のダイオード素子12a、12bに対応するダイオードを示している。図2に示すように、トランジスタ111(トランジスタ素子11)とダイオード112a、112b(ダイオード素子12a、12b)は、逆並列に接続されている。逆並列回路の高電位側と低電位側の端子が夫々、図1の電極端子14a、14bに対応する。なお、図1の制御端子15は、トランジスタ素子11のゲートに接続されているゲート端子や、樹脂パッケージ10の内部に埋設されている温度センサ(不図示)につながっている端子などである。
半導体装置2の等価回路では、一つのトランジスタ111に2個のダイオード112a、112bが逆並列に接続されている。2個のダイオード112a、112bは、トランジスタ111の逆方向に電流を流すバイパス路を形成する。トランジスタ111の逆方向に電流を流すダイオード112a、112bは、還流ダイオードと呼ばれることがある。図2の回路は、インバータや電圧コンバータなどの電力変換回路でよく使われる。大電流が流れる回路では、素子の発熱量が大きい。図2の等価回路で表される半導体装置2では、還流ダイオードとして2個のダイオード素子12a、12bを並列に接続している。それゆえ、ダイオード素子1個当たりに流れる電流が半減し、その発熱量が抑えられる。即ち、図2の等価回路で表される半導体装置2では、トランジスタ素子11に比較してダイオード素子12a、12bの夫々の発熱量を抑えることができる。
図3は、図1の半導体装置2を、樹脂パッケージ10の冷却器3a(3b)との対向面の法線方向(X軸方向)から見た図である。ここで、対向面は、放熱板13aを含む面である。なお、図3では、図面手前側の冷却器3aは図示を省略した。破線16は、樹脂パッケージ10と冷却器3bの間に挟まれている伝熱グリス層を示している。図3では、図面手前側に位置する冷却器3aと樹脂パッケージ10との間の伝熱グリス層の図示は省略した。図3に示すように、トランジスタ素子11と2個のダイオード素子12a、12bは、樹脂パッケージ10を放熱板13aの法線方向からみたときに放熱板13aと重なるように配置されている。また、樹脂パッケージ10を放熱板13aの法線方向からみたときに、トランジスタ素子11は、放熱板13aの中央部に配置され、2個のダイオード素子12a、12bはトランジスタ素子11を挟むように配置されている。
続いて、樹脂パッケージ10と冷却器3bの間に塗布されている伝熱グリス層16について説明する。図4は、図3のIV―IV線に沿った断面図である。図4においても、樹脂パッケージ10の上側に冷却器3aと伝熱グリス層が存在するが、それらの図示は省略した。先に述べたように、樹脂パッケージ10と冷却器3b(及び冷却器3a)は、それらの積層方向(図中X軸方向)の両側から荷重を受けている。それゆえ、樹脂パッケージ10と冷却器3b(及び冷却器3a)は、伝熱グリス層16を挟んで密着している。伝熱グリス層16は、冷却器3bと放熱板13bが対向する範囲よりも大きい範囲に延在する。3個の半導体素子から発生する熱は、放熱板13bと伝熱グリス層16を介して、冷却器3bに吸収される。荷重によって樹脂パッケージ10(放熱板13b)と冷却器3bが密着していることによって、より高い伝熱効果が得られる。図示を省略しているが、樹脂パッケージ10の反対側には別の伝熱グリス層を挟んで冷却器3aが積層されており、樹脂パッケージ10の内部の半導体素子の熱は、冷却器3aにも吸収される。樹脂パッケージ10は、その両面から冷却されるので、内部の半導体素子の冷却効率が良い。
図4に示すように、トランジスタ素子11は、平坦なチップである。トランジスタ素子11の一方の平坦面(図中の上面)には、エミッタ電極が露出しており、他方の平坦面(図中の下面)にはコレクタ電極が露出している。エミッタ電極は放熱板13aと接合されており、コレクタ電極は放熱板13bと接合されている。エミッタ電極は、スペーサ17を介して放熱板13aと接合されている。ダイオード素子12a、12bも平坦なチップであり、一方の平坦面(図中の上面)にはアノード電極が露出しており、他方の平坦面(図中の下面)にはカソード電極が露出している。カソード電極は放熱板13bと接合されており、アノード電極はスペーサ18a(18b)を介して放熱板13aと接合されている。図1の電極端子14a、14bは、夫々、樹脂パッケージ10の内部で放熱板13a、13bと導通している。放熱板13a、13bは、半導体素子の電極と樹脂パッケージ10の外へ延びている電極端子14a、14bを導通させる導電部材の役割を兼ねている。
図5を参照して上記した半導体素子の配置の効果を説明する。樹脂パッケージ10の内部の半導体素子(トランジスタ素子11、ダイオード素子12a、12b)は、電流が流れると発熱する。半導体素子の発熱により、放熱板13a、13bは面外変形する。放熱板13a(13b)は、半導体素子と対向する範囲で変形量が大きくなり、半導体素子から離れるに従って変形量は小さくなる。先に述べたように、ダイオード素子12a、12bの発熱量はトランジスタ素子11の発熱量よりも小さい。従って、トランジスタ素子11と対向する範囲で放熱板13a、13bの変形量は最も大きくなる。図5は、樹脂パッケージ10を、半導体素子(トランジスタ素子11及びダイオード素子12a、12b)を通る平面でカットした断面図である。放熱板13bの下に示す破線P1、P2、P3は、夫々トランジスタ素子11、ダイオード素子12a、12bの発熱による放熱板13bの熱変形を模式的に示している。破線P1は、トランジスタ素子11に対向する領域であってトランジスタ素子11の発熱による変形(変形形状P1)を示している。破線P2、P3は、夫々、ダイオード素子12a、12bに対向する領域であってダイオード素子12a、12bの発熱による変形(変形形状P2、P3)を示している。ダイオード素子12a、12bの発熱量に比べ、トランジスタ素子11は発熱量が大きい。さらに、ダイオード素子12a、12bの放熱板13bと当接する面の面積に比べ、トランジスタ素子11の放熱板13bと当接する面の面積は大きい。そのため、トランジスタ素子11の発熱による変形形状P1は、ダイオード素子12a、12bの発熱による変形形状P2、P3よりも大きくなる。また、ダイオード素子12aとダイオード素子12bは同様の構造を有するため、2個のダイオード素子12a、12bの発熱量は同じであり、変形形状P2と変形形状P3は同じ大きさとなる。放熱板13bの面外変化量H1、H2は、3個の半導体素子の発熱によって生じる変形形状P1、P2、P3の高さを示す。具体的には、変化量H1は、変形形状P1の最高点までの高さを示し、変化量H2は、変形形状P2、P3の最高点までの高さを示す。上記のように、変形形状P1は、変形形状P2、P3よりも大きいため、変化量H1も変化量H2より大きい。
本実施例では、2個のダイオード素子12a、12bをトランジスタ素子11に接続することにより、1個のダイオード素子を接続する場合と比べ、ダイオード素子の1個当たりの発熱量を抑えることができる。また、本実施例では、トランジスタ素子11を、放熱板13bの法線方向からみたときに放熱板13bの中央部分に配置し、トランジスタ素子11を挟むように2個のダイオード素子12a、12bを配置する。これにより、変形形状P1よりも小さい変形形状P2、P3を生じるダイオード素子12a、12bが放熱板13bの端に近い領域に配置されるため、放熱板13bの端に近い領域における放熱板13bの熱変形を小さくできる。それゆえ、放熱板13bが熱変形したときに、放熱板13bをその法線方向からみたときの放熱板13bの外側へ伝熱グリス層16のグリスがはみ出るのを抑えることができる。即ち、グリス抜けを抑制することができる。
また、本実施例では、発熱量の大きいトランジスタ素子11を放熱板13bの中央部に配置することで、トランジスタ素子11が放熱板13bの端に近い領域に配置される場合と比べ、効率よく放熱板13bの全体に熱を伝導できる。これにより、半導体装置2の放熱性能を向上することができる。さらに、上記のようにトランジスタ素子11は、比較的大きい変形形状P1を有する。そのため、従来構造のようにトランジスタ素子11が放熱板13bの端に近い領域に配置される場合には、トランジスタ素子11から放熱板13bの端部までの距離が短いため、放熱板13bの熱変形によってグリス抜けが起きやすい。これに対し、本実施例では、トランジスタ素子11が放熱板13bの中央部に配置される。それゆえ、放熱板13bが熱変形したとしても、トランジスタ素子11から放熱板13bの端部までの距離が長いため、グリス抜けを防ぐことができる。
(変形例)ダイオード素子の数は2個に限られず、3個以上のダイオード素子がトランジスタ素子11を囲むように配置されてもよい。図6(第1の変形例)は、樹脂パッケージ110に4個の半導体素子が封止された半導体装置を放熱板の法線方向から見た図である。3個のダイオード素子52a、52b、52cが、トランジスタ素子11を三方から囲むように配置されている。また、図7(第2の変形例)では、樹脂パッケージ210に封止された4個のダイオード素子62a、62b、62c、62dが、トランジスタ素子11を四方から囲むように配置されている。ダイオード素子を増やすことで、ダイオード素子の1個当たりの発熱量をさらに抑えることができる。これにより、グリス抜けをさらに抑制し得る。
実施例で説明した技術に関する留意点を述べる。実施例のトランジスタ素子11が「スイッチング素子」の一例に相当する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
3a、3b:冷却器
10、110、210:樹脂パッケージ
11:トランジスタ素子
12a、12a、112a、112b、52a、52b、52c、62a、62b、62c、62d:ダイオード素子
13a、13b:放熱板
14a、14b:電極端子
15:制御端子
16:伝熱グリス層
17、18a、18b:スペーサ
H1、H2:変化量
P1、P2、P3:変形形状

Claims (1)

  1. スイッチング素子と、
    前記スイッチング素子と逆並列に接続されている複数のダイオード素子と、
    前記スイッチング素子と複数の前記ダイオード素子を封止しているとともに、一側面に放熱板が露出している樹脂パッケージと、
    前記樹脂パッケージの前記放熱板を含む前記一側面に対向している冷却器と、
    前記一側面と前記冷却器の間に挟まれている伝熱グリス層と、
    を備えており、
    前記樹脂パッケージと前記冷却器は、それらの積層方向の両側から荷重を受けて前記伝熱グリス層を挟んで密着しており、
    前記一側面の法線方向から見たときに、前記スイッチング素子と複数の前記ダイオード素子は前記放熱板と重なるように配置されているとともに、複数の前記ダイオード素子が前記スイッチング素子を挟むように、あるいは、囲むように配置されている、半導体装置。
JP2017014673A 2017-01-30 2017-01-30 半導体装置 Active JP6665804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017014673A JP6665804B2 (ja) 2017-01-30 2017-01-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017014673A JP6665804B2 (ja) 2017-01-30 2017-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2018125353A true JP2018125353A (ja) 2018-08-09
JP6665804B2 JP6665804B2 (ja) 2020-03-13

Family

ID=63110459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017014673A Active JP6665804B2 (ja) 2017-01-30 2017-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JP6665804B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068786A (ja) * 2019-10-21 2021-04-30 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
JP2014090179A (ja) * 2013-11-20 2014-05-15 Hitachi Ltd フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
JP2016054220A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
US20120313252A1 (en) * 2011-06-09 2012-12-13 Mitsubishi Electric Corporation Semiconductor device
JP2012256746A (ja) * 2011-06-09 2012-12-27 Mitsubishi Electric Corp 半導体装置
JP2015043645A (ja) * 2013-08-26 2015-03-05 カルソニックカンセイ株式会社 半導体装置
JP2014090179A (ja) * 2013-11-20 2014-05-15 Hitachi Ltd フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置
JP2016054220A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068786A (ja) * 2019-10-21 2021-04-30 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP6665804B2 (ja) 2020-03-13

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP5407198B2 (ja) 電力変換装置のパワーモジュール
JP7151361B2 (ja) 半導体装置
JP4803241B2 (ja) 半導体モジュール
JP6286543B2 (ja) パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法
JP4531087B2 (ja) 電力用半導体装置
JPWO2012108048A1 (ja) 電力変換装置
WO2013018811A1 (ja) パワー半導体モジュール
JP6423731B2 (ja) 半導体モジュール
JP2019033226A (ja) 半導体装置
JP2018195694A (ja) 電力変換器
Wang et al. Thermal design of a dual sided cooled power semiconductor module for hybrid and electric vehicles
JP6286541B2 (ja) パワーモジュール装置及び電力変換装置
JP6590952B2 (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP6665804B2 (ja) 半導体装置
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JP6469604B2 (ja) 絶縁基板及び絶縁基板を備える電力変換装置
JP2019047591A (ja) 電力変換装置
JP7196761B2 (ja) 半導体装置
JP2014096412A (ja) 半導体モジュール
JP6266544B2 (ja) インバータモジュール
JP2015053775A (ja) 半導体電力変換装置
JP2014072385A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R151 Written notification of patent or utility model registration

Ref document number: 6665804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250