CN102005419A - 功率用半导体装置及其制造方法 - Google Patents

功率用半导体装置及其制造方法 Download PDF

Info

Publication number
CN102005419A
CN102005419A CN2010102688111A CN201010268811A CN102005419A CN 102005419 A CN102005419 A CN 102005419A CN 2010102688111 A CN2010102688111 A CN 2010102688111A CN 201010268811 A CN201010268811 A CN 201010268811A CN 102005419 A CN102005419 A CN 102005419A
Authority
CN
China
Prior art keywords
power semiconductor
sleeve
semiconductor apparatus
electrode terminal
integral type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102688111A
Other languages
English (en)
Other versions
CN102005419B (zh
Inventor
冈诚次
山口义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102005419A publication Critical patent/CN102005419A/zh
Application granted granted Critical
Publication of CN102005419B publication Critical patent/CN102005419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种无需严格管理内部部件或模具的尺寸的电极向上露出结构的功率用半导体装置及其制造方法。本发明的功率用半导体装置具有：绝缘基板(1)；电路图案(6)，形成在绝缘基板(1)上表面；功率用半导体(7)，形成在电路图案(6)上；多个金属制插座电极端子(8)，直立形成在电路图案(6)或功率用半导体(7)上，并且，与外部端子导通；一体式树脂制套筒(10)，分别从上部与多个金属制插座电极端子(8)嵌合的两端开口的多个套筒部(9)成为一体；模塑树脂(16)，覆盖绝缘基板(1)、电路图案(6)、功率用半导体(7)、电极端子(8)、一体式树脂制套筒(10)。

Description

功率用半导体装置及其制造方法
技术领域
本发明涉及传递模塑(transfer-molding)型的功率用半导体装置及其制造方法，尤其涉及将向上露出电极用金属插座电极端子以相对绝缘基板直立的方式配置的功率用半导体装置及其制造方法。
背景技术
从制造成本或生产性等角度考虑，一般的半导体封装多是通过利用传递模塑成形(传递成形)进行的树脂密封来形成的。在传递成形中，树脂组成物(模塑树脂)根据需要通过高频加热被熔融，并填充到保持为高温的金属模具内部的空洞(模腔(cavity))内。金属模具一般包括上模具和与其组合的下模具，模腔由上模具和下模具的内壁规定。在模塑树脂的填充和其后进行的模塑树脂的加压中采用柱塞，模塑树脂在加热熔融并填充到模腔内后被硬化。在进行了合模的状态下向模腔填充模塑树脂后，通过公知的方法，制造出利用模塑树脂进行树脂密封后的半导体装置。
在传递模塑成形中，在合模时，以引线框为代表的金属性电极端子在与上下模具接触的状态下被夹持，从而在树脂密封后金属性电极端子也露出到树脂外部。在此所说的金属制电极端子，在传递模塑成形后露出到封装外部，与封装外部电连接。一般地，在使用引线框作为金属制电极端子的情况下，端子从由模塑树脂成形的封装的侧面周边形成为外部端子。但是，从将多个封装高密度地安装在印刷电路板上，使系统以及半导体装置小型化的角度考虑，最好不使金属制电极端子在封装侧面(与绝缘基板的表面平行的方向)露出，而在封装上表面(与绝缘基板的表面垂直的方向)露出。
在专利文献1中，公开了金属制电极端子在封装侧面方向露出的结构，在专利文献2中，公开了金属制电极端子在封装上表面方向露出的结构。
专利文献1：日本特开平08-204064号公报
专利文献2：日本特开2007-184315号公报
在传递模塑型的功率用半导体装置中，在将电极端子露出到模塑树脂上表面(与绝缘基板的表面垂直的方向)的情况下，电极端子直立安装在绝缘基板上。电极端子的一端与电路图案或半导体元件的电极接合，而另一端需要露出到模塑树脂的外部。因而，在半导体装置利用上模具和下模具被合模时，金属制电极端子的不与绝缘基板接合的端部需要接触到模具的内壁。
但是，当从绝缘基板至金属制电极端子的顶端的总厚度大于模腔内部的纵向距离时，存在因合模导致内部部件受到损伤的问题。另一方面，当上述总厚度小于模腔内部的双向距离时，在合模时金属制电极端子的另一端没有接触到模具的内壁。这样一来，在注入模塑树脂后，金属制电极端子不露出到模塑树脂的外部，存在无法连接外部端子的问题。
为了避免这样的问题，需要严格管理作为内部部件的绝缘基板或功率用半导体、金属性电极端子、焊料或模具的尺寸精度，从而成为制造成本增加或生产率的下降的原因。
另外，在以从模塑树脂的上部露出的方式形成金属制电极端子的情况下，与从模塑树脂的侧面露出的情况相比，由于能够在同一面上接近配置电极，所以，能够实现电极配置的高密度化，从而有利于功率用半导体装置的小型化。尽管如此，当金属制电极端子间的沿面距离变得过小时，产生沿面放电，因而更进一步的小型化受到沿面距离的制约。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种不需要严格管理内部部件或模具的尺寸的电极向上露出结构的功率用半导体装置及其制造方法。
进而，本本发明提供一种通过增大金属制电极端子之间的沿面距离从而能够实现小型化的功率用半导体装置及其制造方法。
本发明的功率用半导体装置具有：绝缘基板；电路图案，形成在绝缘基板上表面；功率用半导体，形成在电路图案上；多个电极端子，直立形成在电路图案或功率用半导体上，与外部端子导通；一体式树脂制套筒，分别从上部与多个电极端子嵌合的两端开口的多个套筒部成为一体；密封树脂，覆盖绝缘基板、电路图案、功率用半导体、电极端子、一体式树脂制套筒。
另外，本发明的功率用半导体装置的制造方法，其特征在于，包括：工序(a)，准备树脂密封前的功率用半导体装置，该树脂密封前的功率用半导体装置具有绝缘基板、在绝缘基板上表面形成的电路图案、在电路图案上形成的功率用半导体、直立形成在电路图案或功率用半导体上并且与外部端子导通的多个电极端子；工序(b)，将在多个电极端子的伸长方向的两端具有开口部的多个套筒部成为一体的一体式树脂制套筒，以套筒部与电极端子嵌合的方式设置；工序(c)，进行模具的合模，由此，对一体式树脂制套筒施加向下方的力，将套筒部向电极端子压入；工序(d)，在套筒部的上表面与模具的内壁接触的状态下，在模具的空洞(模腔)中填充模塑树脂；工序(e)，在模塑树脂硬化后卸下模具。
本发明的功率用半导体装置具有分别从上部与多个电极端子嵌合的两端开口的多个套筒部成为一体的一体式树脂制套筒。由此，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
另外，本发明的功率用半导体装置的制造方法包括：工序(b)，将在多个电极端子的伸长方向的两端具有开口部的多个套筒部成为一体的一体式树脂制套筒，以套筒部与电极端子嵌合的方式设置；工序(c)，进行模具的合模，由此，对一体式树脂制套筒施加向下方的力，将套筒部向电极端子压入；工序(d)，在套筒部的上表面与模具的内壁接触的状态下，在模具的空洞(模腔)中填充模塑树脂。这样，在使一体式树脂制套筒与模具接触进行合模后，填充树脂，从而即使不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
附图说明
图1是第一实施方式的功率用半导体装置的剖视图。
图2是第一实施方式的一体式树脂制套筒的结构图。
图3是第一实施方式的一体式树脂制套筒的鸟瞰图。
图4是第一实施方式的一体式树脂制套筒的结构图。
图5是金属制插座电极端子和套筒部的结构图。
图6是表示第一实施方式的功率用半导体装置的制造工序的图。
图7是表示第一实施方式的功率用半导体装置的制造工序的图。
图8是表示第一实施方式的功率用半导体装置的制造工序的图。
图9是表示第一实施方式的功率用半导体装置的制造工序的图。
图10是第二实施方式的功率用半导体装置的剖视图。
图11是第二实施方式的一体式树脂制套筒的剖视图。
图12是第二实施方式的一体式树脂制套筒的变形例的剖视图。
图13是第二实施方式的一体式树脂制套筒的变形例的剖视图。
图14是第二实施方式的一体式树脂制套筒的变形例的剖视图。
图15是第二实施方式的一体式树脂制套筒的变形例的剖视图。
图16是第二实施方式的一体式树脂制套筒的变形例的鸟瞰图。
图17是一体式树脂制套筒和金属制插座电极端子的接合部分的放大图。
图18是表示第二实施方式的功率用半导体装置的制造工序的图。
图19是表示第二实施方式的功率用半导体装置的制造工序的图。
图20是表示第二实施方式的功率用半导体装置的制造工序的图。
图21是表示第二实施方式的功率用半导体装置的制造工序的图。
图22是第三实施方式的功率用半导体装置的剖视图。
其中，附图标记说明如下：
1绝缘基板、2底板、3陶瓷基板、4焊料、5绝缘性热传导片、6电路图案部、7功率用半导体、8金属制插座电极端子、9套筒部、10一体式树脂制套筒、11流道(runner)部、12树脂平板、16模塑树脂、17上模具、18下模具、19模腔、22引线接合。
具体实施方式
(第一实施方式)
<结构>
图1是表示第一实施方式的功率用半导体装置的剖视图的一例。第一实施方式的功率用半导体装置具有：形成有电路图案6的绝缘基板1、在绝缘基板1的电路图案6上形成的功率用半导体7以及金属制插座电极端子8、与金属制插座电极端子8嵌合的一体式树脂制套筒10。
绝缘基板1包括底板2、隔着焊料4形成在底板2上的陶瓷基板3。底板2作为用于促进来自功率用半导体7等的散热的散热器发挥功能，其背面从模塑树脂16露出。作为材料，例如，使用Al、Cu、AlSiC、Cu-Mo等。
即，其特征为：绝缘基板1为多层结构，其最下层为金属制的底板，底板的背面从模塑树脂16露出。由此，促进功率用半导体7等的散热。
在陶瓷基板3上形成有电路图案6，在电路图案6上利用焊料4等接合有功率用半导体7或片式电阻(chip resistor)等部件。功率用半导体7之间或功率用半导体7和电路图案6之间利用引线接合22进行连接。在本实施方式中，功率用半导体7是由硅材料构成的IGBT(Insulated Gate Bipolar Transistor)或二极管等。进而，在电路图案6上以相对绝缘基板1直立的方式利用焊料4接合有金属制插座电极端子8。这些构成部件被传递模塑树脂16密封。
在图1中，金属制插座电极端子8直立接合在陶瓷基板3的电路图案6上，但是，也可以接合在功率用半导体7的表面。若这样配置金属制插座电极端子8，则能够省略引线接合22，能够使功率用半导体装置小型化。
在多个金属制插座电极端子8的另一端，分别嵌合有一体式树脂制套筒10的套筒部9。一体式树脂制套筒10由与金属制插座电极端子8嵌合的套筒部9、连结各套筒部9的流道部11构成。图2是一体式树脂制套筒10的剖视图，图3是其鸟瞰图。
套筒部9为过盈配合(interference fit)的筒状的形状(以下称为筒状)，覆盖金属制插座电极端子8的侧面而不覆盖上表面。套筒部9的内径依赖于对应的金属制插座电极端子8的外径。例如，信号等小电压/小电流用的金属制插座电极端子8的外径小，与其嵌合的套筒部9的内径也小。另一方面，流经大电流的主端子用的金属制插座电极端子8与电流容量成比例地将外径设计得大，与其嵌合的套筒部9的内径也大。这样，套筒部9的内径与所嵌合的金属制插座电极端子8的外径匹配地设计。
即，第一实施方式的功率用半导体装置具有：绝缘基板1、在绝缘基板1上表面形成的电路图案6、在电路图案6上形成的功率用半导体7、直立形成在电路图案6或功率用半导体7上并且与外部端子导通的多个电极端子(金属制插座电极端子8)、分别从上部与多个金属制插座电极端子8嵌合的两端开口的多个套筒部9成为一体的一体式树脂制套筒10、对绝缘基板1、电路图案6、功率用半导体7、金属制插座电极端子8、一体式树脂制套筒10进行覆盖的密封树脂16。套筒部9与金属制插座电极端子8嵌合，由此，在利用传递模塑法形成功率用半导体装置时，即使不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。另外，做成使多个套筒部9成为一体的一体式树脂制套筒10，由此，能够使多个套筒部9容易地与对应的金属制插座电极端子8嵌合。
另外，以绝缘基板1由底板2和形成有电路图案6的陶瓷基板3构成为特征。通过这种结构，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
即，以一体式树脂制套筒10具有两种以上的具备不同内径的套筒部9为特征。由此，能够与信号用或主端子用等外径不同的金属制插座电极端子这二者嵌合。
另外，套筒部9的上表面从传递模塑树脂16露出。
即，以一体式树脂制套筒10的套筒部9的上表面从模塑树脂16露出为特征。由此，模塑树脂16不会侵入到套筒部9或金属制插座电极端子8。
连结套筒部9的棒状的流道部11设置在套筒部9侧面的中部，利用传递模塑成形埋设在模塑树脂16中。由此，套筒部9和模塑树脂16的粘结性提高，套筒部9和金属制插座电极端子8的嵌合强度提高。
即，以一体式树脂制套筒10具有将多个套筒9结合的棒状的流道部11为特征。由此，能够得到柔性的一体式树脂制套筒10。
另外，以流道部11埋设在密封树脂(模塑树脂16)中为特征。由此，套筒部9和模塑树脂16的粘结性提高，套筒部9和金属制插座电极端子8的嵌合强度提高。
此外，图2示出的一体式树脂制套筒10的形状为一个例子，例如，对于套筒部9来说，如图4所示，与金属制插座电极端子8嵌合的一侧可以为锥形形状。
即，以套筒部9的与金属制插座电极端子8嵌合的端部是锥形形状为特征。由此，套筒部9向金属制插座电极端子8的插入性提高。
一体式树脂制套筒10由其线膨胀系数为模塑树脂16和金属制插座电极端子8的线膨胀系数之间的值的材料形成。例如，由PPS(聚苯硫醚)、PPT(聚对苯二甲酸丙二酯(polypropylene terephthalate))、PBT(聚对苯二酸丁二酯)、PET(聚对苯二甲酸乙二醇酯)、尼龙、聚酰亚胺、聚酰胺-酰亚胺或者利用玻璃纤维等对它们加强后的树脂形成。用于加强的玻璃纤维等填料的量以任意的量配合，使得线膨胀系数为最佳的值。
即，以一体式树脂制套筒10的线膨胀系数处于模塑树脂16的线膨胀系数和金属制插座电极端子8的线膨胀系数的中间为特征。由此，能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
例如，将一体式树脂制套筒10由PPS、PPT、PBT、PET、尼龙、聚酰亚胺、聚酰胺-酰亚胺、或者利用玻璃纤维对它们加强后的树脂形成作为特征。利用这些材料使一体式树脂制套筒10的线膨胀系数处于模塑树脂16和金属制插座电极端子8的中间，由此，能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
另外，优选套筒部9的内壁结构是与金属制插座电极端子8的外壁紧贴的光面结构(straight structure)，但是，根据两构件的交叉等的关系，可以在套筒部9内壁具有圆周上的突起，在线上与金属制插座电极端子8嵌合。
即，以套筒部9在内壁上具有圆形的突起为特征。由此，与金属制插座电极端子8的嵌合变得更牢固。
另外，对于金属制插座电极端子8来说，只要是细长的形状，可以考虑各种形状，因此，金属制插座电极端子8应该被广义解释。图5是表示金属制插座电极端子8能够得到的形状例的图。金属制插座电极端子8根据插入或压接在其上的外部端子的形状来任意选择，能够使用圆筒形状或方筒形状等。一体式树脂制套筒10的与金属制插座电极端子8嵌合的套筒部9也与其对应，能够使用圆筒、方筒形状。
即，将套筒部9的内部形状是圆筒状作为特征。由此，能够与圆筒状的金属制插座电极端子8嵌合。
或者，将套筒部9的内部形状是方筒状作为特征。由此，能够与方筒状的金属制插座电极端子8嵌合。
另外，第一实施方式的功率用半导体装置具有从套筒部9的开口部向金属制插座电极端子8插入、压接的外部端子(未图示)。在本实施方式中，这样能够在金属制插座电极端子8上连接外部端子。
此外，功率用半导体7为由硅材料构成的IGBT或二极管，但也可以取代硅材料，使用低损耗、能够高温工作的由碳化硅(SiC)构成的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)或二极管。
即，将功率用半导体7由碳化硅(SiC)形成作为特征。利用这种结构，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
<制造工序>
对第一实施方式的功率用半导体装置的制造工序进行说明。
首先，在基底基板1上利用焊料4接合实施了电路图案6的陶瓷基板3。然后，在陶瓷基板3的电路图案6上形成功率用半导体7。接着，在电路图案6或功率用半导体7上形成金属制插座电极端子8。金属制插座电极端子8以在与陶瓷基板3垂直的方向伸长的方式形成。然后，利用铝线22在功率用半导体7之间或电路图案和功率用半导体之间进行引线接合。该状态的功率用半导体装置表示在图6中。
接着，对金属制插座电极端子8设置一体式树脂制套筒10(图7)。一体式树脂制套筒10的套筒部9与金属制插座电极端子8嵌合，但是，由于嵌合是在后面工序的模具的合模中进行，所以，在该阶段暂时保留。
然后，将该状态的半成品的功率用半导体装置设置在由上模具17和下模具18形成的空洞即模腔19(参照图8)内，进行模具的合模(图9)。此时，底板2的背面与下模具18的内壁接触。在此，从金属制插座电极端子8的上部端至底板2的距离小于模腔19内部的纵向距离。通过上模具17、下模具18的合模工序，一体式树脂制套筒10被向下方按下，套筒部9分别与金属制插座8嵌合。套筒部9例如为筒状，在金属制插座电极端子8的长度方向上被压入嵌合。
图9是表示功率用半导体装置用上模具17和下模具18合模后的状态的图。一体式树脂制套筒10的套筒部9压入嵌合在金属制插座电极端子8上，其上表面与上模具17的内壁接触，同时，底板2的背面与下模具18的内壁接触。
在套筒部9与金属制插座电极端子8嵌合后，从底板2背面至套筒9上表面的距离长于从底板2背面至金属制插座电极端子8的顶端的距离。换言之，一体式树脂制套筒10的套筒部9嵌合在金属制插座电极端子8上，使得从金属制插座电极端子8底部至套筒部9上部的长度长于金属制插座电极端子8单体的长度方向的长度。
即，以如下内容为特征：一体式树脂制套筒10的套筒部9嵌合在金属制插座电极端子8上，使得电极端子(金属制插座电极端子8)的上表面位于套筒部9的上表面之下。由此，在将模具合模时，绝缘基板1或金属制插座电极端子8等的功率用半导体装置的构成构件不会受到损伤。
接着，在上述的保持接触的状态下，向模腔19内加压填充模塑树脂16，并进行模塑树脂16的加热硬化。当模塑树脂16硬化时，卸下模具，如果需要，实施后硬化处理。如上所述，形成本实施方式的功率用半导体装置。
即，第一实施方式的功率用半导体装置的制造方法包括：工序(a)，准备树脂密封前的功率用半导体装置，该树脂密封前的功率用半导体装置具有绝缘基板1、在绝缘基板1上表面形成的电路图案6、在电路图案6上形成的功率用半导体7、直立形成在电路图案6或功率用半导体7上且与外部端子导通的多个电极端子8；工序(b)，将与多个电极端子8分别对应设置并且在两端具有开口部的多个筒状部9成为一体的一体式树脂制套筒10，以各套筒部9与对应的各电极端子(金属制插座电极端子8)嵌合的方式设置；工序(c)，进行模具17、18的合模，从而对一体式树脂制套筒10施加向下的力，将套筒部9压入金属制插座电极端子8；工序(d)，在套筒部9的上表面与模具17的内壁接触的状态下，在模具17、18内的空洞(模腔19)中填充模塑树脂16；工序(e)，在模塑树脂16硬化后卸下模具17、18。使套筒部9嵌合在金属制插座电极端子8上，由此，即使不严格管理内部部件或模具的尺寸，利用传递模塑法也能够制造电极向上露出结构的功率用半导体装置。另外，通过做成使多个套筒部9为一体的一体式树脂制套筒10，由此，能够将多个套筒部9容易地嵌合在对应的金属制插座电极端子8上。
另外，在压入套筒部9的工序(c)中，将套筒部9压入金属制插座电极端子8，使得金属制插座电极端子8的上表面位于套筒部9的上表面之下。由此，在模具的合模工序中，金属制插座电极端子8不会受到损伤。
另外，在设置一体式树脂制套筒10的工序(b)中，采用线膨胀系数在模塑树脂和电极端子的中间的一体式树脂制套筒10。由此，能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
<效果>
在本实施方式的功率用半导体装置中，如上所述，发挥如下效果。即，第一实施方式的功率用半导体装置具有绝缘基板1、在绝缘基板1上表面形成的电路图案6、在电路图案6上形成的功率用半导体7、直立形成在电路图案6或功率用半导体7上并且与外部端子导通的多个电极端子(金属制插座电极端子8)、分别从上部与多个金属制插座电极端子8嵌合的两端开口的多个套筒部9为一体的一体式树脂制套筒10、对绝缘基板1、电路图案6、功率用半导体7、金属制插座电极端子8、一体式树脂制套筒10进行覆盖的密封树脂16。在模具的合模工序中，一体式树脂制套筒10根据需要与模腔19的尺寸匹配地被压入金属制插座电极端子8，因此，不需要严格控制绝缘基板1、金属制插座电极端子8、焊料4的厚度。因而，通过采用本结构，在制造电极端子向上露出结构的功率用半导体装置时，能够避免严格管理制造工序导致的制造成本的增加或生产率的下降。另外，通过做成使多个套筒部9为一体的一体式树脂制套筒10，由此，能够将多个套筒部9容易地嵌合在对应的金属制插座电极端子8上。
另外，以一体式树脂制套筒10的套筒部9的上表面从模塑树脂16露出为特征。由此，模塑树脂16不会侵入到套筒部9或金属制插座电极端子8。
进而，以如下内容为特征：绝缘基板1为多层结构，其最下层为金属制的底板，底板的背面从模塑树脂16露出。由此，促进功率用半导体7等的散热。
另外，将套筒部9的与金属制插座电极端子8嵌合的端部是锥形形状作为特征。由此，套筒部9向金属制插座电极端子8的插入性提高。
进而，将一体式树脂制套筒10具有两种以上的具备不同内径的套筒部9作为特征。由此，能够与信号用或主端子用等外径不同的金属制插座电极端子这二者嵌合。
另外，以套筒部9在内壁上具有圆形的突起为特征。由此，与金属制插座电极端子8的嵌合更牢固。
进而，将一体式树脂制套筒10由PPS、PPT、PBT、PET、尼龙、聚酰亚胺、聚酰胺-酰亚胺、或者利用玻璃纤维对它们加强后的树脂形成作为特征。利用这些材料，使一体式树脂制套筒10的线膨胀系数处于模塑树脂16和金属制插座电极端子8的中间，从而能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
另外，以套筒部9的内部形状是圆筒状为特征。由此，能够与圆筒状的金属制插座电极端子8嵌合。
或者，以套筒部9的内部形状是方筒状为特征。由此，能够与方筒状的金属制插座电极端子8嵌合。
另外，以一体式树脂制套筒10具有将多个套筒部9结合的棒状的流道部11为特征。由此，能够得到柔性的一体式树脂制套筒10。
进而，以流道部11埋设在密封树脂(模塑树脂16)中为特征。由此，套筒部9和模塑树脂16的粘结性提高，套筒部9和金属制插座电极端子8的嵌合强度提高。
另外，将一体式树脂制套筒10的线膨胀系数处于模塑树脂16的线膨胀系数和金属制插座电极端子8的线膨胀系数的中间作为特征。由此，能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
进而，以如下内容为特征：一体式树脂制套筒10的套筒部9嵌合在金属制插座电极端子8上，使得电极端子(金属制插座电极端子8)的上表面位于套筒部9的上表面之下。由此，在将模具合模时，绝缘基板1或金属制插座电极端子8等的功率用半导体装置的构成构件不会受到损伤。
另外，第一实施方式的功率用半导体装置具有从套筒部9的开口部向金属制插座电极端子8插入、压接的外部端子。在本实施方式中，这样能够在金属制插座电极端子8上连接外部端子。
另外，以绝缘基板1由底板2、形成有电路图案6的陶瓷基板3构成为特征。通过这种结构，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
进而，以功率用半导体7由碳化硅(SiC)形成为特征。通过这种结构，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。
在本实施方式的功率用半导体装置的制造方法中，如上所述，发挥如下效果。即，第一实施方式的功率用半导体装置的制造方法包括：工序(a)，准备树脂密封前的功率用半导体装置，该树脂密封前的功率用半导体装置具有绝缘基板1、在绝缘基板1上表面形成的电路图案6、在电路图案6上形成的功率用半导体7、直立形成在电路图案6或功率用半导体7上并且与外部端子导通的多个电极端子8；工序(b)，将与多个电极端子8分别对应设置并且在两端具有开口部的多个筒状部9成为一体的一体式树脂制套筒10，以各套筒部9嵌合在各电极端子(金属制插座电极端子8)上的方式设置；工序(c)，进行模具17、18的合模，从而对一体式树脂制套筒10施加向下的力，将套筒部9压入金属制插座电极端子8；工序(d)，在套筒部9的上表面与模具17的内壁接触的状态下，在模具17、18内的空洞(模腔19)中填充模塑树脂16；工序(e)，在模塑树脂16硬化后卸下模具17、18。由此，在模具的合模工序中，一体式树脂制套筒10根据需要与模腔19内部的尺寸匹配地被压入金属制插座电极端子8，因此，不需要严格控制绝缘基板1、金属制插座电极端子8、焊料4的厚度。因而，通过采用本结构，在制造电极端子向上露出结构的功率用半导体装置时，能够避免严格管理制造工序导致的制造成本的增加或生产率的下降。另外，做成使多个套筒部9成为一体的一体式树脂制套筒10，由此，能够将多个套筒部9容易地嵌合在对应的金属制插座电极端子8上。
另外，在压入套筒部9的工序(c)中，将套筒部9压入金属制插座电极端子8，使得金属制插座电极端子8的上表面位于套筒部9的上表面之下。由此，在模具的合模工序中，金属制插座电极端子8不会受到损伤。
另外，在设置一体式树脂制套筒10的工序(b)中，采用线膨胀系数处于模塑树脂和电极端子的中间的一体式树脂制套筒10。由此，能够缓和因模塑树脂16和金属制插座电极端子8的线膨胀系数之差以温度周期在功率用半导体装置内产生的应力。
(第二实施方式)
<结构>
图10是表示第二实施方式的功率用半导体装置的结构的剖视图。对与第一实施方式同样的构成要素标注相同的附图标记。在第二实施方式的功率用半导体装置中，一体式树脂制套筒10的结构与第一实施方式的功率用半导体装置不同。在第一实施方式中，棒状的流道部11连结套筒部9，而在第二实施方式中，如图11所示，在树脂平板12上形成多个套筒部9，从而成为一体式树脂制套筒10。除此以外的结构与第一实施方式相同。
即，将一体式树脂制套筒10在树脂平板12上形成有多个套筒部9作为特征。由此，能够正确地确定多个套筒部9的相对位置，能够无位置偏移地与对应的金属制插座电极端子8嵌合。
另外，由树脂平板12形成的一体式树脂制套筒10的与绝缘基板1相反一侧的面从模塑树脂16露出。
即，一体式树脂制套筒10的树脂平板12的上表面从模塑树脂16露出。由此，在树脂平板12的上表面设置有凹凸状的槽的情况下，能够防止在制造工序中模塑树脂16侵入该槽内。
图11示出的一体式树脂制套筒10的形状是一个例子，还能够考虑其他各种变形例。例如，图12是对套筒部9的与金属制插座电极端子8嵌合的部位一侧实施锥形的一体式树脂制套筒10的剖视图。由此，套筒部9向金属制插座电极端子8的嵌合性能提高。
另外，如图13所示，在树脂平板12的套筒部9以外的与绝缘基板1对置的面设置凹凸状的槽也可以。
即，一体式树脂制套筒10的树脂平板12的特征在于，在套筒部9以外的与绝缘基板1对置的面设置有凹凸状的槽。由此，模塑树脂16和一体式树脂制套筒10的粘结性提高。另外，即使一体式树脂制套筒10在模塑树脂16界面发生剥离，利用凹凸状的槽，金属制插座电极端子8之间的模塑树脂16上的沿面距离变长，能够防止沿面放电。因而，能够将金属制插座电极端子8相对模塑树脂16表面高密度地设计，能够使功率用半导体装置小型化。
图14是在树脂平板12的侧面设置有凹凸状的槽的一体式树脂制套筒10的剖视图。
即，以在一体式树脂制套筒10的树脂平板12的侧面设置有凹凸状的槽为特征。由此，一体式树脂制套筒10和模塑树脂16的粘结性提高。
图15是在从模塑树脂16表面露出的树脂平板12的上表面设置有凹凸状的槽的一体式树脂制套筒10的剖视图，图16是其鸟瞰图。
即，以在一体式树脂制套筒10的树脂平板12的上表面设置有凹凸状的槽为特征。利用在树脂平板12上形成的凹凸状的槽，金属制插座电极端子8之间的树脂平板12上的沿面距离变长，能够防止沿面放电。因而，能够将金属制插座电极端子8相对模塑树脂16表面高密度地设计，使功率用半导体装置小型化。
<制造工序>
对第二实施方式的功率用半导体装置的制造工序进行说明。
首先，在基底基板1上利用焊料4接合实施了电路图案6的陶瓷基板3。然后，在陶瓷基板3的电路图案6上形成功率用半导体7。接着，在电路图案6或功率用半导体7上形成金属制插座电极端子8。金属制插座电极端子8以在与陶瓷基板3垂直的方向伸长的方式形成。然后，利用铝线22在功率用半导体7之间或电路图案和功率用半导体之间进行引线结合。该状态的功率用半导体装置表示在图18中。
接着，对金属制插座电极端子8设置一体式树脂制套筒10(图19)。一体式树脂制套筒10的套筒部9嵌合在金属制插座电极端子8上，但是，由于嵌合是在后面工序的模具的合模中进行，所以，在该阶段暂时保留。
然后，将该状态的半成品的功率用半导体装置设置在由上模具17和下模具18形成的空洞即模腔19(参照图21)内，进行模具的合模(图20)。此时，底板2的背面与下模具18的内壁接触。在此，从金属制插座电极端子8的上部端至底板2的距离小于模腔19内部的纵向距离。通过上模具17、下模具18的合模工序，一体式树脂制套筒10被向下方按下，套筒部9分别与金属制插座电极端子8嵌合。套筒部9例如为筒状，在金属制插座电极端子8的长度方向上被压入嵌合。
图21是表示功率用半导体装置利用上模具17和下模具18合模后的状态的图。一体式树脂制套筒10的套筒部9压入嵌合在金属制插座电极端子8上，其上表面与上模具17的内壁接触，同时，底板2的背面与下模具18的内壁接触。
图17是由树脂平板12形成的一体式树脂制套筒10的套筒部9嵌合在对应的金属制插座电极端子8上、并且利用传递模塑法由模塑树脂16密封的部位的放大图。从底板2背面至套筒部9上表面的距离长于从底板2背面至金属制插座电极端子8的顶端的距离。换言之，一体式树脂制套筒10的套筒部9嵌合在金属制插座电极端子8上，使得从金属制插座电极端子8底部至套筒部9上部的长度长于金属制插座电极端子8单体的长度方向的长度。由此，在将模具合模时，绝缘基板1或金属制插座电极端子8等的功率用半导体装置的构成构件不会受到损伤。进而，通过采取金属制插座电极端子8上部陷没到半导体装置内部的本结构，由此，金属制插座电极端子8之间的沿面距离长了该陷没的深度的量，有利于功率用半导体装置的小型化。此外，对于本效果来说，在第一实施方式中采用的利用流道部11连结套筒部9的结构的一体式树脂制套筒10中也能够实现。
接着，在上述的保持接触的状态下向模腔19内加压填充模塑树脂16，进行模塑树脂16的加热硬化。当模塑树脂16硬化时，卸下模具，如果需要，进行后硬化处理。如上所述，形成本实施方式的功率用半导体装置。
<效果>
本实施方式的功率用半导体装置除了第一实施方式的功率用半导体装置的效果外，如上所述，还具有以下效果。即，以一体式树脂制套筒10在树脂平板12上形成有多个套筒部9为特征。由此，能够正确地确定多个套筒部9的相对位置，能够无位置偏移地嵌合在对应的金属制插座电极端子8上。
另外，一体式树脂制套筒10的树脂平板12的上表面从模塑树脂16露出。由此，在树脂平板12的上表面设置有凹凸状的槽的情况下，能够防止在制造工序中模塑树脂16侵入该槽内。
进而，一体式树脂制套筒10的树脂平板12的特征在于，在套筒部9以外的与绝缘基板1对置的面设置有凹凸状的槽。由此，模塑树脂16和一体式树脂制套筒10的粘结性提高。另外，即使一体式树脂制套筒10在模塑树脂16界面发生剥离，利用凹凸状的槽，金属制插座电极端子8之间的模塑树脂16上的沿面距离变长，能够防止沿面放电。因而，能够将金属制插座电极端子8相对模塑树脂16表面高密度地设计，能够使功率用半导体装置小型化。
另外，以在一体式树脂制套筒10的树脂平板12的侧面设置有凹凸状的槽为特征。由此，一体式树脂制套筒10和模塑树脂16的粘结性提高。
进而，以在一体式树脂制套筒10的树脂平板12的上表面设置有凹凸状的槽为特征。利用在树脂平板12上形成的凹凸状的槽，使金属制插座电极端子8之间的树脂平板12上的沿面距离变长，能够防止沿面放电。因而，能够将金属制插座电极端子8相对模塑树脂16表面高密度地设计，能够使功率用半导体装置小型化。
(第三实施方式)
<结构>
图22是表示第三实施方式的功率用半导体装置的结构的剖视图。对与图1示出的第一实施方式同样的结构要素标注相同的附图标记。第三实施方式的功率用半导体装置中，取代在第一实施方式的功率用半导体装置中使用的陶瓷基板3，使用绝缘性热传导片5。使底板2和电路图案6经由绝缘性热传导片5而一体化。除此以外的结构与第一实施方式相同，故省略说明。
<效果>
在第三实施方式的功率用半导体装置中，其特征在于，绝缘基板1由底板2和形成有电路图案6的绝缘性热传导片5构成。通过这种结构，与第一实施方式同样，不严格管理内部部件或模具的尺寸，也能够提供电极向上露出结构的功率用半导体装置。

Claims (25)

1.一种功率用半导体装置，其特征在于，具有：
绝缘基板；
电路图案，形成在所述绝缘基板上表面；
功率用半导体，形成在所述电路图案上；
多个电极端子，直立形成在所述电路图案或所述功率用半导体上，并且，与外部端子导通；
一体式树脂制套筒，分别从上部与多个所述电极端子嵌合的两端开口的多个套筒部成为一体；
密封树脂，覆盖所述绝缘基板、所述电路图案、所述功率用半导体、所述电极端子、所述一体式树脂制套筒。
2.如权利要求1所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒的所述套筒部的上表面从所述密封树脂露出。
3.如权利要求2所述的功率用半导体装置，其特征在于，
所述绝缘基板为多层结构，其最下层为金属制的底板，
所述底板的背面从所述密封树脂露出。
4.如权利要求3所述的功率用半导体装置，其特征在于，
所述套筒部的与所述电极端子嵌合的端部是锥形形状。
5.如权利要求3所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒具有两种以上的具备不同内径的所述套筒部。
6.如权利要求3所述的功率用半导体装置，其特征在于，
所述套筒部在内壁具有圆形的突起。
7.如权利要求3所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒由PPS、PPT、PBT、PET、尼龙、聚酰亚胺、聚酰胺-酰亚胺、或者利用璃纤维对它们加强后的树脂形成。
8.如权利要求3所述的功率用半导体装置，其特征在于，
所述套筒部的内部形状为圆筒状。
9.如权利要求3所述的功率用半导体装置，其特征在于，
所述套筒部的内部形状为方筒状。
10.如权利要求7所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒的线膨胀系数处于所述密封树脂的线膨胀系数和所述电极端子的线膨胀系数的中间。
11.如权利要求3所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒的所述套筒部与所述电极端子嵌合，使得所述电极端子的上表面位于所述套筒部的上表面之下。
12.如权利要求3所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒具有将多个所述套筒部结合的棒状的流道部。
13.如权利要求12所述的功率用半导体装置，其特征在于，
所述流道部埋设在所述密封树脂中。
14.如权利要求3所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒是在树脂平板上形成有多个所述套筒部的结构。
15.如权利要求14所述的功率用半导体装置，其特征在于，
所述一体式树脂制套筒的所述树脂平板的上表面从所述密封树脂露出。
16.如权利要求15所述的功率用半导体装置，其特征在于，
在所述一体式树脂制套筒的所述树脂平板上，在所述套筒部以外的与所述绝缘基板对置的面设置有凹凸状的槽。
17.如权利要求15所述的功率用半导体装置，其特征在于，
在所述一体式树脂制套筒的所述树脂平板的侧面设置有凹凸状的槽。
18.如权利要求15所述的功率用半导体装置，其特征在于，
在所述一体式树脂制套筒的所述树脂平板的上表面设置有凹凸状的槽。
19.如权利要求3所述的功率用半导体装置，其特征在于，
还具有从所述套筒部的开口部向所述电极端子插入或压接的外部端子。
20.如权利要求3所述的功率用半导体装置，其特征在于，
所述绝缘基板由所述底板和形成有所述电路图案的陶瓷基板构成。
21.如权利要求3所述的功率用半导体装置，其特征在于，
所述绝缘基板由所述底板和形成有所述电路图案的绝缘性热传导片构成。
22.如权利要求3所述的功率用半导体装置，其特征在于，
所述功率用半导体由碳化硅形成。
23.一种功率用半导体装置的制造方法，其特征在于，包括如下工序：
(a)准备树脂密封前的功率用半导体装置，该树脂密封前的功率用半导体装置具有绝缘基板、在所述绝缘基板上表面形成的电路图案、在所述电路图案上形成的功率用半导体、直立形成在所述电路图案或所述功率用半导体上并且与外部端子导通的多个电极端子；
(b)将与多个所述电极端子分别对应设置并且在两端具有开口部的多个所述套筒部成为一体的一体式树脂制套筒，以各所述套筒部与对应的各所述电极端子嵌合的方式设置；
(c)进行模具的合模，从而对所述一体式树脂制套筒施加向下方的力，将所述套筒部压入所述电极端子；
(d)在所述套筒部的上表面与所述模具的内壁接触的状态下，在所述模具内的空洞即模腔中填充模塑树脂；
(e)在所述模塑树脂硬化后卸下所述模具。
24.如权利要求23所述的功率用半导体装置的制造方法，其特征在于，
所述工序(c)是如下工序：将所述套筒部压入所述电极端子，使得所述电极端子的上表面位于所述套筒部的上表面之下。
25.如权利要求23或24所述的功率用半导体装置的制造方法，其特征在于，
所述工序(b)是如下工序：设置线膨胀系数处于所述模塑树脂和所述电极端子的中间的所述一体式树脂制套筒。
CN2010102688111A 2009-08-27 2010-08-27 功率用半导体装置及其制造方法 Active CN102005419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009196228A JP5345017B2 (ja) 2009-08-27 2009-08-27 電力用半導体装置とその製造方法
JP2009-196228 2009-08-27

Publications (2)

Publication Number Publication Date
CN102005419A true CN102005419A (zh) 2011-04-06
CN102005419B CN102005419B (zh) 2013-10-16

Family

ID=43525393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102688111A Active CN102005419B (zh) 2009-08-27 2010-08-27 功率用半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US8304882B2 (zh)
JP (1) JP5345017B2 (zh)
CN (1) CN102005419B (zh)
DE (1) DE102010038826B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
CN110913604A (zh) * 2018-09-14 2020-03-24 富士电机株式会社 半导体装置、半导体装置的制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5345017B2 (ja) 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5481680B2 (ja) 2010-04-28 2014-04-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP2892074B1 (en) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Power module substrate and power module
JP2014123638A (ja) * 2012-12-21 2014-07-03 Murata Mfg Co Ltd 部品モジュール
JP6204124B2 (ja) * 2013-09-12 2017-09-27 ニチコン株式会社 樹脂モールド型コンデンサ
WO2015053801A1 (en) * 2013-10-10 2015-04-16 Intel Corporation Using materials to increase structural rigidity, decrease size, improve safety, enhance thermal performance and speed charging in small form factor devices
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
EP3216866B1 (en) 2014-11-06 2021-04-14 Osaka City University Clamping probe
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
FR3061629A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061628A1 (fr) 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot d'encapsulation pour boitier electronique et boitier electronique comprenant un capot
FR3061630B1 (fr) 2017-01-03 2021-07-09 St Microelectronics Grenoble 2 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
CN107564883A (zh) * 2017-09-27 2018-01-09 江苏长电科技股份有限公司 一种具有嵌入式pin针的dip封装结构及其工艺方法
JP6939392B2 (ja) * 2017-10-17 2021-09-22 三菱電機株式会社 パワーモジュール
CN112071807B (zh) * 2020-08-11 2023-11-03 西安交通大学 一种使高压大功率igbt封装结构中电场分布均匀的方法
WO2022229279A1 (en) * 2021-04-30 2022-11-03 Danfoss Silicon Power Gmbh Semiconductor power module and method and tool for manufacturing such a module
US20240055334A1 (en) 2022-08-09 2024-02-15 Semiconductor Components Industries, Llc Transfer molded power modules and methods of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597063B1 (en) * 1997-12-08 2003-07-22 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
US20070215999A1 (en) * 2006-03-03 2007-09-20 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204064A (ja) 1995-01-25 1996-08-09 Hitachi Ltd 半導体装置
JP3226752B2 (ja) * 1995-04-12 2001-11-05 株式会社東芝 半導体装置の製造方法
US6486548B1 (en) * 1997-10-20 2002-11-26 Hitachi, Ltd. Semiconductor module and power converting apparatus using the module
DE10102621B4 (de) * 2001-01-20 2006-05-24 Conti Temic Microelectronic Gmbh Leistungsmodul
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
JP2004069564A (ja) * 2002-08-07 2004-03-04 Denso Corp 接着構造
JP2004207432A (ja) 2002-12-25 2004-07-22 Mitsubishi Electric Corp パワーモジュール
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US6982482B2 (en) * 2004-02-24 2006-01-03 Applied Pulsed Power, Inc. Packaging of solid state devices
US20050287350A1 (en) * 2004-06-28 2005-12-29 Crouthamel David L Encapsulating compound having reduced dielectric constant
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP4893483B2 (ja) * 2006-09-11 2012-03-07 ソニー株式会社 通信システム
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置
JP5098440B2 (ja) * 2007-05-25 2012-12-12 三菱電機株式会社 電力半導体装置の製造方法
JP5082687B2 (ja) * 2007-08-30 2012-11-28 オムロン株式会社 トランスファーモールド型パワーモジュール
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP5345017B2 (ja) 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597063B1 (en) * 1997-12-08 2003-07-22 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
US20070215999A1 (en) * 2006-03-03 2007-09-20 Mitsubishi Electric Corporation Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
CN102820271B (zh) * 2011-06-09 2015-04-08 三菱电机株式会社 半导体装置
US9029994B2 (en) 2011-06-09 2015-05-12 Mitsubishi Electric Corporation Semiconductor device
CN104409387A (zh) * 2014-10-27 2015-03-11 三星半导体(中国)研究开发有限公司 封装设备及封装方法
CN110913604A (zh) * 2018-09-14 2020-03-24 富士电机株式会社 半导体装置、半导体装置的制造方法
CN110913604B (zh) * 2018-09-14 2024-03-15 富士电机株式会社 半导体装置、半导体装置的制造方法

Also Published As

Publication number Publication date
US8313986B2 (en) 2012-11-20
DE102010038826A1 (de) 2011-03-03
JP2011049343A (ja) 2011-03-10
CN102005419B (zh) 2013-10-16
US8304882B2 (en) 2012-11-06
DE102010038826B4 (de) 2021-09-16
JP5345017B2 (ja) 2013-11-20
US20110049531A1 (en) 2011-03-03
US20120231586A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN102005419B (zh) 功率用半导体装置及其制造方法
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN103403862B (zh) 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法
US7847375B2 (en) Electronic device and method of manufacturing same
CN102348332B (zh) 电路装置及其制造方法
CN102456652A (zh) 功率半导体装置
US20100013086A1 (en) Power semiconductor device
CN107210238A (zh) 功率模块
CN101615601A (zh) 竖直向上接触的半导体及其制造方法
US6974727B2 (en) Method of manufacturing a hybrid integrated circuit device
CN100411156C (zh) 树脂密封型半导体装置及其制造方法
CN104795337A (zh) 电力用半导体装置及其制造方法
CN102956509A (zh) 功率器件和封装该功率器件的方法
US8410593B2 (en) Process and system for manufacturing an encapsulated semiconductor device
US20070004092A1 (en) Semiconductor device manufacturing method
CN106463417A (zh) 半导体装置的制造方法
JP4463146B2 (ja) 半導体装置の製造方法
JP5308108B2 (ja) 回路装置の製造方法
US20110012251A1 (en) Semiconductor device and method for manufacturing same
CN110010559A (zh) 具有空气腔体的半导体封装件
US20230402354A1 (en) Semiconductor device
CN104465555A (zh) 半导体封装及其制造方法
CN102446910A (zh) 一种新型大功率模块
JP5377733B2 (ja) 電力用半導体装置
CN108735614A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant