JP6939392B2 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6939392B2
JP6939392B2 JP2017201171A JP2017201171A JP6939392B2 JP 6939392 B2 JP6939392 B2 JP 6939392B2 JP 2017201171 A JP2017201171 A JP 2017201171A JP 2017201171 A JP2017201171 A JP 2017201171A JP 6939392 B2 JP6939392 B2 JP 6939392B2
Authority
JP
Japan
Prior art keywords
power
chip
package
voltage
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017201171A
Other languages
English (en)
Other versions
JP2019075476A (ja
Inventor
真紀 長谷川
真紀 長谷川
脩平 横山
脩平 横山
茂 森
茂 森
川藤　寿
寿 川藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017201171A priority Critical patent/JP6939392B2/ja
Priority to US15/953,522 priority patent/US10796979B2/en
Priority to DE102018211260.6A priority patent/DE102018211260A1/de
Priority to CN201811189176.0A priority patent/CN109671687B/zh
Publication of JP2019075476A publication Critical patent/JP2019075476A/ja
Application granted granted Critical
Publication of JP6939392B2 publication Critical patent/JP6939392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Description

本発明は、パワーモジュールに関する。
パッケージにくぼみを設けてフィンの装着を可能としたパワーモジュールが用いられている。従来のパワーモジュールでは、２つのくぼみがパッケージの短手又は長手方向の中央線上で対称に配置されている（例えば、特許文献１参照）。
特開平０６−３１０６３２号公報
従来のパワーモジュールにフィンを取り付けると、フィンがばたつき、それによる応力がパッケージにダメージを与えるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は取り付けたフィンのばたつきを小さくし、ばたつきによる応力を分散することができるパワーモジュールを得るものである。
本発明に係るパワーモジュールは、パワーチップと、前記パワーチップを制御する制御チップと、前記パワーチップに接続されたパワー端子と、前記制御チップに接続された制御端子と、前記パワーチップ、前記制御チップ、前記パワー端子及び前記制御端子をモールド樹脂で覆ったパッケージとを備え、前記パワー端子及び前記制御端子が突出していない前記パッケージの互いに対向する側面にそれぞれフィンを取り付けるための第１及び第２の窪みが設けられ、前記第１及び第２の窪みは対向せずに互い違いに配置され、前記パッケージは、互いに対向する第１及び第２の主面を有し、前記第１及び第２の窪みは前記パッケージを貫通せずに前記第２の主面側に設けられていることを特徴とする。
本発明では、パッケージの側面に第１及び第２の窪みが設けられている。これにより、フィンの取り付けが可能となり、放熱性の改善が見込める。また、第１及び第２の窪みは対向せずに互い違いに配置されている。これにより、取り付けたフィンのばたつきを小さくし、ばたつきによる応力を分散することができる。
実施の形態に係るパワーモジュールを示す平面図である。 実施の形態に係るパワーモジュールを示す側面図である。 実施の形態に係るパワーモジュールの内部構造を示す平面図である。 図３のＩ−ＩＩに沿った断面図である。 実施の形態に係るパワーモジュールの回路図である。 実施の形態に係るフィンを取り付けたパワーモジュールを示す側面図である。 図６のＩ−ＩＩに沿った断面図である。 実施の形態に係るフィンを取り付けたパワーモジュールの変形例を示す側面図である。 図８のＩ−ＩＩに沿った断面図である。
図１は、実施の形態に係るパワーモジュールを示す平面図である。図２は、実施の形態に係るパワーモジュールを示す側面図である。パッケージ１の互いに対向する側面からパワー端子２及び制御端子３が突出している。パワー端子２及び制御端子３が突出していないパッケージ１の側面にそれぞれ第１及び第２の窪み４ａ，４ｂが設けられている。第１及び第２の窪み４ａ，４ｂは対向せずに互い違いに配置されている。
図３は、実施の形態に係るパワーモジュールの内部構造を示す平面図である。図４は図３のＩ−ＩＩに沿った断面図である。図５は、実施の形態に係るパワーモジュールの回路図である。
６つのパワーチップ５ａ〜５ｆが金属のフレーム上に実装されている。ＨＶＩＣ６及びＬＶＩＣ７がグランド端子８上に実装されている。パワーチップ５ａ〜５ｃは、高電圧が印加される高圧パワーチップである。パワーチップ５ｄ〜５ｆは、高圧パワーチップよりも印加される電圧が低い低圧パワーチップである。ＨＶＩＣ６は、パワーチップ５ａ〜５ｃを制御する高圧制御チップである。ＬＶＩＣ７は、パワーチップ５ｄ〜５ｆを制御する低圧制御チップである。パワーチップ５ａ〜５ｆはＩＧＢＴとＦＷＤを同一チップにビルトインしたＲＣＩＧＢＴ（Reverse Conducting Insulated. Gate Bipolar Transistor）である。なお、パワーチップ５ａ〜５ｆはＭＯＳＦＥＴでもよいし、コンデンサ等を含んでもよい。
パワー端子２、制御端子３、パワーチップ５ａ〜５ｆ、ＨＶＩＣ６、ＬＶＩＣ７、グランド端子８及び電力端子９をモールド樹脂で覆ってパッケージ１が構成されている。パッケージ１内の各構成はそれぞれワイヤにより接続されている。
図６は、実施の形態に係るフィンを取り付けたパワーモジュールを示す側面図である。図７は図６のＩ−ＩＩに沿った断面図である。弾性のあるフィン１０のツメ１１ａ，１１ｂをそれぞれ第１及び第２の窪み４ａ，４ｂに嵌め合わせてフィン１０をパッケージ１に取り付けている。パッケージ１は、フィン１０の主面が接する第１の主面と、第１の主面と対向する第２の主面とを有する。第１及び第２の窪み４ａ，４ｂは第２の主面側に設けられている。パワーモジュールが基板に実装された場合、第２の主面が基板側になる。
図８は、実施の形態に係るフィンを取り付けたパワーモジュールの変形例を示す側面図である。図９は図８のＩ−ＩＩに沿った断面図である。第１及び第２の窪み４ａ，４ｂとフィン１０に弾性のあるクリップ１２ａ，１２ｂを嵌め合わせてフィン１０をパッケージ１に取り付けている。
本実施の形態では、パッケージ１の側面に第１及び第２の窪み４ａ，４ｂが設けられている。これにより、フィン１０の取り付けが可能となり、放熱性の改善が見込める。また、第１及び第２の窪み４ａ，４ｂは対向せずに互い違いに配置されている。これにより、取り付けたフィン１０のばたつきを小さくし、ばたつきによる応力を分散することができる。
また、パッケージ１は、フィン１０を取り付ける第１の主面に凸の反りを持つことが好ましい。これにより、フィン１０を取り付けた際にパッケージ１の反りを低減させつつフィン１０と密着させることができる。
従来はＩＣパッケージのような低電圧で使用される半導体装置を想定していたため、フィンを取り付けるための窪みを設けた側面で内部電極が露出していた。しかし、取り付けたフィンと内部電極が接触して絶縁が確保できないため、従来の構成は高電圧を印加するパワーモジュールには適用できなかった。これに対して、本実施の形態では、フィン１０を取り付けるための第１及び第２の窪み４ａ，４ｂが設けられた側面ではパッケージ１から電力端子９及び制御端子３などの内部電極が露出していない。これにより、グランド端子８及び電力端子９とフィン１０が接触して同電位になるのを防ぐことができる。従って、フィン１０がフローティングな状態でモジュールを駆動することができ、パワーモジュール使用時にフィン１０と外部電源のグランドを分けて使用することができる。
パワーチップ５ａ〜５ｆ又はワイヤがかかる部分に第１及び第２の窪み４ａ，４ｂが位置すると高圧部との絶縁距離が不足し絶縁破壊に至る、ワイヤが露出するなどの問題が生じる。そこで、ダイパッドを広く取りワイヤが干渉しないパワーチップ５ａ〜５ｃ側に第１の窪み４ａを配置する。また、高電圧が印加されないＬＶＩＣ７側に第２の窪み４ｂを配置する。これにより、パッケージを大きくせずに第１及び第２の窪み４ａ，４ｂを配置することができるため、パッケージを小型化することができる。
なお、パワーチップ５ａ〜５ｆは、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワーチップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化されたパワーチップを用いることで、このパワーチップを組み込んだパワーモジュールも小型化・高集積化できる。また、パワーチップの耐熱性が高いため、フィン１０を小型化でき、水冷部を空冷化できるので、パワーモジュールを更に小型化できる。また、パワーチップの電力損失が低く高効率であるため、パワーモジュールを高効率化できる。
１ パッケージ、２ パワー端子、３ 制御端子、４ａ 第１の窪み、４ｂ 第２の窪み、５ａ〜５ｆ パワーチップ、６ ＨＶＩＣ（制御チップ）、７ ＬＶＩＣ（制御チップ）、８ グランド端子（内部電極）、９ 電力端子（内部電極）、１０ フィン

Claims (5)

  1. パワーチップと、
    前記パワーチップを制御する制御チップと、
    前記パワーチップに接続されたパワー端子と、
    前記制御チップに接続された制御端子と、
    前記パワーチップ、前記制御チップ、前記パワー端子及び前記制御端子をモールド樹脂で覆ったパッケージとを備え、
    前記パワー端子及び前記制御端子が突出していない前記パッケージの互いに対向する側面にそれぞれフィンを取り付けるための第１及び第２の窪みが設けられ、
    前記第１及び第２の窪みは対向せずに互い違いに配置され、
    前記パッケージは、互いに対向する第１及び第２の主面を有し、
    前記第１及び第２の窪みは前記パッケージを貫通せずに前記第２の主面側に設けられていることを特徴とするパワーモジュール。
  2. 前記パッケージは前記第１の主面に凸の反りを持つことを特徴とする請求項１に記載のパワーモジュール。
  3. 前記第１及び第２の窪みが設けられた前記側面では前記パッケージから内部電極が露出していないことを特徴とする請求項１又は２に記載のパワーモジュール。
  4. 前記パワーチップは、高圧パワーチップと、前記高圧パワーチップよりも印加される電圧が低い低圧パワーチップとを有し、
    前記制御チップは、前記高圧パワーチップを制御する高圧制御チップと、前記低圧パワーチップを制御する低圧制御チップとを有し、
    前記第１の窪みを前記高圧パワーチップ側に配置し、
    前記第２の窪みを前記低圧制御チップ側に配置することを特徴とする請求項１〜３の何れか１項に記載のパワーモジュール。
  5. 前記パワーチップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載のパワーモジュール。
JP2017201171A 2017-10-17 2017-10-17 パワーモジュール Active JP6939392B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017201171A JP6939392B2 (ja) 2017-10-17 2017-10-17 パワーモジュール
US15/953,522 US10796979B2 (en) 2017-10-17 2018-04-16 Power module
DE102018211260.6A DE102018211260A1 (de) 2017-10-17 2018-07-09 Leistungsmodul
CN201811189176.0A CN109671687B (zh) 2017-10-17 2018-10-12 功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017201171A JP6939392B2 (ja) 2017-10-17 2017-10-17 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2019075476A JP2019075476A (ja) 2019-05-16
JP6939392B2 true JP6939392B2 (ja) 2021-09-22

Family

ID=65910062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017201171A Active JP6939392B2 (ja) 2017-10-17 2017-10-17 パワーモジュール

Country Status (4)

Country Link
US (1) US10796979B2 (ja)
JP (1) JP6939392B2 (ja)
CN (1) CN109671687B (ja)
DE (1) DE102018211260A1 (ja)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310632A (ja) 1986-06-30 1988-01-18 Shin Etsu Chem Co Ltd シリコ−ン組成物
JPH05326771A (ja) * 1992-05-26 1993-12-10 Gurafuiko:Kk 電子デバイスにおける放熱器の取付け構造
EP0619605B1 (en) * 1993-04-05 1996-08-28 STMicroelectronics S.r.l. Combination of an electronic semiconductor device and a heat sink
JP2800744B2 (ja) * 1995-10-25 1998-09-21 日本電気株式会社 半導体装置のパッケージ
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JPH09213871A (ja) * 1996-02-02 1997-08-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP4007741B2 (ja) * 2000-01-12 2007-11-14 三菱電機株式会社 半導体装置
JP2002184919A (ja) * 2000-12-19 2002-06-28 Sumitomo Metal Electronics Devices Inc 半導体パッケージ及びその取付方法
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
JP4426481B2 (ja) * 2005-02-25 2010-03-03 三菱電機株式会社 半導体装置
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
CN101536624B (zh) * 2006-10-06 2012-09-05 株式会社安川电机 功率模块安装结构及其具备该结构的马达控制装置
JP2008263210A (ja) * 2008-05-16 2008-10-30 Mitsubishi Electric Corp 電力用半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5354058B2 (ja) * 2012-05-15 2013-11-27 三菱電機株式会社 樹脂封止型半導体装置
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP6249829B2 (ja) * 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法
JP6286039B2 (ja) 2014-06-26 2018-02-28 日立オートモティブシステムズ株式会社 パワー半導体モジュールおよびパワー半導体モジュールの製造方法
JP2016136550A (ja) * 2015-01-23 2016-07-28 株式会社最上インクス ヒートシンクのクリップ機構
US9879720B2 (en) 2016-05-05 2018-01-30 General Electric Company Bearing damper with external support spring systems and methods

Also Published As

Publication number Publication date
CN109671687B (zh) 2023-01-13
JP2019075476A (ja) 2019-05-16
US10796979B2 (en) 2020-10-06
CN109671687A (zh) 2019-04-23
US20190115283A1 (en) 2019-04-18
DE102018211260A1 (de) 2019-04-18

Similar Documents

Publication Publication Date Title
US9754863B2 (en) Semiconductor device
JP6065979B2 (ja) 半導体装置
JP5163055B2 (ja) 電力半導体モジュール
JP6769458B2 (ja) 半導体装置
CN109994447B (zh) 半导体模块
US9171772B2 (en) Semiconductor device
US10032736B2 (en) Semiconductor device
JP6183550B2 (ja) 半導体装置
CN110620138A (zh) 晶体管器件
CN107958902B (zh) 具有单列直插式引线的成型电源模块
JP6939392B2 (ja) パワーモジュール
WO2018159018A1 (ja) 半導体装置
US11088073B2 (en) Semiconductor device
US20230155012A1 (en) Semiconductor device
JP6642719B2 (ja) 半導体装置
CN114080673A (zh) 半导体装置
WO2019022206A1 (ja) 半導体装置
JP7256771B2 (ja) 半導体装置
CN116779598A (zh) 半导体装置
JP4943373B2 (ja) デバイス実装方法
JP2005236224A (ja) 半導体装置
JP2019169609A (ja) 半導体装置
JP2004193467A (ja) 電力用半導体装置及び放熱器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R150 Certificate of patent or registration of utility model

Ref document number: 6939392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150