CN102810526B - 功率变换装置、半导体装置及功率变换装置的制造方法 - Google Patents

功率变换装置、半导体装置及功率变换装置的制造方法 Download PDF

Info

Publication number
CN102810526B
CN102810526B CN201210046858.2A CN201210046858A CN102810526B CN 102810526 B CN102810526 B CN 102810526B CN 201210046858 A CN201210046858 A CN 201210046858A CN 102810526 B CN102810526 B CN 102810526B
Authority
CN
China
Prior art keywords
substrate
splicing ear
power conversion
housing section
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210046858.2A
Other languages
English (en)
Other versions
CN102810526A (zh
Inventor
下池正一郎
吉见太佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Publication of CN102810526A publication Critical patent/CN102810526A/zh
Application granted granted Critical
Publication of CN102810526B publication Critical patent/CN102810526B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及功率变换装置、半导体装置及功率变换装置的制造方法。该功率变换装置包括第一基板、第二基板、功率变换元件和壳体部。壳体部包括第一连接端子和第二连接端子，第一连接端子连接到设置在第一基板的更接近功率变换元件的一侧的第一导电图案，并且第二连接端子连接到设置在第二基板的与功率变换元件相反的一侧的第二导电图案。

Description

功率变换装置、半导体装置及功率变换装置的制造方法
技术领域
本发明涉及功率变换装置、半导体装置及功率变换装置的制造方法，更具体地，涉及包括连接端子的功率变换装置、半导体装置、和功率变换装置的制造方法。
背景技术
一般已知包括连接端子的功率变换装置。
日本专利特开No.2010-98036公开一种半导体装置(功率变换装置)，该半导体装置包括绝缘基板、安装在绝缘基板的表面上的半导体元件(功率变换元件，诸如IGBT或者功率MOSFET)以及电连接到半导体元件的主电极的外部连接端子(连接端子)。在该半导体装置中，半导体元件的主电极和外部连接端子通过在水平方向上延伸的接合导线彼此电连接。
然而，在根据上述日本专利特开No.2010-98036的半导体装置中，半导体元件的主电极和外部连接端子通过在水平方向上延伸的接合导线彼此连接，因而在水平方向上延伸的接合导线可能不利地彼此干扰。因而，如果避免干扰，则半导体装置(功率变换装置)的大小可能被不利地增加。因此，很难将功率变换装置小型化。
发明内容
为了解决上述问题而提出本发明，并且本发明的目的是提供一种功率变换装置、半导体装置及能够小型化的功率变换装置的制造方法。
为了获得上述目的，根据本发明的第一个方面的一种功率变换装置包括：第一基板；第二基板，其与所述第一基板相对地设置；功率变换元件，其安装在所述第一基板和所述第二基板之间；以及壳体部，其被设置为包围所述第一基板和所述第二基板。所述壳体部包括：第一连接端子，其连接到设置在所述第一基板的更接近所述功率变换元件的一侧的第一导电图案；以及第二连接端子，其连接到设置在所述第二基板的与所述功率变换元件相反的一侧的第二导电图案。
在根据第一个方面的功率变换装置中，壳体部包括第一连接端子和第二连接端子，第一连接端子连接到设置在第一基板的更接近功率变换元件的一侧的第一导电图案，并且第二连接端子连接到设置在第二基板的与功率变换元件相反的一侧的第二导电图案。藉此，可以将第一连接端子和第二连接端子电连接到安装在第一基板和第二基板之间的功率变换元件而不使用例如在水平方向上延伸的接合导线。因而，功率变换装置可小型化。
根据本发明的第二个方面的半导体装置包括：第一基板；第二基板，其与所述第一基板相对地设置；功率变换元件，其安装在所述第一基板和第二基板之间；以及壳体部。所述壳体部包括：第一连接端子，其连接到设置在所述第一基板的更接近所述功率变换元件的一侧的第一导电图案；以及第二连接端子，其连接到设置在所述第二基板的与所述功率变换元件相反的一侧的第二导电图案。
在根据第二个方面的半导体装置中，壳体部包括第一连接端子和第二连接端子，第一连接端子连接到设置在第一基板的更接近功率变换元件的一侧的第一导电图案，并且第二连接端子连接到设置在第二基板的与功率变换元件相反的一侧的第二导电图案。藉此，可以将第一连接端子和第二连接端子电连接到安装在第一基板和第二基板之间的功率变换元件而不使用例如在水平方向上延伸的接合导线。因而，半导体装置可以小型化。
根据本发明的第三个方面的功率变换装置的制造方法包括以下步骤：在第一基板和第二基板之间安装功率变换元件；将安装有所述功率变换元件的所述第一基板和所述第二基板从所述第二基板侧插入壳体部中，并且将所述第一基板和所述第二基板附接到所述壳体部；使所述壳体部所具有的第一连接端子与设置在所述第一基板上的第一导电图案的连接部彼此接合；以及使所述壳体部所具有的第二连接端子与设置在所述第二基板上的第二导电图案的连接部彼此接合。
根据本发明的第三个方面的功率变换装置的制造方法包括使壳体部所具有的第一连接端子与设置在第一基板上的第一导电图案的连接部彼此接合，并且使壳体部所具有的第二连接端子与设置在第二基板上的第二导电图案的连接部彼此接合，藉此可以将第一连接端子和第二连接端子电连接到安装在第一基板和第二基板之间的功率变换元件而不使用例如在水平方向上延伸的接合导线。因而，可以提供能够小型化的功率变换装置的制造方法。
当结合附图时，根据以下对本发明的详细描述，本发明的上述和其它目的、特征、方面和优点将变得更加明显。
附图说明
图1是根据本发明的第一实施方式的功率模块的电路图；
图2是根据本发明的第一实施方式的功率模块的平面图；
图3是沿着图2中的线300-300截取的截面图；
图4是沿着图2中的线400-400截取的截面图；
图5是根据本发明的第一实施方式的功率模块的第一基板的顶视图；
图6是根据本发明的第一实施方式的功率模块的第一基板的底视图；
图7是根据本发明的第一实施方式的功率模块的第二基板的底视图；
图8是根据本发明的第一实施方式的功率模块的第二基板的顶视图；
图9是用于例示根据本发明的第一实施方式的在功率模块的第一基板上形成导电图案的步骤的图；
图10是用于例示根据本发明的第一实施方式的在功率模块的第一基板的导电图案上安装导电部件的步骤的图；
图11是用于例示根据本发明的第一实施方式的在功率模块的第二基板上形成导电图案的步骤的图；
图12是用于例示根据本发明的第一实施方式的在功率模块的第二基板的导电图案上安装MOSFET的步骤的图；
图13是用于例示根据本发明的第一实施方式的堆叠功率模块的第一基板和第二基板的步骤的图；
图14是用于例示根据本发明的第一实施方式的形成功率模块的P侧(N侧、U相、V相、W相)连接端子的步骤的图；
图15是用于例示根据本发明的第一实施方式的形成功率模块的栅极连接端子的步骤的图；
图16是用于例示根据本发明的第一实施方式的形成功率模块的壳体部的步骤的图；
图17是用于例示根据本发明的第一实施方式的将功率模块的第一基板和第二基板插入壳体部的步骤的图；
图18是根据本发明的第二实施方式的功率模块的平面图；以及
图19是根据本发明的第二实施方式的功率模块的第二基板的顶视图。
具体实施方式
下面参照附图描述本发明的实施方式。
第一实施方式
如图1中的电路图所示，根据本发明的第一实施方式的功率模块100由连接到电动机200等的三相逆变器电路构成。功率模块100包括六个MOSFET 3a至3f。这里，MOSFET 3a至3f表示n型场效应晶体管。功率模块100是本发明中的“功率变换装置”和“半导体装置”的示例。MOSFET 3a、3c和3e构成功率模块100的上臂，并且是本发明中的“功率变换元件”和“第一功率变换元件”的示例。MOSFET 3b、3d和3f构成功率模块100的下臂，并且是本发明中的“功率变换元件”和“第二功率变换元件”的示例。
MOSFET 3a、3c和3e的漏极(D)连接到P侧连接端子5a。MOSFET 3b的源极(S)连接到N侧连接端子5b。MOSFET 3d的源极(S)连接到N侧连接端子5b。MOSFET 3f的源极(S)连接到N侧连接端子5b。MOSFET 3a的源极(S)和MOSFET3b的漏极(D)连接到电动机200的电源的U相连接端子5c。MOSFET 3c的源极(S)和MOSFET 3d的漏极(D)连接到电动机200的电源的V相连接端子5d。MOSFET3e的源极(S)和MOSFET 3f的漏极(D)连接到电动机200的电源的W相连接端子5e。
下面参照图2到图5描述功率模块100的结构。这里，主要描述构成由U相的上臂和下臂的功率模块100的一部分(图1中虚线包围的部分)的横截面结构(参见图3和图4)。功率模块100的构成V相和W相的上臂和下臂的部分的横截面结构类似于U相的结构，因此省略对它们的描述。
如图2到图4所示，第一基板1和第二基板2设置在壳体部4中。如图3和图4所示，位于下侧的第一基板1和位于上侧的第二基板2设置在壳体部4中，同时第一基板1和第二基板2在Z方向上(在上下方向上)彼此相对。第一基板1和第二基板2基于诸如陶瓷的绝缘材料。根据第一实施方式，位于上侧的第二基板2的面积小于位于下侧的第一基板1的面积。具体地，位于上侧的第二基板2的在X方向上的宽度W1和在Y方向上的宽度W2(参见图7)分别小于位于下侧的第一基板1的在Z方向上的宽度W3和在Y方向上的宽度W4(参见图5)。因而，当第一基板1和第二基板2从下方插入到壳体部4中时，位于上侧的第二基板2可以向上方通过，不会与从壳体部4的内表面向第一基板1突起的P侧连接端子5a(51a)和N侧连接端子5b(51b)(参见图3)发生干涉。
在位于下侧的第一基板1的下表面上(在Z方向上)，形成有散热板12a和12b。散热板12a和12b由例如铜箔或者铝箔制成，并且都具有至少约100微米且不超过约500微米的厚度。在平面图(在X-Y方向上)中，散热板12a与稍后描述的设置在第一基板1的上表面的导电图案13a交迭，并且隔着第一基板1大致与导电图案13a相对。在平面图(在X-Y方向上)中，散热板12b与导电图案13b(MOSFET 3b)和导电图案13c交迭，并且隔着第一基板1大致与导电图案13b和导电图案13c相对。换句话说，散热板12a和12b隔着第一基板1与导电图案13a至13c对称地设置。因而，可以抑制由于在焊接接合中或者在运行时的冷热循环导致的应力而可能产生的第一基板1的翘曲。散热板12a是本发明中的“第一散热板”的示例。散热板12b是本发明中的“第二散热板”的示例。
在位于下侧的第一基板1的上表面上(在Z方向上)，形成有导电图案13a、13b和13c。导电图案13a至13c由例如铜箔制成，并且都具有至少约100微米且不超过约500微米的厚度。导电图案13a至13c都具有与散热板12a和12b的厚度相等的厚度，藉此可以抑制由于冷热循环导致的应力而可能产生的第一基板1的翘曲。根据第一实施方式，导电图案13a被形成为使得其在X1方向上的端部的一部分131a(参见图5)连接到P侧连接端子5a。导电图案13b被形成为使得其在X2方向上的端部的一部分131b(参见图5)连接到U相连接端子5c(参见图4)。导电图案13c被形成为使得其在X2方向上的端部的一部分131c(参见图5)连接到N侧连接端子5b。换句话说，连接到连接端子的部分131a至131c被设置在位于下侧的第一基板1的边缘处。导电图案13a至13c是本发明中的“第一导电图案”的示例。连接到连接端子的部分131a至131c是本发明中的“连接部”的示例。
在位于上侧的第二基板2的下表面上(在Z1方向上)，形成有导电图案21a和21d。如图4所示，在与MOSFET 3a(3b)的栅极(G)相对应的部分上形成了导电图案22a(22d)。在位于上侧的第二基板2的上表面上(在Z2方向上)，形成有导电图案23a和23b。导电图案23a和23b是本发明中的“第二导电图案”的示例。根据第一实施方式，设置在壳体部4中的栅极连接端子6a(6b)通过导电图案23a(23b)和导电图案22a(22d)电连接到MOSFET 3a(3b)的栅极(G)。导电图案23a和23b形成为使得导电图案23a和23b连接到栅极连接端子6a和6b的部分231a和231b(参见图8)设置在位于上侧的第二基板2的端部旁(边缘)。连接到栅极连接端子的部分231a和231b是本发明中的“连接部”的示例。
如图3所示，MOSFET 3a的漏极(D)隔着低温焊料层32安装在位于下侧的第一基板1的导电图案13a的表面上。低温焊料层32例如由具有183℃的熔化温度的Sn-37Pb制成。MOSFET 3a的源极(S)由焊球33连接到位于上侧的第二基板2的导电图案21a。焊球33例如由具有217℃的熔化温度的Sn-3Ag-0.5Cu制成。MOSFET3a的源极(S)和位于上侧的第二基板2的导电图案21a被十五个焊球33彼此连接起来(参见图2)。
如图3所示，柱状导电部件14a隔着高温焊料层34安装在位于下侧的第一基板1的导电图案13b的表面上。高温焊料层34例如由具有217℃的熔化温度的Sn-3Ag-0.5Cu制成。导电部件14a通过低温焊料层32连接到第二基板2的导电图案21a。MOSFET 3b的漏极(D)隔着低温焊料层32安装在导电图案13b的表面上。MOSFET 3b的源极(S)由焊球33连接到位于上侧的第二基板2的导电图案21d。
如图3所示，柱状导电部件14b隔着高温焊料层34安装在位于下侧的第一基板1的导电图案13c的表面上。导电部件14b通过低温焊料层32连接到位于上侧的第二基板2的导电图案21d。
壳体部4被设置为包围第一基板1和第二基板2，如图2所示。在平面图中(在X-Y方向上)，壳体部4形成为框架形式。根据第一实施方式，连接到设置在第一基板1上的导电图案13a和13c的金属的P侧连接端子5a和金属的N侧连接端子5b被设置为嵌入由树脂制成的壳体部4中。此外，连接到设置在第二基板2上的导电图案23a和23b的金属的栅极连接端子6a和6b被设置为嵌入壳体部4中。P侧连接端子5a和N侧连接端子5b被形成为向MOSFET 3a的源极(S)和MOSFET 3b的漏极(D)提供主电流(电力用电流)。栅极连接端子6a和6b被形成为向MOSFET 3a和3b的栅极(G)提供用于导通/关断MOSFET的控制信号(控制信号用电流)。P侧连接端子5a和N侧连接端子5b是本发明中的“第一连接端子”的示例。栅极连接端子6a和6b是本发明中的“第二连接端子”的示例。
如图3所示，P侧连接端子5a的第一端部51a被形成为从壳体部4的内表面向位于下侧的第一基板1突出。P侧连接端子5a的第二端部52a形成为在沿Z2方向从壳体部4的上表面突出之后在离开第一基板1侧的方向上(在X1方向上，向着壳体部4的外周)弯曲大致90°并且延伸。P侧连接端子5a的除第一端部51a和第二端部52a以外的部分嵌入壳体部4中。当把第一基板1设置在壳体部4中时，P侧连接端子5a的第一端部51a通过焊料层31连接到导电图案13a。
如图4所示，栅极连接端子6a的第一端部61a形成为从壳体部4的内表面向位于上侧的第二基板2突出。栅极连接端子6a的第二端部62a形成为在沿Z2方向从壳体部4的上表面突出之后在离开第二基板2侧的方向上(在X1方向上，向着壳体部4的外周)弯曲大致90°并且延伸。栅极连接端子6a的除第一端部61a和第二端部62a以外的部分嵌入壳体部4中。当把第二基板2设置在壳体部4中时，栅极连接端子6a的第一端部61a通过焊料层31连接到导电图案23a。
根据第一实施方式，功率模块100形成为使得P侧连接端子5a和N侧连接端子5b的从壳体部4的内表面向第一基板1突出的部分的突出长度L2小于从第二基板2的外周端到壳体部4的内表面的长度L1，如图3所示(L2＜L1)。因而，当在第一基板1和第二基板2之间安装MOSFET时，可以防止P侧连接端子5a和N侧连接端子5b侵入第一基板1和第二基板2彼此相对的区域中。
根据第一实施方式，功率模块100形成为使得P侧连接端子5a的从壳体部4的内表面向第一基板1突出的部分的突出长度L2小于栅极连接端子6a和6b的从壳体部4的内表面向第二基板2突出的部分的突出长度L3。P侧连接端子5a(N侧连接端子5b)的第一端部51a的高度位置与栅极连接端子6a(栅极连接端子6b)的第一端部61a的高度位置之间的差是L4。第一基板1的与P侧连接端子5a(N侧连接端子5b)连接的部分(焊料层31的表面)的高度位置与第二基板2的与栅极连接端子6a(6b)连接的部分(焊料层31的表面)的高度位置之间的差是L5。此时，L4和L5大致彼此相等。换句话说，当P侧连接端子5a(N侧连接端子5b)与第一基板1的焊料层31发生接触时，栅极连接端子6a(栅极连接端子6b)也与第二基板2的焊料层31发生接触。
如图2所示，P侧连接端子5a和N侧连接端子5b以及栅极连接端子6a和6b偏离以在平面图中(在X-Y方向上)不彼此交迭。P侧连接端子5a(N侧连接端子5b)的宽度W5在平面图中(在X-Y方向上)大于栅极连接端子6a(6b)的宽度W6(W5＞W6)。如图3和图4所示，P侧连接端子5a(N侧连接端子5b)的厚度t1大致等于栅极连接端子6a(6b)的厚度t2。换句话说，根据第一实施方式，P侧连接端子5a和N侧连接端子5b(主电流从其中流过)的截面积大于栅极连接端子6a和6b(控制信号从其中流过)的截面积。各个连接端子的截面积根据在各个连接端子中流过的电流的大小来设定。
如图3和图4所示，P侧连接端子5a(N侧连接端子5b)的第二端部52a(52b)的高度位置与栅极连接端子6a(栅极连接端子6b)的第二端部62a(62b)的高度位置彼此大致相同。换句话说，P侧连接端子5a(N侧连接端子5b)的第二端部52a(52b)从壳体部4的上表面突出的突出高度H1(参见图3)与栅极连接端子6a(6b)的第二端部62a(62b)从壳体部4的上表面突出的突出高度H2彼此大致相同。
根据第一实施方式，当把第一基板1和第二基板2插入壳体部4中时，位于下侧的第一基板1的外侧表面及导电图案13a和13c的上表面与壳体部4的下部(Z1方向上的端面)接触，藉此将用于对位于下侧的第一基板1进行定位的倒L形的定位部4a(参见图3和图4)设置在壳体部4的下部上。具体地，定位部4a包括用于定位第一基板1的外侧表面的侧方定位部41a和与导电图案13a和13c的上表面发生接触的上下方向定位部42a。定位部4a全周地设置在框形的壳体部4的下部上。
根据第一实施方式，将密封部件7填充到壳体部4中以覆盖第一基板1、第二基板2和MOSFET 3a和3b，并且露出P侧连接端子5a(N侧连接端子5b)的第二端部52a(52b)以及栅极连接端子6a(6b)的第二端部62a(62b)。密封部件7由如液态环氧树脂的绝缘部件制成。
下面参照图2、图5至图8来描述功率模块100的U相、V相和W相的平面结构。
如图5所示，在位于下侧的第一基板1的上表面上(在Z方向上)，形成有导电图案13a、13b、13c、13d和13e。导电图案13a电连接到MOSFET 3a、3c和3e的漏极(D)。导电图案13b电连接到柱状导电部件14a和MOSFET 3b的漏极(D)。导电图案13c电连接到柱状导电部件14b(参见图2)。导电图案13d电连接到柱状导电部件14c和MOSFET 3d的漏极(D)。导电图案13d形成为使得其在X2方向上的端部的一部分131d连接到V相连接端子5d(参见图2)。导电图案13e电连接到柱状导电部件14d和MOSFET 3f的漏极(D)。导电图案13e被形成为使得其在X2方向上的端部的一部分131e连接到W相连接端子5e(参见图2)。导电图案13d和13e是本发明中的“第一导电图案”的示例。部分131d和131e是本发明中的“连接部”的示例。
如图6所示，在位于下侧的第一基板1的下表面上，形成有散热板12a至12d(在Z1方向上，参见图3)。散热板12c被设置为在平面图中(在X-Y方向上)与导电图案13d(MOSFET 3d)交迭。散热板12d被设置为在平面图中(在X-Y方向上)与导电图案13e(MOSFET 3f)交迭。散热板12c和12d是本发明中的“第二散热板”的示例。
如图7所示，在位于上侧的第二基板2的下表面上(在Z1方向上)，形成有导电图案21a、21b、21c和21d。导电图案21a形成为电连接MOSFET 3a的源极(S)和导电部件14a。用于电连接MOSFET 3a的栅极(G)和栅极连接端子6a(参见图2)的导电图案22a被设置为由导电图案21a包围。导电图案21b形成为电连接MOSFET3c的源极(S)和导电部件14c。用于电连接MOSFET 3c的栅极(G)和栅极连接端子6c(参见图2)的导电图案22b被设置为由导电图案21b包围。导电图案21c形成为电连接MOSFET 3e的源极(S)和导电部件14d。用于电连接MOSFET 3e的栅极(G)和栅极连接端子6e(参见图2)的导电图案22c被设置为由导电图案21c包围。
导电图案21d形成为电连接MOSFET 3b、3d和3f的源极(S)和导电部件14b。用于电连接MOSFET 3b的栅极(G)和栅极连接端子6b(参见图2)的导电图案22d被设置为由导电图案21d包围。用于电连接MOSFET 3d的栅极(G)和栅极连接端子6d(参见图2)的导电图案22e形成在导电图案21d附近。用于电连接MOSFET 3f的栅极(G)和栅极连接端子6f(参见图2)的导电图案22f形成在导电图案21d附近。
如图8所示，在位于上侧的第二基板2的上表面上(在Z2方向上)，形成有导电图案23a、23b、23c、23d、23e和23f。导电图案23a至23f是本发明中的“第二导电图案”的示例。设置在壳体部4中的栅极连接端子6a至6f(参见图2)通过导电图案23a至23f和导电图案22a至22f分别电连接到MOSFET 3a至3f的栅极(G)(参见图7)。导电图案23a至23f形成为使得导电图案23a至23f连接到栅极连接端子6a至6f的部分231a、231b、231c、231d、231e和231f被设置在第二基板2的端部附近(边缘)。部分231a至231f是本发明中的“连接部”的示例。
如图2所示，连接到设置在第一基板1上的导电图案13a至13e的P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d及W相连接端子5e被设置为嵌入壳体部4中。此外，连接到设置在第二基板2上的导电图案23a至23f的栅极连接端子6a至6f被设置为嵌入壳体部4中。P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d及W相连接端子5e形成为向MOSFET 3a至3f的源极(S)或者漏极(D)提供主电流。栅极连接端子6a至6f形成为向MOSFET 3a至3f的栅极(G)提供用于导通/关断MOSFET的控制信号。P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d及W相连接端子5e是本发明中的“第一连接端子”的示例。栅极连接端子6a至6f是本发明中的“第二连接端子”的示例。
下面参照图3和图9至图17来描述根据第一实施方式的功率模块100的制造方法。图3和图9至图17示出了功率模块100的构成U相的上臂和下臂的一部分，并且V相和W相的臂也与U相的臂同时形成。
如图9所示，制备第一基板1，该第一基板1在其Z2方向的表面(上表面)上形成由铜箔制成的导电图案13a至13e，并且在其沿Z1方向的表面(下表面)上形成由铜箔或铝箔制成的散热板12a至12d。
如图10所示，利用由具有217℃的熔化温度的Sn-3Ag-0.5Cu制成的高温焊料层34将导电部件14a和14b分别安装在导电图案13b和13c的表面上。类似地，利用高温焊料层34将导电部件14c和14d分别安装在导电图案13d和13e的表面上。
如图11所示，制备第二基板2，该第二基板2在其Z1方向的表面(下表面)上形成由铜箔制成的导电图案21a至21d和导电图案22a至22f(参见图7)，并且在其Z2方向的表面(上下表面)上形成由铜箔或铝箔制成的导电图案23a至23f。
如图12所示，利用由具有217℃的熔化温度的Sn-3Ag-0.5Cu制成的焊球33将MOSFET 3a、3c和3e的源极(S)分别安装到导电图案21a、21b和21c。利用焊球33将MOSFET 3a、3c和3e的栅极(G)分别安装到导电图案22a、22b和22c(参见图7)。利用焊球33将MOSFET 3b、3d和3f的源极(S)安装到导电图案21d。利用焊球33将MOSFET 3b、3d和3f的栅极(G)分别安装到导电图案22d、22e和22f(参见图7)。
当把MOSFET 3a至3f安装到导电图案21a至21d时，可以将底部填充树脂(underfill resin)填充到MOSFET 3a至3f与导电图案21a至21d之间的缝隙中。因此，可以抑制MOSFET 3a至3f和导电图案21a至21d的短路。此外，减小了MOSFET3a至3f的热膨胀系数与焊球33上的第二基板2的热膨胀系数之间的差的影响(应力)，并且可以抑制彼此接合到一起的焊球33和MOSFET 3a至3f(导电图案21a至21d)分开。
如图13所示，将MOSFET 3a至3f安装在位于下侧的第一基板1和位于上侧的第二基板2之间。具体地，在使位于下侧的第一基板1和位于上侧的第二基板2彼此相对的同时，利用由例如具有183℃的熔化温度的Sn-7Pb制成的低温焊料层32将MOSFET 3a、3c和3e的漏极(D)安装到导电图案13a。利用低温焊料层32将MOSFET3b、3d和3f的漏极(D)分别安装到导电图案13b、13d和13e。利用低温焊料层32将导电部件14a和14b(14c、14d)安装到导电图案21a和21d(21b、21c)。在设置焊片以代替低温焊料层32并且使位于上侧的第二基板2与位于下侧的第一基板1交迭后，立即进行回流工序以将MOSFET 3a至3f安装到导电图案13a至13e。因而，可以容易将MOSFET 3a至3f安装到导电图案13a至13e。执行使用具有相对高的熔化温度的焊料(焊球33、高温焊料层34)的接合，之后执行使用具有相对低的熔化温度的焊料(低温焊料层32)的接合或者执行回流工序。因而，与在执行使用具有相对低的熔化温度的焊料的接合或回流工序之后再执行使用具有相对高的熔化温度的焊料的接合的情况不同，可以抑制具有相对低的熔化温度的焊料由于用于使用具有相对高的熔化温度的焊料执行接合的热而熔化。
第二基板2相对于第一基板1设置，使得当位于下侧的第一基板1和位于上侧的第二基板2彼此相对时，在平面图中(在X-Y方向)，P侧连接端子5a和N侧连接端子5b的从壳体部4的内表面向第一基板1突出的部分的突出长度L2(参见图2)小于从第二基板2的外周端到第一基板1的外周端的长度L1。
接着，制备由树脂制成的壳体部4(参见图16)，在该壳体部4中，通过例如插入树脂成型，嵌入图14中示出的由于压力加工而预先自动弯曲的金属的P侧连接端子5a、金属的N侧连接端子5b、金属的U相连接端子5c、金属的V相连接端子5d和金属的W相连接端子5e以及图15中示出的由于压力加工而预先自动弯曲的金属的栅极连接端子6a至6f。在P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e和栅极连接端子6a至6f弯曲之前，可以通过镀敷而在各个连接端子的表面上形成Ni/Au层的涂层。
如图17所示，当第一基板1和第二基板2彼此相对时将它们插入壳体部4中。如上所述，第二基板2小于第一基板1。此外，P侧连接端子5a和N侧连接端子5b的从壳体部4的内表面向第一基板1突出的部分的突出长度L2小于从第二基板2的外缘(外周端)到第一基板1的外缘(外周端)的长度L1。因而，第二基板2插入壳体部4中而不与P侧连接端子5a和N侧连接端子5b(U相连接端子5c、V相连接端子5d、W相连接端子5e)发生干涉。如图3所示，第一基板1的导电图案13a至13e与位于壳体部4的下部的定位部4a接触以定位第一基板1。之后，P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e由焊料层31分别连接到导电图案13a、13c、13b、13d和13e。栅极连接端子6a至6f由焊料层31分别连接到导电图案23a至23f。可以使用焊片代替焊料层31执行回流工序，以立即将连接端子连接到导电图案。
最终，将密封部件7填充到壳体部4中以覆盖第一基板1、第二基板2和MOSFET3a至3f，并且露出P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)的第二端部52a和栅极连接端子6a(栅极连接端子6b至6f)的第二端部62a。这样就完成了功率模块100。
根据第一实施方式，如上所述，壳体部4包括连接到第一基板1的P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)以及连接到第二基板2的栅极连接端子6a至6f。因而，P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)和栅极连接端子6a至6f不需要使用例如在水平方向上延伸的接合导线就可以电连接到MOSFET 3a至3f。因此，可以减小接导合线占用的空间，并因而可将功率模块100小型化。
此外，与通过在水平方向上延伸的接合导线进行电连接的情况相比，可以增加导线的截面积并同时减小导线的长度。因而，可以减小各个连接端子的电阻和电感。因此，可以形成低损耗的功率模块100。
根据第一实施方式，如上所述，第二基板2被形成为小于第一基板1，使得当把第一基板1和第二基板2插入壳体部4中时，第二基板2能够向上方通过而不与从壳体部4的内表面朝向第一基板1突出的P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)发生干涉。因而，可以避免P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)与第二基板2彼此干扰，并因而可以容易地将第二基板2设置在壳体部4中。
根据第一实施方式，如上所述，当把MOSFET安装在第一基板1和第二基板2之间时，可以防止P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)侵入第一基板1和第二基板2彼此相对的区域中。换句话说，P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)的从壳体部4的内表面向第一基板1突出的部分的突出长度L2小于从第二基板2的外周端到第一基板1的外周端(壳体部4的内表面)的长度L1。因而，可以避免P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)与第二基板2彼此干扰。
根据第一实施方式，如上所述，功率模块100形成为使得P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)的从壳体部4的内表面向第一基板1突出的部分的突出长度L2小于栅极连接端子6a至6f的从壳体部4的内表面向第二基板2突出的部分的突出长度L3。因而，可以将第二基板2插入壳体部4中而不与P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)发生干涉。此外，当把第二基板2插入壳体部4中时，第二基板2和栅极连接端子6a至6f可以彼此接触。
根据第一实施方式，如上所述，功率模块100形成为使得壳体部4中的P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)的第一端部51a的高度位置与壳体部4中的栅极连接端子6a(栅极连接端子6b至6f)的第一端部61a的高度位置之间的差L4大致等于第一基板1的与壳体部4中的P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)连接的部分的高度位置和第二基板2的与壳体部4中的栅极连接端子6a至6f连接的部分的高度位置之间的差L5。因而，当P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)与第一基板1(导电图案13a至13e)彼此接触时，栅极连接端子6a至6f与第二基板2(导电图案23a至23f)同样彼此接触。换句话说，可以立即执行接合，并因此可以方便利用焊料进行接合以极大地缩短接合所需的时间。
根据第一实施方式，如上所述，功率模块100形成为使得P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)的第二端部52a的高度位置与栅极连接端子6a(栅极连接端子6b至6f)的第二端部62a的高度位置大致彼此相同。因而，可以容易地将P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e)的第二端部52a和栅极连接端子6a(栅极连接端子6b至6f)的第二端部62a连接到外部设备(例如，与计算设备或者电动设备连接的基板)。
根据第一实施方式，如上所述，栅极连接端子6a至6f分别通过第二基板2的导电图案23a至23f电连接到MOSFET 3a至3f的栅极(G)。因而，与栅极连接端子6a至6f通过在水平方向上延伸的接合导线电连接到MOSFET 3a至3f的栅极(G)的情况不同，没有设置沿水平方向延伸的接合导线，使得功率模块100可以小型化。
根据第一实施方式，如上所述，当把第一基板1和第二基板2设置在壳体部4中时，第一基板1的外缘(导电图案13a至13e)与壳体部4的下部(端面)发生接触，从而提供用于定位第一基板1的定位部4a。因而，可以容易地定位第一基板1。
根据第一实施方式，如上所述，功率模块100形成为使得P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e的截面积大于栅极连接端子6a至6f的截面积。因而，比控制信号用电流大的、用于驱动电动机的主电流可以在P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e中流动。
根据第一实施方式，如上所述，将具有绝缘属性的密封部件7填充到壳体部4中以覆盖第一基板1、第二基板2和MOSFET 3a至3f，并且露出P侧连接端子5a(N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e)的第二端部52a和栅极连接端子6a(栅极连接端子6b至6f)的第二端部62a。因而，可以抑制MOSFET 3a至3f之间的短路和连接端子之间的短路，从而提高功率模块100的可靠性。
根据第一实施方式，如上所述，连接到第一基板1的P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e的部分131a至131e和连接到第二基板2的栅极连接端子6a至6f的部分231a至231f被设置在第一基板1和第二基板2的端部附近(边缘)。因此，可以减小P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d、W相连接端子5e及栅极连接端子6a至6f的长度，因而可减小各个连接端子的电阻和电感。因此，可以形成低损耗的功率模块100。
根据第一实施方式，如上所述，功率模块100包括散热板12a和散热板12b、12c和12d，散热板12a设置在第一基板1的与MOSFET 3a至3f相反侧上的与MOSFET3a、3c和3e相对应的区域中，并且散热板12b、12c和12d设置在第一基板1的与MOSFET 3a至3f相反侧上的与MOSFET 3b、3d和3f相对应的区域中。因而，MOSFET3a至3f产生的热可以由散热板12a至12d有效地散发以提高散热性能。
第二实施方式
下面参照图18和图19来描述根据第二实施方式的功率模块110。根据第二实施方式，与上述的第二基板2小于第一基板1的第一实施方式不同，第二基板111上设置有槽口(notch)112a至112e。功率模块110是本发明的“功率变换装置”和“半导体装置”的示例。
如图19所示，根据第二实施方式的功率模块110形成为使得第二基板111在X方向上的宽度W7与第二基板111在Y方向上的宽度W8分别大致等于第一基板1在X方向上的宽度W3和第一基板1在Y方向上的宽度W4。如图18和图19所示，槽口112a、112b、112c、112d和112e形成在第二基板111的边缘上。槽口112a至112e形成为它们的大小使得在把第一基板1和第二基板111插入壳体部4时第二基板111可以通过壳体部4的内侧而不与P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e发生干涉。根据第二实施方式的功率模块110的其余结构类似于根据上述第一实施方式的功率模块100的结构。
根据第二实施方式，如上所述，槽口112a至112e形成在第二基板111上，使得第二基板111可以通过而不与P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e发生干涉。因此，可以抑制第二基板111与P侧连接端子5a、N侧连接端子5b、U相连接端子5c、V相连接端子5d和W相连接端子5e发生干涉，因而可以容易地将第二基板111布置在壳体部4中。第二实施方式的其它效果类似于上述第一实施方式的效果。
尽管已经详细描述和例示了本发明，但要清楚地理解，这仅仅是说明和示例，并且不应理解为限制，本发明的实质和范围仅由所附的权利要求限制。
例如，尽管在本发明中的上述第一和第二实施方式中都采用了N型场效应晶体管(MOSFET)作为功率变换元件，但是本发明不限于此。在本发明中，可以另选地使用P型场效应晶体管、IGBT、二极管等作为功率变换元件。
在上述第一实施方式和第二实施方式中，尽管P侧连接端子、N侧连接端子、U相连接端子、V相连接端子和W相连接端子连接到第一基板，而栅极连接端子连接到第二基板，但是本发明不限于此。例如，P侧连接端子、N侧连接端子、U相连接端子、V相连接端子和W相连接端子可以另选地连接到第二基板，而栅极连接端子可以另选地连接到第一基板。
在上述第一实施方式和第二实施方式中，尽管都提供主电流的P侧连接端子、N侧连接端子、U相连接端子、V相连接端子和W相连接端子以及都提供控制信号的栅极连接端子向着壳体部的外周方向弯曲，但本发明不限于此。例如，提供主电流的连接端子和提供控制信号的栅极连接端子可以另选地向壳体部的内周方向弯曲。
在上述第一实施方式和第二实施方式中，尽管P侧连接端子、N侧连接端子、U相连接端子、V相连接端子和W相连接端子以及栅极连接端子的除第一端部和第二端部以外的部分嵌入壳体部中，但本发明不限于此。例如，连接端子的除第一端部和第二端部以外的部分可以另选地接合至壳体部的内表面上。
在上述第一实施方式和第二实施方式中，尽管将定位装置设置在壳体部的下表面上以定位第一基板，但本发明不限于此。例如，可以另选地设置从壳体部的内表面突出的浮凸形状的定位部以定位第一基板。

Claims (17)

1.一种功率变换装置，该功率变换装置包括：
第一基板；
第二基板，其与所述第一基板相对地设置；
功率变换元件，其安装在所述第一基板与所述第二基板之间；以及
壳体部，其被设置为包围所述第一基板和所述第二基板，其中
所述壳体部包括第一连接端子和第二连接端子，所述第一连接端子连接到设置在所述第一基板的接近所述功率变换元件的一侧的第一导电图案，所述第二连接端子不使用接合导线而接合到设置在所述第二基板的与所述功率变换元件相反的一侧的第二导电图案。
2.根据权利要求1所述的功率变换装置，其中，
所述壳体部的所述第一连接端子的第一端部形成为从所述壳体部的内表面向所述第一基板突出，并且
所述第二基板按照如下的大小或者形状形成：所述第二基板能够通过所述壳体部的内部而不与所述第一连接端子发生干涉，使得能够将安装了所述功率变换元件的所述第一基板和所述第二基板从所述第二基板侧插入所述壳体部中并附接到所述壳体部。
3.根据权利要求2所述的功率变换装置，其中所述第二基板形成为小于所述第一基板。
4.根据权利要求3所述的功率变换装置，其中，
所述第一连接端子的从所述壳体部的内表面向所述第一基板突出的部分的突出长度小于从所述第二基板的外周端至所述壳体部的内表面的长度，以不侵入所述第一基板和所述第二基板彼此相对的区域中。
5.根据权利要求3所述的功率变换装置，其中，
所述壳体部的所述第二连接端子的第一端部形成为从所述壳体部的内表面向所述第二基板突出，并且
所述第一连接端子的从所述壳体部的内表面向所述第一基板突出的部分的突出长度小于所述第二连接端子的从所述壳体部的所述内表面向所述第二基板突出的部分的突出长度。
6.根据权利要求2所述的功率变换装置，其中所述第二基板在其边缘上形成有槽口，以能够通过所述壳体部的所述内部而不与所述第一连接端子发生干涉。
7.根据权利要求1所述的功率变换装置，其中，
所述壳体部的所述第一连接端子的第一端部形成为从所述壳体部的内表面向所述第一基板突出，而所述壳体部的所述第二连接端子的第一端部形成为从所述壳体部的所述内表面向所述第二基板突出，并且
所述壳体部的所述第一连接端子的所述第一端部的高度位置与所述壳体部的所述第二连接端子的所述第一端部的高度位置之间的差等于所述第一导电图案的连接部的高度位置与所述第二导电图案的连接部的高度位置之间的差，使得所述壳体部的所述第一连接端子的所述第一端部与设置在所述第一基板的接近所述功率变换元件的一侧的所述第一导电图案的所述连接部发生接触，而所述壳体部的所述第二连接端子的所述第一端部与设置在所述第二基板的与所述功率变换元件相反的一侧的所述第二导电图案的所述连接部发生接触。
8.根据权利要求1所述的功率变换装置，其中所述壳体部的所述第一连接端子的第二端部和所述第二连接端子的第二端部从所述壳体部的第一端面伸出，并且朝向所述壳体部的外周或内周弯曲，使得所述第一连接端子的所述第二端部的高度位置与所述第二连接端子的所述第二端部的高度位置彼此相同。
9.根据权利要求1所述的功率变换装置，其中设置在所述第二基板的与所述功率变换元件相反的一侧的所述第二导电图案电连接到所述功率变换元件。
10.根据权利要求1所述的功率变换装置，其中在所述壳体部的第二端面上设置有定位部，所述定位部用于在所述第一基板的外缘与所述定位部发生接触时定位所述第一基板。
11.根据权利要求1所述的功率变换装置，其中，
所述第一连接端子提供至少主电流或控制信号，而所述第二连接端子提供控制信号，并且
提供主电流的所述第一连接端子的截面积大于所述第二连接端子的截面积。
12.根据权利要求1所述的功率变换装置，该功率变换装置还包括具有绝缘属性的密封部件，所述密封部件被填充到所述壳体部中以覆盖所述第一基板、所述第二基板和所述功率变换元件，并且露出所述第一连接端子的第二端部和所述第二连接端子的第二端部。
13.根据权利要求1所述的功率变换装置，其中连接到所述第一连接端子的所述第一导电图案的连接部与连接到所述第二连接端子的所述第二导电图案的连接部分别设置在所述第一基板的边缘上和所述第二基板的边缘上。
14.根据权利要求1所述的功率变换装置，其中在所述第一基板的与设置有所述功率变换元件的面相反侧的表面上设置有散热板。
15.根据权利要求14所述的功率变换装置，其中，
所述功率变换元件包括第一功率变换元件和第二功率变换元件，并且
所述散热板包括第一散热板和第二散热板，所述第一散热板和所述第二散热板在设置有所述第一功率变换元件和所述第二功率变换元件的区域上彼此隔开设置。
16.一种半导体装置，该半导体装置包括：
第一基板；
第二基板，其与所述第一基板相对地设置；
功率变换元件，其安装在所述第一基板和所述第二基板之间；以及
壳体部，其被设置为包围所述第一基板和所述第二基板，其中
所述壳体部包括第一连接端子和第二连接端子，所述第一连接端子连接到设置在所述第一基板的接近所述功率变换元件的一侧的第一导电图案，所述第二连接端子不使用接合导线而接合到设置在所述第二基板的与所述功率变换元件相反的一侧的第二导电图案。
17.一种功率变换装置的制造方法，该方法包括以下步骤：
在第一基板和第二基板之间安装功率变换元件；
将安装了所述功率变换元件的所述第一基板和所述第二基板从所述第二基板侧插入壳体部中，并且将所述第一基板和所述第二基板附接到所述壳体部；
使所述壳体部所具有的第一连接端子与设置在所述第一基板上的第一导电图案的连接部彼此接合；以及
使所述壳体部所具有的第二连接端子不使用接合导线而与设置在所述第二基板上的第二导电图案的连接部彼此接合。
CN201210046858.2A 2011-05-31 2012-02-27 功率变换装置、半导体装置及功率变换装置的制造方法 Expired - Fee Related CN102810526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011121499A JP5387620B2 (ja) 2011-05-31 2011-05-31 電力変換装置、半導体装置および電力変換装置の製造方法
JP2011-121499 2011-05-31

Publications (2)

Publication Number Publication Date
CN102810526A CN102810526A (zh) 2012-12-05
CN102810526B true CN102810526B (zh) 2015-09-23

Family

ID=45656247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046858.2A Expired - Fee Related CN102810526B (zh) 2011-05-31 2012-02-27 功率变换装置、半导体装置及功率变换装置的制造方法

Country Status (4)

Country Link
US (1) US8981552B2 (zh)
EP (1) EP2530712A3 (zh)
JP (1) JP5387620B2 (zh)
CN (1) CN102810526B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5460653B2 (ja) * 2011-07-14 2014-04-02 本田技研工業株式会社 半導体装置
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
US9349709B2 (en) 2013-12-04 2016-05-24 Infineon Technologies Ag Electronic component with sheet-like redistribution structure
JP6390166B2 (ja) * 2014-05-22 2018-09-19 株式会社デンソー 電源装置
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
JP6198068B2 (ja) * 2014-11-19 2017-09-20 株式会社デンソー 電子装置
JP6201966B2 (ja) * 2014-11-25 2017-09-27 株式会社デンソー 電子装置
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
EP3596826B1 (en) * 2017-03-15 2024-05-01 ABB Schweiz AG A solid state switching device
JP6765336B2 (ja) * 2017-04-06 2020-10-07 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
EP3410481A1 (en) * 2017-06-01 2018-12-05 HS Elektronik Systeme GmbH Power semiconductor chip module
JP6785729B2 (ja) * 2017-07-12 2020-11-18 三菱電機株式会社 パワーモジュール
US10461659B2 (en) * 2017-10-10 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and power converting device
WO2019142320A1 (ja) * 2018-01-19 2019-07-25 三菱電機株式会社 半導体装置、その製造方法及び電力変換装置
CN108447827B (zh) * 2018-03-17 2020-04-17 临沂金霖电子有限公司 一种电力转换电路的封装模块
JP2021525958A (ja) * 2018-05-29 2021-09-27 アペックス マイクロテクノロジー インコーポレイテッドＡｐｅｘ Ｍｉｃｒｏｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ． 熱伝導性電子機器パッケージング
JP7135930B2 (ja) * 2019-02-20 2022-09-13 株式会社デンソー 半導体モジュールとそれを用いた電力変換装置
EP3761357A1 (en) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Semiconductor device
JP2022020941A (ja) * 2020-07-21 2022-02-02 新光電気工業株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586389A (en) * 1991-05-31 1996-12-24 Nippondenso Co., Ltd. Method for producing multi-board electronic device
CN102067309A (zh) * 2008-07-10 2011-05-18 三菱电机株式会社 电力用半导体模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
US6060772A (en) 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP2004236470A (ja) * 2003-01-31 2004-08-19 Yaskawa Electric Corp パワーモジュールおよびパワーモジュール一体型モータ
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
WO2009150875A1 (ja) * 2008-06-12 2009-12-17 株式会社安川電機 パワーモジュールおよびその制御方法
JP5125975B2 (ja) * 2008-10-15 2013-01-23 富士電機株式会社 樹脂ケース製造方法
JP5418668B2 (ja) * 2010-03-16 2014-02-19 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586389A (en) * 1991-05-31 1996-12-24 Nippondenso Co., Ltd. Method for producing multi-board electronic device
CN102067309A (zh) * 2008-07-10 2011-05-18 三菱电机株式会社 电力用半导体模块

Also Published As

Publication number Publication date
CN102810526A (zh) 2012-12-05
EP2530712A3 (en) 2015-01-07
EP2530712A2 (en) 2012-12-05
US8981552B2 (en) 2015-03-17
JP2012249491A (ja) 2012-12-13
JP5387620B2 (ja) 2014-01-15
US20120307541A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102810526B (zh) 功率变换装置、半导体装置及功率变换装置的制造方法
CN102347306B (zh) 具有凹洞板互连的半导体封装
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
TWI496262B (zh) 多導線架封裝
CN101378051B (zh) 半导体器件及其制造方法
CN102456652A (zh) 功率半导体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN105684147A (zh) 半导体模块及其制造方法
US9159676B2 (en) Semiconductor module
CN108496249B (zh) 半导体装置
CN103985675A (zh) 半导体装置
JP2009164240A (ja) 半導体装置
TWI747652B (zh) 半導體裝置及其製造方法
WO2019082344A1 (ja) 半導体装置の製造方法
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
JP6560819B1 (ja) 電子モジュール及び電子モジュールの製造方法
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
US7750448B2 (en) Semiconductor package and method for manufacturing the same
JP5024009B2 (ja) 電子回路の実装方法及び実装構造
CN104756612A (zh) 模块
JP3971314B2 (ja) 半導体製造装置
KR20170068708A (ko) 박형 양면냉각 파워모듈
CN102412241A (zh) 半导体芯片封装件及其制造方法
JP6472931B1 (ja) 電子モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150923

Termination date: 20180227