JP2021525958A - 熱伝導性電子機器パッケージング - Google Patents

熱伝導性電子機器パッケージング Download PDF

Info

Publication number
JP2021525958A
JP2021525958A JP2020566558A JP2020566558A JP2021525958A JP 2021525958 A JP2021525958 A JP 2021525958A JP 2020566558 A JP2020566558 A JP 2020566558A JP 2020566558 A JP2020566558 A JP 2020566558A JP 2021525958 A JP2021525958 A JP 2021525958A
Authority
JP
Japan
Prior art keywords
metal
die
dies
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020566558A
Other languages
English (en)
Inventor
ゴーリン、カービー
サタウア、エミリー
バーナー、アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apex Microtechnology Inc
Original Assignee
Apex Microtechnology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apex Microtechnology Inc filed Critical Apex Microtechnology Inc
Publication of JP2021525958A publication Critical patent/JP2021525958A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本明細書では、異なる底面電位を有する複数のダイを有するように回路基板を構成するための装置および方法が開示されている。装置は、金属ベースプレートと、熱伝導性誘電体と、複数の金属パッドとを備える回路基板を備える。装置の複数のダイの各々は、複数の金属パッドのうちのそれぞれ１つに連結され、複数のダイは、第１のダイおよび第２のダイを備える。複数の金属箔パッドのうちのそれぞれ１つに連結された複数のダイの各々に基づいて、第１のダイは、第１の底面電位を呈するように構成され、第２のダイは、第２の底面電位を呈するように構成される。装置は、複数のダイからの熱を、少なくとも金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを経由して複数のダイから逃がすようにさらに構成される。

Description

関連出願の相互参照について記載する。本出願は、その全体が参照により本明細書に組み込まれる、２０１８年５月２９日に出願された米国仮特許出願第６２／６７７，５１９号に対する優先権および利益を主張するものである。
本開示は、熱伝導性電子機器パッケージングに関する。
電子機器のパッケージングは、いくつかの目的に役立てることができる。例えば、パッケージングは、物理的損傷および腐食を防止し、電気的絶縁を提供し、パッケージング内に収容された電子機器の熱放散を可能にすることができる。集積回路（ＩＣ）製造の急速な進歩と、パワーエレクトロニクス、ポータブルエレクトロニクス、家電製品、家庭用電気製品、コンピューティングエレクトロニクス、自動車、鉄道、航空宇宙および防衛、産業用ドライバーおよびモーターコントロール、医療機器など、ほぼすべての用途で成長する市場の需要により、パッケージングはますます重要になっている。しかし、これらの電子機器の設計および性能要件には、例えば、過酷な機械的、熱的、および電気的環境内での厳しい要求がある。これは、電子機器の固有電力の放散が高いことに起因する可能性がある。
電子機器業界におけるパッケージは、前述の問題に対処しているが、１つ以上の異なる裏側電位を有する複数のダイを組み込むことに対しても課題を呈している。例えば、これらのパッケージはスラグアップを使用している場合があり、表面実装（ＳＭＴ）パッケージが有するダイからヒートシンクへの熱経路に対する性能特性は望ましいものではない。これらのパッケージは、プリント回路基板（ＰＣＢ）の底部のパッドに取り付けられる外部ヒートパッドも必要とする場合もあり、またサーマルパッドとして標準的なリードフレーム材料を使用する場合があるが、それによって熱性能がＰＣＢ上の大きな銅エリアの熱性能に制限される可能性がある。そのような構成にはいくつかの欠点がある。これらの欠点としては、内部ダイからの熱を放散するための熱経路を最小化できないこと、内部ダイとヒートシンクに接続する任意の外部熱タブとの間の電気的絶縁が欠如していること、ヒートシンクが非ゼロ電位に維持されるのを防止すること、およびパッケージの完全な電力放散を防止することが挙げられるが、これらに限定されない。これらおよび他の欠点は、本明細書に記載の方法およびシステムによって対処される。
以下の一般的な説明および以下の詳細な説明は、いずれも例示的かつ説明的なものにすぎず、制限的なものではないことが理解されよう。熱伝導性電子機器パッケージのための方法およびシステムが提供される。
装置は、金属ベースプレートと、熱伝導性誘電体と、複数の金属パッドとを有する回路基板を備える。装置は複数のダイをさらに備え、複数のダイの各々は複数の金属パッドのうちのそれぞれ１つに連結され、複数のダイは第１のダイおよび第２のダイを含む。
複数のダイの各々が複数の金属箔パッドのうちのそれぞれ１つに連結されていることに基づいて、第１のダイは第１の底面電位を呈するように構成され、第２のダイは第２の底面電位を呈するように構成される。装置は、複数のダイからの熱を、少なくとも金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを経由して複数のダイから逃がすようにさらに構成される。
方法は、金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを有する回路基板を製造することを含む。方法は、複数のダイを含むためのステップをさらに含み、複数のダイの各々は、複数の金属パッドのうちのそれぞれ１つに連結され、複数のダイは、第１のダイおよび第２のダイを含む。
複数のダイの各々が複数の金属箔パッドのうちのそれぞれ１つに連結されていることに基づいて、第１のダイは第１の底面電位を呈するように構成され、第２のダイは第２の底面電位を呈するように構成される。装置は、複数のダイからの熱を、少なくとも金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを経由して複数のダイから逃がすようにさらに構成される。
追加の利点は、以下の説明で部分的に記載されたことになるか、または実践によって学習され得る。それらの利点は、添付の特許請求の範囲で具体的に指摘されている要素および組み合わせによって実現され、かつ達成されるであろう。
本明細書に組み込まれ、かつその一部を構成する添付の図面は、実施形態を例示し、説明と共に、方法およびシステムの原理を説明するのに役立つ。
本開示の態様による分割パッドクワッドフラットパッケージング（ＱＦＰ）である。 本開示による態様のプロファイル図である。 本開示による態様の断面図である。 本開示による態様の等角図である。 本開示による態様の上面図である。 本開示による態様の例示的なダイ構成である。 本開示による方法の態様のフローチャートである。
本方法およびシステムが開示および説明される前に、本方法およびシステムは、特定の方法、特定の構成要素、または特定の実施に限定されないことが理解されるべきである。本明細書で使用される用語は、特定の実施形態のみを説明する目的のためのものであり、限定することを意図するものではないことも理解されるべきである。
本明細書および添付の特許請求の範囲で使用される場合、単数形の「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈が明確に別段の指示をしない限り、複数の参照を含む。本明細書において、範囲は「約」１つの特定の値から、および／または「約」別の特定の値までであるとして表現される場合がある。そのような範囲が表現される場合、別の実施形態では、１つの特定の値からおよび／または他の特定の値までの範囲が含まれる。同様に、値が近似値として表現される場合、先行する「約」の使用によって、特定の値が別の態様を形成することが理解されるであろう。範囲の各々の端点は、他の端点との関連において、および他の端点とは独立しての両方で、有意であることがさらに理解されるであろう。
「任意選択的」または「任意選択的に」という用語は、後に説明される事象または状況が生じる場合もあり、または生じない場合もあることを意味し、また、その説明が先述の事象または状況が生じる事例および生じない事例を含むことを意味する。
本明細書の説明および特許請求の範囲を通して、単語「含む（ｃｏｍｐｒｉｓｅ）」ならびに「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｅｓ）」などのその単語の変化形は、「含むが、限定されない」を意味し、例えば、他の構成要素、整数またはステップを除外することを意図するものではない。「例示的」とは、「の実施例」を意味し、好ましいまたは理想的な実施形態の示唆を伝えることを意図していない。「など」は、制限的な意味でではなく、説明の目的で使用されている。
開示された方法およびシステムを実施するために使用することができる構成要素が開示される。これらおよび他の構成要素が本明細書に開示され、これらの構成要素の組み合わせ、サブセット、相互作用、群などが開示されるとき、これらの各様々な個別および集合的な組み合わせおよび並べ替えの具体的な参照が明示的に開示されない場合があるが、すべての方法およびシステムについて、各々は本明細書に具体的に意図され、かつ記載されていることが理解される。これは、開示された方法のステップを含むがこれに限定されない、本出願のすべての態様に適用される。したがって、実施することができる様々な追加的なステップがある場合、これらの追加ステップの各々は、本開示方法の任意の特定の実施形態または実施形態の組み合わせを用いて実施することができることが理解される。
本方法およびシステムは、好ましい実施形態の以下の詳細な説明およびそこに含まれる実施例、ならびに図およびそれらの前後の説明を参照することにより、より容易に理解され得る。
電子機器パッケージング内のダイの電気的絶縁を達成するためにある特定の試みがなされてきた。そのような構成の１つを図１に開示する。本開示のこの態様によれば、クワッドフラットパッケージング（ＱＦＰ）１００の単一の露出した銅パッドは、３つの別個のパッド１０５〜１０７に分割されている。それぞれのパッドの各々は、それぞれ個別のダイ１０２〜１０４に連結されてもよく、これらは次に外部リード１０１に連結される。図１の態様は、露出した銅ＱＦＰの既存の設計を修正して、ダイの電気的絶縁を達成する試みであったが、本開示の特定の態様と同様に、パッケージングの所望の熱伝導または完全な電力放散を達成しなかった。
ここで図２による本開示の態様を参照すると、装置２００は回路基板２４０を備える。この態様によれば、回路基板２４０は、例えば、ＦＲ−４、ポリイミド、ＨＴＣ誘電体、アルミニウム、または銅などの導電性材料と非導電性材料との任意の組み合わせで作製された、プリント回路基板（ＰＣＢ）、マルチレベルＰＣＢ、可撓性または剛性ＰＣ、プリント配線基板（ＰＷＢ）、またはＩＭＳもしくは絶縁金属基板回路基板などの任意のタイプの回路基板であってもよい。
また、この態様によれば、回路基板２４０は、金属ベースプレート２４３、熱伝導性誘電体２４２、および複数の金属パッド２４１、２６１、２７１、２８１もさらに備える。この態様によれば、金属ベースプレート２４３は、任意のタイプの導電性材料を含む層を備えることができる。例えば、銅、アルミニウム、または他の金属の１〜２ｍｍの厚さの層。金属ベースプレートは、複数の金属パッドから電気的に絶縁されるように構成してもよい。また、この態様によれば、熱伝導性誘電体２４２は、任意のタイプの非伝導性または電気絶縁材料を含む層を備えることができる。誘電体材料として記載されているが、熱伝導性層は、絶縁金属基材も備えることができる。
再び図２による本開示の態様を参照すると、回路基板２４０は、複数のダイ２２０〜２２１をさらに備えてもよく、ダイ２２０〜２２１の各々は、例えば、各々が金属箔を備え得る複数の金属パッド２４１、２６１、２７１、２８１のうちのそれぞれ１つに連結されてもよい。金属箔は、例えば、銅、銅メッキ、金、金メッキ、および任意の他の適切な導電性材料から作製されてもよい。この態様によれば、ダイ２２０〜２２１の各々が複数の金属箔パッド２４１、２６１、２７１、２８１のうちのそれぞれ１つに連結されていることに基づいて、第１のダイ２２０は第１の底面電位を呈するように構成され、第２のダイ２２１は第２の底面電位を呈するように構成される。例えば、この態様による第１の底面電位および第２の底面電位は、ダイが、例えば、異なる電力電圧レベルまたは接地基準レベルで動作するように、異なってもよく、または同じとすることもできる。他の態様では、ダイの底面電位は、３つすべて異なってもよく、３つすべて同じでもよく、２つが同じで１つが異なってもよく、またゼロ電位を含む任意の値であってもよい。
装置２００は、ダイ２２０〜２２１から熱を逃がすようにさらに構成されてもよい。この態様によれば、ダイ２２０〜２２１からの熱は、例えば、少なくとも金属ベースプレート２４３、熱伝導性誘電体２４２、および複数の金属パッド２４１、２６１、２７１、２８１を経由して伝導することができる。例えば、ダイ２２０?２２１からの電力放散またはその他の方法で生じた熱は、ダイ２２０〜２２１から金属パッド２４１、２６１、２７１、２８１へと、熱伝導性誘電体２４２を通って、金属ベースプレート２４３を通って、そして金属ベースプレート２４３の一部であってもよく、またはこれとは別個であってもよく、かつヒートシンク（図示せず）に連結することができる外部ヒートタブ２４４を経由して装置２００から逃がされてもよい。
本開示の別の態様によれば、装置２００は、別個のＰＣＢまたは他の電子機器などの第２の装置へ、およびダイ２２０または２２１の少なくとも１つへと連結されるように構成され得る複数のリード線２１０?２１１をさらに備える。リード線２１０?２１１は、例えば、リード線２１０?２１１が金属箔パッド２４１、２６１、２７１、２８１のうちの１つ以上に連結されるように構成されることにより、ダイ２２０または２２１のうちの１つ以上に電気的に結合されてもよく、これらは、今度は、それぞれ、１つ以上のワイヤボンド２６０?２６２を経由して、ダイ２２０または２２１の１つ以上に連結される。図１の態様によれば、リード線２１０は、ワイヤボンド２６２を経由してダイ２２０に連結され得る金属パッド２８１に連結されてもよい。この同じ態様によれば、リード線２１１は、ワイヤボンド２６０を経由してダイ２２１に連結され得る金属パッド２４１に連結されてもよい。リード線は、例えば、はんだ、焼結銀ペーストまたは銀充填導電性エポキシなどの導電性材料を介してダイ２２１に連結され得る金属パッド２４１に連結されてもよい。この態様によれば、リード線２１０〜２１１は、回路基板２４０を少なくとも部分的に包囲するように構成された非導電性ハウジング２５０に物理的に連結されるか、またはそれを通過するようにさらに構成されてもよい。ハウジング材料は、例えば、プラスチック、セラミック、金属などであってもよい。例えば、非導電性ハウジング２５０は、金属ベースプレート２４３を露出させたままで回路基板２４０の側面を包囲するように構成されたプラスチックまたは他の絶縁性または非導電性の材料を備えてもよく、装置の底部を包囲するように構成されたプラスチックリッド２５１をさらに備えてもよい。または、プラスチックハウジングは、例えば、非導電性封止材料で充填されてもよい。
複数の金属パッド２４１、２６１、２７１、２８１は、電気的に絶縁された金属パッドの対またはセットをさらに備えてもよい。一態様では、第１の金属パッド２７１および第２の金属パッド２６１は、互いに電気的に絶縁されているだけでなく、第３のパッド２８１および第４のパッド２４１も互いに電気的に絶縁されている。この態様によれば、第１のダイ２２０は、第１のパッド２７１、第２のパッド２６１、および第３のパッド２８１に連結されるように構成されてもよく、第２のダイ２２１は、第２のパッド２６１および第４のパッド２４１に連結されるように構成されてもよい。例えば、ダイ２２０?２２１は、例えば、上記および本明細書に開示されているように、１つ以上のワイヤボンド２６０?２６２を経由して、またははんだ、焼結銀ペーストまたは銀充填エポキシなどの導電性ダイアタッチ材料を経由して、金属パッドに連結されるように構成されてもよい。
さらに別の態様によれば、装置２４０の複数の金属パッド２４１、２６１、２７１、２８１の各々は、複数のリード線２１０?２１１のうちの少なくとも１つに連結されるように構成されてもよく、また複数の金属パッド２４１、２６１、２７１、２８１の各々は、熱伝導性誘電体２４２に連結されてもよく、一方で熱伝導性誘電体２４２は、金属ベースプレート２４４に連結されてもよい。別の態様によれば、装置２４０は、ダイ２２０〜２２１に連結されたヒートシンク（図示せず）をさらに備えてもよく、装置２４０は、ダイ２２０〜２２１からヒートシンクに熱を逃がすようにさらに構成される。装置２００は、説明を簡単にするために２つのダイ２２０および２２１を参照しながら説明されているが、当業者であれば、装置２００が任意の数のダイを備えることができることを理解するであろう。
図３および図４は、図２による態様に従って、非導電性ハウジング２５０、３５０、４５０およびリード線２１０?２１１、３０１?３０３、４０１?４０２の構成の様々な有利な点を開示している。例えば、金属ベースプレート３４４、４４４は、装置２００、３００、４００の上部に配置されてもよく、またヒートシンク、外部ヒートタブ、またはヒートシンクに接続され得る装置のためのサーマルパッド２３０として機能してもよい。ヒートシンクは、装置２００、３００、４００の外側とすることができる。ダイ３２０〜３２１、パッド３４１〜３４３、およびリード線３０１〜３０３は、次いで、図２の態様により、またはその他の方法で構成または接続されてもよい。図４および図５による態様では、非導電性ハウジングは、金属ベースプレート３４４、４４４を除く回路基板の全体を、装置の側面および底部を含めて包囲してもよく、装置の底部は、図２の態様によるプラスチックリッド２５１または非導電性エポキシもしくはプラスチック封止体などのプラスチックリッドを含んでもよい。
ここで図５および図６を参照すると、装置５００および６００のダイ５２０〜５２２、６２０〜６２２は、第３のダイ５２２、６２２をさらに備えてもよく、ここで、第３のダイ５２２、６２２は、第３の底面電位を呈するように構成される。第３の底面電位は、他の２つのダイ５２０〜５２１、６２０〜６２１の第１または第２の底面電位のいずれかまたは両方と同一であってもよく、または異なってもよい。この態様によれば、第１のダイ５２０、６２０は集積回路を備え、第２のダイ５２１、６２１はＮＭＯＳトランジスタ回路を備え、第３のダイ５２２、６２２はＰＭＯＳトランジスタ回路を備える。この構成では、第２のダイおよび第３のダイ５２１〜５２２、６２１〜６２２は、第１のダイ５２０、６２０のそれぞれ正および負の出力信号の駆動回路として機能してもよい。ＩＣダイは、ハーフブリッジまたはフルＨブリッジスイッチングアンプ構成で２?４個のＮＭＯＳ、または２?２個のＮＭＯＳおよび１?２個のＰＭＯＳトランジスタを駆動してもよい。アナログＩＣ、デジタルＩＣ、ミックスドシグナルＩＣ、またはこれら３つの組み合わせを含む、ＩＣダイとディスクリート半導体コンポーネントとの任意の組み合わせを使用してもよい。
図５は、回路基板５４０に連結された少なくとも３つのダイ５２０〜５２２を有するボトムアップの有利な点からの例示的な実施形態における、図２による本開示の態様を示す。回路基板５４０は、図５の詳細Ａに示すように、金属ベースプレート５４３、誘電体層５４２および金属箔パッド５３１〜５３３などの３つの層を備えてもよく、ダイ５２０〜５２２は、金属箔パッド５３１〜５３３のうちのそれぞれ１つに連結されてもよい。この態様によれば、装置５００は、金属箔パッド５３１〜５３３にそれぞれ連結されてもよい少なくとも３つのダイ５２０〜５２２を備え、その各々は、互いに電気的に絶縁されてもよく、それにより３つのダイ５２０〜５２２は異なるまたは同一の底面電位を備える場合がある。代替的には、２つのダイは同一の底面電位を有してもよく、一方で第３のダイは異なる底面電位を有する。
装置５００は、ダイ５２０〜５２２から熱を逃がすようにさらに構成されてもよい。この態様によれば、ダイ５２０〜５２２からの熱は、例えば、少なくとも金属ベースプレート５４３、熱伝導性誘電体５４２、および複数の金属パッド５３１〜５３３を経由して伝導することができる。例えば、ダイ５２０?５２２からの電力放散またはその他の方法で生じた熱は、ダイから金属パッド５３１〜５３３へ、熱伝導性誘電体５４２を通って、金属ベースプレート５４３を通って、そしてヒートシンク（図示せず）に連結され得る外部ヒートタブを介して装置５００から逃がされてもよい。本開示の別の態様によれば、装置５００は、別個のＰＣＢまたは他の電子機器などの第２の装置へと、およびダイ５２０〜５２２のうちの少なくとも１つへと連結されるように構成され得る複数のリード線５１０〜５１２をさらに備える。
ここで図６を参照すると、代替的な態様では、第１のダイ６２０は、カスタム集積回路（ＩＣ）またはプログラマブル論理デバイスとなるように構成または製造されてもよい。例えば、第１のダイ６２０は、マイクロプロセッサ、マイクロコントローラ、ＦＰＧＡ、ＤＳＰ、パワーアンプ、オペアンプ、パルス幅変調器（ＰＷＭ）、電圧基準、トランジスタ（例えば、ＮＭＯＳ、ＰＭＯＳ、バイポーラジャンクション、ＭＯＳＦＥＴ）、アナログ、デジタル、混合信号、または任意の他のタイプのＩＣとすることができる。一態様によれば、第２のダイ６２１は、ＮＭＯＳトランジスタ回路を備えてもよく、第３のダイ６２２は、ＰＭＯＳトランジスタ回路を備えてもよい。代替的には、第２のダイ６２１がＰＭＯＳトランジスタ回路を備え、第３のダイ６２２がＮＭＯＳトランジスタ回路を備えるように、第２のダイ６２１または第３のダイ６２２を入れ替えてもよい。第２のダイおよび第３のダイ６２１〜６２２は、金属酸化物電界効果トランジスタ、バイポーラ接合トランジスタ、ダイオード、または任意の他のタイプの半導体デバイスなどの任意のタイプのトランジスタまたは関連回路を備えてもよい。図６の態様によれば、ＮＭＯＳダイ６２１は、ダイ６２１のＮＭＯＳトランジスタソース電圧または電流を経由して第１のダイ６２０の出力に連結されてもよく、一方でＰＭＯＳダイ６２２は、ダイ６２２のＰＭＯＳドレイン電圧または電流を経由して第１のダイ６２０の出力に連結されてもよい。この態様によれば、第２のダイおよび第３のダイ６２１〜６２２は、第１のダイ６２０の出力のための出力段電圧または電流増幅回路として構成されてもよい。さらに、装置６００は、１つ以上の追加構成要素（例えば、ＩＣ、トランジスタ、抵抗器、または任意の電気構成要素）、装置、または任意の電気デバイスに連結することができるリード６１０〜６１１を含むことができる。例えば、装置６００は、１つ以上の追加の構成要素、装置、または電気装置に電気的に連結することができる。
他の態様では、装置６００は、互いに電気的に絶縁され、かつ熱伝導性誘電体および金属ベースプレートを経由してそれぞれのダイの各々から熱を逃がし、装置から熱を逃がすように構成された追加の金属パッドにそれぞれ連結された、１つ以上の追加のカスタムＩＣ、トランジスタ、または他のタイプの半導体デバイスを含み得る追加のダイをさらに備えてもよい。
ここで図７による態様を参照すると、方法は、金属ベースプレート、熱伝導性誘電体、複数の金属パッド、および複数のダイを含むように回路基板を構成するためのステップ７０１を含んでもよい。例えば、ステップ７０１は、絶縁金属基板（ＩＭＳ）回路基板を製造、生産、または使用することを含むことができ、これは異なる層としてＩＭＳ回路基板内に統合されるように製造された金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを含む。
方法７００は、複数のダイの各々を、複数の金属パッドのうちのそれぞれ１つに連結するためのステップ７０２をさらに含んでもよく、複数のダイは、第１のダイおよび第２のダイから構成される。例えば、ステップ７０２は、第１のダイおよび第２のダイをＩＭＳボードの金属パッドにはんだ付けするか、または別の方法で電気的に連結することを含むことができる。他の態様によれば、方法７００は、例えば、ＩＭＳボードの熱伝導性誘電体層の一部とすることができる誘電体材料またはセラミック基板によって分離されることによって、その各々が互いに電気的に絶縁された４つのパッドを含むように複数の金属パッドを構成するステップを含んでもよい。この態様によれば、方法は、第１のダイが、第１のパッド、第２のパッド、および第３のパッドに、すべてワイヤボンディングまたは他の電気的連結を経由して連結されるように、そして次に、第２のダイを、第２のパッドに、および第４のパッドに、これもワイヤボンディングまたは他の電気的連結を介して連結することができるように構成することを含んでもよい。次いで、パッドは、それらを溶接するか、互いにはんだ付けするか、または別の方法で電気的に接続することによって、回路基板のリード線のうちの少なくとも一つに連結されてもよい。
方法７００は、複数のダイの各々を複数の金属箔パッドのうちのそれぞれ１つに連結することに基づいて、第１のダイが第１の底面電位を呈するように構成し、第２のダイが第２の底面電位を呈するように構成するためのステップ７０３をさらに含んでもよい。第１のダイに連結された金属パッドは、第１の底面電位を生成するために第１の外部ソースに連結された第１のリード線に連結されてもよく、第２のダイに連結された金属パッドは、第２の底面電位を生成するために第２の外部ソースに連結された第２のリード線に連結されてもよい。一態様によれば、第１のダイの第１の底面電位と第２のダイの第２の底面電位は、異なる値を有してもよい。回路基板は、複数のダイから熱を逃がすことができる。例えば、熱は、金属ベースプレート、熱伝導性誘電体、および複数の金属パッドを経由して、第１のダイおよび第２のダイから放散する。この態様によれば、例えば、回路基板の層は、第１のダイおよび第２のダイから放散される電力が、ダイから金属パッドへと、熱伝導性誘電体を通って熱伝導され、次いで、金属ベースプレートを通って回路基板の外へ出て、そして外部ヒートシンクの中へと熱伝導され得るように、構成または配設されてもよい。
他の態様によれば、方法７００は、リード線を第２の装置と、はんだ付けまたは別の方法で電気的に連結することによってダイのうちの少なくとも１つに連結するように構成するステップをさらに含んでもよい。方法は、プラスチックなどの非導電性ハウジングを構成して、回路基板を少なくとも部分的に包囲するステップも含んでもよい。方法は、金属ベースプレートが、複数の金属パッドから電気的に絶縁されるように構成する（複数の金属パッドの間に誘電体材料を含むことによるなど）ためのステップと、金属パッドの各々を箔または他の導電材料から作製するステップと、をさらに含んでもよい。
本開示のさらに別の態様によれば、方法７００は、ダイに連結されるようにヒートシンクを構成するステップと、ダイからヒートシンクに熱を逃がすように回路基板をさらに構成するステップとをさらに含んでもよい。例えば、一態様によれば、ヒートシンクは、ファン冷却式、液冷式、コールドプレート式、ペルチェ冷却装置または熱ヒートパイプであってもよく、またアルミニウム、銅、または他の熱伝導性材料から作製されてもよい、ダイから過剰なまたは不必要な熱を吸収するための装置または物質とすることができる。別の態様によれば、方法７００は、第１のダイおよび第２のダイの底面電位とは異なってもよく、または同じであってもよい第３の底面電位を呈するように第３のダイを構成するためのステップをさらに含んでもよい。この態様によれば、第１のダイは、はんだ付け、または他の方法でパッドに電気的に結合されるカスタムＩＣ、または他の半導体もしくは電子回路であってもよい。また、この態様によれば、第２のダイは、ＮＭＯＳトランジスタもしくは任意の他のタイプのトランジスタまたは電子回路であってもよく、また第３のダイは、ＰＭＯＳトランジスタもしくは任意の他のタイプのトランジスタまたは電子回路であってもよい。
方法およびシステムを、好ましい実施形態および具体的な実施例に関連して説明してきたが、本明細書の実施形態は、制限的ではなく例示的であるようにあらゆる点において意図されているので、記載された特定の実施形態に範囲が限定されることを意図していない。
別途明示的に記載されない限り、本明細書に記載されたいずれの方法も、そのステップが特定の順序で実施されることを要求していると解釈されることは決して意図されない。したがって、方法の請求項が、そのステップが従うべき順序を実際に列挙していない場合、またはステップが特定の順序に限定されることを特許請求の範囲または説明において別途具体的に記載されていない場合、いかなる点においても、順序が推測されることは決して意図されない。これは、ステップの配設または操作フローに関する論理的な問題、文法的な構成または句読点に由来する平易な意味、明細書に記載されている実施形態の数またはタイプを含む、解釈のためのあらゆる可能性のある不明確な根拠にも当てはまる。
範囲または趣旨から逸脱することなく、様々な修正および変形をなすことができることが、当業者には明らかであろう。他の実施形態は、明細書および本明細書に開示された実施の検討から当業者には明らかであろう。明細書および実施例は、単に例示的なものとして考慮され、真の範囲および精神は、以下の特許請求の範囲によって示されることが意図される。

Claims (20)

  1. 金属ベースプレートと、熱伝導性誘電体と、複数の金属パッドと、を備える回路基板と、
    複数のダイであって、前記複数のダイの各々が、前記複数の金属パッドのうちのそれぞれ１つに連結され、第１のダイおよび第２のダイを含む、複数のダイと、を備える装置であって、
    前記複数の金属パッドのうちのそれぞれ１つに連結された前記複数のダイの各々に基づいて、前記第１のダイが、第１の底面電位を呈するように構成され、かつ前記第２のダイが、第２の底面電位を呈するように構成され、かつ
    前記装置が、前記金属ベースプレート、前記熱伝導性誘電体、または前記複数の金属パッドのうちの少なくとも１つを経由して、前記複数のダイから熱を逃がすように構成されている、装置。
  2. 第２の装置および前記複数のダイのうちの少なくとも１つへと連結されるように構成された複数のリード線と、
    前記回路基板を少なくとも部分的に包囲するように構成された非導電性ハウジングと、をさらに備える、請求項１に記載の装置。
  3. 前記金属ベースプレートが、前記複数の金属パッドから電気的に絶縁されるように構成され、かつ前記複数の金属パッドの各々が金属箔を備える、請求項１に記載の装置。
  4. 前記回路基板が絶縁金属基板を備える、請求項１に記載の装置。
  5. 前記複数の金属パッドが、互いに電気的に絶縁された第１の金属パッドおよび第２の金属パッドを含む、請求項１に記載の装置。
  6. 前記複数の金属パッドが、第３の金属パッドおよび第４の金属パッドをさらに備え、前記第１の金属パッド、前記第２の金属パッド、前記第３の金属パッド、および第４の金属パッドは各々がそれぞれ互いに分離され、前記第１のダイが、前記第１の金属パッドへ、前記第２の金属パッドへ、および前記第３の金属パッドへと連結されるよう構成され、かつ前記第２のダイが、前記第２の金属パッドへと、および前記第４の金属パッドへと連結されるように構成されている、請求項５に記載の装置。
  7. 前記複数の金属パッドの各々が、前記複数のリード線のうちの少なくとも１つに連結されるように構成される、請求項２に記載の装置。
  8. 前記複数の金属パッドの各々が前記熱伝導性誘電体に連結され、かつ前記熱伝導性誘電体が前記金属ベースプレートに連結される、請求項１に記載の装置。
  9. 前記複数のダイに連結されたヒートシンクをさらに備え、前記装置が、前記複数のダイから前記ヒートシンクへと熱を逃がすようにさらに構成される、請求項１に記載の装置。
  10. 前記複数のダイが第３のダイをさらに備え、前記第３のダイが、第３の底面電位を呈するように構成され、前記第１のダイが集積回路を備え、前記第２のダイがＮＭＯＳトランジスタ回路を備え、かつ前記第３のダイがＰＭＯＳトランジスタ回路を備える、請求項１に記載の装置。
  11. 金属ベースプレート、熱伝導性誘電体、複数の金属パッド、および複数のダイを備えるように回路基板を構成することと、
    前記複数のダイの各々を前記複数の金属パッドのうちのそれぞれ１つに連結することであって、前記複数のダイが、第１のダイおよび第２のダイを含む、連結することと、
    前記複数のダイの各々を前記複数の金属パッドのうちのそれぞれ１つに連結することに基づいて、前記第１のダイが第１の底面電位を呈するように構成し、かつ前記第２のダイが第２の底面電位を呈するように構成することと、を含み、前記回路基板が、前記金属ベースプレート、前記熱伝導性誘電体、または前記複数の金属パッドのうちの少なくとも１つを経由して前記複数のダイから熱を逃がす、方法。
  12. 複数のリード線が、第２の装置へ、および前記複数のダイのうちの少なくとも１つへと連結されるように構成することと、
    前記回路基板を少なくとも部分的に包囲するように非導電ハウジングを構成することと、をさらに含む、請求項１１に記載の方法。
  13. 前記方法が、前記金属ベースプレートが、前記複数の金属パッドから電気的に絶縁されるように構成することであって、前記複数の金属パッドの各々が金属箔を備える、構成することをさらに含む、請求項１１に記載の方法。
  14. 前記回路基板が絶縁金属基板を備える、請求項１１に記載の方法。
  15. 前記複数の金属パッドが、互いに電気的に絶縁された第１の金属パッドおよび第２の金属パッドを備える、請求項１１に記載の方法。
  16. 前記複数の金属パッドが、第３の金属パッドおよび第４の金属パッドをさらに備え、前記第１の金属パッド、前記第２の金属パッド、前記第３の金属パッド、および第４の金属パッドの各々がそれぞれ互いに分離され、かつ前記第１のダイが、前記第１の金属パッドへ、前記第第２の金属パッドへ、および前記第第３の金属パッドへと連結されるように構成され、前記第２のダイが、前記第２の金属パッドへ、および前記第４の金属パッドへと連結されるように構成されている、請求項１５に記載の方法。
  17. 前記複数の金属パッドのうちの少なくとも１つを、前記複数のリード線のうちの少なくとも１つに連結するようにさらに構成する、請求項１２に記載の方法。
  18. 前記複数の金属パッドの各々を前記熱伝導性誘電体にさらに連結し、かつ前記熱伝導性誘電体を前記金属ベースプレートに連結する、請求項１１に記載の方法。
  19. 前記複数のダイにヒートシンクが連結されるようにさらに構成し、かつ前記回路基板が、前記複数のダイから前記ヒートシンクへと熱を逃がすようにさらに構成する、請求項１１に記載の方法。
  20. 前記複数のダイが、第３のダイをさらに備え、かつ前記方法が、第３の底面電位を呈するように前記第３のダイを構成することをさらに含み、前記第１のダイが集積回路を備え、前記第２のダイが、ＮＭＯＳトランジスタ回路を備え、かつ前記第３のダイがＰＭＯＳトランジスタ回路を備える、請求項１１に記載の方法。
JP2020566558A 2018-05-29 2019-05-29 熱伝導性電子機器パッケージング Pending JP2021525958A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862677519P 2018-05-29 2018-05-29
US62/677,519 2018-05-29
PCT/US2019/034291 WO2019231981A1 (en) 2018-05-29 2019-05-29 Thermally conductive electronic packaging

Publications (1)

Publication Number Publication Date
JP2021525958A true JP2021525958A (ja) 2021-09-27

Family

ID=68692760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566558A Pending JP2021525958A (ja) 2018-05-29 2019-05-29 熱伝導性電子機器パッケージング

Country Status (8)

Country Link
US (1) US10957618B2 (ja)
EP (1) EP3803966A4 (ja)
JP (1) JP2021525958A (ja)
KR (1) KR20210018811A (ja)
CN (1) CN112236856A (ja)
MX (1) MX2020012841A (ja)
PH (1) PH12020552019A1 (ja)
WO (1) WO2019231981A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022178272A1 (en) * 2021-02-18 2022-08-25 Apex Microtechnology, Inc. Thermally conductive electronic packaging
DE102022202817A1 (de) 2022-03-23 2023-09-28 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung zur Entwärmung mindestens eines elektrischen Bauelements einer Leiterplatte

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6830459B2 (en) * 2003-02-21 2004-12-14 Richard Travis West High current, high mechanical strength connectors for insulated metal substrate circuit boards
TWI352406B (en) 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
KR101194041B1 (ko) * 2006-12-07 2012-10-24 페어차일드코리아반도체 주식회사 고전력 반도체 패키지
US8427235B2 (en) * 2007-04-13 2013-04-23 Advanced Analogic Technologies, Inc. Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102016121801B4 (de) * 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung

Also Published As

Publication number Publication date
EP3803966A1 (en) 2021-04-14
MX2020012841A (es) 2021-05-12
US20190371696A1 (en) 2019-12-05
CN112236856A (zh) 2021-01-15
US10957618B2 (en) 2021-03-23
KR20210018811A (ko) 2021-02-18
PH12020552019A1 (en) 2021-06-28
EP3803966A4 (en) 2022-04-06
WO2019231981A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US10297573B2 (en) Three-dimensional package structure and the method to fabricate thereof
JP6354845B2 (ja) 半導体モジュール
US20160027711A1 (en) Semiconductor module
US20140029201A1 (en) Power package module and manufacturing method thereof
KR101519062B1 (ko) 반도체 소자 패키지
EP1523036A2 (en) Semiconductor device heat sink package and method
US9000576B2 (en) Package structure and manufacturing method thereof
KR20090034889A (ko) 완전한 파워 트레인을 위한 칩 모듈
JP2010129550A (ja) 電力用半導体モジュール
US20070257377A1 (en) Package structure
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2017005259A (ja) 電力用半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
CN111261598A (zh) 封装结构及其适用的电源模块
JP2021525958A (ja) 熱伝導性電子機器パッケージング
JP2020129895A (ja) 電力変換装置
KR20190095998A (ko) 전력용 반도체 모듈
CN105529916B (zh) 电子模块及其制造方法
US20210175149A1 (en) Thermally conductive electronic packaging
JP7170614B2 (ja) 半導体装置
EP2058860A2 (en) Fully testable surface mount die package configured for two-sided cooling
EP4016618A1 (en) Power device packaging
JP2010225952A (ja) 半導体モジュール
CN210379025U (zh) 功率器件封装结构
CN117157754A (zh) 导热电子封装