KR20090034889A - 완전한 파워 트레인을 위한 칩 모듈 - Google Patents

완전한 파워 트레인을 위한 칩 모듈 Download PDF

Info

Publication number
KR20090034889A
KR20090034889A KR1020097001168A KR20097001168A KR20090034889A KR 20090034889 A KR20090034889 A KR 20090034889A KR 1020097001168 A KR1020097001168 A KR 1020097001168A KR 20097001168 A KR20097001168 A KR 20097001168A KR 20090034889 A KR20090034889 A KR 20090034889A
Authority
KR
South Korea
Prior art keywords
semiconductor die
circuit board
chip module
electronic component
passive electronic
Prior art date
Application number
KR1020097001168A
Other languages
English (en)
Inventor
알란 엘바너이
베니 치아
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20090034889A publication Critical patent/KR20090034889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

칩 모듈이 개시된다. 이것은 회로기판, 회로기판 상에 실장된, 파워 트랜지스터를 포함하는 반도체 다이, 및 수동 전자부품을 포함한다. 수동 전자부품은 반도체 다이와 전기적으로 연통하고 반도체 다이와 열적으로 연통한다.

Description

완전한 파워 트레인을 위한 칩 모듈{CHIP MODULE FOR COMPLETE POWER TRAIN}
파워 모듈들은 시중에서 구입할 수 있다. 이러한 파워 모듈들이 유효할지라도, 다수의 개선들이 행해질 수도 있을 것이다. 예를 들면, 종래의 모듈들의 풋프린트(footprint) 공간을 감소시키는 것이 바람직할 것이다. 종래에 파워 모듈들은 파워 MOSFET(금속 산화물 반도체 전계효과 트랜지스터들), 제어 집적회로들(IC), 커패시터들, 저항기들, 및 인덕터들을 포함한 다수의 전자부품들을 내장한다. 더 소형 및 더 많은 기능의 전자 디바이스들에 대한 요구가 증가함에 따라, 이러한 파워 모듈들의 풋프린트 및 전체 크기를 감소시킬 필요성이 있다.
또한, 종래에 파워 모듈들은 파워 트랜지스터들을 내장한다. 파워 트랜지스터는 현저한 양의 열을 발생할 수 있고, 파워 트랜지스터의 동작범위는 열을 방산하는 능력에 따라 달라질 수 있다. 파워 트랜지스에 핀형(finned)의 열 싱크를 부착함으로써 개선된 방열이 달성될 수 있으나, 열 싱크들은 고가이고 부피가 크다. 파워 모듈에 큰 핀 열 싱크를 부가하는 것은 파워 모듈의 크기 및 비용을 증가시킬 것이다.
파워 컨버터(또는 다른 유형의 전기 장치)용 부품들을 집적화할 수 있는 개선된 칩 모듈을 제공하는 것이 바람직할 것이다. 칩 모듈에 의해 점유되는 공간은 최소화될 것이며, 칩 모듈은 종래의 파워 모듈들보다 더 나은 방열 특성들 및 파워 밀도 특성들을 가질 것이다.
발명의 실시예들은 이들 및 그외 문제들을, 개별적으로 그리고 총체적으로, 해결한다.
발명의 실시예들은 칩 모듈들, 칩 모듈들을 형성하는 방법들, 및 칩 모듈들을 포함하는 전기 조립체들에 관한 것이다.
발명의 일 실시예는 칩 모듈에 관한 것이다. 칩 모듈은 회로기판, 회로기판 상에 실장된 파워 트랜지스터를 포함하는 반도체 다이, 및 반도체 다이와 전기적으로 연통하는 수동 전자부품을 포함한다. 수동 전자부품은 코일을 구비한 인덕터일 수 있고, 반도체 다이와 열적으로 연통할 수 있다. 수동 전자부품은 파워 트랜지스터 위에 적층될 수 있고 따라서 수동 전자부품은 파워 모듈에서 열 싱크로서 그리고 전기 부품으로서도 작용할 수 있다. 이러한 구성에 의해, 칩 모듈에 의해 점유되는 공간은 최소화된다. 또한, 칩 모듈의 방열 및 파워 밀도 특성들이 종래의 파워 모듈들에 비해 개선된다.
발명의 또 다른 실시예는 칩 모듈을 형성하는 방법에 관한 것이다. 방법은 회로기판을 얻는 단계, 파워 트랜지스터를 포함하는 반도체 다이를 회로기판 상에 실장하는 단계, 및 반도체 다이에 수동 전자부품을 전기적으로 결합하는 단계를 포함한다. 전기적으로 결합된 수동 전자부품은 반도체 다이와 열적으로 연통하며, 파워 트랜지스터를 위한 열 싱크로서 작용할 수 있다.
발명의 또 다른 실시예는 칩 모듈에 관한 것이다. 칩 모듈은 회로기판, 회로기판 상에 실장된 반도체 다이, 및 반도체 다이 상에 적층된 코일을 포함하는 전자부품을 포함한다. 전자부품은 반도체 다이와 전기적 및 열적으로 연통한다. 코일은 파워 트랜지스터를 위한 열 싱크로서 작용할 수 있다.
발명의 다른 실시예들은 위에 기술된 칩 모듈들을 포함하는 전기 조립체들에 관한 것이다.
발명의 이들 및 다른 실시예들은 도면들 및 상세한 설명을 참조하여 이하 더 상세히 기술된다.
도 1은 머더보드 상에 실장된 발명의 실시예에 따른 칩 모듈의 측면도를 도시한 것이다.
도 2는 BGA-유형의 반도체 다이 패키지의 측단면도를 도시한 것이다.
도 3은 도 2에 도시된 반도체 다이 패키지의 평면 사시도를 도시한 것이다.
도 4는 발명의 실시예에 따른 칩 모듈의 사시도를 도시한 것이다.
도 5는 발명의 실시예에 따른 칩 모듈을 사용하여 구현될 수 있는 회로를 도시한 것이다.
도면들에서, 동일 참조부호들은 동일 구성요소들을 나타낸다. 또한, 도면들에서, 일부 성분들은 축척에 맞게 도시되지 않을 수도 있다. 일부 성분들은 도시의 용이함을 위해 다른 성분들보다 더 큰 것으로서 도시될 수도 있다.
발명의 실시예에 따른 칩 모듈은 다수의 전기부품들을 포함할 수 있다. 전기 부품들은 전체 전기 시스템의 상당 부분을 형성할 수도 있고, 혹은 전체 전기 시스템을 구성할 수도 있다. 예를 들면, 동기식 벅 컨버터(synchronous buck converter) 내 파워 트레인(power train)은 단일 모듈로 집적될 수 있다. 예를 들면, 발명의 실시예에 따른 칩 모듈은 볼 그리드 어레이(BGA; ball grid array) MOSTET 패키지들, 구동기(혹은 제어기 IC 또는 제어기 시스템), 인덕터, 저항기들, 및 커패시터들(예를 들면, 바이패스 커패시터들 및 부트스트랩 커패시터)를 포함할 수 있다.
예컨대, 칩 모듈은 인덕터의 횡 치수들과 실질적으로 동일한 횡 치수들을 가질 수 있고, 인덕터의 높이보다 약간 더 클 수도 있다. 인덕터는 칩 모듈에서 MOSFET들을 위한 열 싱크로서 작용할 수 있고, 아울러 벅 컨버터에서 기능하는 전기부품으로서도 작용할 수도 있다.
여기에서 사용되는 "칩 모듈" 혹은 "모듈"이라는 용어는 머더보드 등에 실장될 수 있는 단일의 개별적 일군의 전기부품들을 지칭할 수 있다.
도 1은 머더보드(10) 상에 실장되는 칩 모듈(300)을 포함하는 전기 조립체(500)를 도시한 것이다. 머더보드(10)는 표준 인쇄회로보드 등일 수 있다.
칩 모듈(300)은 동기식 벅 컨버터와 같은 보다 복잡한 시스템의 적어도 일부를 형성할 수 있다. 이 출원에서 동기식 벅 컨버터들이 상세히 기술될지라도, 발명의 실시예들은 그외 다른 전기 장치들에 사용될 수 있고 동기식 벅 컨버터들에 한정되는 것은 아니다. 발명의 실시예들에 따른 전기 조립체들은 개인용 컴퓨터들, 서버들, 모바일 연산 및 통신 디바이스들 등을 포함한 임의의 다수의 전기장치들에 도 사용될 수 있다.
도시를 간단하게 하기 위해서 도 1에 하나의 칩 모듈(300)이 도시되었다. 그러나, 다른 유형들의 전기 조립체들을 형성하기 위해 머더보드(10) 상에 다른 모듈들 및 디바이스들(도시되지 않음)이 실장될 수도 있음이 이해된다.
도 1에 도시된 칩 모듈(300)은 다층 회로기판(50)을 포함하며, 이것은 이 위에 실장된 하나 이상의 칩 패키지들(60(a), 60(b)) 및 하나 이상의 수동부품들(30)을 구비할 수 있다. 도 1에 도시된 바와 같이, 칩 패키지들(60(a), 60(b))은 이들을 기판(50)의 제1 표면에 접속되게 하는 땜납 구조물들(60(a)-1, 60(b)-1)(예를 들면, 제1 세트의 땜납 구조물들)을 포함할 수 있다. 탄성 절연층(90)이 칩 패키지들(60(a), 60(b)) 및 하나 이상의 수동부품들(30) 상에 배치된다.
인덕터(80)는 탄성 절연층(90) 상에 있다. 이 예에서, 인덕터(80)는 외부 케이스 및 이 외부 케이스 내에 배치된 코일(도시되지 않음)을 포함할 수 있다. 코일은 이를테면 와이어들, 핀들(pin), 등과 같은 전기적 커넥터들을 사용하여 다층 회로기판(50)(및 따라서 다이 패키지들(60(a), 60(b))에 전기적으로 결합된다. 이러한 전기적 커넥터들은 도 4를 참조하여 이하 더 상세히 기술된다.
다시 도 1을 참조하면, 추가의 땜납 구조물들(40)(예를 들면 제2 세트의 땜납 구조물들)이 다층 회로기판(50)의 제2 표면 밑에서 이와 접촉하여 있다. 이들은 다층 회로기판(50)을 전기적 및 기구적으로 머더보드(10)에 접속한다. 다른 실시예들에서, 다른 유형들의 전기적 커넥터들(예를 들면, 핀들, 도전성 컬럼들(column), 등)이 땜납 구조물들(40) 대신에 혹은 이에 더하여 사용될 수 있다.
땜납 구조물들(40)은 칩 모듈(300)에 포함될 수도 있고 혹은 포함되지 않을 수도 있다. 예를 들면, 땜납 구조물들(40)은 회로기판(50) 밑에 있었을 수도 있을 것이며 머더보드(10) 상에 실장하기에 앞서 기판(50)의 제2 표면 상에 있을 수도 있고, 따라서 칩 모듈(300)의 일부를 형성할 수도 있다. 대안적으로, 땜납 구조물들(40)은 머더보드(10) 상에 칩 모듈(300)을 실장하기에 앞서 머더보드(10) 상에 있었을 수도 있고, 따라서 반드시 칩 모듈(300)의 일부로 하지 않을 수도 있다.
칩 모듈(300)의 각 부분에 대하여이하 상세히 설명한다.
다층 회로기판(50)은 임의의 적합한 수의 절연층 및 도전층들을 포함할 수 있다. 일부 실시예들에서, 다층 회로기판(50)은 통상의 인쇄회로보드(PCB) 제조방법들을 사용하여 만들어진 PCB일 수 있다.
다수의 전기부품들이 복수층 회로기판(50) 상에 실장된다. 전기부품들은 패키지될 수도 있고 또는 패키지되지 않을 수도 있으며, 파워 트랜지스터들(예를 들면, 파워 MOSFET들)과 같은 능동 디바이스들 및/또는 커패시터들과 같은 수동 디바이스들을 포함하는 하나 이상의 수동부품들을 포함할 수 있다.
여기에서 사용되는 "능동 디바이스" 혹은 "능동부품"이라는 용어는 전류 혹은 전압이 가해졌을 때 이득(증폭) 및/또는 제어 특징들을 나타내는 디바이스 혹은 부품, 혹은 보조 전원(들)로부터의 에너지와 상호작용을 통해 입력 신호 에너지를 출력 신호 에너지로 변환하는 디바이스를 포함한다. "수동 디바이스"라는 용어는 증폭 혹은 제어 특징이 전혀 없는 이를테면 저항기들 혹은 커패시터들과 같은 디바이스들을 포함한다.
도 1에서, 2이상의 반도체 다이 패키지들(60(a), 60(b))이 회로기판(50) 상에 실장될 수 있다. 반도체 다이 패키지들(60(a), 60(b))은 파워 트랜지스터 다이 패키지들, 제어기 IC 패키지들 등의 임의의 적합한 조합을 포함할 수도 있다. 반도체 다이 패키지들(60(a), 60(b))은 이 예에서 각각 제1 및 제2 다이들을 포함할 수 있다. 이 예에서 2개의 다이 패키지들(60(a), 60(b)을 예로 들고 있지만, 다른 실시예들에서, 단지 하나의 다이 패키지 혹은 2개보다 더 많은 다이 패키지들이 있을 수 있다.
파워 트랜지스터 패키지들은 수직형 파워 트랜지스터들을 포함하는 반도체 다이들을 포함할 수 있다. 전형적인 수직형 파워 트랜지스터들은 예를 들면 미국특허 제6,274,905호 및 제6,351,018호에 기술되어 있고, 이들 둘 다는 본 출원과 동일한 양수인에 양도된 것으로 이들은 모든 목적들을 위해 전체 내용을 참조로 여기 포함시킨다. 수직형 파워 트랜지스터들은 VDMOS 트랜지스터들을 포함한다. VDMOS 트랜지스터는 확산에 의해 형성된 2 이상의 반도체 영역들을 구비한 MOSFET이다. 이것은 소스 영역, 드레인 영역, 및 게이트를 구비한다. 디바이스는 소스 영역 및 드레인 영역이 반도체 다이의 서로 마주보는 표면들에 있는 점에서 수직형이다. 게이트는 트렌치(trenched) 게이트 구조 혹은 플래나(planar) 게이트 구조일 수 있고, 소스 영역과 동일한 표면에 형성된다. 트렌치 게이트 구조들은 플래나 게이트 구조들보다는 더 좁고 공간을 덜 점유하기 때문에, 트렌치 게이트 구조들이 바람직하다. 동작동안에, VDMOS 디바이스에 있어서 소스 영역에서 드레인 영역으로 전류흐름은 다이 표면들에 실질적으로 수직을 이룬다. 다른 실시예들에서, 수평형 트랜 지스터들과 같은 다른 유형들의 트랜지스터들이 사용될 수도 있다. 수평형 트랜지스터에서, 전류는 다이 내에서 소스 영역에서 드레인 영역으로 수평으로 흐른다.
파워 트랜지스터 패키지들은 바람직하게는 BGA(또는 볼 그리드 어레이) 유형의 패키지들이다. BGA 패키지들, 및 이외 무 리드(non-leaded) 패키지들은 콤팩트하며, 이들이 하지의 회로기판에 더 직접적인 접속을 제공하기 때문에(성형된 하우징을 구비한 리드(leaded) 칩 패키지에 비교했을 때) 스트레이 커패시턴스들(stray capacitance) 및 인덕턴스들을 최소화하므로, 이들이 바람직하다. BGA 유형 패키지들은 수직 혹은 수평형 파워 트랜지스터들을 가진 반도체 다이들을 사용할 수 있다.
BGA 유형 패키지의 측단면도가 도 2에 도시되었다. 도 2에 도시된 바와 같이, 반도체 다이 패키지(60)는 컵 형태일 수 있는 도전성 캐리어(100)를 구비할 수 있다. 도전성 캐리어(100)는 에지 표면들(106)을 포함하는, 주변이 봉기된 에지 영역들을 포함하며, 에지 영역들 및 바닥 부분은 공동을 정의한다. 도전성 캐리어(100)는 구리, 알루미늄, 혹은 이외 어떤 다른 적합한 전기적 및 열적 도전성 물질로부터 만들어질 수 있다. 다른 실시예들에서, 캐리어는 하나 혹은 2개의 레그들을 구비한 도전성 클립(clip), 혹은 심지어는 원뿔형 범프들(bump) 형태일 수도 있을 것이다.
도 2를 참조하면, 반도체 다이(102)는 공동 내에 배치되고 반도체 다이(102)의 전면(front surface)은 캐리어(100)의 에지 영역 표면들(106)과 실질적으로 동일 평면이다. 다이 부착 물질(104)(예를 들면, 땜납)은 캐리어(100) 내 정의된 공 동의 바닥에 다이(102)의 이면(back surface)을 부착하는데 사용된다.
어레이의 형태를 이루는 땜납 구조물들(108)(예를 들면, 땜납 볼들)은 다이(102)의 전면 상에 그리고 에지 영역 표면들(106) 상에 위치한다. 도 3에 도시된 바와 같이, 한 어레이의 땜납 구조물들(108)은 게이트 땜납 구조물(108-2G), 복수의 소스 땜납 구조물(108-2), 및 복수의 드레인 땜납 구조물(108-1)을 포함할 수 있다. 드레인 땜납 구조물(108-1)은 소스 땜납 구조물들(108-2) 및 게이트 땜납 구조물(108-G)을 둘러싼다. 또한, 드레인 땜납 구조물들(108-1)은 캐리어(100)를 통해, 다이(102)의 이면에서 드레인 단자에 전기적으로 접속된다. 소스 및 게이트 땜납 구조물들(108-2, 108-2G)는 각각 다이(102)의 전면에서 소스 및 게이트 단자들에 접속한다.
BGA-유형 패키지는 플립 칩(flip chip)처럼 "뒤집은" 후에 인쇄회로보드 등에 실장될 수 있음이 도 3으로부터 명백하다. BGA 유형 패키지는 프로파일이 얇고 콤팩트하다. 열은 다이(102)로부터 캐리어(100)를 통해 외부 방열 구조물로(예를 들면, 위에 기술된 인덕터) 혹은 외부 환경으로 방산될 수 있다.
BGA 유형 패키지들이 바람직할지라도, 다른 유형들의 반도체 다이 패키지들도 사용될 수 있다. 이러한 패키지들은 MLP 유형 패키지들, 혹은 이외 다른 낮은 프로파일 파워 반도체 패키지들을 포함할 수도 있다. 이러한 패키지들은 리드(lead)가 있을 수도 있고 리드가 없을 수도 있다. 또한, 도 3에 도시된 실시예에 대한 대안으로서, 캐리어(100)는 외측 플랜지들을 구비할 수 있어 이에 의해 에지 표면들(106)은 주변 플랜지 영역(도시되지 않음)을 갖고 외측으로 확장할 것이다.
다시 도 1을 참조하면, 패키지된 다이들(60(a), 60(b))과 함께, 하나 이상의 수동부품들(30)이 회로기판(50)에 실장될 수 있다. 수동부품들은 저항기들, 커패시터들, 등과 같은 수동 디바이스들을 포함할 수 있다.
선택적인 탄성 절연층(90)이 반도체 다이 패키지들(60(a), 60(b)) 상에 있다. 절연층(90)은 단일 층 형태일 수 있고 열적으로 도전성이지만, 전기적 절연일 수 있고, 및/또는 엘라스토머(elastomeric) 특성들을 가질 수 있다. 이것은 열 전도성 충전재들로 충전된 중합 탄성물질을 포함할 수 있다. 바람직한 절연층 물질은 시판되고 있으며 Bergquist 사에 의해 상표명 Silpad™으로 판매된다. 탄성 절연층(90)은 예비성형될 수 있고 회로기판(50) 상에 실장되는 각종의 부품들에 의해 야기된 약간 평탄하지 않은 토폴로지에 따른다. 다른 실시예들에서, 예비성형된 층을 사용하는 대신에, 열 도전성 및 절연물질을 다이 패키지들(60(a), 60(b)) 상에 피착하고 이어서 이를 경화하여 고화시키는 것이 가능할 수도 있다.
인덕터(80)가 절연층(90) 상에 있다. 인덕터(80)는 페라이트 혹은 철 분말 코어를 가진 와이어 코일을 포함할 수 있다. 인덕터(80)는 열 도전성 절연층(90)을 통해, 파워 반도체 다이 패키지들(60(a), 60(b))과 열적으로 연통하며, 따라서 다이 패키지들(60(a), 60(b)) 내 다이들에 의해 발생된 열은 인덕터(80)를 통해 방산된다. 이 예에서, 열 도전성 절연층(90)은 다이 패키지들(60(a), 60(b)) 및 인덕터(80) 둘 다와 접촉하여 있다. 이것은 다이 패키지들(60(a), 60(b))에서 인덕터(80)로의 열 전달을 최대화한다. 어떤 경우들에 있어서, 동작동안, 다이 패키지들(60(a), 60(b))의 온도는 인덕터(80)의 온도와 거의 같을 수 있고(예를 들면 약 5℃ 온도차 미만으로) 따라서 열은 가능한한 효율적으로 전달된다.
단일 인덕터(80)가 상세히 기술되었을지라도, 이외 어떤 다른 비교적 큰 수동 전자부품이 다이 패키지들(60(a), 60(b)) 상에 적층될 수도 있음이 이해된다. 예를 들면, 트랜스포머 코일들 등은 비교적 크며 양호한 방열 특성들을 가지므로, 이들과 같은 전자부품들이 다이 패키지들(60(a), 60(b)) 상에 적층될 수도 있다.
반도체 다이 패키지들(60(a), 60(b))과 비교해서, 인덕터들은 양호한 열 도전 특성들을 갖는 비교적 큰 부품들이다. 열-발생 반도체 다이 패키지들(60(a), 60(b)) 위에 인덕터(80)를 적층시킴으로써, 이들 전기부품들은 인덕터(80)의 열 전달 특성들을 효율적으로 사용하면서도 가장 공간-효율적 구성으로 배열된다. 열이 더 효과적으로 방산되기 때문에, 파워 반도체 다이 패키지들(60(a), 60(b)) 내 파워 트랜지스터들을, 달리 달성할 수도 있었을 것보다 더 높은 수행 레벨들까지 가져가는 것이 가능하다. 예를 들면, 반도체 다이 패키지들(60(a), 60(b))로부터 더 많은 열을 제거함으로써, 더 많은 전류가 반도체 다이 패키지들(60(a), 60(b)) 내 반도체 다이들을 통해 흐를 수 있다.
도 4는 발명의 실시예에 따른 칩 모듈(300)의 사시도를 도시한 것이다. 도 1 및 도 4에서, 동일 구성요소들에 동일 참조부호들을 사용하고 동일 구성요소들의 설명을 여기에 적용한다. 도 4에서, 인덕터(80)는 코일(80(a)) 및 코일을 수용하는 하우징(80(b))을 포함한다. 이 예에서, 코어(도시되지 않음)는 코일(80(a)) 내에 있을 수 있다. 측방 도체(98)는 회로기판(50) 및 코일(80(a))을 전기적으로 결합하는데 사용될 수 있다. 또 다른 측방 도체(도시되지 않음)가 칩 모듈(300)의 대향 측에 있을 수 있고 회로기판(50)에 코일(80(a))을 접속할 수 있다. 하우징(80(b))은 구리 혹은 알루미늄과 같은 열 도전성 물질로 만들어질 수 있다.
도 4로부터 명백한 바와 같이, 칩 모듈(300)은 다수의 전기부품들을 내장할지라도 매우 콤팩트하고 낮은 프로파일을 가지며 열을 효과적으로 방산할 수 있다. 도 4에 도시된 바와 같이, 칩 모듈(300)의 높이는 인덕터(80)의 높이보다 약간만 더 높고 반면 칩 모듈(300)의 풋프린트는 작으며 인덕터(80)의 횡 치수들에 실질적으로 대응한다. 예를 들면, 도 4에 도시된 칩 모듈(300)의 높이는 인덕터(80)의 높이보다 단지 1mm 더 클 수 있고, 칩 모듈(300)의 풋프린트는 인덕터(80)의 풋프린트와 같다. 일부 실시예들에서, 칩 모듈(300)은 약 1 입방인치, 혹은 심지어는 0.5 입방인치 미만의 치수들을 가질 수 있고, 그럼으로써 칩 모듈(300)을 컴퓨터들과 같은 전자장치들에서 사용하기에 적합하게 한다.
발명의 실시예들에 의해 제공된 효율적인 부품 배열 및 개선된 방열 때문에, 칩 모듈의 파워 밀도(즉, 입방인치 당 와트)는 종래의 칩 모듈들보다 2배 이상일 수 있다. 일부 실시예들에서, 칩 모듈은 1 입방인치 미만의 치수들을 가질 수 있고, 1.3 볼트에서 파워의 (적어도) 350 와트, 혹은 2.6 볼트에서 (적어도) 1500 와트를 제공할 수 있다. 위에 기술된 적층된 인덕터 배열없이 유사한 크기의 칩 모듈은 이들 값들의 약 반 미만인 파워 밀도들을 가질 것이다.
도 4에 도시된 유형의 다수의 칩 모듈들은 개인용 컴퓨터 등을 위한 머더보드 상에 사용될 수 있다. 이들은 머더보드 상에 장착되는 마이크로프로세서 주위에 배열될 수도 있다. 마이크로프로세서는 이 위에 팬 혹은 이외 대류 냉각 메커니즘 을 구비할 수 있다. 팬으로부터 공기 흐름은 칩 모듈들을 더 냉각시킬 것이다.
발명의 실시예들에 따른 칩 모듈들은 임의의 적합한 조립공정을 사용하여 형성될 수 있다. 일 실시예에서, 칩 모듈을 형성하는 방법은 회로기판을 얻는 것과, 파워 트랜지스터를 포함하는 반도체 다이를 회로기판 상에 실장하는 것과, 수동 전자부품을 반도체 다이에 전기적으로 결합하는 것을 포함한다. 이후 수동 전자부품은 반도체 다이와 열적으로 연통한다.
다시 도 1을 참조하면, 회로기판(50)이 먼저 제조되거나 아니면 얻어질 수 있다. 회로기판(50)을 형성하기 위해 인쇄, 에칭, 등을 포함한 통상적인 인쇄회로보드 기술들이 사용될 수 있다.
일단 회로기판(50)이 얻어지면, 땜납, 도전성 접착제들, 등을 사용하여 각종 전기부품들(30, 60(a), 60(b))이 회로기판(50) 상에 실장될 수 있다. 전기부품들은 사전에 제조될 수도 있고, 필요에 따라 구입이 가능하다.
이어서, 실장된 전자부품들(30, 60(a), 60(b)) 상에 절연층(90)이 놓여진다. 절연층(90)이 전자부품들(30, 60(a), 60(b))간에 어떤 골(valley)들을 채우도록 절연층(90)에 압력이 가해질 수 있다.
절연층(90)이 일단 전자부품들(30, 60(a), 60(b)) 상에 있게 되면, 인덕터(80)가 절연층(90) 상에 놓여진다. 이어서 하나 이상의 와이어들(도 4에 98 참조) 혹은 그외 도체들을 사용하여 인덕터(80) 내 코일의 단부들을 회로기판(50)에 전기적으로 결합한다. 이후 칩 모듈(300)이 형성될 수 있다.
땜납(40)이 회로기판(50)의 밑면 상에 이미 있지 않다면, 그 위에 피착될 수 도 있고 이어서 칩 모듈(300)이 머더보드(10)에 실장된다. 대안적으로, 땜납이 머더보드(10) 상에 피착될 수도 있고, 칩 모듈(300)은 땜납이 피복된 머더보드(10)에 실장될 수도 있다.
도 5는 동기식 벅 컨버터 회로에 연관된 회로를 도시한 것이다. 도 5에 도시된 모든 부품들은 발명의 실시예에 따른 칩 모듈 내 있을 수 있다. 회로는 MOSFET들(M1, M2)의 게이트들을 구동하는 구동기(212)를 포함한다. MOSFET들(M1, M2)은 위에 기술된 바와 같이 BGA 유형 패키지들에 혹은 다른 유형들의 패키지들에 패키지될 수 있다. 또한, 회로는 커패시터들(C1, C2, C3), 및 저항기(R1)를 포함하는 다수의 수동부품들을 포함한다. MOSFET(M2)의 드레인과 MOSFET(M1)의 소스 사이에 있는 노드에 파워 인덕터(224)가 접속된다. 위에 기술된 바와 같이, MOSFET들(M1, M2) 상에 파워 인덕터(224)가 적층될 수 있다.
동기식 벅 컨버터들이 상세히 기술되었을지라도, 발명의 실시예들에 따른 칩 모듈들은 다수의 서로 다른 종국의 응용들(푸시, 풀, 플라이백 컨버터들, 등)에서 사용될 수 있다. 이러한 응용들은 일반적으로 코일을 포함하는 전자부품(예를 들면, 인덕터, 트랜스포머, 등), 및 적어도 한 스위칭 디바이스를 사용한다. 스위칭 디바이스들은 비교적 얇으며 코일들을 내장한 큰 전기부품들 밑에 배치될 수 있다.
발명의 실시예들은 다수의 다른 이점들이 있다. 먼저, 모듈의 총 풋프린트는 동일 개별(discrete) 솔루션의 풋프린트의 약 절반이다. 두 번째로, 발명의 실시예들은 40 Amps에서 1.5V의 출력 전압에 대해 입방인치당 약 650 와트의 파워 밀도를 제공할 수 있다. 이것은 PC 계에서 전례가 없는 파워 밀도이다. 세 번째로, BGA MOSFET들 상에 인덕터의 배치는 공기흐름을 갖는 환경에서 더 나은 열적 수행이 되게 할 것이다. 네 번째로, 발명의 실시예들은 융통성있는 설계를 제공한다. 서로 다른 토폴로지들의 파워 트레인이 동일한 방식으로 집적될 수 있다. 다섯 번째로, 발명의 실시예들은 빠른 주문 처리시간을 제공한다. 여섯 번째로, 발명의 실시예들은 머더보드들에 리플로 납땝이 가능하다. 일곱 번째로, 발명의 실시예들은 픽업 배치 기계들(pick and place machines)에 의해 쉽게 취급될 수 있다. 여덟 번째로, 발명의 실시예들은 3 ~ 50 Amps 범위에 걸친 많은 모듈 제품군에 확장할 수 있어 이 범위 내 전(all) 부하점 응용을 포함한다.
위에 기술된 실시예들 중 어느 실시예 및/또는 이의 어떤 특징들이든 발명의 범위 내에서 어떤 다른 실시예(들) 및/또는 특징(들)과 결합될 수 있다.
위에 기술된 바는 예시적이며 제한하는 것이 아니다. 개시된 바를 검토하였을 때 당업자들에게 발명의 많은 변형들이 맹백하게 될 것이다. 그러므로, 발명의 범위는 위에 기술된 바를 참조로 판정되는 것이 아니라 계류중의 청구항들의 전체 범위 혹은 등가물들과 함께 이들 청구항들을 참조하여 판정되어야 한다.
"위에", "밑에", "윗면", "바닥" 등과 같은 용어들은 특정 실시예들에서 이들이 도면들에 이들이 도시되는 것을 지칭하는데 사용된다. 이들 용어들은 실제 실시예들에서 각종 요소들의 절대적 위치들을 지칭할 수도 있고 지칭하지 않을 수도 있다.
단수 표현은 특정하게 반대 의미를 표명하지 않는한 "하나 이상"을 의미하도록 한 것이다.
위에 언급된 모든 특허들, 특허출원들, 공보들, 및 설명들은 모든 목적들을 위해 이들 전체 내용을 원용에 의해 본 명세서에 포함시킨다. 어느 것도 종래기술인 것으로 인정하는 것은 아니다.

Claims (23)

  1. 칩 모듈에 있어서,
    회로기판;
    상기 회로기판 상에 실장된, 파워 트랜지스터를 포함하는 반도체 다이; 및
    상기 반도체 다이 상에 적층되고 상기 반도체 다이와 전기적 및 열적으로 연통하는 수동 전자부품을 포함하는, 칩 모듈.
  2. 제1항에 있어서,
    상기 수동 전자부품은 인덕터인, 칩 모듈.
  3. 제1항에 있어서,
    상기 반도체 다이를 상기 회로기판에 전기적 및 기구적으로 결합하는 복수의 땜납 구조물들을 더 포함하는, 칩 모듈.
  4. 제1항에 있어서,
    상기 파워 트랜지스터는 파워 MOSFET인, 칩 모듈.
  5. 제1항에 있어서,
    상기 반도체 다이는 제1 반도체 다이이며, 상기 파워 트랜지스터는 제1 파워 트랜지스터이며, 상기 칩 모듈은 제2 반도체 다이를 포함하고, 상기 제2 반도체 다이는 제2 파워 트랜지스터를 포함하며, 상기 제1 및 제2 반도체 다이들은 볼 그리드 어레이(BGA) 유형의 반도체 다이 패키지들 내 있는, 칩 모듈.
  6. 제5항에 있어서,
    상기 칩 모듈은 동기식 벅 컨버터 회로의 적어도 일부를 형성하는, 칩 모듈.
  7. 제1항에 있어서,
    상기 수동 전자부품은 제1 수동 전자부품이며 상기 칩 모듈은 제2 수동 전자부품이고, 상기 제2 수동 전자부품은 상기 회로기판 상에 실장되는, 칩 모듈.
  8. 제1항에 있어서,
    상기 반도체 다이와 상기 회로기판의 제1 표면 사이에 배치된 제1 세트의 땜납 구조물들, 및 상기 회로기판의 상기 제2 표면에 제2 세트의 땜납 구조물들을 더 포함하는, 칩 모듈.
  9. 제1항에 있어서,
    상기 수동 전자부품과 상기 반도체 다이 사이에 탄성의 열적 도전성 물질을 더 포함하는, 칩 모듈.
  10. 머더보드; 및
    상기 머더보드 상에 실장된 청구항 1의 상기 칩 모듈을 포함하는, 전기 조립체.
  11. 칩 모듈을 형성하는 방법에 있어서,
    회로기판을 얻는 단계;
    파워 트랜지스터를 포함하는 반도체 다이를 상기 회로기판 상에 실장하는 단계; 및
    상기 반도체 다이에 수동 전자부품을 전기적으로 결합하는 단계를 포함하고, 이후 상기 수동 전자부품은 상기 반도체 다이와 열적으로 연통하는, 칩 모듈 형성방법.
  12. 제11항에 있어서,
    상기 수동 전자부품은 인덕터인, 칩 모듈 형성방법.
  13. 제11항에 있어서,
    상기 반도체 다이를 상기 회로기판 상에 실장하는 단계는 상기 반도체 다이를 상기 회로기판 상에 실장하는 플립 칩을 포함하는, 칩 모듈 형성방법.
  14. 제11항에 있어서,
    상기 파워 트랜지스터는 파워 MOSFET인, 칩 모듈 형성방법.
  15. 제11항에 있어서,
    상기 반도체 다이는 BGA(볼 그리드 어레이) 유형의 반도체 다이 패키지 내 있는, 칩 모듈 형성방법.
  16. 제11항에 있어서,
    상기 모듈을 사용하여 동기식 벅 컨버터 회로를 형성하는 단계를 더 포함하는, 칩 모듈 형성방법.
  17. 제11항에 있어서,
    상기 수동 전자부품을 상기 반도체 다이에 전기적으로 결합하기 전에, 탄성의 열적 도전성 물질을 상기 반도체 다이 상에 제공하는 단계를 더 포함하는, 칩 모듈 형성방법.
  18. 제11항에 있어서,
    상기 회로기판은 제1 표면 및 제2 표면을 포함하며, 상기 방법은 한 세트의 땜납 구조물들을 상기 제2 표면 상에 피착하는 단계를 더 포함하는, 칩 모듈 형성방법.
  19. 전기 조립체를 형성하는 방법에 있어서,
    청구항 1의 상기 칩 모듈을 얻는 단계; 및
    상기 칩 모듈을 머더보드에 실장하는 단계를 포함하는, 전기 조립체 형성방법.
  20. 제19항에 있어서,
    상기 파워 트랜지스터는 파워 MOSFET인, 전기 조립체 형성방법.
  21. 칩 모듈에 있어서,
    회로기판;
    상기 회로기판 상에 실장된 반도체 다이; 및
    상기 반도체 다이 상에 적층된 코일을 포함하고 상기 반도체 다이와 전기적 및 열적으로 연통하는 전자부품을 포함하는, 칩 모듈.
  22. 제21항에 있어서,
    상기 반도체 다이는 파워 MOSFET를 포함하고 상기 전자부품은 인덕터인, 칩 모듈.
  23. 제21항에 있어서,
    상기 반도체 다이를 상기 회로기판에 전기적 및 기구적으로 결합하는 복수의 땜납 구조물들을 더 포함하는, 칩 모듈.
KR1020097001168A 2006-06-30 2007-04-25 완전한 파워 트레인을 위한 칩 모듈 KR20090034889A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/427,906 2006-06-30
US11/427,906 US7656024B2 (en) 2006-06-30 2006-06-30 Chip module for complete power train

Publications (1)

Publication Number Publication Date
KR20090034889A true KR20090034889A (ko) 2009-04-08

Family

ID=38875751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001168A KR20090034889A (ko) 2006-06-30 2007-04-25 완전한 파워 트레인을 위한 칩 모듈

Country Status (7)

Country Link
US (2) US7656024B2 (ko)
JP (1) JP2009543349A (ko)
KR (1) KR20090034889A (ko)
CN (1) CN101484995B (ko)
DE (1) DE112007001446T5 (ko)
TW (1) TW200802782A (ko)
WO (1) WO2008005614A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US10111333B2 (en) * 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8310831B2 (en) * 2010-05-19 2012-11-13 Hamilton Sundstrand Corporation Thermal packaging of a motor controller for an auxiliary power unit
US8466563B2 (en) 2010-05-19 2013-06-18 The Johns Hopkins University Apparatus and methods for 3-D stacking of thinned die
JP5268994B2 (ja) * 2010-05-31 2013-08-21 三菱電機株式会社 半導体モジュールとその製造方法
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
CN203129697U (zh) 2013-02-05 2013-08-14 客贝利(厦门)休闲用品有限公司 一种帐篷架杆
US8760872B2 (en) * 2011-09-28 2014-06-24 Texas Instruments Incorporated DC-DC converter vertically integrated with load inductor structured as heat sink
US8970185B1 (en) * 2011-10-03 2015-03-03 Marvell International Ltd. Method for maintaining high efficiency power conversion in DC-DC switching regulators over wide input supply range
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9012267B2 (en) * 2012-05-23 2015-04-21 Intersil Americas LLC Method of manufacturing a packaged circuit including a lead frame and a laminate substrate
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US20140252541A1 (en) * 2013-03-11 2014-09-11 General Electric Company Systems and methods for power train assemblies
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
CN203257172U (zh) 2013-05-08 2013-10-30 客贝利(厦门)休闲用品有限公司 一种一字顶帐篷改进结构
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JPWO2015019519A1 (ja) * 2013-08-07 2017-03-02 パナソニックＩｐマネジメント株式会社 Ｄｃ−ｄｃコンバータモジュール
US9650805B2 (en) 2013-12-05 2017-05-16 Campvalley (Xiamen) Co., Ltd. Top connecting apparatus for a shelter frame
KR102041644B1 (ko) * 2014-01-08 2019-11-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
CN105449987B (zh) 2014-09-02 2019-06-25 台达电子工业股份有限公司 电源装置
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
CN106329930B (zh) 2015-07-06 2019-02-12 台达电子工业股份有限公司 功率变换器
CN204850682U (zh) 2015-07-23 2015-12-09 路华（厦门）贸易有限公司 折叠帐篷
CN207260737U (zh) 2017-04-21 2018-04-20 客贝利(厦门)休闲用品有限公司 一种双顶折叠帐篷
DE102020131470A1 (de) * 2020-11-27 2022-06-02 Infineon Technologies Ag Package mit Lastanschlüssen, auf welchen eine gekoppelte Leistungskomponente und Logikkomponente montiert sind
TWI758228B (zh) * 2020-12-09 2022-03-11 奇力新電子股份有限公司 電感及電源模組
CN114975313B (zh) * 2022-06-02 2023-04-18 上海晶岳电子有限公司 碳化硅vdmos器件及其制作方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6611434B1 (en) * 2000-10-30 2003-08-26 Siliconware Precision Industries Co., Ltd. Stacked multi-chip package structure with on-chip integration of passive component
KR100403608B1 (ko) 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
KR100374629B1 (ko) 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6830959B2 (en) 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6867489B1 (en) 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
JP2005520339A (ja) 2002-03-12 2005-07-07 フェアチャイルド セミコンダクター コーポレーション ウエハレベルのコーティングされた銅スタッドバンプ
US6836023B2 (en) 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
US7301235B2 (en) 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7217597B2 (en) * 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7242101B2 (en) 2004-07-19 2007-07-10 St Assembly Test Services Ltd. Integrated circuit die with pedestal
CN101213663B (zh) 2005-06-30 2010-05-19 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US20070164428A1 (en) 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train

Also Published As

Publication number Publication date
WO2008005614A2 (en) 2008-01-10
CN101484995A (zh) 2009-07-15
US20080001279A1 (en) 2008-01-03
DE112007001446T5 (de) 2009-05-07
JP2009543349A (ja) 2009-12-03
WO2008005614A3 (en) 2008-06-19
CN101484995B (zh) 2012-07-18
US7875498B2 (en) 2011-01-25
TW200802782A (en) 2008-01-01
US20100093132A1 (en) 2010-04-15
US7656024B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
US7656024B2 (en) Chip module for complete power train
EP1900022B1 (en) Complete power management system implemented in a single surface mount package
US6724631B2 (en) Power converter package with enhanced thermal management
US7250675B2 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
US7154174B2 (en) Power supply packaging system
TWI579982B (zh) 功率模組封裝結構
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
US8619428B2 (en) Electronic package structure
US9559047B2 (en) Passive component as thermal capacitance and heat sink
US20230260693A1 (en) MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE
JP5572890B2 (ja) 半導体モジュールおよび半導体装置
CN111987053A (zh) 封装结构
WO2008055134A2 (en) Electronic device with inductor and integrated componentry
US20220052013A1 (en) Semiconductor device package
US10433424B2 (en) Electronic module and the fabrication method thereof
CN110634813A (zh) 封装结构
CN210379025U (zh) 功率器件封装结构
US20230197624A1 (en) Power converter assembly
CN115955763A (zh) 球栅阵列封装的电源模块及电子设备
CN117157754A (zh) 导热电子封装
CN115084073A (zh) 封装半桥电路
TWI485824B (zh) 封裝結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision