CN114975313B - 碳化硅vdmos器件及其制作方法 - Google Patents
碳化硅vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN114975313B CN114975313B CN202210620587.0A CN202210620587A CN114975313B CN 114975313 B CN114975313 B CN 114975313B CN 202210620587 A CN202210620587 A CN 202210620587A CN 114975313 B CN114975313 B CN 114975313B
- Authority
- CN
- China
- Prior art keywords
- wall
- fixedly connected
- vdmos device
- substrate
- casing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 11
- 230000017525 heat dissipation Effects 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000003014 reinforcing effect Effects 0.000 claims description 4
- 238000012856 packing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 28
- 230000008569 process Effects 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 10
- 239000000428 dust Substances 0.000 abstract description 4
- 230000033001 locomotion Effects 0.000 description 13
- 239000003574 free electron Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 210000000746 body region Anatomy 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了碳化硅VDMOS器件及其制作方法，包括壳体和设置于所述壳体内部的VDMOS器件本体，所述VDMOS器件本体包括衬底，所述衬底的一侧开设有第二凹槽，所述第二凹槽的数目为两组，两组所述第二凹槽内部分别嵌有源极和漏极，所述源极、所述漏极均与所述衬底形成有PN结，所述衬底的一侧固定连接有二氧化硅板。本发明中一组格栅本体中第一挡板与另一组格栅本体中第二挡板的接缝处形成迷宫结构，从而能够使格栅本体在对壳体内部VDMOS器件本体进行散热的过程中起到良好的防尘效果，避免在散热的过程中有较多的灰尘进入壳体内部导致VDMOS器件本体损坏的情况发生。
Description
技术领域
本发明涉及VDMOS器件领域，具体来说，涉及碳化硅VDMOS器件及其制作方法。
背景技术
VDMOS是垂直双扩散金属-氧化物半导体场效应晶体管，场效应晶体管简称场效应管。主要有两种类型和金属-氧化物半导体场效应管。由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点。
公开号为CN105225952A的中国发明专利文件，一种VDMOS器件的制作方法及VDMOS器件，其中，VDMOS器件，包括：N型衬底，还包括：位于N型衬底的第一表面上相对两侧的场氧化层；位于第一表面上的场氧化层之间的P型体区；位于P型体区上的N型源区；位于N型源区上的栅氧化层；位于栅氧化层上的具有开口的多晶硅层；位于场氧化层、多晶硅层以及栅氧化层上的介质层，介质层经刻蚀至P型体区，形成接触孔；位于介质层和P型体区上的第一金属层，第一金属层经光刻与刻蚀后形成VDMOS器件的栅极与源极的电极；位于N型衬底上与第一表面相对的第二表面上的第二金属层。该发明提供的方案完全避免了栅漏电容的存在，解决了平面型VDMOS器件的结构中栅漏之间存在电容影响动态特性的问题。
但是上述发明存在以下不足之处：并未对VDMOS器件设置保护外壳，使得VDMOS器件在后期使用的过程中更易出现损坏，同时该VDMOS器件也并未设置散热机构，从而使得VDMOS器件长期处于高温的工作环境，导致VDMOS管的使用寿命下降，不能满足人们的使用需求。因此，亟需碳化硅VDMOS器件及其制作方法来解决上述问题。因此，亟需碳化硅VDMOS器件及其制作方法来解决上述问题。
发明内容
针对相关技术中的问题，本发明提出碳化硅VDMOS器件，以克服现有相关技术所存在的上述技术问题。
本发明的技术方案是这样实现的：
碳化硅VDMOS器件，包括壳体和设置于所述壳体内部的VDMOS器件本体，所述VDMOS器件本体包括衬底，所述衬底的一侧开设有第二凹槽，所述第二凹槽的数目为两组，两组所述第二凹槽内部分别嵌有源极和漏极，所述源极、所述漏极均与所述衬底形成有PN结，所述衬底的一侧固定连接有二氧化硅板，所述二氧化硅板的一侧设置有栅极，所述栅极、所述源极和所述漏极均与所述二氧化硅板相接触，所述壳体的两侧设置有散热组件，所述VDMOS器件本体的顶部固定连接有连接柱，所述壳体的顶部内壁固定连接有用于对所述连接柱进行固定夹持组件，所述壳体的内部设置有导向组件，所述壳体的底部开设有通槽，所述衬底的一侧设置有封装板，所述源极、所述漏极与所述栅极均固定连接有针脚。
进一步地，所述夹持组件包括设置于所述壳体一侧内壁的升降组件，所述升降组件的一侧固定连接有横板，所述横板的底部外壁固定连接有活动件，所述活动件包括第一圆柱体、圆台体、第二圆柱体和插柱，所述壳体的一侧内壁固定连接有定位柱，所述定位柱的一端固定连接有连接架，所述连接架的两端均固定连接有第一固定框，所述第一固定框的两侧内壁均转动连接有转动柱，所述第一固定框的中部设置有连接杆，所述连接杆的一侧开设有空腔，所述转动柱的一端从所述空腔内部穿过，所述转动柱的圆周外壁套接有复位卷簧，所述连接杆的一端开设有第一凹槽，所述第一凹槽的两侧内壁均转动连接有滚轮，所述连接柱的顶部开设有圆孔，所述插柱与所述圆孔相适配，所述连接杆远离所述滚轮的一端固定连接有凸块，所述连接柱的圆周外壁开设有定位孔，所述凸块与所述定位孔相配合。
进一步地，所述升降组件包括固定连接在所述壳体一侧内壁的支撑板，所述支撑板的顶部转动连接连接有螺纹丝杆，所述螺纹丝杆的一端延伸至所述壳体的外部，所述螺纹丝杆的一端固定连接有把手，所述螺纹丝杆的圆周外壁啮合有螺纹套筒，所述横板与所述螺纹套筒固定连接。
进一步地，所述壳体的一侧内壁开设有滑槽，所述滑槽的内部滑动连接有滑块，所述滑块的一侧固定连接有加强柱，所述滑块通过所述加强柱与所述螺纹套筒固定连接。
进一步地，所述导向组件包括固定连接在所述壳体两侧内壁的固定架，所述固定架远离所述壳体内部的一端固定连接有第二斜板，所述固定架的一侧外壁固定连接有伸缩杆，所述伸缩杆的输出端固定连接有第二固定框，所述第二固定框的两侧内壁均转动连接有辊体，所述伸缩杆的圆周外壁套接有弹簧，所述辊体的圆周外壁与所述VDMOS器件本体的一侧外壁相接触。
进一步地，所述壳体的两侧内壁均固定连接有挡杆，所述挡杆位于所述固定架的上方。
进一步地，所述散热组件包括开设在所述壳体两侧内壁的散热槽，所述散热槽的两侧内壁固定连接有格栅本体，所述格栅本体在散热槽内部呈等距离分布。
进一步地，所述格栅本体包括第一挡板、第二挡板和第一斜板，所述第一斜板位于所述第一挡板和第二挡板中部，所述第一挡板与所述第二挡板规格相同，所述第一挡板与所述第二挡板接缝处形成有迷宫结构。
进一步地，所述固定架的一侧外壁开设有散热孔，所述散热孔在所述固定架的一侧成等距离分布。
碳化硅VDMOS器件的制作方法，其采用上述实施例所述的碳化硅VDMOS器件，包括以下步骤：
S1：提供P型材料的半导体作为衬底，在所述衬底上嵌入同为N型材料半导体的源极和漏极；
S2：S1步骤中的源极和漏极与衬底的交接处会形成PN结，在P型材料半导体顶部设置金属铝材料的栅极；
S3：对S2步骤中的P型材料的半导体衬底进行选择性刻蚀；
S4：对S2步骤中的源极、漏极和栅极采用二氧化硅板形成绝缘层并得到碳化硅VDMOS器件。
本发明的有益效果：
本发明提供的碳化硅VDMOS器件及其制作方法，通过设置的VDMOS器件本体、源极、栅极、二氧化硅板、漏极和衬底，通过在衬底上嵌入源极和漏极，它们与衬底的交界处会形成PN结，栅极为金属铝材质制成，源极、栅极和漏极之间采用二氧化硅板进行绝缘，此时栅极和衬底间形成电容的两个基板在电容两端施加电压就会建立电场，栅极上聚集正电荷并排斥衬底的空穴往下跑，同时吸引衬底的自由电子往上跑，形成了一个N型薄层即自由电子跑道，N型薄层与衬底交界处也存在PN结，在源极和漏极间施加电压，两个N区的自由电子就可以沿N型薄层流通，显然若电容电压越大通道越宽漏极电流就会越大，当源漏电压增大时，漏极N区与衬底P区间的PN结也会增大，从而关闭电子通道，满足了人们的使用需求。
本发明提供的碳化硅VDMOS器件及其制作方法，通过设置的导向组件和夹持组件，在工作人员需要对VDMOS器件本体进行安装时可以首先将其从壳体底部的通槽内部插入，在VDMOS器件本体插入壳体内部的过程中会与辊体发生挤压，从而能够使辊体向固定架的一侧移动，通过辊体的传动、伸缩杆和弹簧的共同配合可以对VDMOS器件本体的移动起到了良好的限位导向作用，使得VDMOS器件本体能够稳定的在壳体内部移动，更有利夹持组件后续对VDMOS器件本体的固定工作；
当VDMOS器件本体移动至与挡杆接触时工作人员可以手持并转动把手，通过把手可以带动螺纹丝杆转动，在螺纹丝杆转动的过程中可以使螺纹套筒在其外壁上做升降运动，通过螺纹套筒的升降运动可以带动活动件下移，由于活动件的中部由圆台体组成，因此随着活动件中圆台体的不断下移会与连接杆一端的滚轮相接触，同时由于圆台体的横截面为等腰梯形，因此随着圆台体的逐步下降可以使两组连接杆做相离运动，在连接杆做相离运动的过程中可以有效的带动其底端的凸块做相向运动，直至凸块卡接在连接柱圆周外壁的定位孔内为止，此时通过凸块与定位孔的相互卡接，可以对VDMOS器件本体起到良好的定位作用；
同时在夹持组件对VDMOS器件本体固定的过程中，活动件底部的插柱会插入连接柱顶部的圆孔内，从而能够使夹持组件对VDMOS器件本体固定的同时起到良好的定位作用，避免VDMOS器件本体在安装的过程中出现跑偏移位的情况，使得后续生产的VDMOS器件本体均能够固定于同一位置。
本发明提供的碳化硅VDMOS器件及其制作方法，通过设置的散热组件，在VDMOS器件本体工作的过程中会产生大量的热量，此时通过开设在壳体两侧的散热槽可以有效的将产生的热量排出，同时由于散热槽内部固定连接有等距离分布的格栅本体，且一组格栅中第一挡板与另一组格栅本体中第二挡板的接缝处形成迷宫结构，从而能够使格栅本体在对壳体内部VDMOS器件本体进行散热的过程中起到良好的防尘效果，避免在散热的过程中有较多的灰尘进入壳体内部导致VDMOS器件本体损坏的情况发生，同时在外界气流通过散热槽流入壳体内部的过程中，通过开设在固定架一侧等距离分布的散热孔可以对气流起到良好的均分作用，使得气流能够更加均匀的对VDMOS器件本体进行散热，提高了散热组件对VDMOS器件本体的散热效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的正面剖视结构示意图。
图2为本发明图1中A处的放大结构示意图。
图3为本发明图1中B处的放大结构示意图。
图4为本发明中格栅本体拆分结构示意图。
图5为本发明图4中C处的放大结构示意图。
图6为本发明的壳体拆分结构示意图。
图7为本发明中图6中D处的放大结构示意图。
图8为本发明的VDMOS器件本体组件结构示意图。
图9为本发明中VDMOS器件本体制作方法流程结构示意图。
图中：
1、壳体；2、支撑板；3、挡杆；4、固定架；5、凸块；6、散热槽；7、格栅本体；9、VDMOS器件本体；10、针脚；11、通槽；12、定位孔；13、连接柱；14、圆孔；15、第一固定框；16、连接架；17、连接杆；18、定位柱；19、活动件；20、把手；21、滑槽；22、螺纹丝杆；23、辊体；24、第二固定框；25、散热孔；26、伸缩杆；27、弹簧；28、复位卷簧；29、转动柱；30、第一挡板；31、第一斜板；32、第二挡板；33、滑块；34、螺纹套筒；35、横板；36、第二斜板；37、第一圆柱体；38、圆台体；39、滚轮；40、第一凹槽；41、插柱；42、第二圆柱体；43、源极；44、二氧化硅板；45、栅极；46、封装板；47、漏极；48、PN结；49、第二凹槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
根据本发明的实施例，
请参阅图1-9，碳化硅VDMOS器件，包括壳体1和设置于壳体1内部的VDMOS器件本体9，VDMOS器件本体9包括衬底，衬底的一侧开设有第二凹槽49，第二凹槽49的数目为两组，两组第二凹槽49内部分别嵌有源极43和漏极47，源极43、漏极47均与衬底形成有PN结48，衬底的一侧固定连接有二氧化硅板44，二氧化硅板44的一侧设置有栅极45，栅极45、源极43和漏极47均与二氧化硅板44相接触，壳体1的两侧设置有散热组件，VDMOS器件本体9的顶部固定连接有连接柱13，壳体1的顶部内壁固定连接有用于对连接柱13进行固定夹持组件，壳体1的内部设置有导向组件，壳体1的底部开设有通槽11，衬底的一侧设置有封装板46，源极43、漏极47与栅极45均固定连接有针脚10，通过在衬底上嵌入源极43和漏极47，它们与衬底的交界处会形成PN结48，栅极45为金属铝材质制成，源极43、栅极45和漏极47之间采用二氧化硅板44进行绝缘，此时栅极45和衬底间形成电容的两个基板在电容两端施加电压就会建立电场，栅极45上聚集正电荷并排斥衬底的空穴往下跑，同时吸引衬底的自由电子往上跑，形成了一个N型薄层即自由电子跑道，N型薄层与衬底交界处也存在PN结48，在源极43和漏极47间施加电压，两个N区的自由电子就可以沿N型薄层流通，显然若电容电压越大通道越宽漏极47电流就会越大，当源漏电压增大时，漏极47N区与衬底P区间的PN结48也会增大，从而关闭电子通道，满足了人们的使用需求。
实施例二：
请参阅图1、3、6、7，夹持组件包括设置于壳体1一侧内壁的升降组件，升降组件的一侧固定连接有横板35，横板35的底部外壁固定连接有活动件19，活动件19包括第一圆柱体37、圆台体38、第二圆柱体42和插柱41，壳体1的一侧内壁固定连接有定位柱18，定位柱18的一端固定连接有连接架16，连接架16的两端均固定连接有第一固定框15，第一固定框15的两侧内壁均转动连接有转动柱29，第一固定框15的中部设置有连接杆17，连接杆17的一侧开设有空腔，转动柱29的一端从空腔内部穿过，转动柱29的圆周外壁套接有复位卷簧28，连接杆17的一端开设有第一凹槽40，第一凹槽40的两侧内壁均转动连接有滚轮39，连接柱13的顶部开设有圆孔14，插柱41与圆孔14相适配，连接杆17远离滚轮39的一端固定连接有凸块5，连接柱13的圆周外壁开设有定位孔12，凸块5与定位孔12相配合，升降组件包括固定连接在壳体1一侧内壁的支撑板2，支撑板2的顶部转动连接连接有螺纹丝杆22，螺纹丝杆22的一端延伸至壳体1的外部，螺纹丝杆22的一端固定连接有把手20，螺纹丝杆22的圆周外壁啮合有螺纹套筒34，横板35与螺纹套筒34固定连接，壳体1的一侧内壁开设有滑槽21，滑槽21的内部滑动连接有滑块33，滑块33的一侧固定连接有加强柱，滑块33通过加强柱与螺纹套筒34固定连接，当VDMOS器件本体9移动至与挡杆3接触时工作人员可以手持并转动把手20，通过把手20可以带动螺纹丝杆22转动，在螺纹丝杆22转动的过程中可以使螺纹套筒34在其外壁上做升降运动，通过螺纹套筒34的升降运动可以带动活动件19下移，由于活动件19的中部由圆台体38组成，因此随着活动件19中圆台体38的不断下移会与连接杆17一端的滚轮39相接触，同时由于圆台体38的横截面为等腰梯形，因此随着圆台体38的逐步下降可以使两组连接杆17做相离运动，在连接杆17做相离运动的过程中可以有效的带动其底端的凸块5做相向运动，直至凸块5卡接在连接柱13圆周外壁的定位孔12内为止，此时通过凸块5与定位孔12的相互卡接，可以对VDMOS器件本体9起到良好的定位作用，同时在夹持组件对VDMOS器件本体9固定的过程中，活动件19底部的插柱41会插入连接柱13顶部的圆孔14内，从而能够使夹持组件对VDMOS器件本体9固定的同时起到良好的定位作用，避免VDMOS器件本体9在安装的过程中出现跑偏移位的情况，使得后续生产的VDMOS器件本体9均能够固定于同一位置。
实施例三：
请参阅图1-2，导向组件包括固定连接在壳体1两侧内壁的固定架4，固定架4远离壳体1内部的一端固定连接有第二斜板36，固定架4的一侧外壁固定连接有伸缩杆26，伸缩杆26的输出端固定连接有第二固定框24，第二固定框24的两侧内壁均转动连接有辊体23，伸缩杆26的圆周外壁套接有弹簧27，辊体23的圆周外壁与VDMOS器件本体9的一侧外壁相接触，壳体1的两侧内壁均固定连接有挡杆3，挡杆3位于固定架4的上方，在工作人员需要对VDMOS器件本体9进行安装时可以首先将其从壳体1底部的通槽11内部插入，在VDMOS器件本体9插入壳体1内部的过程中会与辊体23发生挤压，从而能够使辊体23向固定架4的一侧移动，通过辊体23的传动、伸缩杆26和弹簧27的共同配合可以对VDMOS器件本体9的移动起到了良好的限位导向作用，使得VDMOS器件本体9能够稳定的在壳体1内部移动，更有利夹持组件后续对VDMOS器件本体9的固定工作。
实施例四：
请参阅图1、4、5，散热组件包括开设在壳体1两侧内壁的散热槽6，散热槽6的两侧内壁固定连接有格栅本体7，格栅本体7在散热槽6内部呈等距离分布，格栅本体7包括第一挡板30、第二挡板32和第一斜板31，第一斜板31位于第一挡板30和第二挡板32中部，第一挡板30与第二挡板32规格相同，第一挡板30与第二挡板32接缝处形成有迷宫结构，固定架4的一侧外壁开设有散热孔25，散热孔25在固定架4的一侧成等距离分，在VDMOS器件本体9工作的过程中会产生大量的热量，此时通过开设在壳体1两侧的散热槽6可以有效的将产生的热量排出，同时由于散热槽6内部固定连接有等距离分布的格栅本体7，且一组格栅本体7中第一挡板30与另一组格栅本体7中第二挡板32的接缝处形成迷宫结构，从而能够使格栅本体7在对壳体1内部VDMOS器件本体9进行散热的过程中起到良好的防尘效果，避免在散热的过程中有较多的灰尘进入壳体1内部导致VDMOS器件本体9损坏的情况发生，同时在外界气流通过散热槽6流入壳体1内部的过程中，通过开设在固定架4一侧等距离分布的散热孔25可以对气流起到良好的均分作用，使得气流能够更加均匀的对VDMOS器件本体9进行散热，提高了散热组件对VDMOS器件本体9的散热效果。
碳化硅VDMOS器件的制作方法，其采用上述实施例所述的碳化硅VDMOS器件，包括以下步骤：
第一步：提供P型材料的半导体作为衬底，在衬底上嵌入同为N型材料半导体的源极43和漏极47；
第二步：步骤一中的源极43和漏极47与衬底的交接处会形成PN结48，在P型材料半导体顶部设置金属铝材料的栅极45；
第三步：对步骤二中的P型材料的半导体衬底进行选择性刻蚀；
第四步：对步骤二中的源极43、漏极47和栅极45采用二氧化硅板44形成绝缘层并得到碳化硅VDMOS器件。
综上所述，借助于本发明的上述技术方案，通过在衬底上嵌入源极43和漏极47，它们与衬底的交界处会形成PN结48，栅极45为金属铝材质制成，源极43、栅极45和漏极47之间采用二氧化硅板44进行绝缘，此时栅极45和衬底间形成电容的两个基板在电容两端施加电压就会建立电场，栅极45上聚集正电荷并排斥衬底的空穴往下跑，同时吸引衬底的自由电子往上跑，形成了一个N型薄层即自由电子跑道，N型薄层与衬底交界处也存在PN结48，在源极43和漏极47间施加电压，两个N区的自由电子就可以沿N型薄层流通，显然若电容电压越大通道越宽漏极47电流就会越大，当源漏电压增大时，漏极47N区与衬底P区间的PN结48也会增大，从而关闭电子通道，满足了人们的使用需求，在工作人员需要对VDMOS器件本体9进行安装时可以首先将其从壳体1底部的通槽11内部插入，在VDMOS器件本体9插入壳体1内部的过程中会与辊体23发生挤压，从而能够使辊体23向固定架4的一侧移动，通过辊体23的传动、伸缩杆26和弹簧27的共同配合可以对VDMOS器件本体9的移动起到了良好的限位导向作用，使得VDMOS器件本体9能够稳定的在壳体1内部移动，更有利夹持组件后续对VDMOS器件本体9的固定工作，当VDMOS器件本体9移动至与挡杆3接触时工作人员可以手持并转动把手20，通过把手20可以带动螺纹丝杆22转动，在螺纹丝杆22转动的过程中可以使螺纹套筒34在其外壁上做升降运动，通过螺纹套筒34的升降运动可以带动活动件19下移，由于活动件19的中部由圆台体38组成，因此随着活动件19中圆台体38的不断下移会与连接杆17一端的滚轮39相接触，同时由于圆台体38的横截面为等腰梯形，因此随着圆台体38的逐步下降可以使两组连接杆17做相离运动，在连接杆17做相离运动的过程中可以有效的带动其底端的凸块5做相向运动，直至凸块5卡接在连接柱13圆周外壁的定位孔12内为止，此时通过凸块5与定位孔12的相互卡接，可以对VDMOS器件本体9起到良好的定位作用，同时在夹持组件对VDMOS器件本体9固定的过程中，活动件19底部的插柱41会插入连接柱13顶部的圆孔14内，从而能够使夹持组件对VDMOS器件本体9固定的同时起到良好的定位作用，避免VDMOS器件本体9在安装的过程中出现跑偏移位的情况，使得后续生产的VDMOS器件本体9均能够固定于同一位置，在VDMOS器件本体9工作的过程中会产生大量的热量，此时通过开设在壳体1两侧的散热槽6可以有效的将产生的热量排出，同时由于散热槽6内部固定连接有等距离分布的格栅本体7，且一组格栅本体7中第一挡板30与另一组格栅本体7中第二挡板32的接缝处形成迷宫结构，从而能够使格栅本体7在对壳体1内部VDMOS器件本体9进行散热的过程中起到良好的防尘效果，避免在散热的过程中有较多的灰尘进入壳体1内部导致VDMOS器件本体9损坏的情况发生，同时在外界气流通过散热槽6流入壳体1内部的过程中，通过开设在固定架4一侧等距离分布的散热孔25可以对气流起到良好的均分作用，使得气流能够更加均匀的对VDMOS器件本体9进行散热，提高了散热组件对VDMOS器件本体9的散热效果。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.碳化硅VDMOS器件，包括壳体(1)和设置于所述壳体(1)内部的VDMOS器件本体(9)，其特征在于，所述VDMOS器件本体(9)包括衬底，所述衬底的一侧开设有第二凹槽(49)，所述第二凹槽(49)的数目为两组，两组所述第二凹槽(49)内部分别嵌有源极(43)和漏极(47)，所述源极(43)、所述漏极(47)均与所述衬底形成有PN结(48)，所述衬底的一侧固定连接有二氧化硅板(44)，所述二氧化硅板(44)的一侧设置有栅极(45)，所述栅极(45)、所述源极(43)和所述漏极(47)均与所述二氧化硅板(44)相接触，所述壳体(1)的两侧设置有散热组件，所述VDMOS器件本体(9)的顶部固定连接有连接柱(13)，所述壳体(1)的顶部内壁固定连接有用于对所述连接柱(13)进行固定夹持组件，所述壳体(1)的内部设置有导向组件，所述壳体(1)的底部开设有通槽(11)，所述衬底的一侧设置有封装板(46)，所述源极(43)、所述漏极(47)与所述栅极(45)均固定连接有针脚(10)，所述夹持组件包括设置于所述壳体(1)一侧内壁的升降组件，所述升降组件的一侧固定连接有横板(35)，所述横板(35)的底部外壁固定连接有活动件(19)，所述活动件(19)包括第一圆柱体(37)、圆台体(38)、第二圆柱体(42)和插柱(41)，所述壳体(1)的一侧内壁固定连接有定位柱(18)，所述定位柱(18)的一端固定连接有连接架(16)，所述连接架(16)的两端均固定连接有第一固定框(15)，所述第一固定框(15)的两侧内壁均转动连接有转动柱(29)，所述第一固定框(15)的中部设置有连接杆(17)，所述连接杆(17)的一侧开设有空腔，所述转动柱(29)的一端从所述空腔内部穿过，所述转动柱(29)的圆周外壁套接有复位卷簧(28)，所述连接杆(17)的一端开设有第一凹槽(40)，所述第一凹槽(40)的两侧内壁均转动连接有滚轮(39)，所述连接柱(13)的顶部开设有圆孔(14)，所述插柱(41)与所述圆孔(14)相适配，所述连接杆(17)远离所述滚轮(39)的一端固定连接有凸块(5)，所述连接柱(13)的圆周外壁开设有定位孔(12)，所述凸块(5)与所述定位孔(12)相配合，所述导向组件包括固定连接在所述壳体(1)两侧内壁的固定架(4)，所述固定架(4)远离所述壳体(1)内部的一端固定连接有第二斜板(36)，所述固定架(4)的一侧外壁固定连接有伸缩杆(26)，所述伸缩杆(26)的输出端固定连接有第二固定框(24)，所述第二固定框(24)的两侧内壁均转动连接有辊体(23)，所述伸缩杆(26)的圆周外壁套接有弹簧(27)，所述辊体(23)的圆周外壁与所述VDMOS器件本体(9)的一侧外壁相接触，所述壳体(1)的两侧内壁均固定连接有挡杆(3)，所述挡杆(3)位于所述固定架(4)的上方，所述散热组件包括开设在所述壳体(1)两侧内壁的散热槽(6)，所述散热槽(6)的两侧内壁固定连接有格栅本体(7)，所述格栅本体(7)在散热槽(6)内部呈等距离分布。
2.根据权利要求1所述的碳化硅VDMOS器件，其特征在于，所述升降组件包括固定连接在所述壳体(1)一侧内壁的支撑板(2)，所述支撑板(2)的顶部转动连接有螺纹丝杆(22)，所述螺纹丝杆(22)的一端延伸至所述壳体(1)的外部，所述螺纹丝杆(22)的一端固定连接有把手(20)，所述螺纹丝杆(22)的圆周外壁啮合有螺纹套筒(34)，所述横板(35)与所述螺纹套筒(34)固定连接。
3.根据权利要求2所述的碳化硅VDMOS器件，其特征在于，所述壳体(1)的一侧内壁开设有滑槽(21)，所述滑槽(21)的内部滑动连接有滑块(33)，所述滑块(33)的一侧固定连接有加强柱，所述滑块(33)通过所述加强柱与所述螺纹套筒(34)固定连接。
4.根据权利要求3所述的碳化硅VDMOS器件，其特征在于，所述格栅本体(7)包括第一挡板(30)、第二挡板(32)和第一斜板(31)，所述第一斜板(31)位于所述第一挡板(30)和第二挡板(32)中部，所述第一挡板(30)与所述第二挡板(32)规格相同，所述第一挡板(30)与所述第二挡板(32)接缝处形成有迷宫结构。
5.根据权利要求4所述的碳化硅VDMOS器件，其特征在于，所述固定架(4)的一侧外壁开设有散热孔(25)，所述散热孔(25)在所述固定架(4)的一侧成等距离分布。
6.碳化硅VDMOS器件的制作方法，其采用权利要求5所述的碳化硅VDMOS器件，其特征在于，包括以下步骤：
S1.提供P型材料的半导体作为衬底，在所述衬底上嵌入同为N型材料半导体的源极(43)和漏极(47)；
S2.S1步骤中的源极(43)和漏极(47)与衬底的交接处会形成PN结(48)，在P型材料半导体顶部设置金属铝材料的栅极(45)；
S3.对S2步骤中的P型材料的半导体衬底进行选择性刻蚀；
S4.对S2步骤中的源极(43)、漏极(47)和栅极(45)采用二氧化硅板(44)形成绝缘层并得到碳化硅VDMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210620587.0A CN114975313B (zh) | 2022-06-02 | 2022-06-02 | 碳化硅vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210620587.0A CN114975313B (zh) | 2022-06-02 | 2022-06-02 | 碳化硅vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114975313A CN114975313A (zh) | 2022-08-30 |
| CN114975313B true CN114975313B (zh) | 2023-04-18 |
Family
ID=82958960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210620587.0A Active CN114975313B (zh) | 2022-06-02 | 2022-06-02 | 碳化硅vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114975313B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118574361A (zh) * | 2024-08-02 | 2024-08-30 | 浙江钱水检测科技有限公司 | 手持式水质检测仪 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB650667A (en) * | 1945-01-13 | 1951-02-28 | Western Electric Co | Improvements in electron discharge devices |
| CN101484995A (zh) * | 2006-06-30 | 2009-07-15 | 费查尔德半导体有限公司 | 用于完整传动系的芯片模块 |
| CN105225952A (zh) * | 2014-06-10 | 2016-01-06 | 北大方正集团有限公司 | 一种vdmos器件的制作方法及vdmos器件 |
| US9620440B1 (en) * | 2016-02-25 | 2017-04-11 | Texas Instruments Incorporated | Power module packaging with dual side cooling |
| CN213878105U (zh) * | 2021-01-12 | 2021-08-03 | 深圳佳恩功率半导体有限公司 | 一种降低vdmos开关时间的器件结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11411046B2 (en) * | 2018-09-11 | 2022-08-09 | Intel Corporation | Semiconductor device heat extraction by spin thermoelectrics |
-
2022
- 2022-06-02 CN CN202210620587.0A patent/CN114975313B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB650667A (en) * | 1945-01-13 | 1951-02-28 | Western Electric Co | Improvements in electron discharge devices |
| CN101484995A (zh) * | 2006-06-30 | 2009-07-15 | 费查尔德半导体有限公司 | 用于完整传动系的芯片模块 |
| CN105225952A (zh) * | 2014-06-10 | 2016-01-06 | 北大方正集团有限公司 | 一种vdmos器件的制作方法及vdmos器件 |
| US9620440B1 (en) * | 2016-02-25 | 2017-04-11 | Texas Instruments Incorporated | Power module packaging with dual side cooling |
| CN213878105U (zh) * | 2021-01-12 | 2021-08-03 | 深圳佳恩功率半导体有限公司 | 一种降低vdmos开关时间的器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114975313A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6673680B2 (en) | Field coupled power MOSFET bus architecture using trench technology | |
| CN100459161C (zh) | 多栅晶体管及其制造方法 | |
| US7863675B2 (en) | MOSFET using gate work function engineering for switching applications | |
| KR100856818B1 (ko) | 불균일 전력 반도체 및 그 제조 방법 | |
| US9437424B2 (en) | High mobility power metal-oxide semiconductor field-effect transistors | |
| US20070120194A1 (en) | Semiconductor device and a method of manufacturing the same | |
| CN114975313B (zh) | 碳化硅vdmos器件及其制作方法 | |
| US9299788B2 (en) | Multi-gate VDMOS transistor | |
| US7045845B2 (en) | Self-aligned vertical gate semiconductor device | |
| KR100660724B1 (ko) | 대칭형 고전압 소자 및 그 제조 방법 | |
| KR20180081262A (ko) | 소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| KR20090092718A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9812564B1 (en) | Split-gate MOSFET | |
| CN112420844A (zh) | 具有分离栅增强结构的低栅电阻功率mosfet器件及方法 | |
| CN113299554A (zh) | 一种非对称mosfet及其制造方法以及半导体器件 | |
| TWI813732B (zh) | 利用用於減小節距之閘極屏蔽緩衝件之mosfet源極接觸件形成 | |
| JP5876008B2 (ja) | 半導体装置 | |
| CN111969060A (zh) | 一种半导体器件及其制作方法 | |
| CN217691139U (zh) | 一种耐高压的结型场效应管 | |
| TW201505157A (zh) | 半導體裝置及其製造方法 | |
| CN116705724B (zh) | 一种便于维护且使用寿命长的mos晶体管 | |
| TWI470798B (zh) | 金氧半導體晶片及其製作方法 | |
| CN118522766A (zh) | 一种功率金属氧化物半导体晶体管元件 | |
| CN107302021B (zh) | 一种沟槽式晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |