CN1024858C - 用于数据和奇偶检验位的存储器模块 - Google Patents

用于数据和奇偶检验位的存储器模块 Download PDF

Info

Publication number
CN1024858C
CN1024858C CN90107982A CN90107982A CN1024858C CN 1024858 C CN1024858 C CN 1024858C CN 90107982 A CN90107982 A CN 90107982A CN 90107982 A CN90107982 A CN 90107982A CN 1024858 C CN1024858 C CN 1024858C
Authority
CN
China
Prior art keywords
data
memory
address strobe
column address
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN90107982A
Other languages
English (en)
Other versions
CN1051634A (zh
Inventor
约瑟夫H·尼尔
肯尼思A·波梯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1051634A publication Critical patent/CN1051634A/zh
Application granted granted Critical
Publication of CN1024858C publication Critical patent/CN1024858C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体存储器件结构，利用该结构，给定数量的分立元件能提供一容器增大的存储器模块。存储器模块50包括多个分立的存储器电路52，每一电路组织成提供字长为4位的整数倍的独立数据串。存储器电路52安排成提供一字长为各单个数据串字长之和的组合数据串，每一电路包括一信号线连接成控制单独数据串的传送。组合数据串的各位与不同的管脚相关，以传送一从模块输出的数据。每一信号线连至一控制管脚，以接收一用于启动一个来自一个存储器电路52的单独数据串的传送的外部信号。

Description

本发明涉及半导体存储装置，尤其涉及一种具有多重独立可控数据通道的存储器电路，以及带有这种电路的存储器模块。
由于实现了更高的位密度和更小的单元设计，各种类型的容量越来越大的半导体存储器正在制造出来。在1972年，人们致力于生产4K位动态随机存取存储器（DRAM），到了1983年，已经可以得到256K位的器件。1987年，1M位DRAM器件问世，到1990年，4M位器件将广泛销售，并且，16M位器件目前已处于设计阶段。在90年代有可能制造出具有64M位、256M位甚至更高容量的存储器件。
尽管DRAM、静态随机存取存储器（SRAM）和永久性存储器的存储容量迅速增大，在构成以微机为基础的系统时，人们仍然要求单个器件能提供具有比目前所能提供的更大的存储容量。存储器模块对于满足不断增长的存储容量要求的问题提供了一种标准的解决方法。通常，一个存储器模块包括多个安装在一共同基底上的分立存储器件。例如，一256K位的存储器模块可以由四个64K位的DRAM构成，形成一64K×4的存储器，亦即，一具有四条I/O通道以储存64K×4比特字的合成存储器。类似地，×8的模块处理8比特的字，而×9的模块容纳一奇偶校验位以及8个数据位。
用256K位和1M位器件可以形成具有更高容量的存储器模块。举例来说，德克萨斯仪器公司制造的DRAM模块TM024EAD9用了9个1M位DRAM，在一30管脚的单列直插式封装（SIP）中提供了一个1，048，576×9的存储构造。在这一存储器模块 中，8个器件上的列地址选通（CAS）控制线共同连到同一控制管脚，为进行×8的操作提供8根平行的数据线，而对存储奇偶校验位的第9个器件提供一单独的CAS控制线。
在许多存储器应用中，通过对每个数据字进行奇偶检验以保证数据准确是很重要的。因而，模块设计时常常引入附加的存储电路，以存储奇偶信息。对于更大字长，例如16位、32位或64位的数据I/O，可以使模块结构容纳奇偶数据。一个例子是由德克萨斯仪器公司制造的DRAM模块TM256KBC36，它包括8个1M位DRAM和4个256K位DRAM，以给出一×36的结构。该模块的存储深度，亦即能够存储在该模块中的字的数量为256K。该结构除了对36位字长提供256K的深度之外，还可以对较短的字提供更大的深度。也就是，TM256KBC36是一种能够存储262，144个36位字、524，288个18位字或1，048，576个9位字的×36的模块。
在图1中示意性地示出的TM256KBC36构造成一个带有4组存储器件的单列直插式组件。每组存储器件包括两个256K×4的DRAM和一个256K×1的DRAM，对8位数据和一奇偶校验位提供256K的存储深度。同一组中所有器件的CAS控制线都连到一共用的组控制管脚。因而，4个组控制管脚中的各个管脚与储存在12个模块器件的3个器件中的不同的9位数据组相关。这使得能够对9比特的整数倍长的字进行读/写操作。
尽管诸如TM256KBC36之类模块提供了一种方便而灵活的手段来扩展存储容量，但是，众所周知，与它的优点连在一起的是该存储器每比特的成本超过了分立器件每比特的成本。这些提高的成本中，一部分是形成具有多个集成电路器件的复杂电路所固有的。封装和测试模块的成本也与插件板上分立元件的数量成正比地增加。另外，开发和制造能容纳大量集成电路的存储器插件板也带来很大的支出。具体地说，随着模块的重量、物理尺寸和功率的增大， 使热应力和机械振动达到最小的设计费用变得更为昂贵。对于以上这些问题中的部分问题，减小模块大小和降低制造成本的表面安装技术只提供了部分解决方法。
鉴于这些因素，以及对更大容量的存储器系统日益增大的要求，在本技术领域中人们期望进一步减小存储器模块的物理尺寸和降低存储器模块每个比特的成本。
因此，本发明提供了一种结构，通过这种结构，给定数量的分立元件能够形成一容量增大的存储器模块。本发明的一个目的在于减少存储一给定字长的字所需要的分立存储电路部件的数量。本发明的另一目的在于降低封装和测试存储器模块的插件板级的成本。
在本发明的一种形式中，一存储器模块包括多个分立的数据存储器电路，每个安排成能提供一长度为4比特的整数倍的单独的数据串。数据存储器电路布置成提供长度等于各单个数据串长度之和的组合数据串，每个数据存储器电路有一根信号线连接成可以控制单个数据串的传送。组合数据串的各个比特与一不同的数据管脚相连，以传送一个数据，从模块输出。每根信号线连到一控制管脚，以接收外部信号，用来启动来自数据存储器电路之一的一个单独数据串的传送。
该模块带有一附加的存储器电路，该电路包括多根附加的信号线和多根附加的数据线。附加信号线中的第一根线与第一个数据存储器电路的信号线连在一起，而第二根附加信号线与第二个数据存储器电路的信号线连在一起。当数据存储器电路之一传送来一单独的数据串时，该附加的存储器电路对此作出响应，沿附加数据线之一传送一位数据。
在本发明的一个较佳实施例中，该附加存储器电路提供4位或更多位奇偶数据。每位奇偶数据与由一个或多个数据存储电路提供的一个8位数据串相连。
联系附图参阅下面的详细说明，可以最好地理解本发明，其中：
图1示出一已有技术的存储器模块;
图2示出一半导体存储器件，根据本发明，它包括多个CAS控制线;
图3示出图2器件的细节;
图4进一步示出图2器件的细节;
图5至图9是时间图，示出图2器件在各种操作模式中控制信号与数据I/O之间的关系;
图10是可用图2器件组成的存储器模块的示意图;
图11是静态列模式操作的时间图。
除非另外注明，同一部件在不同附图中采用相同的标号和名称。
授予瓦尔特等人并转让给德克萨斯仪器公司的美国专利第4，081，701号中概括地描述了动态随机存取存储器。由多个阵列构成的高密度单片半导体存储器件在本技术领域中是众所周知的。例如授予平克汉姆的美国专利第4，636，986号，它也转让给了德克萨斯仪器公司，在此援引以供参考，该专利示出一种双端口存储器件，即随机和串行存取端口存储器件，供例如图像RAM之用。通常，多重阵列中的各个阵列包括相同数量排列成行和列的有源存储元件。地址数据串提供给多重阵列中共用的行和列译码器，以在各个阵列中同时访问一个存储器单元。分立的输入/输出缓冲器与各个阵列相连，用于将已存入阵列中的数据并行传送到一外部源，或将要存入的数据从外部源并行输入。
已有人提出可以控制这种器件中各单个阵列的输入，以有选择地将数据写入到少于所有具有相同地址的存储器单元。对此，授予平克汉姆的美国专利第4，636，986号揭示了一种用于禁止数据传送 到被寻址的存储器单元的写入屏蔽电路，并且教导了如何制造位映象图像显示存储器件，在这种器件中，可用一单独的列地址选通信号 CAS控制对器件中各个阵列的数据的写入。
过去，将数据限制为输入到少于全部具有同一地址的存储器单元的概念如果不是完全的话，至少也是主要地适用于为图象显示系统而设计的双端口存储器，因为在写入图像数据或提供增强的图像能力时它显示出特有的优点。此外，虽然具有写入屏蔽特点的器件在市场上已很普遍，但迄今不知道包括多根列地址选通控制线的图像RAM设计是否在商业上引起了任何兴趣。或许，这是因为控制每个独立的阵列需要一个附加的列地址选通信号 CAS管脚的缘故。
在本发明中，我们认识到了，存储器件中每个阵列的独立的列地址选通信号 CAS所提供的优点，超过了将数据限制为输入到少于全部有同一地址的存储器单元所提供的优点。
参见图2，其中示出包括4个存储器阵列块的半导体存储器件10的一个例子。该器件10具有所谓的1M位容量，有220或1，048，576个存储单元分布在4个阵列10a、10b、10c和10d中，每个阵列包含262，144个单元。每个阵列有512条行线。所有行线连到行译码器11a或11b上。（连到两个行译码器11a或11b之一上）。每个行译码器通过行地址锁存器13和连线14从地址输入管脚12接收一9位行地址。一9位列地址也以时分多路复用方式加到输入管脚12作为缓冲器15的输入。8根数据输入/输出（I/O）线16位于阵列的中央。这些线16中的4根由一两选一的多路转换器17同时选出，进行数据输入或输出。多路转换器的输出信号由4根I/O线通过缓冲器18a、18b、18c和18d，传送到数据I/O管脚DQ1、DQ2、DQ3和DQ4。多路转换器17从一个列地址缓冲器15接收一位沿连线20传来的列地址数据，以进行选择控制。
8根I/O线16中的两根由I/O线21连到每个存储器阵列块。 利用线25上来自缓冲器15的列地址中的4位列地址，在每个阵列块中的16组16个中间输出缓冲器24的每一组中进行16选2的列选择。对于阵列10a、10b、10c和10d中的每一个，有512个读出放大器26，每个放大器连到一个阵列。每一列包括一对位线，每一位线有选择地连到一定数量的位线段，这在转让给本发明的受让人的美国专利第4，658，377号中有更详细的描述。该专利在本申请中引为参考。每个缓冲器24耦合成根据在连线27上从缓冲器15接收到的一位列地址信息从两列中选出一列。
当然，为了降低功率消耗和减少噪声，阵列10a、10b、10c和10d可以进一步分解，例如分成有附加译码的4个子阵列。数据I/O线16的数量也可以增加，预计连线16将增加到至少16根数据线，带有一4选1的多路转换器（代替多路转换器17），它接收两位地址和提供4位数据I/O。
存储器件10在输入管脚28上接收一行地址选通信号（ RAS），并分别在管脚29a、29b、29c和29d上接收多个列地址选通信号 CAS1、 CAS2、 CAS3、和 CAS4。各个输出缓冲器18a、18b、18c和18d分别被列地址选通信号 CAS1、 CAS2、 CAS3或 CAS4启动，向一有关的DQ管脚传送数据，或从该管脚接收数据。读或写操作的选择由输入到管脚30的一个读/写控制信号 W控制。时钟脉冲发生和控制电路31产生各种随机存取操作所需的所有内部时间脉冲和控制信号。
图3较详细地示出包含阵列10a、10b、10c和10d之一的一个阵列块的I/O线16、第一和第二级中间输出缓冲器22和24、以及读出放大器26。16个中间输出缓冲器22安排成以8个为一组（22-1…22-8和22-9…22-16）。每组的8个缓冲器22由连线21连到两根I/O线16中的一根。
与每个缓冲器22-1至22-16相关的有一组16个缓冲器24。 每个缓冲器组24-1至24-16耦接到一组32个成对设置的读出放大器26。
该存储器阵列10a包括512根与位线33和两行空单元34a相交的行线34，空单元34a每一行以通常的方式与位线耦合，并能根据9位行地址中的一位由图2的行译码器11a或11b选择。图3的每个读出放大器26连到一对位线33，位线33可选择地耦合到位线段，如美国专利第4，658，377号中描述的那样。沿着图2和3的连线27从图2的缓冲器15传来一位列地址，通过连线37将一组16对读出放大器的每一对中两个读出放大器中的一个有选择地连到16个缓冲器中的一个。
图4给出了图3所示电路的一部分，以更详细地说明16个缓冲器24-1组与读出放大器26之间的关系。每一读出放大器26有两根位线33，位线33以众所周知的折叠位线结构从读出放大器延伸开去。行线34与位线33交叉。存储单元设置在行线与位线段的交叉点上。（每对读出放大器26的）多路转换器42根据沿连线27传来的一4列地址位的值选择一个读出放大器26，连接到相关的缓冲器24。根据连线25上传来的4位列地址，在任一时间，16个缓冲器中只有一个缓冲器，例如缓冲器24-1，被选中，耦接到连线38和39。图4示出的缓冲器22-1的选择由在连线23上的3位数据给出的16选2的选择所控制。缓冲器22-1的选择将双轨I/O线38和39耦接到该存储器阵列10a的两根单轨I/O线16中的一根。
请再次参见图2。如上所述，各个存储器阵列10a、10b、10c和10d共用一行译码器和一公用列译码器。一行地址和一相应的行地址选通信号 RAS驱动各个阵列10a、10b、10c和10d中的被寻址行。每一列地址选通信号 CAS1、 CAS2、 CAS3和 CAS4有选择地驱动在相应阵列10a、10b、10c或10d中的一被寻址列。如果没有这一特点，所有4个阵列合用一个列译码器将要求同时对所有阵列10a、10b、 10c和10d读数据或写数据。通过对各个阵列10a、10b、10c和10d提供一独立的列地址选通控制信号，就可以在任一管脚DQ1、DQ2、DQ3和DQ4与相应的一个阵列10a、10b、10c和10d之间有选择地传输数据。这种独立的I/O操作允许器件10以下面将更充分描述的奇偶方式工作。
图5至图9分别示出了下列操作的时间关系：读出;写入;初期写入;读出-写入/读出-修改-写入;和页面方式。虽然器件10可以提供其它功能，但这里联系奇偶数据的传送概括地讨论上面这些操作，其中，4个独立的CAS输入管脚29a-29d上的信号提供对4个数据I/O管脚DQ1-DQ4的独立的控制。有关管脚的名称在图5的符号表中均有说明。有关该实施例的进一步的细节可以从先进信息数据表部件号TMS44C260中找到，该数据表可以向德克萨斯仪器公司索取，公司地址德克萨斯州77001，休斯敦，邮政信箱1443，在此援引作为参考。
对于读出或写入周期，列地址锁定在任一管脚29上第一个从逻辑高电平状态变换到逻辑低电平状态的列地址选通信号的下降沿上。另外，每当一个列地址选通信号变为低电平，相应的管脚DQ就被启动，将与锁定的地址相对应的数据传送到存储器阵列10a-10d之一中或从存储器中输出数据。所有地址建立和参数保持都与信号 CAS的第一个下降沿相联系。延迟时间，亦即，从一信号 CAS的下降沿到可得到“有效数据”之间的时间，是以从一信号 CAS的下降沿到在相应管脚DQ上出现数据的时间来量度的。
为了锁定一个新的列地址，所有列地址选通管脚30首先必须提高到一逻辑高电平。列的预充电（precharge）时间，即参数tcp，是以从最后一个转变为高电平的信号 CAS到下一周期中第一个信号 CAS的下降沿的时间来量度的。对于初期写入周期，数据锁定在信号 CAS的第一个下降沿上。但是，只有与逻辑低电平信号 CAS相对应 的管脚DQ才会将数据传送到存储器中。
页面方式操作通过在施加一系列列地址和控制信号 CAS时保持一个行地址而实现较短的存取时间。它排除了行地址建立和保持所需的时间，而在时分多路复用方式中就需要这种时间。与通常的页面方式操作不同，图2的器件10中的列地址缓冲器15在信号 RAS的下降沿上被驱动。当信号 RAS变至低电平时，时钟发生和控制电路31提供一个信号，使列地址缓冲器15工作。当所有信号 CAS都处于逻辑高电平状态时，列地址缓冲器15起到“透明”锁存器或径流（flow-through）锁存器的作用。这个特点使得器件10比之于通常的页面方式器件可以在较高的数据带宽下工作。亦即，数据检索在列地址变得有效之后立即开始，而不是在对应的信号 CAS变为低电平后开始。在满足了行地址保持时间tRAH之后能立即提供有效的列地址。
为了对每个阵列10a-10d中262，144个存储单元中的每一个进行译码，需要18个地址位信息。9个行地址在管脚A0至A8上输入，并与信号 RAS锁定。然后在管脚A0至A8上建立9个列地址位信息，并在第一个信号 CAS下降时锁定在器件10上。信号 RAS类似于芯片启动信号，类似之处在于它驱动了读出放大器以及行译码器11a和11b。当某一个信号 CAS变到逻辑低电平时，它起芯片选择的作用，因为这种变换驱动了对应的输出缓冲器18。
输出启动信号 G控制输出缓冲器的阻抗。当输出启动信号 G为高电平时，缓冲器18将保持在高阻抗状态。在一正常的周期中将输出启动信号 G变为低电平，将驱动输出缓冲器18，使其处于低阻抗状态。要让一有关的输出缓冲器进入低阻抗状态，信号 RAS和信号 CAS必须都进入低电平。该缓冲器将保持在低阻抗状态，直到输出启动信号 G或者相应的信号 CAS进入逻辑高电平为止。
读出和写入操作由施加在管脚30上的写入启动信号 W选择。 逻辑高电平选择读出方式，而逻辑低电平选择写入方式。当选定读出方式时，数据输入被禁止。如果写入启动信号 W在任一输入信号 CAS变换到逻辑低电平之前处于逻辑低电平状态（初期写入），输出管脚将保持在高阻抗状态，允许输出启动信号 G为低电平时进行写入操作。
数据在写入或读出-修改-写入周期中被写入。为了起动一初期写入周期，写入启动信号 W在由一个或多个信号 CAS转为低电平之前进入低电平。当相应的信号 CAS变为低电平时数据传输到一被寻址的存储单元，或从该单元传送出来。在一延后的写入周期或读出-修改-写入周期中，信号 CAS已变换到逻辑低电平状态。这样，利用写入启动信号 W向逻辑低电平的变换，数据将被选通进存储器。在延后的写入周期中或在读出-修改-写入周期中，为了在将数据送到I/O线上之前将缓冲器18的输出部分引入到高阻抗状态，输出启动信号 G必须处于一逻辑高电平状态。
图10示出一个×36的存储器模块50，它包括器件10和8个256K×4（1兆位）的DRAM器件52。256×4器件10代替诸如图1已有技术模块中示出的4个256K×1DRAM装置，用作为奇偶DRAM。模块50的一个特点在于，所有器件10和52可以用一种相同的工艺技术制造，例如，它们有相同的密度，可以用同一种工艺技术制造。也就是说，因为器件10和52有相同的密度，所以，它们可以用同一代的技术制造。例如，器件10可以是TMS33C260部件，而每个器件52可以是TMS44C256部件，它们都可以从德克萨斯公司购得。相反，具有相同容量的已有技术×36的存储器模块用4个256K×1的DRAM器件形成，如图1所示。从成本、性能和器件是否容易购得的角度来看，用同一代部件形成模块50是有利的。
每一器件52有一个行地址选通输入管脚、一列地址选通输入管脚和4个数据管脚DQ1、DQ2、DQ3和DQ4。为了实现8位字的传 送，器件52组成器件对62、64、66和68，每一对的列地址选通输入管脚连在一起。另外，器件10的4个列地址选通管脚29a-29d中的每一个与成对的器件62、64、66和68之一的连在一起的列地址选通管脚相连。在这个示范性的模块50中，两对器件62和64的行地址选通管脚连在一起。接收信号 RAS0，而余下两对器件66和68的行地址选通管脚连在一起，接收信号 RAS2。另外，信号 RAS0和 RAS2输入到一与非门70，与非门的输出提供给器件10的行地址选通管脚28。
这种结构使得器件10在器件对62和64被访问时，和/或在器件对66和68被访问时，能输入/输出数据。这样，器件10就被一个适当的信号 RAS0或 RAS2访问。以便给每一个被传送到或传送出器件52的8位的字传送一第9数据位。
用相同技术制造出来的器件组成所有模块部件的另一个优点是，最先进的设计的特征（优点）可以为所有模块器件所共享。例如，图1的256K×1器件可以是NMOS器件，而相应的256K×4器件是CMOS器件。器件10除了具有4个列地址选通输入之外，还可以具有对同一代的、带有单个列地址选通输入的器件52所具有的特有的优点（特征）。这些特征（优点）可以包括半字节（四位字节）方式、静态列方式或串行方式。
有了这个改进，模块可以用来提供一个或多个特殊的优点，而在过去，因为不是所有器件都有该优点，所以该优点是不能实现的。例如，所有器件10和52可以在静态列方式下工作，在该方式中，信号 CAS保持在逻辑低电平状态，地址信号被静态地选通，如图11的时间表中所示那样，在德克萨斯仪器公司出版的TMS44C257部件（256K×4DRAM）的数据表中也讨论了静态列方式操作，在此援引作为参考。
这里虽然针对有4个列地址选通输入的1M位DRAM作了说 明，但是，对于那些本技术领域中的熟练者来说，本发明的其它实施例是显而易见的。易失性和永久性存储器件可以构造成有多个列地址选通输入管脚来单独控制各数据通道。尽管对于这里讨论的特定的用途，4的整数倍个列地址选通信号输入将是最有用的，但是，本发明不限于此。在具有多个列地址选通输入的模块中储存的数据也不只限于奇偶数据。当然，当奇偶数据储存在基于本发明的模块中时，它就不必储存在有多个列地址选通输入管脚的专门的器件中。本发明的一个特征是提供了这样一种器件结构，这种器件结构当应用于存储器模块时，导致一种方便和成本-效益良好的装置来储存长度为9位的整数倍的数据串。
根据本发明，可以用具有多个列地址选通输入管脚的更大的器件，例如256K×8、1M×4、1M×8、16M×8等等器件构成存储器模块。可以用一个类似于器件10的256K×4的器件与8个类似于器件52的1兆位×4的器件一起构成一个模块。用多个列地址选通输入器件构成的存储器模块可以构造成具有32位、64位或者更宽的数据I/O。这种模块也可以使之提供较小的字长。为了减少存取时间，器件可以构造成数据块，通过交错（交叉）信号 RAS0和 RAS2信号，可以单独地访问各数据块。
虽然这里描述了本发明的某些较佳实施例，但是，应该认识到，对本发明可作出许多其它变化，而不超出由随后的权利要求所限定的本发明的保护范围。

Claims (11)

1、一种存储器模块，它包括：
多个分立的数据存储器电路，每个电路组织成提供字长为4位的整数倍的单个数据串，所述多个数据存储器电路安排成提供字长等于各单个数据串字长之和的组合数据串，每个数据存储器电路至少包括一根信号线，它连接成控制各单个数据串的传送；
其特征在于，还包括：
多个数据管脚，各个管脚与组合数据串的不同位相关，并通过数据线连接成传送与各单个数据串之一有关的、来自一个数据存储器电路的数据，以从所述模块输出该数据；
多个控制管脚，每根信号线连接一个控制管脚，以接收一个用于启动来自一个数据存储器电路的一个单独数据串的传送的外部信号；和
一个附加的存储器电路，它具有多根控制数据传送的附加的信号线和多根附加的数据线，其中，第一根附加信号线与第一个数据存储器电路的信号线连在一起，当一个单独的数据串从第一个数据存储器电路传出时，该附加信号线使所述附加的存储器电路对此作出响应，沿着附加数据线之一传送一位数据；第二根附加信号线与第二个数据存储器电路的信号线连在一起，当一个单独的数据串从第二个数据存储器电路传出时，该附加信号线使所述附加存储器电路对此作出响应，沿着附加数据线之一传送一位数据。
2、如权利要求1所述的模块，其特征在于，所有数据存储器电路都是动态随机存取存储器电路，所述附加的存储器电路带有4根控制奇偶数据的传送的信号线。
3、如权利要求1所述的模块，其特征在于，分立的数据存储器电路在电气上安排成对，以提供一8位的整数倍的数据串字长。
4、如权利要求1所述的模块，其特征在于，第一根附加信号线与第三个数据存储器电路的信号线连在一起，以提供字长为9位的整数倍的数据串，第二根附加的信号线与第四个数据存储器电路的信号线连在一起，以提供字长为9位的整数倍的数据串。
5、如权利要求1所述的模块，其特征在于，在附加存储器电路中，有相同数量的附加信号线和附加数据线。
6、如权利要求1所述的模块，其特征在于，附加存储器电路中附加的数据线的数量为4。
7、如权利要求1所述的模块，其特征在于，附加存储器电路中附加的信号线的数量为4。
8、如权利要求1所述的模块，其特征在于，每根附加数据线连接成给组合数据串中8位一串的数据连上一第9数据位。
9、如权利要求1所述的模块，其特征在于，附加数据线连接成给组合数据串的每8位数据连上一位奇偶数据。
10、一种存储器模块，其特征在于，包括：
第一、第二、第三和第四分立存储装置，每一存储装置包括四个存储容量相等的动态存储单元阵列，每一阵列具有一个行地址选通端和一个列地址选通端，并连至一用于随机存取的不同且独立的数据引线，
用于将一个行地址选通信号施加在第一、第二、第三和第四存储装置的行地址选通端上的一根引线，
用于将一个第一列地址选通信号施加在第一和第二存储装置的列地址选通端上的一根引线。
用于将一个第二列地址选通信号施加在第三和第四存储器装置的列地址选通端上的一根引线，
一个第五存储装置，至少包括第一和第二动态单元阵列，各阵列有相同的存储容量，接收行地址选通信号的行地址选通端和不同的独立数据引线，
第一动态单元阵列包括用于接收第一列地址选通信号的列地址选通端，
第二动态单元阵列包括用于接收第二列地址选通信号的列地址选通端。
11、一种存储器模块，其特征在于，它包括：
第一、二、三、四、五、六、七和八分立存储装置，每装置包括四个存储容量相等的动态存储单元阵列，每一阵列具有一个行地址选通端和一个列地址选通端，并连接其自身的独立数据引线，用于随机存取，
用于将第一行地址选通信号施加在第一、二、三和四存储装置的行地址选通端上的一根引线，
用于将第二行地址选通信号施加在第五、六、七和八存储装置的行地址选通端上的一根引线，
用于将第一列地址选通信号施加在第一和第二存储装置的列地址选通端上的一根引线，
用于将第二列地址选通信号施加在第三和第四存储装置的列地址选通端上的一根引线，
用于将第三列地址选通信号施加在第五和第六存储装置的列地址选通端上的一根引线，
用于将第四列地址选通信号施加在第七和第八存储装置的列地址选通端上的一根引线，
一个第九分立存储装置，包括第一、二、三和四动态存储单元阵列，每一阵列具有相同的存储容量、用于接收第一及第二行地址选通信号的逻辑与信号的行地址选通端及其自身的独立数据引线，
第一动态存储单元阵列包括用于接收第一列地址选通信号的一个列地址选通端，
第二动态存储单元阵列包括用于接收第二列地址选通信号的一个列地址选通端，
第三动态存储单元阵列包括用于接收第三列地址选通信号的一个列地址选通端，
第四动态存储单元阵列包括用于接收第四列地址选通信号的一个列地址选通端。
CN90107982A 1989-09-29 1990-09-22 用于数据和奇偶检验位的存储器模块 Expired - Fee Related CN1024858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US415,074 1989-09-29
US07415074 US5089993B1 (en) 1989-09-29 1989-09-29 Memory module arranged for data and parity bits

Publications (2)

Publication Number Publication Date
CN1051634A CN1051634A (zh) 1991-05-22
CN1024858C true CN1024858C (zh) 1994-06-01

Family

ID=23644276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90107982A Expired - Fee Related CN1024858C (zh) 1989-09-29 1990-09-22 用于数据和奇偶检验位的存储器模块

Country Status (6)

Country Link
US (2) US5089993B1 (zh)
EP (2) EP0419863B1 (zh)
JP (1) JP2942610B2 (zh)
KR (1) KR100220000B1 (zh)
CN (1) CN1024858C (zh)
DE (2) DE69024730T2 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028795A (en) * 1985-09-24 2000-02-22 Hitachi, Ltd. One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation
US5450342A (en) * 1984-10-05 1995-09-12 Hitachi, Ltd. Memory device
US5923591A (en) * 1985-09-24 1999-07-13 Hitachi, Ltd. Memory circuit
US5448519A (en) * 1984-10-05 1995-09-05 Hitachi, Ltd. Memory device
JPH03248243A (ja) * 1990-02-26 1991-11-06 Nec Corp 情報処理装置
US5257233A (en) * 1990-10-31 1993-10-26 Micron Technology, Inc. Low power memory module using restricted RAM activation
JPH05182454A (ja) * 1991-06-25 1993-07-23 Mitsubishi Electric Corp デュアルポートメモリ装置
US5633830A (en) * 1995-11-08 1997-05-27 Altera Corporation Random access memory block circuitry for programmable logic array integrated circuit devices
US5883850A (en) * 1991-09-03 1999-03-16 Altera Corporation Programmable logic array integrated circuits
US20020130681A1 (en) * 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US6759870B2 (en) 1991-09-03 2004-07-06 Altera Corporation Programmable logic array integrated circuits
JP3241110B2 (ja) * 1991-12-26 2001-12-25 株式会社東芝 半導体記憶装置
US5164916A (en) * 1992-03-31 1992-11-17 Digital Equipment Corporation High-density double-sided multi-string memory module with resistor for insertion detection
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
JP3073610B2 (ja) * 1992-09-22 2000-08-07 株式会社東芝 半導体記憶装置
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5377144A (en) * 1993-07-27 1994-12-27 Texas Instruments Inc. Memory array reconfiguration for testing
US5355377A (en) * 1993-11-23 1994-10-11 Tetra Assoc. Inc. Auto-selectable self-parity generator
US5412613A (en) * 1993-12-06 1995-05-02 International Business Machines Corporation Memory device having asymmetrical CAS to data input/output mapping and applications thereof
US5504700A (en) * 1994-02-22 1996-04-02 Sun Microsystems, Inc. Method and apparatus for high density sixteen and thirty-two megabyte single in-line memory module
US5612965A (en) * 1994-04-26 1997-03-18 Unisys Corporation Multiple memory bit/chip failure detection
US5432678A (en) * 1994-05-12 1995-07-11 Texas Instruments Incorporated High power dissipation vertical mounted package for surface mount application
US5802540A (en) * 1995-11-08 1998-09-01 Altera Corporation Programming and verification address generation for random access memory blocks in programmable logic array integrated circuit devices
US5798961A (en) * 1994-08-23 1998-08-25 Emc Corporation Non-volatile memory module
US5465237A (en) * 1994-12-01 1995-11-07 Advanced Peripherals Labs, Inc. RAS encoded generator for a memory bank
US5513135A (en) * 1994-12-02 1996-04-30 International Business Machines Corporation Synchronous memory packaged in single/dual in-line memory module and method of fabrication
US5666371A (en) * 1995-02-24 1997-09-09 Unisys Corporation Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements
US5701313A (en) * 1995-02-24 1997-12-23 Unisys Corporation Method and apparatus for removing soft errors from a memory
US5511164A (en) 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
KR0144901B1 (ko) * 1995-04-24 1998-08-17 김광호 트리플 포트 반도체 메모리장치
KR960039006A (ko) * 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
IN188196B (zh) * 1995-05-15 2002-08-31 Silicon Graphics Inc
US5686730A (en) * 1995-05-15 1997-11-11 Silicon Graphics, Inc. Dimm pair with data memory and state memory
JP3386924B2 (ja) * 1995-05-22 2003-03-17 株式会社日立製作所 半導体装置
US5590071A (en) * 1995-11-16 1996-12-31 International Business Machines Corporation Method and apparatus for emulating a high capacity DRAM
US6240535B1 (en) 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5796746A (en) * 1995-12-22 1998-08-18 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
US5819304A (en) * 1996-01-29 1998-10-06 Iowa State University Research Foundation, Inc. Random access memory assembly
US5729497A (en) * 1996-02-27 1998-03-17 Micron Technology Inc. Method of using parity and ECC bits to increase the yield of non-parity ECC devices
US5991850A (en) 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
US6128215A (en) 1997-08-19 2000-10-03 Altera Corporation Static random access memory circuits
US6072332A (en) * 1997-10-14 2000-06-06 Altera Corporation Variable depth memories for programmable logic devices
FR2771526B1 (fr) * 1997-11-27 2004-07-23 Bull Sa Architecture pour la gestion de donnees vitales dans une machine multi-modulaire et procede pour la mise en oeuvre d'une telle architecture
US7007130B1 (en) * 1998-02-13 2006-02-28 Intel Corporation Memory system including a memory module having a memory module controller interfacing between a system memory controller and memory devices of the memory module
AU1798999A (en) 1997-12-05 1999-06-28 Intel Corporation Memory system including a memory module having a memory module controller
US7024518B2 (en) * 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6968419B1 (en) * 1998-02-13 2005-11-22 Intel Corporation Memory module having a memory module controller controlling memory transactions for a plurality of memory devices
US6970968B1 (en) * 1998-02-13 2005-11-29 Intel Corporation Memory module controller for providing an interface between a system memory controller and a plurality of memory devices on a memory module
US5870325A (en) * 1998-04-14 1999-02-09 Silicon Graphics, Inc. Memory system with multiple addressing and control busses
US6467017B1 (en) 1998-06-23 2002-10-15 Altera Corporation Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US6061263A (en) * 1998-12-29 2000-05-09 Intel Corporation Small outline rambus in-line memory module
US6414868B1 (en) 1999-06-07 2002-07-02 Sun Microsystems, Inc. Memory expansion module including multiple memory banks and a bank control circuit
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US6243315B1 (en) 1999-12-31 2001-06-05 James B. Goodman Computer memory system with a low power down mode
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7010642B2 (en) 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US6502161B1 (en) 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US6725314B1 (en) 2001-03-30 2004-04-20 Sun Microsystems, Inc. Multi-bank memory subsystem employing an arrangement of multiple memory modules
US6720796B1 (en) 2001-05-06 2004-04-13 Altera Corporation Multiple size memories in a programmable logic device
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
JP4478922B2 (ja) * 2003-08-29 2010-06-09 旭有機材工業株式会社 作動流体用継手の受口およびその受口を有する弁
US20080246643A1 (en) * 2004-03-15 2008-10-09 Mark Francis Rumreich Technique For Efficient Video Re-Sampling
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7349233B2 (en) * 2006-03-24 2008-03-25 Intel Corporation Memory device with read data from different banks
KR100684740B1 (ko) * 2006-10-30 2007-02-22 삼성에스디아이 주식회사 이차 전지
JP2010218641A (ja) * 2009-03-18 2010-09-30 Elpida Memory Inc メモリモジュール
CN103502913B (zh) 2011-01-05 2015-08-26 雷蛇(亚太)私人有限公司 用于能显示的键盘、键区或其它用户输入设备的透光键组件
US20150019802A1 (en) * 2013-07-11 2015-01-15 Qualcomm Incorporated Monolithic three dimensional (3d) random access memory (ram) array architecture with bitcell and logic partitioning

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081701A (en) * 1976-06-01 1978-03-28 Texas Instruments Incorporated High speed sense amplifier for MOS random access memory
US4375665A (en) * 1978-04-24 1983-03-01 Texas Instruments Incorporated Eight bit standard connector bus for sixteen bit microcomputer using mirrored memory boards
JPS5588154A (en) * 1978-12-27 1980-07-03 Fujitsu Ltd Data storage method
US4371963A (en) * 1980-12-24 1983-02-01 Ncr Corporation Method and apparatus for detecting and correcting errors in a memory
US4453251A (en) * 1981-10-13 1984-06-05 Burroughs Corporation Error-correcting memory with low storage overhead and fast correction mechanism
JPS58128089A (ja) * 1981-12-26 1983-07-30 Fujitsu Ltd 半導体記憶装置
US4656605A (en) * 1983-09-02 1987-04-07 Wang Laboratories, Inc. Single in-line memory module
JPS60179984A (ja) * 1984-02-27 1985-09-13 Nec Corp メモリ回路方式
JPS60183653A (ja) * 1984-03-01 1985-09-19 Toshiba Corp ビツト・エラ−検出機能を備えたメモリ
US4658377A (en) * 1984-07-26 1987-04-14 Texas Instruments Incorporated Dynamic memory array with segmented bit lines
US4636986B1 (en) * 1985-01-22 1999-12-07 Texas Instruments Inc Separately addressable memory arrays in a multiple array semiconductor chip
DE3588156T2 (de) * 1985-01-22 1998-01-08 Texas Instruments Inc., Dallas, Tex. Halbleiterspeicher mit Serienzugriff
US4797850A (en) * 1986-05-12 1989-01-10 Advanced Micro Devices, Inc. Dynamic random access memory controller with multiple independent control channels
JPS63163645A (ja) * 1986-12-26 1988-07-07 Ricoh Co Ltd 二次元配列メモリ装置
JP2763772B2 (ja) * 1987-07-15 1998-06-11 オリンパス光学工業株式会社 コネクタ装置

Also Published As

Publication number Publication date
DE69033061T2 (de) 1999-10-21
EP0677849A3 (en) 1996-02-28
EP0677849B1 (en) 1999-04-14
US5089993A (en) 1992-02-18
DE69024730D1 (de) 1996-02-22
KR100220000B1 (ko) 1999-09-01
US5228132B1 (en) 1998-12-01
EP0419863A3 (en) 1992-07-15
JP2942610B2 (ja) 1999-08-30
KR910006844A (ko) 1991-04-30
US5228132A (en) 1993-07-13
EP0419863B1 (en) 1996-01-10
EP0419863A2 (en) 1991-04-03
DE69024730T2 (de) 1996-08-14
EP0677849A2 (en) 1995-10-18
US5089993B1 (en) 1998-12-01
CN1051634A (zh) 1991-05-22
DE69033061D1 (de) 1999-05-20
JPH03205682A (ja) 1991-09-09

Similar Documents

Publication Publication Date Title
CN1024858C (zh) 用于数据和奇偶检验位的存储器模块
US5313423A (en) Semiconductor memory device
US5315558A (en) Integrated circuit memory with non-binary array configuration
US6144615A (en) Synchronous dynamic random access memory
KR0150492B1 (ko) 다이나믹 반도체기억장치
US6735135B2 (en) Compact analog-multiplexed global sense amplifier for RAMs
US6046923A (en) Content-addressable memory architecture with column muxing
JPH11265315A (ja) 様々なｄｒａｍバンクサイズと複数のインターリービング機構とをサポートする高速でコンパクトなアドレスビット経路指定機構
CN1725366A (zh) 堆叠式半导体存储器器件
US5388072A (en) Bit line switch array for electronic computer memory
EP0436077A2 (en) Multiplexed serial register architecture for VRAM
US6469949B1 (en) Fuse latch array system for an embedded DRAM having a micro-cell architecture
EP0831493A2 (en) Improvements in or relating to memory devices
US6470417B1 (en) Emulation of next generation DRAM technology
US6055202A (en) Multi-bank architecture for a wide I/O DRAM
US6212596B1 (en) Synchronous memory and data processing system having a programmable burst length
US5341488A (en) N-word read/write access achieving double bandwidth without increasing the width of external data I/O bus
US6728159B2 (en) Flexible multibanking interface for embedded memory applications
US5383160A (en) Dynamic random access memory
EP0337457A2 (en) Memory device having a plurality of memory cell arrays with different organization
US5600604A (en) System for allowing a simm module with asymmetric addressing to be utilized in a computer system
CN1143318C (zh) 具有辅助存储器的半导体存储装置
US6914796B1 (en) Semiconductor memory element with direct connection of the I/Os to the array logic
US6370055B1 (en) Semiconductor memory having asymmetric column addressing and twisted read write drive (RWD) line architecture
US5337286A (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee