CN102280489B - 具有偏移结构的薄膜晶体管 - Google Patents

具有偏移结构的薄膜晶体管 Download PDF

Info

Publication number
CN102280489B
CN102280489B CN201110134007.9A CN201110134007A CN102280489B CN 102280489 B CN102280489 B CN 102280489B CN 201110134007 A CN201110134007 A CN 201110134007A CN 102280489 B CN102280489 B CN 102280489B
Authority
CN
China
Prior art keywords
source
drain electrode
drain
active area
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110134007.9A
Other languages
English (en)
Other versions
CN102280489A (zh
Inventor
金起弘
金正晥
张龙在
金正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102280489A publication Critical patent/CN102280489A/zh
Application granted granted Critical
Publication of CN102280489B publication Critical patent/CN102280489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了具有偏移结构的薄膜晶体管(TFT)。所述TFT维持足够低的“断”电流和足够高的“通”电流。所述TFT包括有源区。所述有源区包括：栅电极；与所述栅电极重叠的有源层；位于所述栅电极与所述有源层之间的栅绝缘层；以及包括电连接到所述有源区的源/漏电极的源/漏电极层。所述源/漏电极中的某些与所述栅电极部分重叠。所述源/漏电极中的其它源/漏电极偏移于所述栅电极。所述源/漏电极和所述栅电极被对称布置。

Description

具有偏移结构的薄膜晶体管
相关专利申请的交叉引用
本申请要求2010年6月8日在韩国知识产权局递交的韩国专利申请No.10-2010-0053666的优先权和权益，该申请的全部内容通过引用合并于此。
技术领域
根据本发明的实施例的各方面涉及薄膜晶体管，更具体地说，涉及具有偏移结构的高电压薄膜晶体管。
背景技术
薄膜晶体管(TFT)是在绝缘支撑基板上形成半导体薄膜的特定类型的场效应晶体管(FET)。与FET类似，TFT具有三个端子，即栅极、漏极和源极，并且执行切换作为主要功能。通过调节施加于栅极的电压，TFT执行切换，使得在源极和漏极之间流动的电流可以处于“通”或“断”状态。
传统高电压TFT是被施加以高电压的一类TFT。传统高电压TFT可以采用偏移结构，从而可以对高电压具有更大的电阻。传统偏移结构具有偏移区，该偏移区是源区与漏区之间的高电阻区域。一般来说，如果在源区与漏区之间施加高电压，则该高电压也被传递到高电阻偏移区，从而防止在沟道层上形成高电场。因此可以将TFT维持在足够低水平的“断”电流Ioff。
然而，由于在传统高电压TFT中有意采用高电阻偏移区来减少施加高电压时所导致的偏应力，因此可能导致“通”电流Ion的量减小。
发明内容
为了解决或减轻具有偏移结构的传统高电压薄膜晶体管(TFT)的“通”电流Ion的量减小的问题的严重性，本发明的一个或多个实施例提供一种薄膜晶体管，在该薄膜晶体管中，低的“断”电流和高的“通”电流Ion可以分别被维持在足够低的水平和足够高的水平。
在本发明的示例性实施例中，公开了一种薄膜晶体管(TFT)。所述TFT包括有源区。所述有源区被分成第一有源区和第二有源区。所述有源区包括栅电极、有源层、栅绝缘层和源/漏电极层。所述有源层包括第一有源层和第二有源层。所述第一有源层与所述第一有源区对应。所述第二有源层与所述第二有源区对应。所述第一有源层和所述第二有源层与所述栅电极重叠。所述栅绝缘层位于所述栅电极与所述有源层之间。所述源/漏电极层包括第一源/漏电极、第二源/漏电极、第三源/漏电极和第四源/漏电极。所述第一和第二源/漏电极被电连接到所述第一有源层。所述第三和第四源/漏电极被电连接到所述第二有源层。从所述第一至第四源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠。所述第一至第四源/漏电极中的其它两个源/漏电极偏移于所述栅电极。所述第一至第四源/漏电极和所述栅电极被对称布置。
所述第一和第三源/漏电极可以彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极。所述第二和第四源/漏电极可以彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
所述第一源/漏电极和所述第三源/漏电极可以彼此连接。所述第二源/漏电极和所述第四源/漏电极可以彼此连接。
所述TFT可以包括两个TFT。所述两个TFT的相应源/漏电极和栅电极可以以对称布置的方式被连接以用作单个TFT。
所述有源层可以包括从包括非晶硅、多晶硅、微晶硅、氧化物半导体、有机半导体及其组合的组中选出的材料。
所述有源区可以进一步包括位于所述有源层与所述源/漏电极层之间的欧姆接触层。
所述第一有源层可以包括第一源/漏区、第二源/漏区和第一沟道区。所述第一源/漏区与所述第一源/漏电极对应。所述第二源/漏区与所述第二源/漏电极对应。所述第一沟道区位于所述第一源/漏区与所述第二源/漏区之间。所述第二有源层可以包括第三源/漏区、第四源/漏区和第二沟道区。所述第三源/漏区与所述第三源/漏电极对应。所述第四源/漏区与所述第四源/漏电极对应。所述第二沟道区位于所述第三源/漏区与所述第四源/漏区之间。
所述第一沟道区可以包括第一偏移区。所述第一偏移区不与所述栅电极、所述第一源/漏电极和所述第二源/漏电极中的任一个重叠。所述第二沟道区可以包括第二偏移区。所述第二偏移区不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠。
所述第二有源区中的源/漏电极层可以与所述第一有源区中的源/漏电极层旋转对称。
所述第一源/漏电极和所述第二源/漏电极中的一个可以与所述栅电极重叠。所述第一源/漏电极和所述第二源/漏电极中的另一个可以偏移于所述栅电极。
所述第一有源区和所述第二有源区可以彼此绝缘。
所述栅电极可以包括第一栅电极和第二栅电极。所述第一栅电极和所述第二栅电极彼此平行。
所述第一和第三源/漏电极可以彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极。所述第二和第四源/漏电极可以彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
所述第二有源区中的源/漏电极层可以与所述第一有源区中的源/漏电极层旋转对称。
所述第一至第四源/漏电极中的一个可以与所述第一栅电极部分重叠。所述第一至第四源/漏电极中的另一个可以与所述第二栅电极部分重叠。
所述第一栅电极的与所述第二有源层重叠的宽度可以比所述第一栅电极的与所述第一有源区重叠的宽度小。
所述有源区可以进一步包括偏移电极。所述偏移电极与所述第一栅电极和所述第二栅电极之间的区域重叠。所述偏移电极与所述有源层绝缘。
所述偏移电极可以包括第一偏移电极和第二偏移电极。所述第一偏移电极与所述第一和第二源/漏电极之间的区域重叠。所述第一偏移电极与所述第一有源层绝缘。所述第二偏移电极与所述第三和第四源/漏电极之间的区域重叠。所述第二偏移电极与所述第二有源层绝缘。
所述第一和第三源/漏电极可以彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极。所述第二和第四源/漏电极可以彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
所述偏移电极可以被电连接到所述第一栅电极和所述第二栅电极。
所述第一有源区和所述第二有源区可以彼此绝缘。
在根据本发明的另一示例性实施例中，公开了一种薄膜晶体管(TFT)。所述TFT包括有源区。所述有源区被分成第一有源区、第二有源区和第三有源区。所述有源区包括栅电极、有源层、栅绝缘层和源/漏电极层。所述有源层包括第一有源层、第二有源层和第三有源层。所述第一有源层与所述第一有源区对应。所述第二有源层与所述第二有源区对应。所述第三有源层与所述第三有源区对应。所述第一有源层、所述第二有源层和所述第三有源层与所述栅电极重叠。所述栅绝缘层位于所述栅电极与所述有源层之间。所述源/漏电极层包括第一源/漏电极、第二源/漏电极、第三源/漏电极、第四源/漏电极、第五源/漏电极和第六源/漏电极。所述第一源/漏电极和所述第二源/漏电极电连接到所述第一有源层。所述第三源/漏电极和所述第四源/漏电极电连接到所述第二有源层。所述第五源/漏电极和所述第六源/漏电极电连接到所述第三有源层。从所述第一至第四源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠。所述第一至第四源/漏电极中的其它两个源/漏电极偏移于所述栅电极。所述第一至第六源/漏电极和所述栅电极被对称布置。
所述第一、第三和第五源/漏电极可以彼此电连接，使得相同电压被施加至所述第一、第三和第五源/漏电极。所述第二、第四和第六源/漏电极可以彼此电连接，使得相同电压被施加至所述第二、第四和第六源/漏电极。
所述第三有源区中的源/漏电极层可以与所述第一有源区中的源/漏电极层对称。
所述第一源/漏电极和所述第二源/漏电极可以与所述栅电极部分重叠。所述第三源/漏电极和所述第四源/漏电极可以偏移于所述栅电极。
所述第一有源层可以包括第一源/漏区、第二源/漏区和第一沟道区。所述第一源/漏区与所述第一源/漏电极对应。所述第二源/漏区与所述第二源/漏电极对应。所述第一沟道区位于所述第一源/漏区与所述第二源/漏区之间。所述第二有源层可以包括第三源/漏区、第四源/漏区和第二沟道区。所述第三源/漏区与所述第三源/漏电极对应。所述第四源/漏区与所述第四源/漏电极对应。所述第二沟道区位于所述第三源/漏区与所述第四源/漏区之间。所述第三有源层可以包括第五源/漏区、第六源/漏区和第三沟道区。所述第五源/漏区与所述第五源/漏电极对应。所述第六源/漏区与所述第六源/漏电极对应。所述第三沟道区位于所述第五源/漏区与所述第六源/漏区之间。
所述第二沟道区可以包括偏移区。所述偏移区不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠。
所述第一有源区中的所述源/漏电极层、所述第二有源区中的所述源/漏电极层和所述第三有源区中的所述源/漏电极层可以沿对称轴对称。
所述栅电极的与所述第二有源层重叠的宽度可以比所述栅电极的与所述第一和第三有源区重叠的宽度小。
所述第一至第三有源区可以彼此绝缘。
在根据本发明的又一示例性实施例中，公开了一种薄膜晶体管(TFT)。所述TFT包括有源区。所述有源区被分成第一有源区、第二有源区、第三有源区和第四有源区。所述有源区包括栅电极、有源层、栅绝缘层和源/漏电极层。所述有源层包括第一有源层、第二有源层、第三有源层和第四有源层。所述第一有源层与所述第一有源区对应。所述第二有源层与所述第二有源区对应。所述第三有源层与所述第三有源区对应。所述第四有源层与所述第四有源区对应。所述第一有源层、所述第二有源层、所述第三有源层和所述第四有源层与所述栅电极重叠。所述栅绝缘层位于所述栅电极与所述有源层之间。所述源/漏电极层包括第一源/漏电极、第二源/漏电极、第三源/漏电极、第四源/漏电极、第五源/漏电极、第六源/漏电极、第七源/漏电极和第八源/漏电极。所述第一源/漏电极和所述第二源/漏电极电连接到所述第一有源层。所述第三源/漏电极和所述第四源/漏电极电连接到所述第二有源层。所述第五源/漏电极和所述第六源/漏电极电连接到所述第三有源层。所述第七源/漏电极和所述第八源/漏电极电连接到所述第四有源层。从所述第三至第六源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠。所述第三至第六源/漏电极中的其它两个源/漏电极偏移于所述栅电极。所述第一至第八源/漏电极和所述栅电极被对称布置。
所述第一、第三、第五和第七源/漏电极可以彼此电连接，使得相同电压被施加至所述第一、第三、第五和第七源/漏电极。所述第二、第四、第六和第八源/漏电极可以彼此电连接，使得相同电压被施加至所述第二、第四、第六和第八源/漏电极。
所述第一有源层可以包括第一源/漏区、第二源/漏区和第一沟道区。所述第一源/漏区与所述第一源/漏电极对应。所述第二源/漏区与所述第二源/漏电极对应。所述第一沟道区位于所述第一源/漏区与所述第二源/漏区之间。所述第二有源层可以包括第三源/漏区、第四源/漏区和第二沟道区。所述第三源/漏区与所述第三源/漏电极对应。所述第四源/漏区与所述第四源/漏电极对应。所述第二沟道区位于所述第三源/漏区与所述第四源/漏区之间。所述第三有源层可以包括第五源/漏区、第六源/漏区和第三沟道区。所述第五源/漏区与所述第五源/漏电极对应。所述第六源/漏区与所述第六源/漏电极对应。所述第三沟道区位于所述第五源/漏区与所述第六源/漏区之间。所述第四有源层可以包括第七源/漏区、第八源/漏区和第四沟道区。所述第七源/漏区与所述第七源/漏电极对应。所述第八源/漏区与所述第八源/漏电极对应。所述第四沟道区位于所述第七源/漏区与所述第八源/漏区之间。
所述第二沟道区可以包括第一偏移区。所述第一偏移区不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠。所述第三沟道区可以包括第二偏移区。所述第二偏移区不与所述栅电极、所述第五源/漏电极和所述第六源/漏电极中的任一个重叠。
所述第三有源区中的源/漏电极层可以与所述第二有源区中的源/漏电极层旋转对称。所述第四有源区中的源/漏电极层可以与所述第一有源区中的源/漏电极层对称。
所述第一源/漏电极和所述第二源/漏电极可以与所述栅电极部分重叠。
所述第三源/漏电极和所述第四源/漏电极中的一个可以与所述栅电极重叠。所述第三源/漏电极和所述第四源/漏电极中的另一个可以偏移于所述栅电极。
所述栅电极的与所述第二和第三有源区重叠的宽度可以比所述栅电极的与所述第一和第四有源区重叠的宽度小。
所述第一至第四有源区可以彼此绝缘。
根据本发明的再一示例性实施例，公开了一种薄膜晶体管(TFT)。所述TFT包括有源区。所述有源区包括栅电极、有源层、栅绝缘层和源/漏电极层。所述栅电极包括第一栅电极和第二栅电极。所述第一栅电极和所述第二栅电极彼此平行。所述有源层与所述第一栅电极和所述第二栅电极重叠。所述栅绝缘层位于所述栅电极与所述有源层之间。所述源/漏电极层包括第一源/漏电极和第二源/漏电极。所述第一源/漏电极和所述第二源/漏电极电连接到所述有源层。所述第一源/漏电极与所述第一栅电极部分重叠。所述第二源/漏电极与所述第二栅电极部分重叠。所述第一和第二源/漏电极以及所述栅电极被对称布置。
所述有源区可以进一步包括偏移电极。所述偏移电极与所述第一栅电极和所述第二栅电极之间的区域重叠。所述偏移电极与所述有源层绝缘。
所述偏移电极可以电连接到所述第一栅电极和所述第二栅电极。
所述有源层可以包括第一源/漏区、第二源/漏区和沟道区。所述第一源/漏区与所述第一源/漏电极对应。所述第二源/漏区与所述第二源/漏电极对应。所述沟道区位于所述第一源/漏区和所述第二源/漏区之间。
所述沟道区可以包括偏移区。所述偏移区不与所述第一栅电极、所述第二栅电极、所述第一源/漏电极和所述第二源/漏电极中的任一个重叠。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的以上及其它特征和方面将变得更加明显，附图中：
图1A是示出根据本发明一实施例的具有偏移结构的薄膜晶体管(TFT)的有源区的布局图；
图1B是沿图1A的线I-I截取的截面图；
图1C是沿图1A的线II-II截取的截面图；
图2A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图2B是沿图2A的线I-I截取的截面图；
图2C是沿图2A的线II-II截取的截面图；
图3A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图3B是沿图3A的线I-I截取的截面图；
图3C是沿图3A的线II-II截取的截面图；
图3D是沿图3A的线III-III截取的截面图；
图4A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图4B是沿图4A的线I-I截取的截面图；
图4C是沿图4A的线II-II截取的截面图；
图5A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图5B是沿图5A的线I-I截取的截面图；
图5C是沿图5A的线II-II截取的截面图；
图6A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图6B是沿图6A的线I-I截取的截面图；
图7A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图7B是沿图7A的线I-I截取的截面图；
图8是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；
图9是示出根据本发明另一实施例的具有偏移结构的TFT的有源区的布局图；并且
图10是示出根据本发明实施例的TFT的沟道电流对栅极电压的特性与比较例的进行比较的仿真结果的曲线图。
具体实施方式
下文中，将参照附图详细描述本发明的示例性实施例。然而，本发明可以以诸多不同的形式具体实现，并且不应当被解释为限于这里提出的实施例。确切地说，提供这些实施例是为了使本公开更彻底，以及更完整地向本领域普通技术人员传达本发明的特征和方面。附图中，为了清楚起见，层和区域的厚度可能被放大。另外，在附图中，相同的附图标记始终代表相同的元件。
在本公开中，对源电极和漏电极彼此并不区分，并且简单地描述为源/漏电极。这是因为在很多情况下(例如，在显示装置中)，源/漏电极中的任何一个均可以根据施加于相应薄膜晶体管(TFT)的电压而充当源电极或漏电极。
在本公开中，术语“偏移区”表示将源/漏电极与栅电极在水平方向(例如，与下层基板平行的方向)上彼此分开的沟道区。例如，偏移区可以是水平方向上栅电极与源/漏电极之一之间的沟道区。因此，偏移区的电阻值并不直接通过栅极电压而减小，而是被维持在比除去偏移区外的沟道区(例如，与栅电极重合但不与源/漏电极重合的沟道区)的水平更高的水平处。
另外，术语“重叠区”表示源/漏电极与栅电极彼此重叠(例如，在与下层基板垂直的方向上重合)的源/漏区。最后，当相应有源层既包含重叠区(例如，栅电极和源/漏电极重合)又包含沟道区(例如，栅电极重合，但源/漏电极不重合)时，源/漏电极将被称为为与栅电极“部分重叠”。
图1A是示出根据本发明实施例的具有偏移结构的TFT的有源区100的布局图。图1B是沿图1A的线I-I截取的截面图。图1C是沿图1A的线II-II截取的截面图。
参见图1A至图1C，TFT的有源区100具有竖直堆叠的结构，在该结构中，栅电极121形成在基板111上，并且栅绝缘层123形成在栅电极121和基板111上。有源层125形成在栅绝缘层123上，并且第一源/漏电极133a和第二源/漏电极133b被形成在有源层125上。欧姆接触层131a和131b分别形成在有源层125与第一源/漏电极133a和第二源/漏电极133b之间。
基板111可以由例如玻璃、石英、塑料、硅、陶瓷或金属形成。栅电极121可以但不限于由从包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti及其合金的组中选出的导电材料形成。栅绝缘层123可以由诸如氧化硅层或氮化硅层之类的绝缘层形成。有源层125可以由例如非晶硅、多晶硅、微晶硅、氧化物半导体、有机半导体或其组合形成。第一源/漏电极133a和第二源/漏电极133b也可以但不限于由从包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti及其合金的组中选出的导电材料形成。第一源/漏电极133a和第二源/漏电极133b中的每个与有源层125之间的欧姆接触利用欧姆接触层131a和131b形成。欧姆接触层131a和131b可以是例如高浓度掺杂非晶硅层。
如图1A所示，有源区100被分成第一有源区100A和第二有源区100B，第一有源区100A和第二有源区100B绕有源区100的中心彼此旋转对称(例如，将有源区100绕其中心旋转半周(180°)会得到相同的布局)。在第一有源区100A中，第一源/漏电极133a与栅电极121部分重叠，并且第二源/漏电极133b与栅电极121在水平方向(例如，与基板111平行的方向)上分开距离d1，如图1B所示。
在第一有源区100A中，有源层125包括位于第一源/漏电极133a下方的第一源/漏区125a、位于第二源/漏电极133b下方的第二源/漏区125b以及位于第一源/漏区与第二源/漏区之间的第一沟道区125ch_1。第一沟道区125ch_1包括位于栅电极121与第二源/漏电极133b之间的偏移区(与图1B中第一沟道区125ch_1的由距离d1划分出的那部分对应，也与图1A中栅电极121与第二源/漏电极133b之间的由距离d1划分出的区域对应)。
如图1C所示，在第二有源区100B中，第三源/漏电极133c与栅电极121分开距离d1，并且第四源/漏电极133d与栅电极121部分重叠。在第二有源区100B中，有源层125包括位于第三源/漏电极133c下方的第三源/漏区125c、位于第四源/漏电极133d下方的第四源/漏区125d，以及位于第三源/漏区125c和第四源/漏区125d之间的第二沟道区125ch_2。第二沟道区125ch_2包括位于第三源/漏电极133c与栅电极121之间的偏移区(与图1C中第二沟道区125ch_2的由距离d1划分出的那部分对应，也与图1A中第三源/漏电极133c与栅电极121之间的由距离d1划分出的区域对应)。
第一源/漏电极133a和第二源/漏电极133b在第一有源区100A中的布局与第三源/漏电极133c和第四源/漏电极133d在第二有源区100B中的布局旋转对称。在考虑栅电极121时，也呈现出相同的旋转对称，栅电极121在第一有源区100A和第二有源区100B的偏移区和重叠区中占据类似的尺寸，如以下进一步所描述的那样。欧姆接触层131c和131d分别形成在有源层125与第三源/漏电极133c和第四源/漏电极133d之间。
第一有源区100A中的第一源/漏电极133a电连接至第二有源区100B中的第三源/漏电极133c。因此，相同的电压从相同的源被施加至第一源/漏电极133a和第三源/漏电极133c。类似地，第一有源区100A中的第二源/漏电极133b电连接至第二有源区100B中的第四源/漏电极133d。因此，相同的电压从相同的源被施加至第二源/漏电极133b和第四源/漏电极133d。
在第一有源区100A中，如果高电压被施加至第二源/漏电极133b，则电流从第一源/漏区125a流向第一沟道区125ch_1，然后流向第二源/漏区125b。在这种情况下，第一沟道区125ch_1的偏移区防止高电场被施加至第一沟道区125ch_1。相应地，可以防止TFT的性能劣化，从而改善其“断”电流特性。另外，第一源/漏区125a与栅电极121重叠，因此改善其“通”电流特性。
如果施加高电压的方向改变(例如，高电压被施加至第一有源区100A中的第一源/漏电极133a)，则电流从第二源/漏区125b流向第一沟道区125ch_1，然后流向第一源/漏区125a。在这种情况下，由于偏移区与第二源/漏区125b而不与第一源/漏区125a相邻，因此偏移区相对于施加了高电压的源/漏区125a的相对位置与高电压被施加至第二源/漏电极133b时的不同。因此，在第一沟道区125ch_1中形成的电场的强度以及“通”电流和“断”电流的量与高电压被施加至第二源/漏电极133b时的也不同。
也就是说，如果只考虑第一有源区100A，则第一沟道区125ch_1中的偏移区相对于那些施加了高电压的源/漏电极的相对位置不同。换句话说，当高电压被施加至第一源/漏电极133a时，第一沟道区125ch_1中的偏移区的相对位置与相同电压被施加至第二源/漏电极133b时的不同。结果，高电压被施加至第一源/漏电极133a时施加于第一沟道区125ch_1的电场的强度与相同电压被施加至第二源/漏电极133b时的不同。因此，流经第一沟道区125ch_1的电流的量在相同电压被分别施加至第一源/漏电极133a和第二源/漏电极133b时不同。也就是说，电流的量根据施加相同电压的方向而变化。这可能会导致在采用TFT的设备中不正确的操作。例如，如果这种TFT是显示设备的部分，则可能会出现梯度表达的错误，从而导致显示错误。
另一方面，当考虑包括第一有源区100A和第二有源区100B的有源区100时，第二有源区100B的布局与第一有源区100A的布局旋转对称。因此，如果高电压被施加至第一有源区100A中的第二源/漏电极133b，则流经第一有源区100A的电流的量等于(或基本等于)高电压被施加至第二有源区100B中第三源/漏电极133c时流经第二有源区100B的电流的量。同样地，高电压被施加至第一有源区100A中第一源/漏电极133a时流经第一有源区100A的电流的量等于(或基本等于)高电压被施加至第二有源区100B中第四源/漏电极133d时流经第二有源区100B的电流的量。
因此，当高电压被施加至第一有源区100A中的第二源/漏电极133b和第二有源区100B中的第四源/漏电极133d时，流经有源区100的电流的总量基本上与相同电压被施加至第一有源区100A中的第一源/漏电极133a和第二有源区100B中的第三源/漏电极133c时的相同。也就是说，如果相同电压的方向改变，则电流的方向改变，但流经有源区100的电流的总量基本上相同。
在其它实施例中，第一有源区100A和第二有源区100B可以彼此绝缘，使得第一有源区100A和第二有源区100B中的每个可以不受流经另一个的电流的影响。第一有源区100A和第二有源区100B可以例如通过向有源层125应用绝缘层而彼此绝缘。第一有源区100A和第二有源区100B的形状可以根据应用于有源层125的绝缘层的形状而变化。
在另一实施例中，在有源区100中，第一源/漏电极133a可以连接到第三源/漏电极133c，并且第二源/漏电极133b可以连接到第四源/漏电极133d。在这种情况下，还可以维持偏移区、重叠区，以及第一有源区100A与第二有源区100B之间的对称(例如，旋转对称)。在又一实施例中，在有源区100内，第一源/漏电极133a可以连接到第三源/漏电极133c，并且第二源/漏电极133b可以连接到第四源/漏电极133d，同时第一有源区100A与第二有源区100B绝缘。
图2A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区200的布局图。图2B是沿图2A的线I-I截取的截面图。图2C是沿图2A的线II-II截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。同样地，在图2A-2C以及以下附图的情况下，为了描述的简洁起见，其附图标记的不同仅仅在于首位数字并且其结构与在之前实施例中所描述的结构基本相同的元件可能不再重复描述。
如图2A所示，有源区200分成第一有源区200A、第二有源区200B和第三有源区200C。第一有源区200A的布局与第三有源区200C的布局基本相同。另外，第一有源区200A、第二有源区200B和第三有源区200C中每个的布局沿竖直对称轴(例如，与图2A中的线II-II垂直并且将栅电极221对分的线)对称。这种类型的对称也称作“反射对称”或“反射式对称”。第一有源区200A、第二有源区200B和第三有源区200C中每个的布局也沿水平对称轴(例如，图2A中的线II-II)对称。进一步，第一有源区200A、第二有源区200B和第三有源区200C中每个的布局绕有源区200的中心旋转对称。栅电极221与第二有源区200B重叠的部分的宽度可以比栅电极221与第一和第三有源区200A和200C重叠的部分的宽度小(如图2A中虚线所示)。
如图2B所示，在第一有源区200A中，第一源/漏电极233a和第二源/漏电极233b关于栅电极221对称，同时与栅电极221部分重叠。在第一有源区200A中，有源层225包括位于第一源/漏电极233a下方的第一源/漏区225a、位于第二源/漏电极233b下方的第二源/漏区225b，以及位于第一和第二源/漏区225a和225b之间的第一沟道区225ch_1。
如图2C所示，在第二有源区200B中，第三源/漏电极233c和第四源/漏电极233d关于栅电极221对称，并且各自与栅电极221分开距离d2。在第二有源区200B中，有源层225包括位于第三源/漏电极233c下方的第三源/漏区225c、位于第四源/漏电极233d下方的第四源/漏区225d，以及位于第三和第四源/漏区225c和225d之间的第二沟道区225ch_2。第二沟道区225ch_2也包括位于第三源/漏电极233c与栅电极221之间的偏移区以及位于栅电极221与第四源/漏电极233d之间的偏移区(与图2C中第二沟道区225ch_2的由距离d2划分出的各个部分对应，也与图2A中栅电极221与第三和第四源/漏电极233c和233d之间的由距离d2划分出的区域对应)。
如图2A所示，在第三有源区200C中，第五源/漏电极233e和第六源/漏电极233f关于栅电极221对称，同时与栅电极221部分重叠。第五和第六源/漏电极233e和233f在第三有源区200C中的布局与第一和第二源/漏电极233a和233b在第一有源区200A中的布局基本相同。因此，与图2B中示出的第一有源区200A的结构类似，在第三有源区200C中，有源层225包括位于第五源/漏电极233e下方的第五源/漏区、位于第六源/漏电极233f下方的第六源/漏区，以及位于第五和第六源/漏区之间的第三沟道区。
第一有源区200A中的第一源/漏电极233a、第二有源区200B中的第三源/漏电极233c以及第三有源区200C中的第五源/漏电极233e彼此电连接。因此，相同的电压从相同的源被施加至第一、第三和第五源/漏电极233a、233c和233e。同样地，第一有源区200A中的第二源/漏电极233b、第二有源区200B中的第四源/漏电极233d以及第三有源区200C中的第六源/漏电极233f彼此电连接。因此，相同的电压从相同的源被施加至第二、第四和第六源/漏电极233b、233d和233f。
在第一有源区200A中，第一源/漏电极233a和第二源/漏电极233b关于栅电极221对称。在第二有源区200B中，第三源/漏电极233c和第四源/漏电极233d关于栅电极221对称。在第三有源区200C中，第五源/漏电极233e和第六源/漏电极233f关于栅电极221对称。相应地，即使施加至第一、第三和第五电极的电压与施加至第二、第四和第六电极的电压互换，流经有源区200的电流的总量也可以在相反方向上被维持在恒定的水平。
在这种情况下，在第一有源区200A和第三有源区200C中，第一和第二源/漏区225a、225b以及第五和第六源/漏区与栅电极221的两端重叠，从而增加“通”电流的量。在第二有源区200B中，由于第三和第四源/漏电极233c和233d都与栅电极221分开距离d2，因此在第二沟道区225ch_2中存在偏移区(与图2A和图2C中栅电极221与第三和第四源/漏电极233c和233d之间的由距离d2划分出的区域对应)。因此，可以防止在电压被施加至第二有源区200B时高电场被施加至第二沟道区225ch_2。相应地，当考虑有源区200时，可以通过防止TFT的性能劣化来改善“断”电流特性。
第一有源区200A、第二有源区200B和第三有源区200C关于栅电极221对称。因此，如果相同电压的方向改变，则电流的方向改变，但流经有源区200的电流的总量基本相同。相应地，根据第一至第三有源区200A至200C的布局，在施加相同的电压时，流经根据当前实施例的TFT中的有源区200的电流的总量可以相同，而与施加电压的方向无关，从而改善了“断”电流特性和“通”电流特性。
在其它实施例中，第一至第三有源区200A至200C可以彼此绝缘，使得第一至第三有源区200A至200C中的每个可以不受流经其它有源区的电流的影响。第一至第三有源区200A至200C可以例如通过向有源层225应用绝缘层而彼此绝缘。第一至第三有源区200A至200C的形状可以根据应用于有源层225的绝缘层的形状而变化。
在另一实施例中，在有源区200中，第一源/漏电极233a、第三源/漏电极233c和第五源/漏电极233e可以彼此连接，并且第二源/漏电极233b、第四源/漏电极233d和第六源/漏电极233f可以彼此连接。在这种情况下，也可以维持偏移区、重叠区，以及第一至第三有源区200A至200C间的对称(例如，反射式对称、旋转对称)，因而可以维持流经有源区200的电流的总量。在又一实施例中，在有源区200内，第一源/漏电极233a、第三源/漏电极233c和第五源/漏电极233e可以彼此连接，并且第二源/漏电极233b、第四源/漏电极233d和第六源/漏电极233f可以彼此连接，同时第一有源区200A、第二有源区200B和第三有源区200C彼此绝缘。
图3A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区300的布局图。图3B是沿图3A的线I-I截取的截面图。图3C是沿图3A的线II-II截取的截面图。图3D是沿图3A的线III-III截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。
如图3A所示，有源区300分成第一有源区300A、第二有源区300B、第三有源区300C和第四有源区300D。第一有源区300A和第四有源区300D在布局方面基本相同，并且沿竖直对称轴(例如，与图3A中的线I-I垂直并且将栅电极321对分的线)对称，沿水平对称轴(例如，将第二有源区300B与第三有源区300C分开的线)对称，并且绕有源区300的中心对称(即旋转对称)。第二有源区300B的布局与第三有源区300C的布局旋转对称。栅电极321的与第二和第三有源区300B和300C重叠的部分的宽度可以比栅电极321的与第一和第四有源区300A和300D重叠的部分的宽度小(如图3A中的虚线所示)。
如图3B所示，在第一有源区300A中，第一源/漏电极333a和第二源/漏电极333b关于栅电极321对称，同时与栅电极321部分重叠。在第一有源区300A中，有源层325包括位于第一源/漏电极333a下方的第一源/漏区325a、位于第二源/漏电极333b下方的第二源/漏区325b，以及位于第一和第二源/漏区325a和325b之间的第一沟道区325ch_1。
如图3C所示，在第二有源区300B中，第三源/漏电极333c与栅电极321部分重叠，并且第四源/漏电极333d与栅电极321分开距离d3。在第二有源区300B中，有源层325包括位于第三源/漏电极333c下方的第三源/漏区325c、位于第四源/漏电极333d下方的第四源/漏区325d，以及位于第三和第四源/漏区325c和325d之间的第二沟道区325ch_2。第二沟道区325ch_2包括位于栅电极321与第四源/漏电极333d之间的偏移区(与图3C中第二沟道区325ch_2的由距离d3划分出的部分对应，也与图3A中栅电极321与第四源/漏电极333d之间的由距离d3划分出的区域对应)。
如图3D所示，在第三有源区300C中，第五源/漏电极333e与栅电极321分开距离d3，并且第六源/漏电极333f与栅电极321部分重叠。在第三有源区300C中，有源层325包括位于第五源/漏电极333e下方的第五源/漏区325e、位于第六源/漏电极333f下方的第六源/漏区325f，以及位于第五和第六源/漏区325e和325f之间的第三沟道区325ch_3。第三沟道区325ch_3包括位于第五源/漏电极333e与栅电极321之间的偏移区(与图3D中第三沟道区325ch_3的由距离d3划分出的部分对应，也与图3A中栅电极321与第五源/漏电极333e之间的由距离d3划分出的区域对应)。
第三源/漏电极333c和第四源/漏电极333d在第二有源区300B中的布局与第五源/漏电极333e和第六源/漏电极333f在第三有源区300C中的布局旋转对称。
如图3A所示，在第四有源区300D中，第七源/漏电极333g和第八源/漏电极333h关于栅电极321对称，同时与栅电极321部分重叠。第七源/漏电极333g和第八源/漏电极333h在第四有源区300D中的布局与第一源/漏电极333a和第二源/漏电极333b在第一有源区300A中的布局基本相同。因此，与图3B中示出的第一有源区300A的结构类似，在第四有源区300D中，有源层325包括位于第七源/漏电极333g下方的第七源/漏区、位于第八源/漏电极333h下方的第八源/漏区，以及位于第七和第八源/漏区之间的第四沟道区。
第一有源区300A中的第一源/漏电极333a、第二有源区300B中的第三源/漏电极333c、第三有源区300C中的第五源/漏电极333e以及第四有源区300D中的第七源/漏电极333g彼此电连接。因此，相同的电压从相同的源被施加至第一、第三、第五和第七源/漏电极333a、333c、333e和333g。同样地，第一有源区300A中的第二源/漏电极333b、第二有源区300B中的第四源/漏电极333d、第三有源区300C中的第六源/漏电极333f和第四有源区300D中的第八源/漏电极333h彼此电连接。因此，相同的电压从相同的源被施加至第二、第四、第六和第八源/漏电极333b、333d、333f和333h。
在这种情况下，在第一有源区300A和第四有源区300D中，第一和第二源/漏区325a、325b以及第七和第八源/漏区与栅电极321的两端重叠，从而大幅改善“通”电流特性。在第二有源区300B中，第四源/漏电极333d与栅电极321分开距离d3，因此第二沟道区325ch_2具有与图3A和图3C中栅电极321与第四源/漏电极333d之间的由距离d3划分出的区域对应的偏移区。在第三有源区300C中，第五源/漏电极333e与栅电极321分开距离d3，因此第三沟道区325ch_3具有与图3A和图3D中第五源/漏电极333e与栅电极321之间的由距离d3划分出的区域对应的偏移区。由于第二有源区300B和第三有源区300C中的每个具有偏移区，因此，可以防止高电场被施加至第二沟道区325ch_2和第三沟道区325ch_3。相应地，当考虑有源区300时，可以防止TFT的性能劣化，从而改善“断”电流特性。
如上所述，第一有源区300A和第四有源区300D在布局方面基本相同，并且沿竖直方向的对称轴对称(并且沿水平对称轴对称，同时旋转对称)，并且第二有源区300B的布局与第三有源区300C的布局旋转对称。因此，当相同电压的方向改变时，电流的方向改变，但流经有源区300的电流的总量基本相同。根据第一至第四有源区300A至300D的布局，当施加相同电压时，流经根据当前实施例的TFT中的有源区300的电流的总量可以相同，而与施加电压的方向无关，从而改善了“断”电流特性和“通”电流特性。
在另一实施例中，第一至第四有源区300A至300D可以彼此绝缘，使得第一至第四有源区300A至300D中的每个可以不受流经其它有源区的电流的影响。而且，如上所述，在另一实施例中，在有源区300内，第一源/漏电极333a、第三源/漏电极333c、第五源/漏电极333e和第七源/漏电极333g可以彼此连接，并且第二源/漏电极333b、第四源/漏电极333d、第六源/漏电极333f和第八源/漏电极333h可以彼此连接，同时第一至第四有源区300A至300D彼此绝缘。
图4A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区400的布局图。图4B是沿图4A的线I-I截取的截面图。图4C是沿图4A的线II-II截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。
如图4A所示，有源区400分成彼此旋转对称的第一有源区400A和第二有源区400B。根据当前实施例的TFT具有双栅极结构，在该双栅极结构中，两个栅电极，即第一栅电极421a和第二栅电极421b被平行包括在一个有源区400内。第一栅电极421a的与第二有源区400B重叠的部分的宽度可以比第一栅电极421a的与第一有源区400A重叠的部分的宽度小，并且第二栅电极421b的与第一有源区400A重叠的部分的宽度可以比第二栅电极421b的与第二有源区400b重叠的部分的宽度小(如图4A中的虚线所示)。
如图4B所示，在第一有源区400A中，第一源/漏电极433a与第一栅电极421a部分重叠，并且第二源/漏电极433b与第二栅电极421b分开距离d4。因此，有源层425包括位于第一源/漏电极433a下方的第一源/漏区425a、位于第二源/漏电极433b下方的第二源/漏区425b，以及位于第一和第二源/漏区425a和425b之间的第一沟道区425ch_1。第一沟道区425ch_1包括位于第一栅电极421a与第二栅电极421b之间的偏移区(与沿图4A中的线I-I在第一栅电极421a与第二栅电极421b之间的区域对应)和位于第二栅电极421b与第二源/漏电极433b之间的偏移区(与图4B中第一沟道区425ch_1的由距离d4划分出的部分对应，也与图4A中第二栅电极421b与第二源/漏电极433d之间的由距离d4划分出的区域对应)。
如图4C所示，在第二有源区400B中，第三源/漏电极433c与第一栅电极421a分开距离d4，并且第四源/漏电极433d与第二栅电极421b部分重叠。因此，有源层425包括位于第三源/漏电极433c下方的第三源/漏区425c、位于第四源/漏电极433d下方的第四源/漏区425d，以及位于第三和第四源/漏区425c和425d之间的第二沟道区425ch_2。第二沟道区425ch_2包括位于第三源/漏电极433c与第一栅电极421a之间的偏移区(与图4C中第二沟道区425ch_2的由距离d4划分出的部分对应，也与图4A中第三源/漏电极433c与第一栅电极421a之间的由距离d4划分出的区域对应)，以及位于第一栅电极421a与第二栅电极421b之间的偏移区(与沿图4A中的线II-II在第一栅电极421a与第二栅电极421b之间的区域对应)。
第一源/漏电极433a和第二源/漏电极433b在第一有源区400A中的布局与第三源/漏电极433c和第四源/漏电极433d在第二有源区400B中的布局旋转对称。当考虑第一栅电极421a和第二栅电极421b时，也呈现出相同的旋转对称，第一栅电极421a和第二栅电极421b在第一有源区400A和第二有源区400B的偏移区和重叠区中占据类似的尺寸。在有源区400中，第一栅电极421a和第二栅电极421b彼此旋转对称。
第一有源区400A中的第一源/漏电极433a和第二有源区400B中的第三源/漏电极433c彼此电连接。因此，相同的电压从相同的源被施加至第一和第三源/漏电极433a和433c。同样地，第一有源区400A中的第二源/漏电极433b和第二有源区400B中的第四源/漏电极433d彼此电连接。因此，相同的电压从相同的源被施加至第二和第四源/漏电极433b和433d。
在第一有源区400A中，如果高电压被施加至第二源/漏电极433b，则电流从第一源/漏区425a流向第一沟道区425ch_1，然后流向第二源/漏区425b。在这种情况下，第一和第二栅电极421a和421b减少“断”电流的量，并且第一沟道区425ch_1中的偏移区防止高电场被施加至第一沟道区425ch_1。因此，可以防止TFT的性能劣化，从而改善“断”电流特性。另外，第一源/漏区425a与第一栅电极421a重叠，从而改善“通”电流特性。
如果施加高电压的方向改变(例如，高电压被施加至第一有源区400A中的第一源/漏电极433a)，则电流从第二源/漏区425b流向第一沟道区425ch_1，然后流向第一源/漏区425a。在这种情况下，偏移区相对于施加了高电压的第一源/漏区425a的相对位置与高电压被施加至第二源/漏电极433b时的不同。因此，形成在第一沟道区425ch_1中的电场的强度以及“通”电流和“断”电流的量也与高电压被施加至第二源/漏电极433b时的不同。
也就是说，如果只考虑第一有源区400A，则当施加至第一源/漏电极433a的电压和施加至第二源/漏电极433b的电压互换时，第一沟道区425ch_1中偏移区相对于施加了高电压的源/漏电极的相对位置不同。结果，施加至第一沟道区425ch_1的电场的强度在高电压被施加至第一源/漏电极433a时与在相同电压被施加至第二源/漏电极433b时不同。因此，当相同电压被分别施加至第一和第二源/漏电极433a和433b时，流经第一沟道区425ch_1的电流的量不同。也就是说，电流的量根据施加相同电压的方向而变化。另外，由于第一和第二有源区400A和400B的布局旋转对称，因此在只考虑第二有源区400B时，也会发生相同现象。
另一方面，当考虑包括第一有源区400A和第二有源区400B的有源区400时，第二有源区400B的布局与第一有源区400A的布局旋转对称。因此，如果高电压被施加至第一有源区400A中的第二源/漏电极433b，则流经第一有源区400A的电流的量等于(或基本等于)相同高电压被施加至第二有源区400B中的第三源/漏电极433c时流经第二有源区400B的电流的量。同样地，如果高电压被施加至第一有源区400A中的第一源/漏电极433a时，则流经第一有源区400A的电流的量等于(或基本等于)相同高电压被施加至第二有源区400B中的第四源/漏电极433d时流经第二有源区400B的电流的量。
因此，当高电压被施加至第一有源区400A中的第二源/漏电极433b和第二有源区400B中的第四源/漏电极433d时，流经第一和第二有源区400A和400B的电流的总量与相同高电压被施加至第一有源区400A中的第一源/漏电极433a和第二有源区400B中的第三源/漏电极433c时的基本相同。因此，如果相同电压的方向改变，则电流的方向改变，但流经有源区400的电流的总量保持基本相同。
在其它实施例中，第一和第二有源区400A和400B可以彼此绝缘，使得第一和第二有源区400A和400B中的每个可以不受流经其它有源区的电流的影响。在另一实施例中，在有源区400内，第一源/漏电极433a可以连接到第三源/漏电极433c，并且第二源/漏电极433b可以连接到第四源/漏电极433d，同时第一和第二有源区400A和400B彼此绝缘。
图5A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区500的布局图。图5B是沿图5A的线I-I截取的截面图。图5C是沿图5A的线II-II截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。除了在两个栅电极，即第一栅电极521a与第二栅电极521b之间形成有偏移电极外，根据当前实施例的TFT与图4A至图4C的TFT类似。在一些实施例中，与图5A中示出的偏移电极相同，偏移电极包括两个偏移电极。
如图5A所示，有源区500分成彼此旋转对称的第一有源区500A和第二有源区500B。根据当前实施例的TFT具有双栅极结构，在该双栅极结构中，第一栅电极521a和第二栅电极521b被平行包括在一个有源区500内。第一栅电极521a的与第二有源区500B重叠的部分的宽度可以比第一栅电极521a的与第一有源区500A重叠的部分的宽度小，并且第二栅电极521b的与第一有源区500A重叠的部分的宽度可以比第二栅电极521b的与第二有源区500B重叠的部分的宽度小(如图5A中的虚线所示)。
如图5B所示，在第一有源区500A中，第一源/漏电极533a与第一栅电极521a部分重叠，并且第二源/漏电极533b与第二栅电极521b分开距离d5。因此，有源层525包括位于第一源/漏电极533a下方的第一源/漏区525a、位于第二源/漏电极533b下方的第二源/漏区525b，以及位于第一和第二源/漏区525a和525b之间的第一沟道区525ch_1。第一沟道区525ch_1包括位于第一栅电极521a与第二栅电极521b之间的偏移区(与沿图5A中的线I-I在第一栅电极521a与第二栅电极521b之间的区域对应，包括与第一偏移电极533o_1对应的区域)，以及位于第二栅电极521b与第二源/漏电极533b之间的偏移区(与图5B中第一沟道区525ch_1的由距离d5划分出的部分对应，也与图5A中第二栅电极521b与第二源/漏电极533d之间的由距离d5划分出的区域对应)。
第一偏移电极533o_1位于第一栅电极521a与第二栅电极521b之间以与有源层525绝缘。第一偏移电极533o_1可以被电连接至第一和第二栅电极521a和521b。第一偏移绝缘层531o_1被形成在第一沟道区525ch_1与第一偏移电极533o_1之间以将第一偏移电极533o_1与有源层525绝缘。
如图5C所示，在第二有源区500B中，第三源/漏电极533c与第一栅电极521a分开距离d5，并且第四源/漏电极533d与第二栅电极521b部分重叠。在第二有源区500B中，有源层525包括位于第三源/漏电极533c下方的第三源/漏区525c、位于第四源/漏电极533d下方的第四源/漏区525d，以及位于第三和第四源/漏区525c和525d之间的第二沟道区525ch_2。第二沟道区525ch_2包括位于第三源/漏电极533c与第一栅电极521a之间的偏移区(与图5C中第二沟道区525ch_2的由距离d5划分出的部分对应，也与图5A中第三源/漏电极533c与第一栅电极521a之间的由距离d5划分出的区域对应)，以及位于第一栅电极521a与第二栅电极521b之间的偏移区(与沿图5A中的线II-II在第一栅电极521a与第二栅电极521b之间的区域对应，包括与第二偏移电极533o_2对应的区域)。
第二偏移电极533o_2位于第一栅电极521a与第二栅电极521b之间以与有源层525绝缘。第二偏移电极533o_2可以被电连接至第一和第二栅电极521a和521b。第二偏移绝缘层531o_2被形成在第二沟道区525ch_2与第二偏移电极533o_2之间以将第二偏移电极533o_2与有源层525绝缘。
第一源/漏电极533a和第二源/漏电极533b在第一有源区500A中的布局与第三源/漏电极533c和第四源/漏电极533d在第二有源区500B中的布局旋转对称。当考虑第一栅电极521a和第二栅电极521b时，也呈现出相同的旋转对称，第一栅电极521a和第二栅电极521b在第一有源区500A和第二有源区500B的偏移区和重叠区中占据类似的尺寸。在有源区500中，第一栅电极521a和第二栅电极521b彼此旋转对称。
第一有源区500A中的第一源/漏电极533a和第二有源区500B中的第三源/漏电极533c彼此电连接。因此，相同电压从相同源被施加至第一和第三源/漏电极533a和533c。同样地，第一有源区500A中的第二源/漏电极533b和第二有源区500B中的第四源/漏电极533d彼此电连接。因此，相同电压从相同源被施加至第二和第四源/漏电极533b和533d。
在第一有源区500A中，如果高电压被施加至第二源/漏电极533b，则电流从第一源/漏区525a流向第一沟道区525ch_1，然后流向第二源/漏区525b。在这种情况下，第一和第二栅电极521a和521b减少“断”电流的量，并且第一沟道区525ch_1中的偏移区防止高电场被施加至第一沟道区525ch_1。另外，第一偏移电极533o_1可以以使得电流可以平滑地流经偏移区的方式控制第一栅电极521a与第二栅电极521b之间的偏移区的电阻值。因此，可以防止TFT的性能劣化，从而改善“断”电流特性。进一步，第一源/漏电极525a与第一栅电极521a重叠，从而改善“通”电流特性。
如果施加高电压的方向改变(例如，高电压被施加至第一有源区500A中的第一源/漏电极533a)，则电流从第二源/漏区525b流向第一沟道区525ch_1，然后流向第一源/漏区525a。在这种情况下，偏移区相对于施加了高电压的第一源/漏区525a的相对位置与高电压被施加至第二源/漏电极533b时的不同。因此，形成在第一沟道区525ch_1中的电场的强度以及“通”电流和“断”电流的量也与高电压被施加至第二源/漏电极533b时的不同。
也就是说，如果只考虑第一有源区500A，则当施加至第一源/漏电极533a的电压与施加至第二源/漏电极533b的电压互换时，第一沟道区525ch_1的偏移区相对于施加了高电压的源/漏电极的相对位置不同。结果，当高电压被施加至第一源/漏电极533a时，施加至第一沟道区525ch_1的电场的强度与相同电压被施加至第二源/漏电极533b时的不同。因此，当相同电压分别被施加至第一和第二源/漏电极533a和533b时，流经第一沟道区525ch_1的电流的量不同。也就是说，电流的量根据施加相同电压的方向而变化。另外，由于第一和第二有源区500A和500B中的布局旋转对称，因此当只考虑第二有源区500B时，也会发生相同现象。
另一方面，当考虑包括第一有源区500A和第二有源区500B的有源区500时，第二有源区500B的布局与第一有源区500A的布局旋转对称。因此，如果高电压被施加至第一有源区500A中的第二源/漏电极533b，则流经第一有源区500A的电流的量等于(或基本上等于)相同高电压被施加至第二有源区500B中的第三源/漏电极533c时流经第二有源区500B的电流的量。同样地，如果高电压被施加至第一有源区500A中的第一源/漏电极533a时，则流经第一有源区500A的电流的量等于(或基本上等于)相同高电压被施加至第二有源区500B中的第四源/漏电极533d时流经第二有源区500B的电流的量。
因此，当高电压被施加至第一有源区500A中的第二源/漏电极533b和第二有源区500B中的第四源/漏电极533d时，流经第一和第二有源区500A和500B的电流的总量与相同高电压被施加至第一有源区500A中的第一源/漏电极533a和第二有源区500B中的第三源/漏电极533c时的基本相同。也就是说，如果相同电压的方向改变，则电流的方向改变，但流经有源区500的电流的总量保持基本相同。
在其它实施例中，第一和第二有源区500A和500B彼此可以绝缘，使得第一和第二有源区500A和500B中的每个可以不受流经另一有源区的电流的影响。在另一实施例中，在有源区500内，第一源/漏电极533a可以连接到第三源/漏电极533c，第二源/漏电极533b可以连接到第四源/漏电极533d，并且第一偏移电极533o_1可以连接到第二偏移电极533o_2，同时第一和第二有源区500A和500B彼此绝缘。
图6A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区600的布局图。图6B是沿图6A的线I-I截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。根据当前实施例的TFT具有双栅极结构，在该双栅极结构中，两个栅电极，即第一栅电极621a和第二栅电极621b被平行包括在一个有源区600内。
如图6B所示，在有源区600中，第一源/漏电极633a与第一栅电极621a部分重叠，并且第二源/漏电极633b与第二栅电极621b部分重叠。第一源/漏电极633a与第二栅电极621b分开距离d6，因此，可以认为第一源/漏电极633a偏移于第二栅电极621b。同样地，第二源/漏电极633b与第一栅电极621a分开距离d6，因此，可以认为第二源/漏电极633b偏移于第一栅电极621a。
有源层625包括位于第一源/漏电极633a下方的第一源/漏区625a、位于第二源/漏电极633b下方的第二源/漏区625b，以及位于第一和第二源/漏区625a和625b之间的沟道区625ch。沟道区625ch包括位于第一栅电极621a与第二栅电极621b之间的偏移区(与沿图6A中的线I-I在第一栅电极621a与第二栅电极621b之间的区域对应，包括与由距离d6划分出的两个区域的交集对应的区域)。
在有源区600中，第一源/漏电极633a的布局与第二源/漏电极633b的布局沿竖直对称轴(例如，与图6A中的线I-I垂直并且位于第一栅电极621a与第二栅电极621b之间的中间的线)对称。另外，第一栅电极621a的布局与第二栅电极621b的布局也沿相同的竖直对称轴对称。源/漏电极和栅电极也呈现出沿水平对称轴(例如，图6A中的线I-I)的相同对称。进一步，这些组的电极也旋转对称。
在有源区600中，如果高电压被施加至第二源/漏电极633b，则电流从第一源/漏区625a流向沟道区625ch，然后流向第二源/漏区625b。在这种情况下，第一和第二栅电极621a和621b减少“断”电流的量，并且沟道区625ch的偏移区防止高电场被施加至沟道区625ch。因此，可以防止TFT的性能劣化，从而改善“断”电流特性。另外，第一源/漏电极625a与第一栅电极621a重叠，从而改善“通”电流特性。类似地，第二源/漏区625b与第二栅电极621b重叠，因此改善“通”电流特性。
如果施加高电压的方向改变(例如，高电压被施加至第一有源区600中的第一源/漏电极633a)，则电流从第二源/漏区625b流向沟道区625ch，然后流向第一源/漏区625a。在这种情况下，偏移区相对于施加了高电压的源/漏区625a的相对位置与高电压被施加至第二源/漏电极633b时的相同。因此，与高电压被施加至第二源/漏电极633b时相比，流经有源区600的电流在方向方面不同，但在量方面基本上相同。也就是说，当电压的幅度对于每个方向相同时，电流的量基本上相同，而与施加电压的方向无关。
图7A是示出根据本发明另一实施例的具有偏移结构的TFT的有源区700的布局图。图7B是沿图7A的线I-I截取的截面图。根据当前实施例的TFT的竖直堆叠结构与以上参照图1A至图1C所描述的TFT的竖直堆叠结构类似，因此这里将不再进行描述。根据当前实施例的TFT具有双栅极结构，在该双栅极结构中，两个栅电极，即第一栅电极721a和第二栅电极721b被平行包括在一个有源区700内。
如图7B所示，在有源区700中，第一源/漏电极733a与第一栅电极721a部分重叠，并且第二源/漏电极733b与第二栅电极721b部分重叠。第一源/漏电极733a与第二栅电极721b分开距离d7，因此，可以认为第一源/漏电极733a偏移于第二栅电极721b。同样地，第二源/漏电极733b与第一栅电极721a分开距离d7，因此，可以认为第二源/漏电极733b偏移于第一栅电极721a。
有源层725包括位于第一源/漏电极733a下方的第一源/漏区725a、位于第二源/漏电极733b下方的第二源/漏区725b，以及位于第一和第二源/漏区725a和725b之间的沟道区725ch。沟道区725ch包括位于第一栅电极721a与第二栅电极721b之间的偏移区(与沿图7A中的线I-I在第一栅电极721a与第二栅电极721b之间的区域对应，包括与偏移电极733o对应的区域)。
偏移电极733o位于第一栅电极721a与第二栅电极721b之间以与有源层725绝缘。偏移电极733o可以被电连接至第一和第二栅电极721a和721b。偏移绝缘层731o被形成在沟道区725ch与偏移电极733o之间以将偏移电极733o与有源层725绝缘。
在有源区700中，第一源/漏电极733a的布局与第二源/漏电极733b的布局沿竖直对称轴(例如，与图7A中的线I-I垂直并且将偏移电极733o对分的线)对称。另外，第一栅电极721a的布局与第二栅电极721b的布局也沿相同的竖直对称轴对称。这些组的电极之间也呈现出沿水平对称轴(例如，图7A的线I-I)的相同对称，并且在这些组的电极之间也存在旋转对称。
在有源区700中，如果高电压被施加至第二源/漏电极733b，则电流从第一源/漏区725a流向沟道区725ch，然后流向第二源/漏区725b。在这种情况下，第一和第二栅电极721a和721b减少“断”电流的量，并且沟道区725ch中的偏移区防止高电场被施加至沟道区725ch。相应地，可以防止TFT的性能劣化，从而改善“断”电流特性。另外，偏移电极733o可以以使得电流可以平滑地流经偏移区的方式控制第一栅电极721a与第二栅电极721b之间的偏移区的电阻值。进一步，第一源/漏区725a与第一栅电极721a重叠，并且第二源/漏区725b与第二栅电极721b重叠，从而改善“通”电流特性。
如果施加高电压的方向改变(例如，高电压被施加至有源区700中的第一源/漏电极733a)，则电流从第二源/漏区725b流向沟道区725ch，然后流向第一源/漏区725a。在这种情况下，偏移区相对于施加了高电压的源/漏区725a的相对位置与高电压被施加至第二源/漏电极733b时的相同。因此，与高电压被施加至第二源/漏电极733b时相比，流经有源区700的电流在其方向方面不同，但在其量方面基本上相同。也就是说，当电压的幅度对于每个方向相同时，电流的量基本上相同，而与施加电压的方向无关。
图8是示出根据本发明另一实施例的具有偏移结构的TFT的有源区800的布局图。有源区800被分成彼此旋转对称的第一有源区800A和第二有源区800B。
参见图8，除了第一源/漏电极833a是图1A中示出的有源区100的第一源/漏电极133a和第三源/漏电极133c的组合，并且第二源/漏电极833b是有源区100的第二源/漏电极133b和第四源/漏电极133d的组合之外，有源区800具有与图1A的有源区100相同的结构。因此，图8的TFT沿图8的线I-I截取的截面图与图1B的截面图相同，并且图8的TFT沿图8的线II-II截取的截面图与图1C的截面图相同。
在第一有源区800A中，第一源/漏电极833a与栅电极821部分重叠，并且第二源/漏电极833b与栅电极821分开距离d8。在第二有源区800B中，第一源/漏电极833a与栅电极821分开距离d8，并且第二源/漏电极833b与栅电极821部分重叠。
如以上对图1A至图1C的有源区100所描述的那样，在图8的TFT中，由于栅电极821与源/漏电极之一之间的偏移区，其中源/漏电极的每个与栅电极821分开距离d8，因此可以防止高电场被施加至沟道区。因此，可以防止TFT的性能劣化，从而改善了“断”电流特性。另外，第一源/漏电极833a和第二源/漏电极833b都与栅电极821部分重叠，从而改善了“通”电流特性。由于第一源/漏电极833a、第二源/漏电极833b和栅电极821绕有源区800的中心旋转对称，因此当电压的幅度对于每个方向相同时，流经沟道区的电流的量基本上相同，而与电压被施加至第一源/漏电极833a和第二源/漏电极833b的方向无关。
尽管第一源/漏电极833a和第二源/漏电极833b在第一有源区800A和第二有源区800B中彼此连接，但可以通过将有源层825绝缘来限制电流的通路。
图9是示出根据本发明另一实施例的具有偏移结构的TFT的有源区900的布局图。有源区900分成沿水平对称轴(例如，将第一有源区900A与第二有源区900B分开的线)彼此对称的第一有源区900A和第二有源区900B。
有源区900是两个图8的有源区800的组合，其中一个有源区800的布局是另一有源区800的布局的镜像(反射)。具体地说，有源区900具有这样的结构：两个图8的有源区800以一距离(例如，预定的距离)彼此分开并且沿水平对称轴(例如，将第一有源区900A和第二有源区900B分开的线)彼此对称。另外，有源区800的第一和第二源/漏电极833a和833b的底表面和顶表面被延伸并接合在一起以形成第一源/漏电极933a和第二源/漏电极933b。因此，图9的TFT的沿图9的线I-I截取的截面图与图1B的截面图相同，并且图9的TFT的沿图9的线II-II截取的截面图与图1C的截面图相同。
在第一有源区900A中，第一源/漏电极933a与栅电极921部分重叠，并且第一源/漏电极933a的一部分偏移于栅电极921。另外，第二源/漏电极933b与栅电极921部分重叠，并且第二源/漏电极933b的一部分偏移于栅电极921。
如以上对图1A至图1C的有源区100所描述的那样，在图9的TFT中，可以通过使用与栅电极921分开距离d9的偏移区来防止高电场被施加至沟道区。因此，可以防止TFT的性能劣化，从而改善了“断”电流特性。另外，第一源/漏电极933a和第二源/漏电极933b都与栅电极921部分重叠，从而改善了“通”电流特性。由于第一有源区900A和第二有源区900B沿水平对称轴彼此对称，因此当电压的幅度对于每个方向相同时，流经沟道区的电流的量基本上相同，而与电压是被施加至第一源/漏电极933a还是第二源/漏电极933b无关。
尽管第一源/漏电极933a和第二源/漏电极933b在第一有源区900A和第二有源区900B中被连接，但可以通过将有源层925绝缘来限制电流的通路。
以上已描述了根据本发明的具有偏移结构的TFT的各种实施例，但本发明不限于以上实施例。示例性实施例的特征可以包括存在于单元的有源区之中的偏移区和重叠区，以及相对彼此呈现出某些形式的对称的电极，从而改善“断”电流特性和“通”电流特性。
图10是示出将根据本发明实施例的TFT中的沟道电流Ids(竖直轴)对栅极电压Vg(水平轴)的特性与比较例的沟道电流对栅极电压的特性进行比较的仿真结果的曲线图。在图10的曲线图中，“传统TFT◇”表示不具有偏移结构的传统TFT，“偏移TFT○”表示具有偏移结构的传统TFT，并且“混合TFT△”表示根据本发明的例如如图1A至图1C所示的具有偏移结构的TFT。这里，使用ATLAS设备仿真。
参见图10，这三种类型的TFT的比较表明：“偏移TFT○”示出最小量的“断”电流(例如，与负栅极电压Vg对应)和最小量的“通”电流(例如，与正栅极电压Vg对应)。在具有偏移结构的传统TFT“偏移TFT○”中，由于偏移区而导致“断”电流的量较小，但也由于偏移区的高电阻值而导致“通”电流的量较小。由于漏电流而导致“传统TFT◇”示出最大量的“通”电流但也示出最大量的“断”电流。“混合TFT△”示出“通”电流的量与利用“传统TFT◇”绘出的量一样大，但“断”电流的量与利用“偏移TFT○”绘出的量一样小。在具有根据本发明的偏移结构的TFT混合TFT△中，可以得出结论：源/漏电极和栅电极的重叠部分使“通”电流的量较大，而源/漏电极与栅电极之间的偏移区使“断”电流的量较小。
也就是说，从图10的曲线图中可以注意到，当使用根据本发明实施例的具有偏移区和非偏移区的TFT时，可以减小“断”电流的量，同时增加“通”电流的量。而且，如上所述，如果源/漏电极和栅电极(或多个栅电极)被布置为对称(例如，反射式对称、旋转对称)，则当电压的幅度对于每个方向相同时，流经沟道区的电流的量基本相同，而与向栅极施加电压的方向无关。
尽管已参照示例性实施例具体示出并描述了本发明，但本领域普通技术人员应当理解，在不背离如以下权利要求所限定的本发明的精神和范围及其等同物的情况下，可以在这里对形式和细节进行各种改变。

Claims (44)

1.一种薄膜晶体管，包括：被分成第一有源区和第二有源区的有源区，所述有源区包括：
栅电极；
有源层，包括与所述第一有源区对应的第一有源层和与所述第二有源区对应的第二有源层，所述第一有源层和所述第二有源层与所述栅电极重叠；
栅绝缘层，位于所述栅电极与所述有源层之间；以及
源/漏电极层，包括电连接到所述第一有源层的第一源/漏电极和第二源/漏电极以及电连接到所述第二有源层的第三源/漏电极和第四源/漏电极，其中：
从所述第一至第四源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠，
所述第一至第四源/漏电极中的其它两个源/漏电极偏移于所述栅电极，并且
所述第一至第四源/漏电极和所述栅电极被对称布置。
2.根据权利要求1所述的薄膜晶体管，其中：
所述第一和第三源/漏电极彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极，并且
所述第二和第四源/漏电极彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
3.根据权利要求2所述的薄膜晶体管，其中：
所述第一源/漏电极和所述第三源/漏电极彼此连接；并且
所述第二源/漏电极和所述第四源/漏电极彼此连接。
4.根据权利要求1所述的薄膜晶体管，其中所述有源层包括由非晶硅、多晶硅、微晶硅、氧化物半导体、有机半导体及其组合构成的组中选出的材料。
5.根据权利要求1所述的薄膜晶体管，其中所述有源区进一步包括位于所述有源层与所述源/漏电极层之间的欧姆接触层。
6.根据权利要求1所述的薄膜晶体管，其中：
所述第一有源层包括与所述第一源/漏电极对应的第一源/漏区、与所述第二源/漏电极对应的第二源/漏区，以及位于所述第一源/漏区与所述第二源/漏区之间的第一沟道区，并且
所述第二有源层包括与所述第三源/漏电极对应的第三源/漏区、与所述第四源/漏电极对应的第四源/漏区，以及位于所述第三源/漏区与所述第四源/漏区之间的第二沟道区。
7.根据权利要求6所述的薄膜晶体管，其中：
所述第一沟道区包括不与所述栅电极、所述第一源/漏电极和所述第二源/漏电极中的任一个重叠的第一偏移区，并且
所述第二沟道区包括不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠的第二偏移区。
8.根据权利要求1所述的薄膜晶体管，其中所述第二有源区中的源/漏电极层与所述第一有源区中的源/漏电极层旋转对称。
9.根据权利要求8所述的薄膜晶体管，其中：
所述第一源/漏电极和所述第二源/漏电极中的一个与所述栅电极重叠，并且
所述第一源/漏电极和所述第二源/漏电极中的另一个偏移于所述栅电极。
10.根据权利要求1所述的薄膜晶体管，其中所述第一有源区和所述第二有源区彼此绝缘。
11.根据权利要求1所述的薄膜晶体管，其中所述栅电极包括彼此平行的第一栅电极和第二栅电极。
12.根据权利要求11所述的薄膜晶体管，其中：
所述第一和第三源/漏电极彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极，并且
所述第二和第四源/漏电极彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
13.根据权利要求11所述的薄膜晶体管，其中所述第二有源区中的源/漏电极层与所述第一有源区中的源/漏电极层旋转对称。
14.根据权利要求13所述的薄膜晶体管，其中：
所述第一至第四源/漏电极中的一个与所述第一栅电极部分重叠；并且
所述第一至第四源/漏电极中的另一个与所述第二栅电极部分重叠。
15.根据权利要求11所述的薄膜晶体管，其中所述第一栅电极的与所述第二有源层重叠的宽度比所述第一栅电极的与所述第一有源区重叠的宽度小。
16.根据权利要求11所述的薄膜晶体管，其中所述有源区进一步包括与所述第一栅电极和所述第二栅电极之间的区域重叠的偏移电极，所述偏移电极与所述有源层绝缘。
17.根据权利要求16所述的薄膜晶体管，其中所述偏移电极包括：
与所述第一和第二源/漏电极之间的区域重叠的第一偏移电极，所述第一偏移电极与所述第一有源层绝缘；以及
与所述第三和第四源/漏电极之间的区域重叠的第二偏移电极，所述第二偏移电极与所述第二有源层绝缘。
18.根据权利要求16所述的薄膜晶体管，其中：
所述第一和第三源/漏电极彼此电连接，使得相同电压被施加至所述第一和第三源/漏电极，并且
所述第二和第四源/漏电极彼此电连接，使得相同电压被施加至所述第二和第四源/漏电极。
19.根据权利要求16所述的薄膜晶体管，其中所述偏移电极被电连接到所述第一栅电极和所述第二栅电极。
20.根据权利要求11所述的薄膜晶体管，其中所述第一有源区和所述第二有源区彼此绝缘。
21.一种薄膜晶体管，包括两个如权利要求3所述的薄膜晶体管，其中该两个薄膜晶体管的相应源/漏电极和栅电极以对称布置的方式连接以用作单个薄膜晶体管。
22.一种薄膜晶体管，包括被分成第一有源区、第二有源区和第三有源区的有源区，所述有源区包括：
栅电极；
有源层，包括与所述第一有源区对应的第一有源层、与所述第二有源区对应的第二有源层，和与所述第三有源区对应的第三有源层，所述第一有源层、所述第二有源层和所述第三有源层与所述栅电极重叠；
栅绝缘层，位于所述栅电极与所述有源层之间；以及
源/漏电极层，包括电连接到所述第一有源层的第一源/漏电极和第二源/漏电极、电连接到所述第二有源层的第三源/漏电极和第四源/漏电极，以及电连接到所述第三有源层的第五源/漏电极和第六源/漏电极，其中：
从所述第一至第四源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠，
所述第一至第四源/漏电极中的其它两个源/漏电极偏移于所述栅电极，并且
所述第一至第六源/漏电极和所述栅电极被对称布置。
23.根据权利要求22所述的薄膜晶体管，其中：
所述第一、第三和第五源/漏电极彼此电连接，使得相同电压被施加至所述第一、第三和第五源/漏电极，并且
所述第二、第四和第六源/漏电极彼此电连接，使得相同电压被施加至所述第二、第四和第六源/漏电极。
24.根据权利要求22所述的薄膜晶体管，其中所述第三有源区中的源/漏电极层与所述第一有源区中的源/漏电极层对称。
25.根据权利要求22所述的薄膜晶体管，其中：
所述第一源/漏电极和所述第二源/漏电极与所述栅电极部分重叠，并且
所述第三源/漏电极和所述第四源/漏电极偏移于所述栅电极。
26.根据权利要求22所述的薄膜晶体管，其中：
所述第一有源层包括与所述第一源/漏电极对应的第一源/漏区、与所述第二源/漏电极对应的第二源/漏区，以及位于所述第一源/漏区与所述第二源/漏区之间的第一沟道区，
所述第二有源层包括与所述第三源/漏电极对应的第三源/漏区、与所述第四源/漏电极对应的第四源/漏区，以及位于所述第三源/漏区与所述第四源/漏区之间的第二沟道区，并且
所述第三有源层包括与所述第五源/漏电极对应的第五源/漏区、与所述第六源/漏电极对应的第六源/漏区，以及位于所述第五源/漏区与所述第六源/漏区之间的第三沟道区。
27.根据权利要求26所述的薄膜晶体管，其中所述第二沟道区包括不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠的偏移区。
28.根据权利要求27所述的薄膜晶体管，其中所述第一有源区中的源/漏电极层、所述第二有源区中的源/漏电极层和所述第三有源区中的源/漏电极层沿对称轴对称。
29.根据权利要求22所述的薄膜晶体管，其中所述栅电极的与所述第二有源层重叠的宽度比所述栅电极的与所述第一和第三有源区重叠的宽度小。
30.根据权利要求22所述的薄膜晶体管，其中所述第一至第三有源区彼此绝缘。
31.一种薄膜晶体管，包括被分成第一有源区、第二有源区、第三有源区和第四有源区的有源区，所述有源区包括：
栅电极；
有源层，包括与所述第一有源区对应的第一有源层与所述第二有源区对应的第二有源层、与所述第三有源区对应的第三有源层和与所述第四有源区对应的第四有源层，所述第一有源层、所述第二有源层、所述第三有源层和所述第四有源层与所述栅电极重叠；
栅绝缘层，位于所述栅电极与所述有源层之间；以及
源/漏电极层，包括电连接到所述第一有源层的第一源/漏电极和第二源/漏电极、电连接到所述第二有源层的第三源/漏电极和第四源/漏电极、电连接到所述第三有源层的第五源/漏电极和第六源/漏电极，以及电连接到所述第四有源层的第七源/漏电极和第八源/漏电极，其中：
从所述第三至第六源/漏电极中选出的两个源/漏电极与所述栅电极部分重叠，
所述第三至第六源/漏电极中的其它两个源/漏电极偏移于所述栅电极，并且
所述第一至第八源/漏电极和所述栅电极被对称布置。
32.根据权利要求31所述的薄膜晶体管，其中：
所述第一、第三、第五和第七源/漏电极彼此电连接，使得相同电压被施加至所述第一、第三、第五和第七源/漏电极，并且
所述第二、第四、第六和第八源/漏电极彼此电连接，使得相同电压被施加至所述第二、第四、第六和第八源/漏电极。
33.根据权利要求31所述的薄膜晶体管，其中：
所述第一有源层包括与所述第一源/漏电极对应的第一源/漏区、与所述第二源/漏电极对应的第二源/漏区，以及位于所述第一源/漏区与所述第二源/漏区之间的第一沟道区，
所述第二有源层包括与所述第三源/漏电极对应的第三源/漏区、与所述第四源/漏电极对应的第四源/漏区，以及位于所述第三源/漏区与所述第四源/漏区之间的第二沟道区，
所述第三有源层包括与所述第五源/漏电极对应的第五源/漏区、与所述第六源/漏电极对应的第六源/漏区，以及位于所述第五源/漏区与所述第六源/漏区之间的第三沟道区，并且
所述第四有源层包括与所述第七源/漏电极对应的第七源/漏区、与所述第八源/漏电极对应的第八源/漏区，以及位于所述第七源/漏区与所述第八源/漏区之间的第四沟道区。
34.根据权利要求33所述的薄膜晶体管，其中：
所述第二沟道区包括不与所述栅电极、所述第三源/漏电极和所述第四源/漏电极中的任一个重叠的第一偏移区，并且
所述第三沟道区包括不与所述栅电极、所述第五源/漏电极和所述第六源/漏电极中的任一个重叠的第二偏移区。
35.根据权利要求34所述的薄膜晶体管，其中：
所述第三有源区中的源/漏电极层与所述第二有源区中的源/漏电极层旋转对称，并且
所述第四有源区中的源/漏电极层与所述第一有源区中的源/漏电极层对称。
36.根据权利要求35所述的薄膜晶体管，其中所述第一源/漏电极和所述第二源/漏电极与所述栅电极部分重叠。
37.根据权利要求35所述的薄膜晶体管，其中：
所述第三源/漏电极和所述第四源/漏电极中的一个与所述栅电极重叠，并且
所述第三源/漏电极和所述第四源/漏电极中的另一个偏移于所述栅电极。
38.根据权利要求31所述的薄膜晶体管，其中所述栅电极的与所述第二和第三有源区重叠的宽度比所述栅电极的与所述第一和第四有源区重叠的宽度小。
39.根据权利要求31所述的薄膜晶体管，其中所述第一至第四有源区彼此绝缘。
40.一种薄膜晶体管，包括有源区，所述有源区包括：
栅电极，包括彼此平行的第一栅电极和第二栅电极；
有源层，与所述第一栅电极和所述第二栅电极重叠；
栅绝缘层，位于所述栅电极与所述有源层之间；以及
源/漏电极层，包括电连接到所述有源层的第一源/漏电极和第二源/漏电极，其中：
所述第一源/漏电极与所述第一栅电极部分重叠，
所述第二源/漏电极与所述第二栅电极部分重叠，并且
所述第一和第二源/漏电极以及所述栅电极被对称布置。
41.根据权利要求40所述的薄膜晶体管，其中所述有源区进一步包括与所述第一栅电极和所述第二栅电极之间的区域重叠的偏移电极，所述偏移电极与所述有源层绝缘。
42.根据权利要求41所述的薄膜晶体管，其中所述偏移电极电连接到所述第一栅电极和所述第二栅电极。
43.根据权利要求40所述的薄膜晶体管，其中所述有源层包括与所述第一源/漏电极对应的第一源/漏区、与所述第二源/漏电极对应的第二源/漏区，以及位于所述第一源/漏区和所述第二源/漏区之间的沟道区。
44.根据权利要求43所述的薄膜晶体管，其中所述沟道区包括不与所述第一栅电极、所述第二栅电极、所述第一源/漏电极和所述第二源/漏电极中的任一个重叠的偏移区。
CN201110134007.9A 2010-06-08 2011-05-19 具有偏移结构的薄膜晶体管 Active CN102280489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100053666A KR101863941B1 (ko) 2010-06-08 2010-06-08 오프셋 구조의 박막 트랜지스터
KR10-2010-0053666 2010-06-08

Publications (2)

Publication Number Publication Date
CN102280489A CN102280489A (zh) 2011-12-14
CN102280489B true CN102280489B (zh) 2014-04-09

Family

ID=45063781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110134007.9A Active CN102280489B (zh) 2010-06-08 2011-05-19 具有偏移结构的薄膜晶体管

Country Status (5)

Country Link
US (1) US8476631B2 (zh)
JP (1) JP5409689B2 (zh)
KR (1) KR101863941B1 (zh)
CN (1) CN102280489B (zh)
TW (1) TWI450394B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101375846B1 (ko) * 2012-04-10 2014-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104362179B (zh) 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
TWI565081B (zh) * 2014-12-31 2017-01-01 鴻海精密工業股份有限公司 薄膜電晶體及薄膜電晶體基板
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치
WO2018119654A1 (zh) * 2016-12-27 2018-07-05 深圳市柔宇科技有限公司 薄膜晶体管及具有薄膜晶体管的设备
WO2018150962A1 (ja) * 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
CN113594260A (zh) * 2021-07-22 2021-11-02 东南大学 一种igzo薄膜晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154713A (zh) * 2006-09-26 2008-04-02 精工爱普生株式会社 薄膜晶体管、电光装置及电子设备
CN101339960A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 发光装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984040A (en) 1989-06-15 1991-01-08 Xerox Corporation High voltage thin film transistor with second gate
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
KR960010072B1 (ko) 1992-11-18 1996-07-25 김광호 반도체 메모리장치
JPH06188418A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜半導体装置
JP3236720B2 (ja) * 1993-02-10 2001-12-10 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3369664B2 (ja) * 1993-09-20 2003-01-20 株式会社東芝 液晶表示装置
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP4364318B2 (ja) * 1997-09-24 2009-11-18 株式会社半導体エネルギー研究所 半導体装置
KR20000041380A (ko) 1998-12-22 2000-07-15 김영환 바텀 게이트형 박막 트랜지스터 제조방법
KR20000041409A (ko) * 1998-12-22 2000-07-15 김영환 에스램의 바텀 게이트형 박막 트랜지스터 제조방법
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
JP4443063B2 (ja) * 2001-02-28 2010-03-31 株式会社日立製作所 電界効果トランジスタ及びそれを使用した画像表示装置
KR100494038B1 (ko) 2002-08-01 2005-06-13 한국전자통신연구원 수직방향의 오프셋을 갖는 고전압 박막 트랜지스터
KR100557235B1 (ko) * 2003-12-30 2006-03-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
KR101198127B1 (ko) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
JP2007266298A (ja) * 2006-03-28 2007-10-11 Sanyo Electric Co Ltd 有機トランジスタ及び有機トランジスタの製造方法
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI420670B (zh) 2008-10-30 2013-12-21 Hitachi Displays Ltd 顯示裝置
JP5371377B2 (ja) * 2008-10-30 2013-12-18 株式会社ジャパンディスプレイ 表示装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101579453B1 (ko) * 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154713A (zh) * 2006-09-26 2008-04-02 精工爱普生株式会社 薄膜晶体管、电光装置及电子设备
CN101339960A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 发光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-266298A 2007.10.11

Also Published As

Publication number Publication date
KR20110133960A (ko) 2011-12-14
JP2011258926A (ja) 2011-12-22
KR101863941B1 (ko) 2018-06-04
TWI450394B (zh) 2014-08-21
US20110297937A1 (en) 2011-12-08
JP5409689B2 (ja) 2014-02-05
US8476631B2 (en) 2013-07-02
CN102280489A (zh) 2011-12-14
TW201214706A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
CN102280489B (zh) 具有偏移结构的薄膜晶体管
CN101114086A (zh) 液晶显示装置
US8445080B2 (en) Vertical alignment layer including a polyimide and liquid crystal display including the same
US6274884B1 (en) Thin film transistors for liquid crystal displays
WO2014169543A1 (zh) 阵列基板、制备方法以及液晶显示装置
US11233075B2 (en) Array substrate and display panel
CN101267003A (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
US9465270B2 (en) Liquid crystal display
CN105097895A (zh) 薄膜晶体管、阵列基板及显示装置
US9562193B2 (en) Liquid crystal display
CN109728058A (zh) 一种显示基板及其制备方法和显示面板
KR20100031817A (ko) 액정 표시 장치
US7245342B2 (en) Array substrate for liquid crystal display device having conductive patterns and fabricating method thereof
US20030117560A1 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
CN104362155B (zh) 阵列基板及其制作方法、显示装置
CN114582896B (zh) 像素结构、阵列基板及制作方法
JPH06301057A (ja) アクティブマトリックス液晶表示装置
US9759963B2 (en) Liquid crystal display
JPH0864829A (ja) 半導体装置とこれを用いた液晶表示装置
US20150177575A1 (en) Liquid crystal display
US20160109750A1 (en) Liquid crystal display
WO2017035880A1 (zh) 薄膜晶体管阵列基板及液晶显示面板
JPH02281238A (ja) マトリクスデイスプレイ
CN101635300A (zh) 薄膜晶体管基板及其制造工艺
KR20060069172A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120928

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220825

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.

TR01 Transfer of patent right